JP7797406B2 - 電力増幅回路 - Google Patents

Description

本発明は、電力増幅回路に関する。

ドハティ増幅器は、高効率な電力増幅器（パワーアンプ）である。ドハティ増幅器は、一般的に、入力信号の電力レベルにかかわらず動作するキャリアアンプと、入力信号の電力レベルが小さい場合はオフとなり、大きい場合にオンとなるピークアンプとが並列に接続されている。そして、入力信号の電力レベルが大きい場合、キャリアアンプが飽和出力電力レベルで飽和を維持しながら動作する。すなわち、キャリアアンプのみが増幅動作しているバックオフ状態では、キャリアアンプのみが動作するのでピークアンプが不要な電流を消費せず効率が高くなる。そして、このドハティ増幅器を組み合わせた差動のドハティ増幅器は、２つの増幅素子の各々に同振幅同位相の信号（例えば、ノイズ等）が同時に入力される場合、当該同振幅同位相の信号は打ち消すことができる。これにより、電力増幅回路において、ノイズや入力信号の高調波の発生を抑制することができる（例えば、特許文献１参照）。

特開２００９－１５３１９３号公報

特許文献１に記載の電力合成形電力増幅回路は、同じ構成の第１プッシュプル増幅器及び第２プッシュプル増幅器が並列に接続された構成を有する。分配器は、入力端子から入力された入力信号を、第１プッシュプル増幅器が設けられた経路と、移相器及び第２プッシュプル増幅器が設けられた経路とに分配する。第１プッシュプル増幅器は、Ｂ級動作によって入力信号を増幅する。一方、第２プッシュプル増幅器は、Ｃ級動作により入力信号を増幅する。合成器は、第１アイソレータ及び第２アイソレータをそれぞれ通じて第１プッシュプル増幅器の出力電力及び第２プッシュプル増幅器の出力電力を受け、これら出力電力を合成する。

第１プッシュプル増幅器には、分配器から供給される入力信号を第１Ｂ級動作トランジスタが設けられた経路と、第２Ｂ級動作トランジスタが設けられた経路とに分配する第１バランが設けられる。第２プッシュプル増幅器にも、第１バランと同様のバランが設けられる。

バランは、例えば、二つの線路を近接して配置させ、これらを電磁界的に結合させることによって平衡信号から不平衡信号への変換またはその逆を実現させることが多い。良好な特性のバランを実現するには、二つの線路をより近接させることが一般的である。

しかしながら、線路間距離が製造装置の最小加工精度程度になると、線路間距離の製造誤差によって、当該バランの入力インピーダンスなどの特性のばらつきが顕著になりやすい。例えば、量産時において、バランの入力インピーダンスのばらつきが顕著になると、バランにおいて入力信号の反射波が発生する可能性が高くなる。

分配器の出力端子における反射波の他端子への通過及び入力端子への反射を抑制するアイソレーション特性が分配器において理想的ではないため、電力合成形電力増幅回路のように、分配器の出力にバランを直接接続すると、一方のプッシュプル増幅器におけるバランにおいて発生した反射波は、分配器を通じて当該分配器の前段の回路に伝搬したり、他方のプッシュプル増幅器に伝搬したりする。これにより、分配器の電力分配比及び分配位相、ひいては前段の回路の歪特性などに悪影響を及ぼすことがあり、量産に適さないという問題がある。

本発明はこのような事情に鑑みてなされたものであり、バランによって分配された信号を差動増幅する構成において、量産に適した電力増幅回路を提供することを目的とする。

本発明の一側面に係る電力増幅回路は、入力信号を、第１信号、及び前記第１信号と位相が異なる第２信号に分配する分配器と、前記第１信号を増幅して、第１増幅信号を出力する第１増幅器と、前記第２信号を増幅して、第２増幅信号を出力する第２増幅器と、前記第１増幅信号を、第３増幅信号、及び前記第３増幅信号と位相が異なる第４増幅信号に分配する第１バランと、前記第３増幅信号及び前記第４増幅信号をそれぞれ増幅する第３増幅器及び第４増幅器と、前記第２増幅信号を、第５増幅信号、及び前記第５増幅信号と位相が異なる第６増幅信号に分配する第２バランと、前記第５増幅信号の電力レベルが所定の電力レベル以上を示すときに、前記第５増幅信号を増幅する第５増幅器と、前記第６増幅信号の電力レベルが所定の電力レベル以上を示すときに、前記第６増幅信号を増幅する第６増幅器と、を備える。

本発明によれば、バランによって分配された信号を差動増幅する構成において、量産に適した電力増幅回路を提供することが可能となる。

図１は、本発明の第１実施形態に係る電力増幅回路の基本例の構成を示す図である。 図２は、本発明の第１実施形態に係る電力増幅回路の変形例１を示す回路図である。 図３は、本発明の第１実施形態に係る電力増幅回路の変形例２を示す回路図である。 図４は、本発明の第１実施形態に係る電力増幅回路の変形例３を示す回路図である。 図５は、本発明の第１実施形態に係る電力増幅回路の変形例４を示す回路図である。 図６は、電力増幅回路１１における分配偏差変動量の分布の一例を示す図である。 図７は、電力増幅回路１１における分配位相変動量の分布の一例を示す図である。 図８は、本発明の第２実施形態に係る電力増幅回路の回路図である。 図９は、本発明の第３実施形態に係る電力増幅回路の基本例を示す回路図である。 図１０は、本発明の第３実施形態に係る電力増幅回路における分配偏差変動量の分布の一例を示す図である。 図１１は、本発明の第３実施形態に係る電力増幅回路における分配位相変動量の分布の一例を示す図である。 図１２は、本発明の第３実施形態に係る電力増幅回路の変形例１を示す回路図である。 図１３は、本発明の第３実施形態に係る電力増幅回路の変形例２を示す回路図である。 図１４は、本発明の第３実施形態に係る電力増幅回路の変形例３を示す回路図である。 図１５は、本発明の第４実施形態に係る電力増幅回路の回路図である。 図１６は、本発明の第５実施形態に係る電力増幅回路の回路図である。 図１７は、本発明の第５実施形態に係る電力分配器の絶縁分離能力の周波数変化の一例を示す図である。 図１８は、本発明の第６実施形態に係る電力増幅回路の回路図である。

以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を極力省略する。

［第１実施形態］
第１実施形態に係る電力増幅回路の基本例について説明する。図１は、本発明の第１実施形態に係る電力増幅回路の基本例の構成を示す図である。図１に示すように、第１実施形態に係る電力増幅回路１１の基本例（以下、電力増幅回路１１Ａと称することがある。）は、入力信号（無線周波数信号）ＲＦｉｎを増幅して、出力信号（増幅信号）ＲＦｏｕｔを出力する回路である。

電力増幅回路１１Ａは、９０度ハイブリッドカプラ１０１（分配器）と、ドライバ段増幅回路３０と、バラン回路４０と、パワー段増幅回路５０と、抵抗素子６１と、電力合成器２０１と、を備える。ドライバ段増幅回路３０は、９０度ハイブリッドカプラ１０１とバラン回路４０との間に接続される。パワー段増幅回路５０は、バラン回路４０と電力合成器２０１との間に接続される。電力増幅回路１１Ａを構成する各要素は、同一の半導体基板上に形成される。なお、電力増幅回路１１Ａを構成する各要素は、複数の半導体基板上に形成されてもよい。

ドライバ段増幅回路３０は、ドライバ段増幅器３１Ｃ（第１増幅器）及び３１Ｐ（第２増幅器）を含む。以下では便宜上、ドライバ段増幅回路３０を一段の増幅素子と想定して説明を行うが、ドライバ段増幅回路３０は、増幅素子を多段に並べた増幅回路であってもよい。バラン回路４０は、キャリア側バラン４１（第１バラン）と、ピーク側バラン４６（第２バラン）と、を含む。パワー段増幅回路５０は、キャリア増幅器５１Ｃｐ（第３増幅器）及び５１Ｃｍ（第４増幅器）と、ピーク増幅器５１Ｐｐ（第５増幅器）及び５１Ｐｍ（第６増幅器）と、を含む。以下、ドライバ段増幅器３１Ｃ及び３１Ｐの各々を、ドライバ段増幅器３１と称することがある。

本実施形態においては、ドライバ段増幅器３１、キャリア増幅器５１Ｃｐ及び５１Ｃｍならびにピーク増幅器５１Ｐｐ及び５１Ｐｍは、例えば、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）などのバイポーラトランジスタによって構成される。なお、ドライバ段増幅器３１、キャリア増幅器５１Ｃｐ及び５１Ｃｍならびにピーク増幅器５１Ｐｐ及び５１Ｐｍは、ＦＥＴ（Field Effect Transistor）によって構成されてもよい。

電力増幅回路１１Ａの概要を説明する。入力端子２１には、入力信号ＲＦｉｎが供給される。９０度ハイブリッドカプラ１０１は、入力端子２１を通じて供給される入力信号ＲＦｉｎを、信号ＲＦ１（第１信号）、及び信号ＲＦ１と位相が異なる信号ＲＦ２（第２信号）に分配する。

ドライバ段増幅回路３０では、ドライバ段増幅器３１Ｃは、信号ＲＦ１を増幅して、増幅信号ＡＲＦ１（第１増幅信号）を出力する。ドライバ段増幅器３１Ｐは、信号ＲＦ２を増幅して、増幅信号ＡＲＦ２（第２増幅信号）を出力する。

バラン回路４０では、キャリア側バラン４１は、増幅信号ＡＲＦ１を、増幅信号ＡＲＦ３（第３増幅信号）、及び増幅信号ＡＲＦ３と位相が異なる増幅信号ＡＲＦ４（第４増幅信号）に分配する。ピーク側バラン４６は、増幅信号ＡＲＦ２を、増幅信号ＡＲＦ５（第５増幅信号）、及び増幅信号ＡＲＦ５と位相が異なる増幅信号ＡＲＦ６（第６増幅信号）に分配する。

パワー段増幅回路５０では、キャリア増幅器５１Ｃｐは、増幅信号ＡＲＦ３を増幅して、増幅信号ＡＲＦＣｐを出力する。キャリア増幅器５１Ｃｍは、増幅信号ＡＲＦ４を増幅して、増幅信号ＡＲＦＣｍを出力する。ピーク増幅器５１Ｐｐは、増幅信号ＡＲＦ５を増幅して、増幅信号ＡＲＦＰｐを出力する。ピーク増幅器５１Ｐｍは、増幅信号ＡＲＦ６を増幅して、増幅信号ＡＲＦＰｍを出力する。

電力合成器２０１は、増幅信号ＡＲＦＣｐ、ＡＲＦＣｍ、ＡＲＦＰｐ及びＡＲＦＰｍを合成し、入力信号ＲＦｉｎの増幅信号である出力信号ＲＦｏｕｔを出力端子２２へ出力する。

以下、電力増幅回路１１Ａの詳細について説明する。本実施形態では、９０度ハイブリッドカプラ１０１は、入力信号ＲＦｉｎを、信号ＲＦ１と、信号ＲＦ１に対して位相が略９０度遅れた信号ＲＦ２とに分配する。なお、本発明の電力分配器での「略９０度遅れた」の意味としては、９０度に対してプラスマイナス４５度の調整範囲を含むものとする。

具体的には、９０度ハイブリッドカプラ１０１は、例えば、伝送線路１０１ａと、伝送線路１０１ｂと、を含む。伝送線路１０１ａ及び１０１ｂは、例えば、半導体基板に設けられるストリップライン又はマイクロストリップラインであり、分布定数回路によって表される線路である。伝送線路１０１ａ及び１０１ｂは、例えば、電力増幅回路１１Ａが形成される半導体基板を平面視したときに、ある一方向に沿って共に延びるように形成される。

９０度ハイブリッドカプラ１０１は、入力端子２１に接続され、入力信号ＲＦｉｎが供給される第１端と、ドライバ段増幅器３１Ｃに接続され、信号ＲＦ１を供給する第２端と、抵抗素子６１を通じて接地された第３端と、ドライバ段増幅器３１Ｐに接続され、信号ＲＦ２を供給する第４端と、を有する。

９０度ハイブリッドカプラ１０１における伝送線路１０１ａは、９０度ハイブリッドカプラ１０１の第１端を通じて入力端子２１に接続された第１端と、９０度ハイブリッドカプラ１０１の第２端を通じてドライバ段増幅器３１Ｃに接続された第２端と、を有する。
伝送線路１０１ｂは、９０度ハイブリッドカプラ１０１の第３端及び抵抗素子６１を通じて接地された第１端と、９０度ハイブリッドカプラ１０１の第４端を通じてドライバ段増幅器３１Ｐに接続された第２端を、を有する。

９０度ハイブリッドカプラ１０１の第３端に接続された抵抗素子６１は、キャリア側バラン４１またはピーク側バラン４６からの反射波を減衰させる。これにより、反射波が９０度ハイブリッドカプラ１０１によってさらに反射されて、ドライバ段増幅回路３０へ供給されることを抑制することができる。

ドライバ段増幅回路３０におけるドライバ段増幅器３１Ｃは、９０度ハイブリッドカプラ１０１の第２端に接続され、信号ＲＦ１が入力される入力端子と、増幅信号ＡＲＦ１を出力する出力端子と、を有する。なお、ドライバ段増幅器３１Ｃは、９０度ハイブリッドカプラ１０１と自己のドライバ段増幅器３１Ｃとの間のインピーダンスを整合する整合回路（図示しない）を含む。

ドライバ段増幅器３１Ｐは、９０度ハイブリッドカプラ１０１の第４端に接続され、信号ＲＦ２が入力される入力端子と、増幅信号ＡＲＦ２を出力する出力端子と、を有する。
なお、ドライバ段増幅器３１Ｐは、９０度ハイブリッドカプラ１０１と自己のドライバ段増幅器３１Ｐとの間のインピーダンスを整合する整合回路（図示しない）を含む。

バラン回路４０におけるキャリア側バラン４１は、不平衡信号である増幅信号ＡＲＦ１を、平衡信号である増幅信号ＡＲＦ３及びＡＲＦ４に変換する。ここで、増幅信号ＡＲＦ４の位相は、例えば、増幅信号ＡＲＦ３の位相に対して略１８０度遅れる（位相が反転している）。なお、本発明のバラン回路４０での「略１８０度遅れる」の意味としては、１８０度に対してプラスマイナス９０度の調整範囲を含むものとする。つまり、増幅信号ＡＲＦ３の位相に対する増幅信号ＡＲＦ４の位相の遅れは、９０度以上２７０度以下である。

また、キャリア側バラン４１は、ドライバ段増幅器３１Ｃとキャリア増幅器５１Ｃｐ及び５１Ｃｍとの間のインピーダンスを整合する。

詳細には、キャリア側バラン４１は、１次側巻線４２ａ及び２次側巻線４２ｂを有するトランス４２を含む。１次側巻線４２ａは、ドライバ段増幅器３１Ｃの電源電圧供給ノードＮ１に接続された第１端と、ドライバ段増幅器３１Ｃの出力端子に接続され、増幅信号ＡＲＦ１が供給される第２端と、を有する。２次側巻線４２ｂは、１次側巻線４２ａと電磁界的に結合し、キャリア増幅器５１Ｃｐに接続され、増幅信号ＡＲＦ３を供給する第１端と、キャリア増幅器５１Ｃｍに接続され、増幅信号ＡＲＦ４を供給する第２端と、を有する。

ピーク側バラン４６は、不平衡信号である増幅信号ＡＲＦ２を、平衡信号である増幅信号ＡＲＦ５及びＡＲＦ６に変換する。ここで、増幅信号ＡＲＦ６の位相は、例えば、増幅信号ＡＲＦ５の位相に対して略１８０度遅れる（位相が反転している）。

また、ピーク側バラン４６は、ドライバ段増幅器３１Ｐとピーク増幅器５１Ｐｐ及び５１Ｐｍとの間のインピーダンスを整合する。

詳細には、ピーク側バラン４６は、１次側巻線４７ａ及び２次側巻線４７ｂを有するトランス４７を含む。１次側巻線４７ａは、ドライバ段増幅器３１Ｐの電源電圧供給ノードＮ２に接続された第１端と、ドライバ段増幅器３１Ｐの出力端子に接続され、増幅信号ＡＲＦ２が供給される第２端と、を有する。２次側巻線４７ｂは、１次側巻線４７ａと電磁界的に結合し、ピーク増幅器５１Ｐｐに接続され、増幅信号ＡＲＦ５を供給する第１端と、ピーク増幅器５１Ｐｍに接続され、増幅信号ＡＲＦ６を供給する第２端と、を有する。

パワー段増幅回路５０では、キャリア増幅器５１Ｃｐ及び５１Ｃｍは、キャリア側の出力段（パワー段）の差動対を構成する。キャリア増幅器５１Ｃｐ及び５１Ｃｍは、例えば、Ａ級、ＡＢ級またはＢ級にバイアスされる。すなわち、キャリア増幅器５１Ｃｐ及び５１Ｃｍは、小さい瞬時入力電力など入力信号の電力レベルに係らず、入力される信号を増幅して、増幅信号を出力する。

詳細には、キャリア増幅器５１Ｃｐは、キャリア側バラン４１における２次側巻線４２ｂの第１端に接続され、増幅信号ＡＲＦ３が入力される入力端子と、増幅信号ＡＲＦＣｐを出力する出力端子と、を有する。

キャリア増幅器５１Ｃｍは、キャリア側バラン４１における２次側巻線４２ｂの第２端に接続され、増幅信号ＡＲＦ４が入力される入力端子と、増幅信号ＡＲＦＣｍを出力する出力端子と、を有する。

ピーク増幅器５１Ｐｐ及び５１Ｐｍは、ピーク側の出力段（パワー段）の差動対を構成する。ピーク増幅器５１Ｐｐ及び５１Ｐｍは、例えばＣ級にバイアスされる。

詳細には、ピーク増幅器５１Ｐｐは、ピーク側バラン４６における２次側巻線４７ｂの第１端に接続され、増幅信号ＡＲＦ５が入力される入力端子と、増幅信号ＡＲＦ５の電力レベルが所定の電力レベル以上を示すときに、増幅信号ＡＲＦ５を増幅して増幅信号ＡＲＦＰｐを出力する出力端子と、を有する。

ピーク増幅器５１Ｐｍは、ピーク側バラン４６における２次側巻線４７ｂの第２端に接続され、増幅信号ＡＲＦ６が入力される入力端子と、増幅信号ＡＲＦ６の電力レベルが所定の電力レベル以上を示すときに、増幅信号ＡＲＦ６を増幅して増幅信号ＡＲＦＰｍを出力する出力端子と、を有する。

このように、電力増幅回路１１Ａでは、略１８０度の位相差を有する増幅信号ＡＲＦ３及びＡＲＦ４をそれぞれ増幅する２つのキャリア増幅器５１Ｃｐ及び５１Ｃｍが、差動の増幅回路を形成する。また、略１８０度の位相差を有する増幅信号ＡＲＦ５及びＡＲＦ６をそれぞれ増幅する２つのピーク増幅器５１Ｐｐ及び５１Ｐｍが、差動の増幅回路を形成する。差動の増幅回路は、対をなす二つの増幅素子を備え、当該二つの増幅素子の各々に入力される同振幅逆位相の信号の電位差を増幅して出力する。したがって、２つの増幅素子の各々に同振幅同位相の信号（例えば、ノイズ等）が同時に入力される場合、当該同振幅同位相の信号は打ち消される。これにより、電力増幅回路１１Ａにおいて、ノイズや入力信号の高調波の発生を抑制することができる。

また、パワー段増幅回路５０が増幅動作をした場合、大きな電流がエミッタ（またはソース）端子に流れる。シングルエンド信号を増幅する構成の場合、その電流は基板のグランドに流れるが、基板のグランドはインダクタンスを有するため、グランドの電位が揺らぐことがある。キャリア側でのグランド電位の揺らぎと、ピーク側でのグランド電位の揺らぎとが互いに干渉してしまい、不要な周波数特性を発生させてしまったり、最悪の場合発振をさせてしまったりすることがあった。パワー段増幅回路５０のような差動構成にすることで、差動対のエミッタ電流の交流成分を互いに打ち消すことができるので、グランド電位の揺らぎを低減し、回路中の他のシングルエンド構成の回路（例えばドライバ段増幅回路３０または分配器）との相互干渉を低減させることができる。

また、電力増幅回路１１Ａは、例えば、キャリア増幅器５１Ｃｐ及びピーク増幅器５１Ｐｐによってドハティ増幅回路を形成するとともに、キャリア増幅器５１Ｃｍ及びピーク増幅器５１Ｐｍによってドハティ増幅回路を形成する。これにより、キャリア増幅器５１Ｃｐは、入力信号ＲＦｉｎの電力レベルにかかわらず、電力レベルがゼロ以上の領域において増幅動作する。そして、ピーク増幅器５１Ｐｐは、入力信号ＲＦｉｎの電圧レベルが、最大レベルＶｍａｘから所定レベル低いレベル（所定の電力レベル）以上の領域において増幅動作する。すなわち、入力信号の電力レベルに応じて２つのアンプの動作を組み合わせることにより、キャリア増幅器５１Ｃｐが飽和出力で動作する領域が広がる。したがって、電力増幅回路１１Ａの電力効率が向上する。キャリア増幅器５１Ｃｍ及びピーク増幅器５１Ｐｍについても同様に動作する。

電力合成器２０１は、１／４波長線路２０２及び２０３と、トランス２０４と、を含む。トランス２０４は、１次側巻線２０４ａと、２次側巻線２０４ｂと、を含む。

１／４波長線路２０２は、キャリア増幅器５１Ｃｐの出力端子に接続された第１端と、第２端と、を有する。１／４波長線路２０２は、例えば、キャリア増幅器５１Ｃｐから供給される増幅信号ＡＲＦＣｐの位相を略９０度遅らせる。なお、本発明の電力合成器２０１での「略９０度遅らせる」の意味としては、９０度に対してプラスマイナス４５度の調整範囲を含むものとする。

１／４波長線路２０３は、キャリア増幅器５１Ｃｍの出力端子に接続された第１端と、第２端と、を有する。１／４波長線路２０３は、例えば、キャリア増幅器５１Ｃｍから供給される増幅信号ＡＲＦＣｍの位相を略９０度遅らせる。

トランス２０４における１次側巻線２０４ａは、１／４波長線路２０２の第２端及びピーク増幅器５１Ｐｐの出力端子に接続された第１端と、１／４波長線路２０３の第２端及びピーク増幅器５１Ｐｍの出力端子に接続された第２端と、を有する。２次側巻線２０４ｂは、１次側巻線２０４ａと電磁界的に結合し、出力端子２２に接続された第１端と、接地された第２端と、を有する。

増幅信号ＡＲＦＣｐの位相が１／４波長線路２０２によって略９０度遅れるため、１次側巻線２０４ａの第１端では、位相が略揃った状態で増幅信号ＡＲＦＣｐと増幅信号ＡＲＦＰｐとが合成される。

また、増幅信号ＡＲＦＣｍの位相が１／４波長線路２０３によって略９０度遅れるため、１次側巻線２０４ａの第２端では、位相が略揃った状態で増幅信号ＡＲＦＣｍと増幅信号ＡＲＦＰｍとが合成される。

１次側巻線２０４ａの第１端に入力される増幅信号と１次側巻線２０４ａの第２端に入力される増幅信号との位相差が略１８０°なので、１次側巻線２０４ａには、１次側巻線２０４ａの第１端に入力された増幅信号の略２倍の振幅を有する電圧が加わる。この電圧に基づいて、１次側巻線２０４ａと電磁界的に結合した２次側巻線２０４ｂの第１端に出力信号ＲＦｏｕｔが生成され、電力が合成される。

（電力増幅回路１１の変形例１）
図１に示す電力増幅回路１１の変形例１について説明する。変形例の説明では、基本例と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については変形例毎には逐次言及しない。

図２は、本発明の第１実施形態に係る電力増幅回路の変形例１を示す回路図である。図２に示すように、電力増幅回路１１の変形例１（以下、電力増幅回路１１Ｂと称することがある。）は、１／４波長線路２０２及び２０３のπ型等価回路によって電力合成器が構成される点で、図１に示す電力増幅回路１１Ａと異なる。

本変形例では、電力増幅回路１１Ｂは、図１に示す電力増幅回路１１Ａと比べて、電力合成器２０１の代わりに、電力合成器２１１を備える。

電力合成器２１１は、インダクタ２１２及び２１３と、キャパシタ２１４及び２１５と、トランス２０４と、を含む。

キャパシタ２１４は、キャリア増幅器５１Ｃｐの出力端子に接続された第１端と、キャリア増幅器５１Ｃｍの出力端子に接続された第２端と、を有する。キャパシタ２１５は、ピーク増幅器５１Ｐｐの出力端子に接続された第１端と、ピーク増幅器５１Ｐｍの出力端子に接続された第２端と、を有する。

インダクタ２１２は、キャリア増幅器５１Ｃｐの出力端子に接続された第１端と、ピーク増幅器５１Ｐｐの出力端子及びトランス２０４における１次側巻線２０４ａの第１端に接続された第２端と、を有する。

インダクタ２１３は、キャリア増幅器５１Ｃｍの出力端子に接続された第１端と、ピーク増幅器５１Ｐｍの出力端子及びトランス２０４における１次側巻線２０４ａの第２端に接続された第２端と、を有する。

インダクタ２１２及び２１３ならびにキャパシタ２１４及び２１５によって、例えば、キャリア増幅器５１Ｃｐから供給される増幅信号ＡＲＦＣｐの位相及びキャリア増幅器５１Ｃｍから供給される増幅信号ＡＲＦＣｍの位相が、それぞれ略９０度遅くなる。

このように、１／４波長線路２０２及び２０３（図１参照）をインダクタ２１２及び２１３ならびにキャパシタ２１４及び２１５に置き換え、集中定数回路によって電力合成器２１１が構成されることで、電力合成器２１１の回路規模を小さくすることができる。

（電力増幅回路１１の変形例２）
図１に示す電力増幅回路１１の変形例２について説明する。図３は、本発明の第１実施形態に係る電力増幅回路の変形例２を示す回路図である。図３に示すように、電力増幅回路１１の変形例２（以下、電力増幅回路１１Ｃと称することがある。）は、１／４波長線路２０２及び２０３のＴ型等価回路によって電力合成器が構成される点で、図１に示す電力増幅回路１１Ａと異なる。

本変形例では、電力増幅回路１１Ｃは、図１に示す電力増幅回路１１Ａと比べて、電力合成器２０１の代わりに、電力合成器２２１を備える。

電力合成器２２１は、インダクタ２２２、２２３、２２４及び２２５と、キャパシタ２２６と、トランス２０４と、を含む。

インダクタ２２２は、キャリア増幅器５１Ｃｐの出力端子に接続された第１端と、第２端と、を有する。インダクタ２２３は、キャリア増幅器５１Ｃｍの出力端子に接続された第１端と、第２端と、を有する。キャパシタ２２６は、インダクタ２２２の第２端に接続された第１端と、インダクタ２２３の第２端に接続された第２端と、を有する。

インダクタ２２５は、インダクタ２２２の第２端及びキャパシタ２２６の第１端に接続された第１端と、ピーク増幅器５１Ｐｐの出力端子及びトランス２０４における１次側巻線２０４ａの第１端に接続された第２端と、を有する。

インダクタ２２４は、インダクタ２２３の第２端及びキャパシタ２２６の第２端に接続された第１端と、ピーク増幅器５１Ｐｍの出力端子及びトランス２０４における１次側巻線２０４ａの第２端に接続された第２端と、を有する。

インダクタ２２２、２２３、２２４及び２２５ならびにキャパシタ２２６によって、例えば、キャリア増幅器５１Ｃｐから供給される増幅信号ＡＲＦＣｐの位相及びキャリア増幅器５１Ｃｍから供給される増幅信号ＡＲＦＣｍの位相が、それぞれ略９０度遅くなる。

このように、１／４波長線路２０２及び２０３（図１参照）をインダクタ２２２、２２３、２２４及び２２５ならびにキャパシタ２２６に置き換え、集中定数回路によって電力合成器２２１が構成されることで、電力合成器２２１の回路規模を小さくすることができる。なお、図示していないが、電力合成器２２１は、半導体チップ内と、モジュール基板との２つに分けて構成されてもよいし、いずれか一方に構成されてもよく、例えば、キャパシタ２２６が１次側巻線２０４ａと２次側巻線２０４ｂとを構成するレイアウトの内側に配置されてもよい。

（電力増幅回路１１の変形例３）
図１に示す電力増幅回路１１の変形例３について説明する。図４は、本発明の第１実施形態に係る電力増幅回路の変形例３を示す回路図である。図４に示すように、電力増幅回路１１の変形例３（以下、電力増幅回路１１Ｄと称することがある。）は、直列に接続された２つのトランスによって電力合成器が構成される点で、図１に示す電力増幅回路１１Ａと異なる。

本変形例では、電力増幅回路１１Ｄは、図１に示す電力増幅回路１１Ａと比べて、電力合成器２０１の代わりに、電力合成器２３１を備える。

電力合成器２３１は、キャパシタ２３２、２３３、２３４及び２３５と、トランス２３６及び２３７と、を含む。トランス２３６は、１次側巻線２３６ａと、２次側巻線２３６ｂと、を含む。トランス２３７は、１次側巻線２３７ａと、２次側巻線２３７ｂと、を含む。

キャパシタ２３２は、キャリア増幅器５１Ｃｐの出力端子に接続された第１端と、キャリア増幅器５１Ｃｍの出力端子に接続された第２端と、を有する。

トランス２３６における１次側巻線２３６ａは、キャリア増幅器５１Ｃｐの出力端子に接続された第１端と、キャリア増幅器５１Ｃｍの出力端子に接続された第２端と、を有する。２次側巻線２３６ｂは、１次側巻線２３６ａと電磁界的に結合し、第１端と、第２端と、を有する。

キャパシタ２３３は、２次側巻線２３６ｂの第１端に接続された第１端と、出力端子２２に接続された第２端と、を有する。

キャパシタ２３４は、ピーク増幅器５１Ｐｐの出力端子に接続された第１端と、ピーク増幅器５１Ｐｍの出力端子に接続された第２端と、を有する。

トランス２３７における１次側巻線２３７ａは、ピーク増幅器５１Ｐｐの出力端子に接続された第１端と、ピーク増幅器５１Ｐｍの出力端子に接続された第２端と、を有する。
２次側巻線２３７ｂは、１次側巻線２３７ａと電磁界的に結合し、トランス２３６における２次側巻線２３６ｂの第２端に接続された第１端と、接地された第２端と、を有する。

キャパシタ２３５は、トランス２３７における２次側巻線２３７ｂの第１端に接続された第１端と、２次側巻線２３７ｂの第２端に接続された第２端と、を有する。

（電力増幅回路１１の変形例４）
図１に示す電力増幅回路１１の変形例４について説明する。図５は、本発明の第１実施形態に係る電力増幅回路の変形例４を示す回路図である。図５に示すように、電力増幅回路１１の変形例４（以下、電力増幅回路１１Ｅと称することがある。）は、並列に接続された２つのトランスによって電力合成器が構成される点で、図１に示す電力増幅回路１１Ａと異なる。

本変形例では、電力増幅回路１１Ｅは、図１に示す電力増幅回路１１Ａと比べて、電力合成器２０１の代わりに、電力合成器２４１を備える。９０度ハイブリッドカプラ１０１の第１端は、抵抗素子６１を通じて接地される。９０度ハイブリッドカプラ１０１の第３端は、入力端子２１に接続される。

電力合成器２４１は、キャパシタ２４２、２４３、２４４及び２４５と、トランス２４６及び２４７と、を含む。トランス２４６は、１次側巻線２４６ａと、２次側巻線２４６ｂと、を含む。トランス２４７は、１次側巻線２４７ａと、２次側巻線２４７ｂと、を含む。

キャパシタ２４２は、キャリア増幅器５１Ｃｐの出力端子に接続された第１端と、キャリア増幅器５１Ｃｍの出力端子に接続された第２端と、を有する。

トランス２４６における１次側巻線２４６ａは、キャリア増幅器５１Ｃｐの出力端子に接続された第１端と、キャリア増幅器５１Ｃｍの出力端子に接続された第２端と、を有する。２次側巻線２４６ｂは、１次側巻線２４６ａと電磁界的に結合し、出力端子２２に接続された第１端と、接地された第２端と、を有する。

キャパシタ２４３は、２次側巻線２４６ｂの第１端に接続された第１端と、２次側巻線２４６ｂの第２端に接続された第２端と、を有する。キャパシタ２４５は、出力端子２２に接続された第１端と、第２端と、を有する。

キャパシタ２４２は、ピーク増幅器５１Ｐｐの出力端子に接続された第１端と、ピーク増幅器５１Ｐｍの出力端子に接続された第２端と、を有する。

トランス２４７における１次側巻線２４７ａは、ピーク増幅器５１Ｐｐの出力端子に接続された第１端と、ピーク増幅器５１Ｐｍの出力端子に接続された第２端と、を有する。
２次側巻線２４７ｂは、１次側巻線２４７ａと電磁界的に結合し、キャパシタ２４５の第２端に接続された第１端と、接地された第２端と、を有する。

（作用効果）
発明者は、電力増幅回路１１における効果を定量的に見積もるために、キャリア側バラン４１またはピーク側バラン４６の入力インピーダンス（以下、バラン入力インピーダンスと称することがある。）がばらついた場合における電力増幅回路１１の性能の変化をシミュレーションした。

発明者は、シミュレーションにおいてバラン入力インピーダンスのばらつきを設定した。具体的には、例えば、キャリア側バラン４１及びピーク側バラン４６のサイズ及び配置などは、製造個体ごとにばらつくため、バラン入力インピーダンスも製造個体ごとにばらつく。このシミュレーションでは、バラン入力インピーダンスＺｂが、Ｚｂ＝（α＋ｊβ）×Ｚａｖｅの誤差を有するものと設定した。

ここで、Ｚａｖｅは、量産時におけるバラン入力インピーダンスの平均値である。αは、平均値αａｖｅ＝１及び標準偏差σα＝０．２に基づく誤差関数でばらつく実数である。βは、平均値βａｖｅ＝０及び標準偏差σβ＝０．２に基づく誤差関数でばらつく実数である。ｊは虚数単位である。

図６は、電力増幅回路１１における分配偏差変動量の分布の一例を示す図である。なお、図６において、横軸は単位を「ｄＢ」とする分配偏差変動量を示し、縦軸は単位を「％」とする発生確率を示す。

図７は、電力増幅回路１１における分配位相変動量の分布の一例を示す図である。なお、図７において、横軸は単位を「度」とする分配位相変動量を示し、縦軸は単位を「％」とする発生確率を示す。

図６及び図７に示すように、発明者は、電力増幅回路１１において、９０度ハイブリッドカプラ１０１の分配偏差変動量の分布Ｄｐｗ１及び分配位相変動量の分布Ｄｐｈ１を算出した。電力増幅回路１１では、バラン入力インピーダンスＺｂの統計的性質を有するバランがキャリア側バラン４１及びピーク側バラン４６として用いられる。

分布Ｄｐｗ１は、例えば、０．２ｄＢごとの分配偏差変動量の各階級において、当該階級に含まれる分配偏差変動量を有する電力増幅回路１１の発生確率を階級ごとに示したヒストグラムである。分布Ｄｐｈ１は、例えば、２度ごとの分配位相変動量の各階級において、当該階級に含まれる分配位相変動量を有する電力増幅回路１１の発生確率を階級ごとに示したヒストグラムである。

また、発明者は、電力増幅回路１１と異なり、９０度ハイブリッドカプラ１０１とバラン回路４０との間にドライバ段増幅回路３０を設けない構成（以下、第１参考構成と称することがある。）において、９０度ハイブリッドカプラ１０１の分配偏差変動量の参考分布Ｄｐｗｒ１及び分配位相変動量の参考分布Ｄｐｈｒ１を算出した。第１参考構成では、バラン入力インピーダンスＺｂの統計的性質を有するバランがキャリア側バラン４１及びピーク側バラン４６として用いられる。

参考分布Ｄｐｗｒ１は、例えば、０．２ｄＢごとの分配偏差変動量の各階級において、当該階級に含まれる分配偏差変動量を有する第１参考構成の発生確率を階級ごとに示したヒストグラムである。参考分布Ｄｐｈｒ１は、例えば、２度ごとの分配位相変動量の各階級において、当該階級に含まれる分配位相変動量を有する第１参考構成の発生確率を階級ごとに示したヒストグラムである。

なお、分布Ｄｐｗ１及びＤｐｈ１ならびに参考分布Ｄｐｗｒ１及びＤｐｈｒ１の算出には、１０００個のサンプルを用いた。

ここで、分配偏差変動量は、例えば、９０度ハイブリッドカプラ１０１からドライバ段増幅器３１Ｃ及び３１Ｐへの電力の分配が、電力の分配基準からどれだけ変動したかを示す。電力の分配基準は、例えば、電力増幅回路１１が設計値通りに動作するときの９０度ハイブリッドカプラ１０１からドライバ段増幅器３１Ｃ及び３１Ｐへの電力の分配である。電力増幅回路１１が設計値通りに動作するとき、分配偏差変動量は、ゼロとなり、キャリア側バラン４１及びピーク側バラン４６からの反射波は十分に抑制される。

分配位相変動量は、例えば、９０度ハイブリッドカプラ１０１からドライバ段増幅器３１Ｃへの信号ＲＦ１または９０度ハイブリッドカプラ１０１からドライバ段増幅器３１Ｐへの信号ＲＦ２の位相が、基準位相からどれだけ変動したかを示す。基準位相は、例えば、電力増幅回路１１が設計値通りに動作するときの信号ＲＦ１の位相または信号ＲＦ２の位相である。電力増幅回路１１が設計値通りに動作するとき、分配位相変動量は、ゼロとなり、信号ＲＦ１の位相及び信号ＲＦ２の位相は、設計値通りの位相となる。

電力増幅回路１１の分布Ｄｐｗ１は、第１参考構成の参考分布Ｄｐｗｒ１と比べてばらつきが抑制されている（図６参照）。電力増幅回路１１の分布Ｄｐｈ１は、第１参考構成の参考分布Ｄｐｈｒ１と比べてばらつきが抑制されている（図７参照）。

具体的には、参考分布Ｄｐｗｒ１の標準偏差及び参考分布Ｄｐｈｒ１の標準偏差は、それぞれ０．７１ｄＢ及び４．８度である。これに対して、電力増幅回路１１を適用することにより、分布Ｄｐｗ１の標準偏差及び分布Ｄｐｈ１の標準偏差が、それぞれ０．３１ｄＢ及び２．０度に改善された。

つまり、バラン入力インピーダンスＺｂが製造個体ごとにばらついた場合においても、電力増幅回路１１では、９０度ハイブリッドカプラ１０１からキャリア側及びピーク側への電力分配のバランスの崩れを抑制することができる。また、バラン入力インピーダンスＺｂが製造個体ごとにばらついた場合においても、電力増幅回路１１では、信号ＲＦ１の位相及び信号ＲＦ２の位相の設計値からのずれを抑制することができる。したがって、電力増幅回路１１の性能の製造個体ごとのばらつきを抑制し、安定した性能の電力増幅回路１１を提供することができる。

［第２実施形態］
第２実施形態に係る電力増幅回路について説明する。第２実施形態以降では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

図８は、本発明の第２実施形態に係る電力増幅回路の回路図である。図８に示すように、第２実施形態に係る電力増幅回路１２は、外部回路へ接続されている点で第１実施形態に係る電力増幅回路１１と異なる。

電力増幅回路１２は、図１に示す電力増幅回路１１Ａと同様の回路構成を有する。本実施形態では、電力増幅回路１２における９０度ハイブリッドカプラ１０１、ドライバ段増幅回路３０、バラン回路４０及びパワー段増幅回路５０は、半導体領域７１の内部に設けられる。電力合成器２０１は、半導体領域７１の外部に設けられる。

半導体領域７１は、例えば、同一の半導体基板の表面及び内部である。つまり、９０度ハイブリッドカプラ１０１、ドライバ段増幅回路３０、バラン回路４０及びパワー段増幅回路５０の各要素は、同一の半導体基板の表面及び内部のいずれかに実装されている。

入力端子２１ならびに接続端子２３Ｃ、２３Ｐ、２４Ｃｐ、２４Ｃｍ、２４Ｐｐ及び２４Ｐｍは、半導体領域７１の内部に設けられた端子である。パワー段増幅回路５０は、接続端子２４Ｃｐ、２４Ｃｍ、２４Ｐｐ及び２４Ｐｍを通じて電力合成器２０１に接続される。

キャリア側バラン４１は、例えば、半導体基板の外部回路３０１に接続される端子を有する。また、ピーク側バラン４６は、例えば、半導体基板の外部回路３０６に接続される端子を有する。外部回路３０１及び３０６は、半導体領域７１の外部に設けられ、例えば、電源供給端子及びグランド端子などを有する回路である。

本実施形態では、電力増幅回路１２が実装されるときに、接続端子２３Ｃと外部回路３０１における電源供給端子またはグランド端子とは、例えば、ワイヤまたはマイクロバンプを通じて接続される。同様に、接続端子２３Ｐと外部回路３０６における電源供給端子またはグランド端子とは、例えば、ワイヤまたはマイクロバンプを通じて接続される。ワイヤ及びマイクロバンプには、インダクタ成分が寄生する。

詳細には、キャリア側バラン４１の１次側巻線４２ａの第１端は、接続端子２３Ｃに接続される。接続端子２３Ｃは、ワイヤまたはマイクロバンプの寄生インダクタ３１１を通じて外部回路３０１における電源供給端子またはグランド端子に接続される。ピーク側バラン４６の１次側巻線４７ａの第１端は、接続端子２３Ｐに接続される。接続端子２３Ｐは、ワイヤまたはマイクロバンプの寄生インダクタ３１６を通じて外部回路３０６における電源供給端子またはグランド端子に接続される。

ワイヤ及びマイクロバンプは、半導体プロセスで製造される、９０度ハイブリッドカプラ１０１、ドライバ段増幅回路３０、バラン回路４０及びパワー段増幅回路５０などと比べて、構造的に大きなサイズを有する。このため、実装時におけるワイヤ及びマイクロバンプの製造個体ごとのばらつきすなわち製造誤差は、一般に大きくなる。

ワイヤ及びマイクロバンプのサイズが製造個体ごとに大きくばらつくため、寄生インダクタ３１１のインダクタンスも製造個体ごとに大きくばらつく。

キャリア側バラン４１の１次側巻線４２ａの第１端が寄生インダクタ３１１に接続される場合、キャリア側バラン４１の入力インピーダンスは、キャリア側バラン４１自体の製造個体ごとのばらつきと、ワイヤまたはマイクロバンプの製造個体ごとのばらつきとによってばらつく。

つまり、キャリア側バラン４１の入力インピーダンスは、１次側巻線４２ａの第１端が寄生インダクタ３１１に接続されることによって、製造個体ごとのばらつきがさらに増大する。

同様に、ピーク側バラン４６の入力インピーダンスは、１次側巻線４７ａの第１端が寄生インダクタ３１６に接続されることによって、製造個体ごとのばらつきがさらに増大する。

このため、電力増幅回路１２では、キャリア側バラン４１及びピーク側バラン４６の入力インピーダンスの製造個体ごとのばらつきが大きいために、キャリア側バラン４１及びピーク側バラン４６による反射波が大きくなる可能性が高くなる。

これに対して、電力増幅回路１２では、バラン回路４０からの反射波をアイソレーション特性の良いドライバ段増幅回路３０によって抑制することができるので、バラン入力インピーダンスが大きくばらつき、反射波が大きい電力増幅回路１２の製造個体においても、電力増幅回路１２の性能の低下を抑制することができる。したがって、外部回路との接続によってバラン入力インピーダンスの製造個体ごとのばらつきが大きくなる場合においても、電力増幅回路１２の性能の製造個体ごとのばらつきを抑制し、安定した性能の電力増幅回路１２を提供することができる。

なお、本実施形態に係る電力増幅回路１２では、キャリア側バラン４１が、半導体基板の外部回路３０１に接続される端子を有し、かつピーク側バラン４６が、半導体基板の外部回路３０６に接続される端子を有する構成について説明したが、これに限定するものではない。キャリア側バラン４１及びピーク側バラン４６のいずれか一方は、外部回路３０１または外部回路３０６に接続される端子を有しない構成であってもよい。

また、本実施形態に係る電力増幅回路１２では、９０度ハイブリッドカプラ１０１、ドライバ段増幅回路３０、バラン回路４０及びパワー段増幅回路５０が、半導体領域７１の内部に設けられる構成について説明したが、これに限定するものではない。ドライバ段増幅回路３０及びバラン回路４０だけが半導体領域７１の領域内に設けられる構成であってもよい。

［第３実施形態］
第３実施形態に係る電力増幅回路について説明する。図９は、本発明の第３実施形態に係る電力増幅回路の基本例を示す回路図である。図９に示すように、第３実施形態に係る電力増幅回路１３は、電力分配器が抵抗素子を通じて接地されない点で第１実施形態に係る電力増幅回路１１と異なる。

本実施形態では、電力増幅回路１３の基本例（以下、電力増幅回路１３Ａと称することがある。）は、図１に示す電力増幅回路１１Ａと比べて、抵抗素子６１及び９０度ハイブリッドカプラ１０１の代わりに、電力分配器１１１を備える。

電力分配器１１１は、１／４波長線路１１２と、分岐部１１３と、伝送線路１１４と、を含む。詳細には、電力分配器１１１は、入力端子２１に接続された第１端と、ドライバ段増幅器３１Ｐの入力端子に接続された第２端と、ドライバ段増幅器３１Ｃの入力端子に接続された第３端と、を有する。

１／４波長線路１１２は、分岐部１１３を通じて電力分配器１１１の第１端に接続された第１端と、電力分配器１１１の第２端に接続された第２端と、を有する。伝送線路１１４は、分岐部１１３に接続された第１端と、電力分配器１１１の第３端に接続された第２端と、を有する。

分岐部１１３は、電力分配器１１１の第１端を通じて供給される入力信号ＲＦｉｎを、信号ＲＦ１と信号ＲＦ２とに分岐する。信号ＲＦ１は、伝送線路１１４を通じてドライバ段増幅器３１Ｃの入力端子に供給される。

信号ＲＦ２は、１／４波長線路１１２を通じてドライバ段増幅器３１Ｐの入力端子に供給される。１／４波長線路１１２を通過したときの信号ＲＦ２の位相は、伝送線路１１４を通過したときの信号ＲＦ１の位相に対して略９０度遅れる。

（作用効果）
電力分配器１１１には、電力増幅回路１１Ａにおける抵抗素子６１（図１参照）のような、キャリア側バラン４１またはピーク側バラン４６からの反射波を減衰させる抵抗素子が接続されないので、電力増幅回路１３Ａの構成を簡易にすることができる。一方、電力分配器１１１は、良好なアイソレーション特性を有さない。このように、良好なアイソレーション特性を有さない電力分配器１１１を用いる場合であっても、電力増幅回路１３の構成にすることで、本発明の効果が特に大きいことを示す。

図１０は、本発明の第３実施形態に係る電力増幅回路における分配偏差変動量の分布の一例を示す図である。なお、図１０において、横軸は単位を「ｄＢ」とする分配偏差変動量を示し、縦軸は単位を「％」とする発生確率を示す。

図１１は、本発明の第３実施形態に係る電力増幅回路における分配位相変動量の分布の一例を示す図である。なお、図１１において、横軸は単位を「度」とする分配位相変動量を示し、縦軸は単位を「％」とする発生確率を示す。

図１０及び図１１に示すように、発明者は、電力増幅回路１３において、電力分配器１１１の分配偏差変動量の分布Ｄｐｗ２及び分配位相変動量の分布Ｄｐｈ２を算出した。電力増幅回路１３では、バラン入力インピーダンスＺｂの統計的性質を有するバランがキャリア側バラン４１及びピーク側バラン４６として用いられる。

分布Ｄｐｗ２は、例えば、０．５ｄＢごとの分配偏差変動量の各階級において、当該階級に含まれる分配偏差変動量を有する電力増幅回路１３の発生確率を階級ごとに示したヒストグラムである。分布Ｄｐｈ２は、例えば、４度ごとの分配位相変動量の各階級において、当該階級に含まれる分配位相変動量を有する電力増幅回路１３の発生確率を階級ごとに示したヒストグラムである。

また、発明者は、電力増幅回路１３と異なり、電力分配器１１１とバラン回路４０との間にドライバ段増幅回路３０を設けない構成（以下、第２参考構成と称することがある。）において、電力分配器１１１の分配偏差変動量の参考分布Ｄｐｗｒ２及び分配位相変動量の参考分布Ｄｐｈｒ２を算出した。第２参考構成では、バラン入力インピーダンスＺｂの統計的性質を有するバランがキャリア側バラン４１及びピーク側バラン４６として用いられる。

参考分布Ｄｐｗｒ２は、例えば、０．５ｄＢごとの分配偏差変動量の各階級において、当該階級に含まれる分配偏差変動量を有する第２参考構成の発生確率を階級ごとに示したヒストグラムである。参考分布Ｄｐｈｒ２は、例えば、４度ごとの分配位相変動量の各階級において、当該階級に含まれる分配位相変動量を有する第２参考構成の発生確率を階級ごとに示したヒストグラムである。

なお、分布Ｄｐｗ２及びＤｐｈ２ならびに参考分布Ｄｐｗｒ２及びＤｐｈｒ２の算出には、１０００個のサンプルを用いた。

電力増幅回路１３の分布Ｄｐｗ２は、第２参考構成の参考分布Ｄｐｗｒ２と比べてばらつきが抑制されている（図１０参照）。電力増幅回路１３の分布Ｄｐｈ２は、第２参考構成の参考分布Ｄｐｈｒ２と比べてばらつきが抑制されている（図１１参照）。

具体的には、参考分布Ｄｐｗｒ２の標準偏差及び参考分布Ｄｐｈｒ２の標準偏差は、それぞれ１．８ｄＢ及び１１．６度である。これに対して、電力増幅回路１３を適用することにより、分布Ｄｐｗ２の標準偏差及び分布Ｄｐｈ２の標準偏差が、それぞれ０．８ｄＢ及び５．０度に改善された。このように、電力増幅回路１３を適用することにより、分配偏差変動量及び分配位相変動量の量産時におけるばらつきを抑制することができることがシミュレーションによって確認された。

すなわち、電力分配器１１１が良好なアイソレーション特性を有さない場合であっても、電力増幅回路１３では、電力分配器１１１からキャリア側及びピーク側への電力分配のバランスの崩れを抑制することができる。また、電力分配器１１１が良好なアイソレーション特性を有さない場合であっても、電力増幅回路１３では、信号ＲＦ１の位相及び信号ＲＦ２の位相の設計値からのずれを抑制することができる。したがって、電力分配器１１１が良好なアイソレーション特性を有さない場合であっても、電力増幅回路１３の性能の製造個体ごとのばらつきを抑制し、安定した性能の電力増幅回路１３を提供することができる。

（電力増幅回路１３の変形例１）
図９に示す電力増幅回路１３の変形例１について説明する。図１２は、本発明の第３実施形態に係る電力増幅回路の変形例１を示す回路図である。図１２に示すように、電力増幅回路１３の変形例１（以下、電力増幅回路１３Ｂと称することがある。）は、１／４波長線路１１２のπ型等価回路によって電力分配器が構成される点で、図９に示す電力増幅回路１３Ａと異なる。

本変形例では、電力増幅回路１３Ｂは、図９に示す電力増幅回路１３Ａと比べて、電力分配器１１１の代わりに、電力分配器１２１を備える。

電力分配器１２１は、分岐部１１３と、伝送線路１１４と、インダクタ１２２と、キャパシタ１２３及び１２４と、を含む。

インダクタ１２２は、分岐部１１３に接続された第１端と、ドライバ段増幅器３１Ｐの入力端子に接続された第２端と、を有する。キャパシタ１２３は、インダクタ１２２の第１端に接続された第１端と、接地された第２端と、を有する。キャパシタ１２４は、インダクタ１２２の第２端に接続された第１端と、接地された第２端と、有する。

このように、１／４波長線路１１２（図９参照）をインダクタ１２２ならびにキャパシタ１２３及び１２４に置き換え、集中定数回路によって電力分配器１２１が構成されることで、電力分配器１２１の回路規模を小さくすることができる。

（電力増幅回路１３の変形例２）
図１３は、本発明の第３実施形態に係る電力増幅回路の変形例２を示す回路図である。図１３に示すように、電力増幅回路１３の変形例２（以下、電力増幅回路１３Ｃと称することがある。）は、１／４波長線路１１２のＴ型等価回路によって電力分配器が構成される点で、図９に示す電力増幅回路１３Ａと異なる。

本変形例では、電力増幅回路１３Ｃは、図９に示す電力増幅回路１３Ａと比べて、電力分配器１１１の代わりに、電力分配器１３１を備える。

電力分配器１３１は、分岐部１１３と、伝送線路１１４と、インダクタ１３２及び１３３と、キャパシタ１３４と、を含む。

インダクタ１３２は、分岐部１１３に接続された第１端と、第２端と、を有する。インダクタ１３３は、インダクタ１３２の第２端に接続された第１端と、ドライバ段増幅器３１Ｐの入力端子に接続された第２端と、を有する。キャパシタ１３４は、インダクタ１３２の第２端及びインダクタ１３３の第１端に接続された第１端と、接地された第２端と、を有する。

このように、１／４波長線路１１２（図９参照）をインダクタ１３２及び１３３ならびキャパシタ１３４に置き換え、集中定数回路によって電力分配器１３１が構成されることで、電力分配器１３１の回路規模を小さくすることができる。

（電力増幅回路１３の変形例３）
図１４は、本発明の第３実施形態に係る電力増幅回路の変形例３を示す回路図である。図１４に示すように、電力増幅回路１３の変形例３（以下、電力増幅回路１３Ｄと称することがある。）は、ウィルキンソンディバイダ１４３によって入力信号ＲＦｉｎが分配される点で、図９に示す電力増幅回路１３Ａと異なる。

本変形例では、電力増幅回路１３Ｄは、図９に示す電力増幅回路１３Ａと比べて、電力分配器１１１の代わりに、電力分配器１４１を備える。

電力分配器１４１は、１／４波長線路１１２と、伝送線路１１４と、ウィルキンソンディバイダ１４３と、を含む。ウィルキンソンディバイダ１４３は、１／４波長線路１４３ａ及び１４３ｂと、抵抗素子１４３ｃと、を含む。

ウィルキンソンディバイダ１４３は、電力分配器１４１の第１端を通じて入力端子２１から供給される入力信号ＲＦｉｎを、信号ＲＦ１と信号ＲＦ２とに分岐する。

詳細には、ウィルキンソンディバイダ１４３における１／４波長線路１４３ａは、ノード１４３ｄを通じて電力分配器１４１の第１端に接続された第１端と、第２端と、を有する。１／４波長線路１４３ｂは、ノード１４３ｄを通じて電力分配器１４１の第１端に接続された第１端と、第２端と、を有する。抵抗素子１４３ｃは、１／４波長線路１４３ａの第２端に接続された第１端と、１／４波長線路１４３ｂの第２端に接続された第２端と、を有する。

伝送線路１１４は、１／４波長線路１４３ａの第２端に接続された第１端と、電力分配器１４１の第３端を通じてドライバ段増幅器３１Ｃの入力端子に接続された第２端と、を有する。１／４波長線路１１２は、１／４波長線路１４３ｂの第２端に接続された第１端と、電力分配器１４１の第２端を通じてドライバ段増幅器３１Ｐの入力端子に接続された第２端と、を有する。

信号ＲＦ１は、１／４波長線路１４３ａ及び伝送線路１１４を通じてドライバ段増幅器３１Ｃの入力端子に供給される。信号ＲＦ２は、１／４波長線路１４３ｂ、１／４波長線路１１２を通じてドライバ段増幅器３１Ｐの入力端子に供給される。

１／４波長線路１４３ａを通過したときの信号ＲＦ１の位相と、１／４波長線路１４３ｂを通過したときの信号ＲＦ２の位相とは、略揃っている。１／４波長線路１１２を通過したときの信号ＲＦ２の位相は、伝送線路１１４を通過したときの信号ＲＦ１の位相に対して略９０度遅れる。

［第４実施形態］
第４実施形態に係る電力増幅回路について説明する。図１５は、本発明の第４実施形態に係る電力増幅回路の回路図である。図１５に示すように、第４実施形態に係る電力増幅回路１４は、９０度ハイブリッドカプラ１０１における分布定数回路を集中定数回路に置き換えている点で第１実施形態に係る電力増幅回路１１と異なる。

本実施形態では、電力増幅回路１４は、図１に示す電力増幅回路１１Ａと比べて、９０度ハイブリッドカプラ１０１の代わりに、電力分配器１５１を備える。

電力分配器１５１は、入力端子２１を通じて入力信号ＲＦｉｎが供給される第１端と、ドライバ段増幅器３１Ｃに接続され、信号ＲＦ１を供給する第２端と、抵抗素子６１を通じて接地された第３端と、ドライバ段増幅器３１Ｐに接続され、信号ＲＦ２を供給する第４端と、を有する。

詳細には、電力分配器１５１は、トランス１５２と、キャパシタ１５３（第１キャパシタ）、１５４（第２キャパシタ）、１５５、１５６、１５７及び１５８と、を含む。トランス１５２は、１次側巻線１５２ａ（第１インダクタ）と、２次側巻線１５２ｂ（第２インダクタ）と、を含む。

トランス１５２における１次側巻線１５２ａは、電力分配器１５１の第１端を通じて入力端子２１に接続された第１端と、電力分配器１５１の第２端を通じてドライバ段増幅器３１Ｃの入力端子に接続された第２端と、を有する。２次側巻線１５２ｂは、１次側巻線１５２ａと電磁界的に結合し、電力分配器１５１の第３端及び抵抗素子６１を通じて接地された第１端と、電力分配器１５１の第４端を通じてドライバ段増幅器３１Ｐの入力端子に接続された第２端と、を有する。

キャパシタ１５３は、１次側巻線１５２ａの第１端に接続された第１端と、２次側巻線１５２ｂの第１端に接続された第２端と、を有する。キャパシタ１５５は、１次側巻線１５２ａの第１端に接続された第１端と、接地された第２端と、を有する。キャパシタ１５６は、２次側巻線１５２ｂの第１端に接続された第１端と、接地された第２端と、を有する。

キャパシタ１５７は、１次側巻線１５２ａの第２端に接続された第１端と、接地された第２端と、を有する。キャパシタ１５８は、２次側巻線１５２ｂの第２端に接続された第１端と、接地された第２端と、を有する。キャパシタ１５４は、１次側巻線１５２ａの第２端に接続された第１端と、２次側巻線１５２ｂの第２端に接続された第２端と、を有する。

電力増幅回路１４では、分布定数回路で表される伝送線路１０１ａ及び１０１ｂを含む９０度ハイブリッドカプラ１０１（図１参照）の代わりに、集中定数回路によって電力分配器１５１が構成されることで、良好な電力の分配を行いながら、電力分配器１５１の回路規模を小さくすることができる。

また、電力増幅回路１４では、バラン入力インピーダンスがばらつき、キャリア側バラン４１またはピーク側バラン４６から電力分配器１５１への反射波が発生する場合においても、当該反射波をアイソレーション特性の良いドライバ段増幅回路３０によって抑制することができる。これにより、電力分配器１５１を用いる場合においても、電力増幅回路１４の性能の製造個体ごとのばらつきを抑制し、安定した性能の電力増幅回路１４を提供することができる。

［第５実施形態］
第５実施形態に係る電力増幅回路について説明する。図１６は、本発明の第５実施形態に係る電力増幅回路の回路図である。図１６に示すように、第５実施形態に係る電力増幅回路１５は、電力分配器がキャパシタを通じて接地されていない点で第４実施形態に係る電力増幅回路１４と異なる。

本実施形態では、電力増幅回路１５は、図１５に示す電力増幅回路１４と比べて、電力分配器１５１の代わりに、電力分配器１６１を備える。

電力分配器１６１は、入力端子２１を通じて入力信号ＲＦｉｎが供給される第１端と、ドライバ段増幅器３１Ｃに接続され、信号ＲＦ１を供給する第２端と、抵抗素子６１を通じて接地された第３端と、ドライバ段増幅器３１Ｐに接続され、信号ＲＦ２を供給する第４端と、を有する。

詳細には、電力分配器１６１は、トランス１５２と、キャパシタ１５３及び１５４と、を含む。トランス１５２における１次側巻線１５２ａは、電力分配器１６１の第１端を通じて入力端子２１に接続された第１端と、電力分配器１６１の第２端を通じてドライバ段増幅器３１Ｃの入力端子に接続された第２端と、を有する。２次側巻線１５２ｂは、電力分配器１６１の第３端及び抵抗素子６１を通じて接地された第１端と、電力分配器１６１の第４端を通じてドライバ段増幅器３１Ｐの入力端子に接続された第２端と、を有する。

キャパシタ１５３は、１次側巻線１５２ａの第１端に接続された第１端と、２次側巻線１５２ｂの第１端に接続された第２端と、を有する。キャパシタ１５４は、１次側巻線１５２ａの第２端に接続された第１端と、２次側巻線１５２ｂの第２端に接続された第２端と、を有する。

図１７は、本発明の第５実施形態に係る電力分配器の絶縁分離能力の周波数変化の一例を示す図である。なお、図１７において、横軸は単位を「ＧＨｚ」とする周波数を示し、縦軸は単位を「ｄＢ」とする絶縁分離（アイソレーション）能力を示す。

絶縁分離能力は、キャリア側バラン４１での反射によって生じた反射波が加算されたドライバ段増幅器３１Ｃの反射のうち、ドライバ段増幅器３１Ｐへの入力となってしまう割合をｄＢ単位で表したものである。

図１７に示すように、曲線ＩＣ５は、電力増幅回路１５（図１６参照）において、周波数が２．５ＧＨｚのときの絶縁分離能力が最適化されるように電力分配器１６１を設計したときの絶縁分離能力の周波数変化である。

曲線ＩＣ４は、電力増幅回路１４（図１５参照）において、周波数が２．５ＧＨｚのときの絶縁分離能力が最適化されるように電力分配器１５１を設計したときの絶縁分離能力の周波数変化である。

曲線ＩＣ４が２．５ＧＨｚで約マイナス３２ｄＢの絶縁分離能力を示すことから、電力増幅回路１４における電力分配器１５１は、ドライバ段増幅器３１Ｃから自己を通じてドライバ段増幅器３１Ｐへ供給される反射波を十分に抑制している。

一方、曲線ＩＣ５が２．５ＧＨｚで約マイナス１４ｄＢの絶縁分離能力を示すことから、電力増幅回路１５では、ドライバ段増幅器３１Ｃから電力分配器１６１を通じてドライバ段増幅器３１Ｐへ供給される反射波の抑制が十分でない。

この絶縁分離能力の劣化は、例えば、電力増幅回路１４における電力分配器１５１（図１５参照）からキャパシタ１５５、１５６、１５７及び１５８を１つずつ除去すると、除去するごとに絶縁分離能力が悪くなる。

このように、絶縁分離能力が良好でない電力分配器１６１を用いる場合においても、キャリア側バラン４１またはピーク側バラン４６から電力分配器１６１への反射波をアイソレーション特性の良いドライバ段増幅回路３０によって抑制することができるので、電力増幅回路１５の性能の製造個体ごとのばらつきを抑制し、安定した性能の電力増幅回路１５を提供することができる。

［第６実施形態］
第６実施形態に係る電力増幅回路について説明する。図１８は、本発明の第６実施形態に係る電力増幅回路の回路図である。図１８に示すように、第６実施形態に係る電力増幅回路１６は、バランがキャパシタを通じて外部回路に接地されている点で第２実施形態に係る電力増幅回路１２と異なる。

本実施形態では、電力増幅回路１６は、図８に示す電力増幅回路１２と比べて、バラン回路４０の代わりに、バラン回路８０を備える。

電力増幅回路１６における９０度ハイブリッドカプラ１０１、ドライバ段増幅回路３０、バラン回路８０及びパワー段増幅回路５０は、半導体領域７１の内部に設けられる。電力合成器２０１は、半導体領域７１の外部に設けられる。接続端子２５Ｃ及び２５Ｐは、半導体領域７１の内部に設けられた端子である。

バラン回路８０は、キャリア側バラン８１と、ピーク側バラン８６と、を含む。キャリア側バラン８１は、トランス４２と、キャパシタ８２（第３キャパシタ）及び８３と、を含む。ピーク側バラン８６は、トランス４７と、キャパシタ８７（第４キャパシタ）及び８８と、を含む。

キャリア側バラン８１におけるトランス４２では、１次側巻線４２ａは、接続端子２３Ｃに接続された第１端と、ドライバ段増幅器３１Ｃの出力端子に接続され、増幅信号ＡＲＦ１が供給される第２端と、を有する。２次側巻線４２ｂは、キャリア増幅器５１Ｃｐの入力端子に接続され、増幅信号ＡＲＦ３を供給する第１端と、キャリア増幅器５１Ｃｍの入力端子に接続され、増幅信号ＡＲＦ４を供給する第２端と、を有する。

キャパシタ８３は、２次側巻線４２ｂの第１端に接続された第１端と、２次側巻線４２ｂの第２端に接続された第２端と、を有する。

キャリア側バラン８１では、１次側巻線４２ａの第２端は、キャパシタ８２を通じて外部回路３０１に接続される。本実施形態では、キャパシタ８２は、１次側巻線４２ａの第２端に接続された第１端と、接続端子２５Ｃに接続された第２端と、を有する。接続端子２５Ｃは、例えば、インダクタ成分が寄生するワイヤまたはマイクロバンプを通じて外部回路３０１で接地される。すなわち、接続端子２５Ｃは、ワイヤまたはマイクロバンプの寄生インダクタ３１２を通じて外部回路３０１で接地される。

接続端子２３Ｃは、例えば、インダクタ成分が寄生するワイヤまたはマイクロバンプを通じて外部回路３０１における電源電圧供給ノードＮ３に接続される。すなわち、接続端子２３Ｃは、ワイヤまたはマイクロバンプの寄生インダクタ３１１を通じて外部回路３０１における電源電圧供給ノードＮ３に接続される。

ピーク側バラン８６におけるトランス４７では、１次側巻線４７ａは、接続端子２３Ｐに接続された第１端と、ドライバ段増幅器３１Ｐの出力端子に接続され、増幅信号ＡＲＦ２が供給される第２端と、を有する。２次側巻線４７ｂは、ピーク増幅器５１Ｐｐの入力端子に接続され、増幅信号ＡＲＦ５を供給する第１端と、ピーク増幅器５１Ｐｍの入力端子に接続され、増幅信号ＡＲＦ６を供給する第２端と、を有する。

キャパシタ８８は、２次側巻線４７ｂの第１端に接続された第１端と、２次側巻線４７ｂの第２端に接続された第２端と、を有する。

ピーク側バラン８６では、１次側巻線４７ａの第２端は、キャパシタ８７を通じて外部回路３０６に接続される。本実施形態では、キャパシタ８７は、１次側巻線４７ａの第２端に接続された第１端と、接続端子２５Ｐに接続された第２端と、を有する。接続端子２５Ｐは、例えば、インダクタ成分が寄生するワイヤまたはマイクロバンプを通じて外部回路３０６で接地される。すなわち、接続端子２５Ｐは、ワイヤまたはマイクロバンプの寄生インダクタ３１７を通じて外部回路３０６で接地される。

接続端子２３Ｐは、例えば、インダクタ成分が寄生するワイヤまたはマイクロバンプを通じて外部回路３０６における電源電圧供給ノードＮ４に接続される。すなわち、接続端子２３Ｐは、ワイヤまたはマイクロバンプの寄生インダクタ３１６を通じて外部回路３０６における電源電圧供給ノードＮ４に接続される。

キャリア側バラン８１では、１次側巻線４２ａのインダクタンスと、寄生インダクタ３１１のインダクタンス及び寄生インダクタ３１２のインダクタンスと、キャパシタ８２のキャパシタンスと、その他の寄生するキャパシタンスと、によって共振回路が形成されることが多い。製造誤差によって寄生インダクタ３１１のインダクタンス及び寄生インダクタ３１２のインダクタンスがばらつくと、当該共振回路の共振周波数が変動し、キャリア側バラン８１による反射波が大きくなる。

同様に、ピーク側バラン８６では、１次側巻線４７ａのインダクタンスと、寄生インダクタ３１６のインダクタンス及び寄生インダクタ３１７のインダクタンスと、キャパシタ８７のキャパシタンスと、その他の寄生するキャパシタンスと、によって共振回路が形成されることが多い。製造誤差によって寄生インダクタ３１６のインダクタンス及び寄生インダクタ３１７のインダクタンスがばらつくと、当該共振回路の共振周波数が変動し、ピーク側バラン８６による反射波が大きくなる。

これに対して、電力増幅回路１６では、バラン回路８０からの反射波をアイソレーション特性の良いドライバ段増幅回路３０によって抑制することができる。これにより、キャリア側バラン８１またはピーク側バラン８６における共振回路の共振周波数が大きく変動し、反射波が大きい電力増幅回路１６の製造個体においても、電力増幅回路１６の性能の低下を抑制することができる。したがって、当該共振回路の共振周波数の製造個体ごとのばらつきが大きい場合においても、電力増幅回路１６の性能の製造個体ごとのばらつきを抑制し、安定した性能の電力増幅回路１６を提供することができる。

なお、本実施形態に係る電力増幅回路１６では、キャリア側バラン８１が、並列に設けられた寄生インダクタ３１１及び３１２を通じて外部回路３０１に接続され、かつピーク側バラン８６が、並列に設けられた寄生インダクタ３１６及び３１７を通じて外部回路３０６に接続される構成について説明したが、これに限定するものではない。ピーク側バラン８６が、寄生インダクタ３１６及び３１７を通じて外部回路３０６に接続されないが、キャリア側バラン８１が、寄生インダクタ３１１及び３１２のいずれか一方を通じて外部回路３０１に接続される構成であってもよい。また、キャリア側バラン８１が、寄生インダクタ３１１及び３１２を通じて外部回路３０１に接続されないが、ピーク側バラン８６が、寄生インダクタ３１６及び３１７のいずれか一方を通じて外部回路３０６に接続される構成であってもよい。

また、本実施形態に係る電力増幅回路１６では、９０度ハイブリッドカプラ１０１、ドライバ段増幅回路３０、バラン回路８０及びパワー段増幅回路５０が、半導体領域７１の内部に設けられる構成について説明したが、これに限定するものではない。ドライバ段増幅回路３０及びバラン回路８０だけが半導体領域７１の領域内に設けられる構成であってもよい。

以上、本発明の例示的な実施形態について説明した。電力増幅回路１１、１２、１３、１４、１５及び１６では、分配器は、入力信号ＲＦｉｎを、信号ＲＦ１、及び信号ＲＦ１と位相が異なる信号ＲＦ２に分配する。ドライバ段増幅器３１Ｃは、信号ＲＦ１を増幅して、増幅信号ＡＲＦ１を出力する。ドライバ段増幅器３１Ｐは、信号ＲＦ２を増幅して、増幅信号ＡＲＦ２を出力する。キャリア側バラン４１は、は、増幅信号ＡＲＦ１を、増幅信号ＡＲＦ３、及び増幅信号ＡＲＦ３と位相が異なる増幅信号ＡＲＦ４に分配する。キャリア増幅器５１Ｃｐ及び５１Ｃｍは、増幅信号ＡＲＦ３及び増幅信号ＡＲＦ４をそれぞれ増幅する。ピーク側バラン４６は、増幅信号ＡＲＦ２を、増幅信号ＡＲＦ５、及び増幅信号ＡＲＦ５と位相が異なる増幅信号ＡＲＦ６に分配する。ピーク増幅器５１Ｐｐは、増幅信号ＡＲＦ５の電力レベルが所定の電力レベル以上を示すときに、増幅信号ＡＲＦ５を増幅する。そして、ピーク増幅器５１Ｐｍは、増幅信号ＡＲＦ６の電力レベルが所定の電力レベル以上を示すときに、増幅信号ＡＲＦ６を増幅する。

例えば、量産時における入力インピーダンスのばらつきによってキャリア側バラン４１において増幅信号ＡＲＦ１の反射波が発生する製造個体であっても、アイソレーション特性の良いドライバ段増幅器３１Ｃによって分配器へ伝わる反射波を抑制することができる。また、例えば、量産時における入力インピーダンスのばらつきによってピーク側バラン４６において増幅信号ＡＲＦ２の反射波が発生する製造個体であっても、アイソレーション特性の良いドライバ段増幅器３１Ｐによって分配器へ伝わる反射波を抑制することができる。これにより、反射波が、分配器を通じて当該分配器の前段の回路に伝搬したり、他方のドライバ段増幅器に伝搬したりすることを抑制することができるので、分配器の電力分配比及び分配位相、ひいては前段の回路の歪特性などへの悪影響を抑制し、量産に適した電力増幅回路１１、１２、１３、１４、１５及び１６を提供することができる。したがって、バランによって分配された信号を差動増幅する構成において、量産に適した電力増幅回路を提供することができる。

また、電力増幅回路１２における９０度ハイブリッドカプラ１０１、ドライバ段増幅回路３０、バラン回路４０及びパワー段増幅回路５０は、同一の半導体基板の半導体領域７１の内部に設けられる。キャリア側バラン４１は、外部回路３０１に接続される端子を有する。そして、ピーク側バラン４６は、外部回路３０６に接続される端子を有する。

半導体領域７１の外部に設けられる外部回路３０１とキャリア側バラン４１との接続、及び半導体領域７１の外部に設けられる外部回路３０６とピーク側バラン４６との接続は、例えば、インダクタ成分が寄生するワイヤまたはマイクロバンプを通じて接続される。
このようなワイヤ及びマイクロバンプの量産時における製造個体ごとのばらつきによって、寄生インダクタ３１１及び３１６のインダクタンスも製造個体ごとにばらつくため、キャリア側バラン４１の入力インピーダンス及びピーク側バラン４６の入力インピーダンスのばらつきが増大する。これに対して、電力増幅回路１２では、バラン回路４０からの反射波をアイソレーション特性の良いドライバ段増幅回路３０によって抑制することができるので、キャリア側バラン４１またはピーク側バラン４６の入力インピーダンスが大きくばらつき、反射波が大きい電力増幅回路１２の製造個体においても、電力増幅回路１２の性能の低下を抑制することができる。そして、電力増幅回路１２が、製造誤差による性能の低下が抑制される回路であることから、安定して良好な性能の電力増幅回路１２を実現可能な設計範囲を広げることができる。すなわち、電力増幅回路１２の設計を容易にすることができる。

また、電力増幅回路１３では、電力分配器１１１、１２１、１３１及び１４１は、抵抗素子を通じて接地される端子を有しない。

バラン回路４０からの反射波をアイソレーション特性の良いドライバ段増幅回路３０によって抑制することができるので、反射波を減衰させる抵抗素子が接続されないために良好なアイソレーション特性を有しない電力分配器１１１、１２１、１３１及び１４１を用いる場合においても、電力増幅回路１３の性能の製造個体ごとのばらつきを抑制し、安定した性能の電力増幅回路１３を提供することができる。また、電力分配器が良好なアイソレーション特性を有しなくても、電力増幅回路１３が、製造誤差による性能の低下が抑制される回路であることから、安定して良好な性能の電力増幅回路１３を実現可能な設計範囲を広げることができる。すなわち、電力増幅回路１３の設計を容易にすることができる。また、電力分配器１１１、１２１、１３１及び１４１には抵抗素子が接続されないので、電力増幅回路１３の構成を簡易にすることができる。

また、電力増幅回路１１、１２、１４、１５及び１６では、分配器は、抵抗素子６１を通じて接地される端子を有する。

このように、分配器が、反射波を減衰させる抵抗素子６１を通じて接地される端子を有する構成により、分配器のアイソレーション特性を良好にすることができるので、バラン回路４０からの反射波が、分配器を通じて当該分配器の前段の回路に伝搬したり、他方のドライバ段増幅器に伝搬したりすることを効果的に抑制することができる。

また、電力増幅回路１５では、電力分配器１６１では、トランス１５２の１次側巻線１５２ａは、入力信号ＲＦｉｎが供給される第１端と、信号ＲＦ１を供給する第２端と、を有する。２次側巻線１５２ｂは、１次側巻線１５２ａと電磁界的に結合し、抵抗素子６１を通じて接地される第１端と、信号ＲＦ２を供給する第２端と、を有する。キャパシタ１５３は、１次側巻線１５２ａの第１端に接続された第１端と、２次側巻線１５２ｂの第１端に接続された第２端と、を有する。そして、キャパシタ１５４は、１次側巻線１５２ａの第２端に接続された第１端と、２次側巻線１５２ｂの第２端に接続された第２端と、を有する。

このように、集中定数回路によって電力分配器１６１が構成されることで、良好な電力の分配を行いながら、電力分配器１６１の回路規模を小さくすることができる。また、電力分配器１６１は、電力分配器１５１と比べて絶縁分離能力が劣っているが、入力インピーダンスがばらつき、キャリア側バラン４１またはピーク側バラン４６から電力分配器１６１への反射波が発生する場合においても、当該反射波をアイソレーション特性の良いドライバ段増幅回路３０によって抑制することができる。これにより、簡易な構成であるが、電力分配器１５１と比べて絶縁分離能力が劣っている電力分配器１６１を用いる場合においても、電力増幅回路１５の性能の製造個体ごとのばらつきを抑制し、安定した性能の電力増幅回路１５を提供することができる。また、電力分配器１６１が電力分配器１５１と比べて絶縁分離能力が劣っていても、電力増幅回路１５が、製造誤差による性能の低下が抑制される回路であることから、安定して良好な性能の電力増幅回路１５を実現可能な設計範囲を広げることができる。すなわち、電力増幅回路１５の設計を容易にすることができる。また、電力分配器１６１に、キャパシタ１５５、１５６、１５７及び１５８の少なくとも１つを追加することにより、電力分配器１６１の絶縁分離能力を高めることができるので、電力増幅回路１５の性能の製造個体ごとのばらつきを効果的に抑制することができる。

また、電力増幅回路１６では、キャリア側バラン８１は、半導体領域７１の内部に形成され、キャパシタ８２を含む。そして、キャリア側バラン８１は、ドライバ段増幅器３１Ｃの出力端子に接続され、かつキャパシタ８２を通じて外部回路３０１に接続される端子を有する。

半導体領域７１の外部に設けられる外部回路３０１とキャパシタ８２との接続は、例えば、インダクタ成分が寄生するワイヤまたはマイクロバンプを通じて接続される。このようなワイヤ及びマイクロバンプの量産時における製造個体ごとのばらつきによって、寄生インダクタ３１２のインダクタンスも製造個体ごとにばらつくため、キャリア側バラン８１の入力インピーダンスのばらつきが増大する。これに対して、電力増幅回路１６では、バラン回路８０からの反射波をアイソレーション特性の良いドライバ段増幅回路３０によって抑制することができるので、キャリア側バラン８１の入力インピーダンスが大きくばらつき、反射波が大きい電力増幅回路１６の製造個体においても、電力増幅回路１６の性能の低下を抑制することができる。そして、電力増幅回路１６が、製造誤差による性能の低下が抑制される回路であることから、安定して良好な性能の電力増幅回路１６を実現可能な設計範囲を広げることができる。すなわち、電力増幅回路１６の設計を容易にすることができる。

また、電力増幅回路１６では、ピーク側バラン８６は、半導体領域７１の内部に形成され、キャパシタ８７を含む。そして、ピーク側バラン８６は、ドライバ段増幅器３１Ｐの出力端子に接続され、かつキャパシタ８７を通じて外部回路３０６に接続される端子を有する。

半導体領域７１の外部に設けられる外部回路３０６とキャパシタ８７との接続は、例えば、インダクタ成分が寄生するワイヤまたはマイクロバンプを通じて接続される。このようなワイヤ及びマイクロバンプの量産時における製造個体ごとのばらつきによって、寄生インダクタ３１７のインダクタンスも製造個体ごとにばらつくため、ピーク側バラン８６の入力インピーダンスのばらつきが増大する。これに対して、電力増幅回路１６では、バラン回路８０からの反射波をアイソレーション特性の良いドライバ段増幅回路３０によって抑制することができるので、ピーク側バラン８６の入力インピーダンスが大きくばらつき、反射波が大きい電力増幅回路１６の製造個体においても、電力増幅回路１６の性能の低下を抑制することができる。そして、電力増幅回路１６が、製造誤差による性能の低下が抑制される回路であることから、安定して良好な性能の電力増幅回路１６を実現可能な設計範囲を広げることができる。すなわち、電力増幅回路１６の設計を容易にすることができる。

なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。

１１、１２、１３、１４、１５、１６…電力増幅回路
２１…入力端子
２２…出力端子
２３Ｃ、２３Ｐ、２５Ｃ、２５Ｐ…接続端子
３０…ドライバ段増幅回路
３１Ｃ、３１Ｐ…ドライバ段増幅器
４０…バラン回路
４１…キャリア側バラン
４２…トランス
４６…ピーク側バラン
４７…トランス
５０…パワー段増幅回路
５１Ｃｐ、５１Ｃｍ…キャリア増幅器
５１Ｐｐ、５１Ｐｍ…ピーク増幅器
６１…抵抗素子
７１…半導体領域
８０…バラン回路
８１…キャリア側バラン
８６…ピーク側バラン
１０１…９０度ハイブリッドカプラ
１１１、１２１、１３１、１４１、１５１、１６１…電力分配器
１４３…ウィルキンソンディバイダ
２０１、２１１、２２１、２３１、２４１…電力合成器
３０１、３０６…外部回路
３１１、３１２、３１６、３１７…寄生インダクタ

Claims (9)

1. 電力増幅回路であって、
   入力信号を、第１信号、及び前記第１信号と位相が異なる第２信号に分配する分配器と、
   前記第１信号を増幅して、第１増幅信号を出力する第１増幅器と、
   前記第２信号を増幅して、第２増幅信号を出力する第２増幅器と、
   前記第１増幅信号を、第３増幅信号、及び前記第３増幅信号と位相が異なる第４増幅信号に分配する第１バランと、
   前記第３増幅信号及び前記第４増幅信号をそれぞれ増幅する第３増幅器及び第４増幅器と、
   前記第２増幅信号を、第５増幅信号、及び前記第５増幅信号と位相が異なる第６増幅信号に分配する第２バランと、
   前記第５増幅信号の電力レベルが所定の電力レベル以上を示すときに、前記第５増幅信号を増幅する第５増幅器と、
   前記第６増幅信号の電力レベルが所定の電力レベル以上を示すときに、前記第６増幅信号を増幅する第６増幅器と、を備え、
   前記電力増幅回路は、同一の半導体基板上に形成され、
   前記第１バランは、ワイヤ又はマイクロバンプを通じて前記半導体基板の外部における電源供給端子又はグランド端子に接続される端子を有する、
   電力増幅回路。
2. 電力増幅回路であって、
   入力信号を、第１信号、及び前記第１信号と位相が異なる第２信号に分配する分配器と、
   前記第１信号を増幅して、第１増幅信号を出力する第１増幅器と、
   前記第２信号を増幅して、第２増幅信号を出力する第２増幅器と、
   前記第１増幅信号を、第３増幅信号、及び前記第３増幅信号と位相が異なる第４増幅信号に分配する第１バランと、
   前記第３増幅信号及び前記第４増幅信号をそれぞれ増幅する第３増幅器及び第４増幅器と、
   前記第２増幅信号を、第５増幅信号、及び前記第５増幅信号と位相が異なる第６増幅信号に分配する第２バランと、
   前記第５増幅信号の電力レベルが所定の電力レベル以上を示すときに、前記第５増幅信号を増幅する第５増幅器と、
   前記第６増幅信号の電力レベルが所定の電力レベル以上を示すときに、前記第６増幅信号を増幅する第６増幅器と、を備え、
   前記電力増幅回路は、同一の半導体基板上に形成され、
   前記第２バランは、ワイヤ又はマイクロバンプを通じて前記半導体基板の外部における電源供給端子又はグランド端子に接続される端子を有する、
   電力増幅回路。
3. 請求項１に記載の電力増幅回路であって、
   前記第１バランは、
   前記第１増幅器の出力端子に接続された第１端と、ワイヤ又はマイクロバンプを通じて前記半導体基板の外部における前記電源供給端子に接続された第２端と、を有する第１インダクタと、
   前記第１インダクタと電磁界的に結合し、前記第３増幅器の入力端子に接続された第１端と、前記第４増幅器の入力端子に接続された第２端と、を有する第２インダクタと、
   前記第１増幅器の前記出力端子に接続された第１端と、ワイヤ又はマイクロバンプを通じて前記半導体基板の外部における前記グランド端子に接続された第２端と、を有する第１キャパシタと、を含む、
   電力増幅回路。
4. 請求項２に記載の電力増幅回路であって、
   前記第２バランは、
   前記第２増幅器の出力端子に接続された第１端と、ワイヤ又はマイクロバンプを通じて前記半導体基板の外部における前記電源供給端子に接続された第２端と、を有する第３インダクタと、
   前記第３インダクタと電磁界的に結合し、前記第５増幅器の入力端子に接続された第１端と、前記第６増幅器の入力端子に接続された第２端と、を有する第４インダクタと、
   前記第２増幅器の前記出力端子に接続された第１端と、ワイヤ又はマイクロバンプを通じて前記半導体基板の外部における前記グランド端子に接続された第２端と、を有する第２キャパシタと、を含む、
   電力増幅回路。
5. 請求項１から請求項４のいずれか一項に記載の電力増幅回路であって、
   前記分配器は、抵抗素子を通じて接地される端子を有しない、
   電力増幅回路。
6. 請求項１から請求項４のいずれか一項に記載の電力増幅回路であって、
   前記分配器は、抵抗素子を通じて接地される端子を有する、
   電力増幅回路。
7. 請求項６に記載の電力増幅回路であって、
   前記分配器は、
   前記入力信号が供給される第１端と、前記第１信号を供給する第２端と、を有する第５インダクタと、
   前記第５インダクタと電磁界的に結合し、前記端子である第１端と、前記第２信号を供給する第２端と、を有する第６インダクタと、
   前記第５インダクタの第１端に接続された第１端と、前記第６インダクタの第１端に接続された第２端と、を有する第３キャパシタと、
   前記第５インダクタの第２端に接続された第１端と、前記第６インダクタの第２端に接続された第２端と、を有する第４キャパシタと、を有する、
   電力増幅回路。
8. 請求項１から請求項７のいずれか一項に記載の電力増幅回路であって、
   第３増幅器、第４増幅器、第５増幅器及び第６増幅器からそれぞれ出力される増幅信号を合成する電力合成器をさらに備え、
   前記電力合成器の少なくとも一部が半導体基板で構成され、他の一部がモジュール基板で構成されている、
   電力増幅回路。
9. 請求項８に記載の電力増幅回路であって、
   前記電力合成器の一部が集中定数素子で構成された場合において、少なくとも前記集中定数素子の一部が、前記モジュール基板に搭載される表面実装部品である、
   電力増幅回路。