JP7801331B2 - 駆動回路、および、固体撮像素子 - Google Patents
駆動回路、および、固体撮像素子Info
- Publication number
- JP7801331B2 JP7801331B2 JP2023527835A JP2023527835A JP7801331B2 JP 7801331 B2 JP7801331 B2 JP 7801331B2 JP 2023527835 A JP2023527835 A JP 2023527835A JP 2023527835 A JP2023527835 A JP 2023527835A JP 7801331 B2 JP7801331 B2 JP 7801331B2
- Authority
- JP
- Japan
- Prior art keywords
- differential
- coil
- coils
- driver
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
Description
1.第1の実施の形態(磁気的に結合された2つのコイルを設けた例)
2.第2の実施の形態(磁気的に結合された2つのコイルを設け、ドライバをセンタータップに接続した例)
3.第3の実施の形態(磁気的に結合された2つのコイルを設け、ダイオードを接続した例)
4.第4の実施の形態(ドライバを共用し、磁気的に結合された2つのコイルを設けた例)
5.第5の実施の形態(磁気結合された2つのコイルをチップ外に配置した例)
6.第6の実施の形態(第2の実施の形態に第3の実施の形態を適用した例)
7.第7の実施の形態(第3の実施の形態に第4の実施の形態を適用した例)
8.第8の実施の形態(第4の実施の形態に第5の実施の形態を適用した例)
9.第9の実施の形態(磁気的に結合された3つのコイルを設けた例)
10.移動体への応用例
[撮像装置の構成例]
図1は、本技術の第1の実施の形態における撮像装置100の一構成例を示すブロック図である。この撮像装置100は、画像データを撮像するための装置であり、実装基板110に設けられた固体撮像素子200および受信部130を備える。
図2は、本技術の第1の実施の形態における固体撮像素子200の一構成例を示すブロック図である。この固体撮像素子200は、積層された画素チップ201および回路チップ202を備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Cu-Cu接合やバンプにより接続することもできる。これらの他の方式(磁気結合など)により接続することもできる。また、2つのチップを積層しているが、3層以上を積層することもできる。
図3は、本技術の第1の実施の形態における駆動回路300の一構成例を示す回路図である。この駆動回路300は、駆動部305およびトランスフォーマー360を備える。
Ldiff=2L+2M ・・・式1
上式において、Mは相互インダクタンスであり、次の式により表される。
M=kL ・・・式2
上式において、kは、結合係数であり、例えば、1未満の正の実数である。式2を式1に代入すると、次の式が得られる。
Ldiff=2(1+k)L ・・・式3
(1-k)L/2 ・・・式4
L'=L/(1+k) ・・・式5
Lcom={(1-k)/(1+k)}L/2 ・・・式6
図7は、本技術の第1の実施の形態と比較例とにおける駆動回路の動作の一例を示すタイミングチャートである。同図におけるaは、第1の実施の形態の駆動回路300の動作の一例を示すタイミングチャートである。同図におけるbは、比較例の動作の一例を示すタイミングチャートである。
上述の第1の実施の形態では、非差動ドライバ310および320の出力端子をコイル361および362の一端に接続していた。しかし、この構成では非差動ドライバ310および320の出力容量が波形に与える影響を十分に低減することができないことがある。この第2の実施の形態の駆動回路300は、非差動ドライバ310および320の出力端子の接続先を変更した点において第1の実施の形態と異なる。
Lcom=(1-k){L/4} ・・・式7
上述の第1の実施の形態では、磁気結合したコイル361および362を用いて非差動信号出力状態のインダクタンスを小さくしていた。しかし、この構成では、ドライバの出力容量が波形に与える影響を十分に低減できないことがある。この第3の実施の形態の駆動回路300は、ESD(Electro-Static Discharge)保護ダイオードをコイル361および362に接続した点において第1の実施の形態と異なる。
上述の第1の実施の形態では、差動信号出力状態と、非差動信号出力状態とで異なるドライバを用いていたが、それらの状態で共通のドライバを用いることもできる。この第4の実施の形態の駆動回路300は、各動作状態で共通のドライバを用いる点において第1の実施の形態と異なる。
上述の第1の実施の形態では、回路チップ202に駆動部305およびトランスフォーマー360を配置していたが、この構成では、回路チップ202の回路規模をさらに削減することが困難である。この第5の実施の形態の駆動回路300は、トランスフォーマー360は、回路チップ202の外部に配置した点において第1の実施の形態と異なる。
上述の第2の実施の形態では、磁気結合したコイル361および362を用いて非差動信号出力状態のインダクタンスを小さくしていた。しかし、この構成では、ドライバの出力容量が波形に与える影響を十分に低減できないことがある。この第6の実施の形態の駆動回路300は、第2の実施の形態に第3の実施の形態を適用した点において第2の実施の形態と異なる。
上述の第3の実施の形態では、差動信号出力状態と、非差動信号出力状態とで異なるドライバを用いていたが、それらの動作状態で共通のドライバを用いることもできる。この第7の実施の形態の駆動回路300は、第3の実施の形態に第4の実施の形態を適用した点において第3の実施の形態と異なる。
上述の第4の実施の形態では、回路チップ202に駆動部305およびトランスフォーマー360を配置していたが、この構成では、回路チップ202の回路規模をさらに削減することが困難である。この第8の実施の形態の駆動回路300は、第4の実施の形態に第5の実施の形態を適用した点において第4の実施の形態と異なる。
上述の第1の実施の形態では、駆動回路300が信号線121および122の2線に信号を出力していたが、3線に信号を出力することもできる。この第9の実施の形態の駆動回路300は、3線に信号を出力する点において第1の実施の形態と異なる。
本開示に係る技術(本技術)は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
(1)磁気的に結合された複数のコイルが設けられたトランスフォーマーと、
非差動信号と差動信号とのいずれかを前記トランスフォーマーに供給する駆動部と
を具備し、
前記複数のコイルは、磁気的に結合された第1および第2のコイルを含み、
前記駆動部は、前記第1のコイルの一端と前記第2のコイルの一端とに接続され、
前記第1および第2のコイルのそれぞれの前記一端に同相電流を流入させたとき、前記第1および第2のコイルのそれぞれの作る磁束が互いに弱めあう
駆動回路。
(2)前記駆動部は前記第1のコイルの一端と前記第2のコイルの一端とに前記差動信号を供給し、前記駆動部は、前記第1のコイルの一端と前記第2のコイルの一端とに前記差動信号を供給する
前記(1)記載の駆動回路。
(3)前記第1のコイルの両端の間のノードに接続された第1のESD保護ダイオードと、
前記第2のコイルの両端の間のノードに接続された第2のESD保護ダイオードと
をさらに具備する前記(2)記載の駆動回路。
(4)前記駆動部は、
前記差動信号および前記非差動信号のいずれかを供給する共用ドライバと、
前記共用ドライバの出力電圧を制御する出力電圧制御部と
を備える前記(2)または(3)に記載の駆動回路。
(5)前記駆動部は、所定の半導体チップに配置され、
前記トランスフォーマーは、前記半導体チップの外部に配置される
前記(4)記載の駆動回路。
(6)前記駆動部は、
前記差動信号を供給する差動ドライバと、
前記非差動信号を供給する非差動ドライバと
を備える前記(2)記載の駆動回路。
(7)前記非差動ドライバの出力端子は、前記第1および第2のコイルのいずれかの両端の間のノードに接続される
前記(6)記載の駆動回路。
(8)前記非差動ドライバの出力端子は、前記第1および第2のコイルのいずれかの前記一端に接続される
前記(7)記載の駆動回路。
(9)前記駆動部は、所定の半導体チップに配置され、
前記トランスフォーマーは、前記半導体チップの外部に配置される
前記(8)記載の駆動回路。
(10)前記複数のコイルは、磁気的に結合された第1、第2および第3のコイルを含み、
前記駆動部は、前記第1のコイルの一端と前記第2のコイルの一端と前記第3のコイルの一端とに前記差動信号を供給し、
前記第2および第3のコイルのそれぞれの前記一端に同相電流を流入させたとき、前記第2および第3のコイルのそれぞれの作る磁束が互いに弱めあう前記(1)記載の駆動回路。
(11)第1および第2の信号線を介して差動信号を受信する受信部をさらに具備し、
前記駆動部は、第1および第2の出力端子を備え、
前記第1のコイルの前記一端は、前記第1の出力端子に接続され、他端は、前記第1の信号線に接続され、
前記第2のコイルの前記一端は、前記第2の出力端子に接続され、他端は、前記第2の信号線に接続される
前記(1)記載の駆動回路。
(12)前記第1および第2のコイルは、所定の巻回軸を共有し、
前記巻回軸の方向から見た際に前記第1のコイルの配線の出力端子に接続される一端から信号線に接続される他端までの前記巻回軸周りの巻回方向は、前記第2のコイルの配線の出力端子に接続される一端から信号線に接続される他端までの前記巻回軸周りの巻回方向と逆方向である
前記(1)記載の駆動回路。
(13)磁気的に結合された複数のコイルが設けられたトランスフォーマーと、
所定の制御信号に従って非差動信号と差動信号とのいずれかを前記トランスフォーマーに供給する駆動部と、
前記制御信号により前記非差動信号および前記差動信号のいずれかを指定して前記駆動部に供給させるロジック回路と
を具備し、
前記複数のコイルは、磁気的に結合された第1および第2のコイルを含み、
前記駆動部は、前記第1のコイルの一端と前記第2のコイルの一端とに接続され、
前記第1および第2のコイルのそれぞれの前記一端に同相電流を流入させたとき、前記第1および第2のコイルのそれぞれの作る磁束が互いに弱めあう固体撮像素子。
110 実装基板
120 伝送路
130 受信部
200 固体撮像素子
201 画素チップ
202 回路チップ
210 画素
220 アナログデジタル変換部
230 ロジック回路
240 シリアライザ
300 駆動回路
305 駆動部
310、320、321 非差動ドライバ
311 インバータ
312~315、353~356 スイッチ
316 pMOSトランジスタ
317 nMOSトランジスタ
330 差動ドライバ
331~333 ドライバ
341 出力電圧制御部
351、352 共用ドライバ
360 トランスフォーマー
361~363 コイル
371~374 ESD保護ダイオード
12031 撮像部
Claims (7)
- 磁気的に結合された複数のコイルが設けられたトランスフォーマーと、
非差動信号と差動信号とのいずれかを前記トランスフォーマーに供給する駆動部と、
第1のコイルの両端の間の第1ノードに接続された第1のESD保護ダイオードと、
第2のコイルの両端の間の第2ノードに接続された第2のESD保護ダイオードと
を具備し、
前記複数のコイルは、磁気的に結合された前記第1および第2のコイルを含み、
前記駆動部は、前記第1のコイルの一端と前記第2のコイルの一端と接続され、
前記第1および第2のコイルのそれぞれの前記一端に同相電流を流入させたとき、前記第1および第2のコイルのそれぞれの作る磁束が互いに弱めあい、
前記駆動部は、
前記差動信号を供給する差動ドライバと、
前記非差動信号を供給する非差動ドライバと
を備え、
前記非差動ドライバは、第1の非差動ドライバと第2の非差動ドライバとを含み、
前記第1の非差動ドライバの出力端子は、前記第1ノードに接続され、
前記第2の非差動ドライバの出力端子は、前記第2ノードに接続される
駆動回路。 - 前記駆動部は前記第1のコイルの一端と前記第2のコイルの一端とに前記差動信号を供給し、前記第1および第2のコイルのそれぞれの他端から差動信号が出力される請求項1記載の駆動回路。
- 前記駆動部は、所定の半導体チップに配置され、
前記トランスフォーマーは、前記半導体チップの外部に配置される
請求項1記載の駆動回路。 - 第1および第2の信号線を介して差動信号を受信する受信部をさらに具備し、
前記駆動部は、第1および第2の出力端子を備え、
前記第1のコイルの前記一端は、前記第1の出力端子に接続され、他端は、前記第1の信号線に接続され、
前記第2のコイルの前記一端は、前記第2の出力端子に接続され、他端は、前記第2の信号線に接続される
請求項1記載の駆動回路。 - 前記第1および第2のコイルは、所定の巻回軸を共有し、
前記巻回軸の方向から見た際に前記第1のコイルの配線の出力端子に接続される一端から信号線に接続される他端までの前記巻回軸周りの巻回方向は、前記第2のコイルの配線の出力端子に接続される一端から信号線に接続される他端までの前記巻回軸周りの巻回方向と逆方向である
請求項1記載の駆動回路。 - 磁気的に結合された複数のコイルが設けられたトランスフォーマーと、
非差動信号と差動信号とのいずれかを前記トランスフォーマーに供給する駆動部と
を具備し、
前記複数のコイルは、磁気的に結合された第1、第2および第3のコイルを含み、
前記駆動部は、前記第1のコイルの一端と前記第2のコイルの一端と前記第3のコイルの一端とに前記差動信号を供給し、
前記第1および第2のコイルのそれぞれの前記一端に同相電流を流入させたとき、前記第1および第2のコイルのそれぞれの作る磁束が互いに弱めあい、
前記第2および第3のコイルのそれぞれの前記一端に同相電流を流入させたとき、前記第2および第3のコイルのそれぞれの作る磁束が互いに弱めあう
駆動回路。 - 磁気的に結合された複数のコイルが設けられたトランスフォーマーと、
所定の制御信号に従って非差動信号と差動信号とのいずれかを前記トランスフォーマーに供給する駆動部と、
第1のコイルの両端の間の第1ノードに接続された第1のESD保護ダイオードと、
第2のコイルの両端の間の第2ノードに接続された第2のESD保護ダイオードと
前記制御信号により前記非差動信号および前記差動信号のいずれかを指定して前記駆動部に供給させるロジック回路と
を具備し、
前記複数のコイルは、磁気的に結合された前記第1および第2のコイルを含み、
前記駆動部は、前記第1のコイルの一端と前記第2のコイルの一端とに接続され、
前記第1および第2のコイルのそれぞれの前記一端に同相電流を流入させたとき、前記第1および第2のコイルのそれぞれの作る磁束が互いに弱めあい、
前記駆動部は、
前記差動信号を供給する差動ドライバと、
前記非差動信号を供給する非差動ドライバと
を備え、
前記非差動ドライバは、第1の非差動ドライバと第2の非差動ドライバとを含み、
前記第1の非差動ドライバの出力端子は、前記第1のノードに接続され、
前記第2の非差動ドライバの出力端子は、前記第2のノードに接続される
固体撮像素子。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021096268 | 2021-06-09 | ||
| JP2021096268 | 2021-06-09 | ||
| PCT/JP2022/022599 WO2022259971A1 (ja) | 2021-06-09 | 2022-06-03 | 駆動回路、および、固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2022259971A1 JPWO2022259971A1 (ja) | 2022-12-15 |
| JP7801331B2 true JP7801331B2 (ja) | 2026-01-16 |
Family
ID=84425603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023527835A Active JP7801331B2 (ja) | 2021-06-09 | 2022-06-03 | 駆動回路、および、固体撮像素子 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7801331B2 (ja) |
| WO (2) | WO2022259586A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117793569A (zh) * | 2023-12-28 | 2024-03-29 | 钜泉微电子(上海)有限公司 | 磁耦合电气隔离通信装置、方法及电能表 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111794A (ja) | 2007-10-31 | 2009-05-21 | Panasonic Corp | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路 |
| JP2016165081A (ja) | 2015-03-06 | 2016-09-08 | 株式会社村田製作所 | ノイズフィルタ |
| JP2016171163A (ja) | 2015-03-12 | 2016-09-23 | ルネサスエレクトロニクス株式会社 | 半導体集積回路、通信モジュール、及びスマートメータ |
| WO2020152926A1 (ja) | 2019-01-25 | 2020-07-30 | ソニーセミコンダクタソリューションズ株式会社 | 送信装置、インターフェース、および、送信方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004362346A (ja) * | 2003-06-05 | 2004-12-24 | Sony Corp | 出力装置及び双方向入出力装置 |
| JP5277595B2 (ja) * | 2006-09-26 | 2013-08-28 | セイコーエプソン株式会社 | 回路を含む装置、デバイス、送受信システム、および、制御方法 |
| US7551014B1 (en) * | 2007-02-01 | 2009-06-23 | Altera Corporation | Differential output with low output skew |
| JP2009165043A (ja) * | 2008-01-09 | 2009-07-23 | Alpine Electronics Inc | 非対称全二重伝送装置 |
| JP5025839B1 (ja) * | 2011-02-23 | 2012-09-12 | パナソニック株式会社 | 信号伝送装置 |
| WO2014174743A1 (ja) * | 2013-04-26 | 2014-10-30 | パナソニックIpマネジメント株式会社 | 信号伝送装置、信号伝送システム、信号伝送方法及びコンピュータ装置 |
-
2021
- 2021-12-28 WO PCT/JP2021/048837 patent/WO2022259586A1/ja not_active Ceased
-
2022
- 2022-06-03 WO PCT/JP2022/022599 patent/WO2022259971A1/ja not_active Ceased
- 2022-06-03 JP JP2023527835A patent/JP7801331B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111794A (ja) | 2007-10-31 | 2009-05-21 | Panasonic Corp | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路 |
| JP2016165081A (ja) | 2015-03-06 | 2016-09-08 | 株式会社村田製作所 | ノイズフィルタ |
| JP2016171163A (ja) | 2015-03-12 | 2016-09-23 | ルネサスエレクトロニクス株式会社 | 半導体集積回路、通信モジュール、及びスマートメータ |
| WO2020152926A1 (ja) | 2019-01-25 | 2020-07-30 | ソニーセミコンダクタソリューションズ株式会社 | 送信装置、インターフェース、および、送信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022259971A1 (ja) | 2022-12-15 |
| WO2022259586A1 (ja) | 2022-12-15 |
| JPWO2022259971A1 (ja) | 2022-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11659291B2 (en) | Solid-state imaging element | |
| US11677319B2 (en) | Voltage conversion circuit, solid-state imaging element, and method of controlling voltage conversion circuit | |
| WO2022064867A1 (ja) | 固体撮像素子、および、撮像装置 | |
| US12563317B2 (en) | Imaging element and imaging device | |
| JP7801331B2 (ja) | 駆動回路、および、固体撮像素子 | |
| WO2021131831A1 (ja) | 固体撮像素子、および、撮像装置 | |
| US20210321055A1 (en) | Solid-state imaging element and imaging device | |
| US20240328854A1 (en) | Photodetection device and photodetector | |
| CN110892710B (zh) | 摄像装置 | |
| JP7713520B2 (ja) | 駆動回路 | |
| US12556836B2 (en) | Semiconductor integrated circuit, electronic device, and method for controlling semiconductor integrated circuit | |
| US11722804B2 (en) | Imaging device and imaging system having a stacked structure for pixel portion and signal processing circuit portion | |
| JP7717077B2 (ja) | 制御回路および駆動回路 | |
| WO2025057566A1 (ja) | 固体撮像素子、電子機器、および、固体撮像素子の制御方法 | |
| WO2025243685A1 (ja) | フィルタ回路および電子機器 | |
| WO2025211009A1 (ja) | 電子回路および電子機器 | |
| JP2026074710A (ja) | 光検出装置および電子機器 | |
| WO2025062889A1 (ja) | 撮像装置 | |
| WO2025004801A1 (ja) | 光検出装置 | |
| WO2022168514A1 (ja) | 半導体装置、撮像装置 | |
| JP2026064327A (ja) | 電圧電流変換回路および撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20250416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20251031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20251209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20260105 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7801331 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |