JP7803229B2 - 炭化珪素半導体装置 - Google Patents

Description

本発明は、炭化珪素（以下では、単にＳｉＣともいう）で構成されたＳｉＣ半導体装置に関するものである。

従来より、トレンチゲート構造を有するＭＯＳＦＥＴ（metal oxide semiconductor field effect transistorの略）が形成されたＳｉＣ半導体装置が提案されている（例えば、特許文献１参照）。具体的には、このＳｉＣ半導体装置では、ドレイン領域として機能するｎ^＋型の基板上に、基板よりも低不純物濃度とされたｎ^－型のバッファ層が形成され、バッファ層上に、バッファ層よりも低不純物濃度とされた低濃度層が形成されている。そして、低濃度層上には、一方向を長手方向として延設されたｐ型の第１ディープ層と、ｎ型の第１電流分散層とが形成されている。なお、第１ディープ層および第１電流分散層は、隣合う第１ディープ層の間に第１電流分散層が配置されるように、第１ディープ層と第１電流分散層とが長手方向と交差する方向に沿って交互に配置されている。

第１ディープ層および第１電流分散層上には、ｎ型の第２電流分散層およびｐ型の第２ディープ層が配置されている。第２電流分散層および第２ディープ層上には、ｐ型のベース層が配置されている。第２ディープ層は、第１ディープ層とベース層とを接続するように配置されている。

ベース層の表層部には、ｎ^＋型のソース領域が形成されている。そして、ソース領域およびベース層を貫通して第２電流分散層に達するように複数のトレンチが形成されており、各トレンチには、ゲート絶縁膜およびゲート電極が順に形成されている。これにより、トレンチゲート構造が形成されている。なお、トレンチは、第１電流分散層および第１ディープ層に達しないように形成されている。また、このＳｉＣ半導体装置では、第１ディープ層は、トレンチの長手方向と交差する方向に延設されている。

このようなＳｉＣ半導体装置では、オフ状態である場合、ゲート－ドレイン間に電界が発生する。しかしながら、このようなＳｉＣ半導体装置では、トレンチよりも深い位置に、第１ディープ層および第１電流分散層が備えられている。このため、第１ディープ層と第１電流分散層との間に構成される空乏層により、オフ状態である際に高電界がゲート絶縁膜に入り込み難くなる。したがって、ゲート絶縁膜が破壊されることを抑制できる。

特開２０１９－０４６９０８号公報

ところで、本発明者らは、上記のようなＳｉＣ半導体装置において、製造工程の簡略化を図ることを検討している。具体的には、本発明者らは、基板上に、第１ディープ層等からソース領域等を構成する部分までのエピタキシャル層を一度に成長させて半導体基板を構成し、半導体基板の一面からイオン注入を行って、第１ディープ層等を形成することを検討している。この場合、半導体基板の一面から第１ディープ層までの長さが長くなるため、第１ディープ層を厚くし難くなる。そして、第１ディープ層の厚さが薄くなり過ぎると、第１ディープ層と第１電流分散層とによる電界緩和機能が低下し、ゲート絶縁膜が破壊される可能性がある。

本発明は上記点に鑑み、ゲート絶縁膜が破壊されることを抑制できるＳｉＣ半導体装置を提供することを目的とする。

上記目的を達成するための請求項１では、トレンチゲート構造を有するＳｉＣ半導体装置であって、第１導電型または第２導電型の第１不純物領域（１１）と、第１不純物領域上に配置された第２導電型の第１ディープ層（１５）と、第１不純物領域上に配置され、第１ディープ層に挟まれた部分を有する第１導電型の第１電流分散層（１４）と、第１電流分散層上に配置された第１導電型の第２電流分散層（１７）と、第１ディープ層上に配置された第２導電型の第２ディープ層（１８）と、第２電流分散層および第２ディープ層の上に配置された第２導電型のベース層（２１）と、ベース層の表層部に形成された第１導電型の第２不純物領域（２２）と、第２不純物領域およびベース層を貫通して第２電流分散層に達するトレンチ（２５）の壁面に形成されたゲート絶縁膜（２６）と、ゲート絶縁膜上に形成されたゲート電極（２７）とを有するトレンチゲート構造と、第２不純物領域およびベース層と電気的に接続される第１電極（２９）と、第１不純物領域と電気的に接続される第２電極（３０）と、を備え、トレンチは、第１不純物領域の面方向における一方向を延設方向として延設され、第１ディープ層は、第１不純物領域の面方向であって、延設方向と直交する方向に延設された第１構成部（１５ａ）と、延設方向に延設された第２構成部（１５ｂ）とが繋がった部分を有する形状とされており、さらに、第１ディープ層は、第１構成部と第２構成部との交差部分（１５ｃ）の不純物濃度が、交差部分と異なる部分の不純物濃度よりも高くされている。

これによれば、第１ディープ層は、トレンチの長手方向と直交する方向に延びる第１構成部と、トレンチの長手方向に沿って延びる第２構成部とを有する構成とされている。このため、第１ディープ層が第１構成部のみを有する構成とされている場合と比較して、ゲート絶縁膜が破壊されることを抑制できる。

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。

第１実施形態におけるＳｉＣ半導体装置の斜視断面図である。 図１中の第１電流分散層、第１ディープ層、トレンチ、第２ディープ層の位置関係を示す斜視断面図である。 図１中の第１電流分散層、第１ディープ層、トレンチ、第２ディープ層の位置関係を示す平面図である。 ゲート絶縁膜に印加される電界と、オン抵抗との関係を示す図である。 第２実施形態における電流分散層、第１ディープ層、トレンチ、第２ディープ層の位置関係を示す平面図である。 第３実施形態における第１電流分散層、第１ディープ層、トレンチ、第２ディープ層の位置関係を示す平面図である。 第３実施形態の変形例における第１電流分散層、第１ディープ層、トレンチ、第２ディープ層の位置関係を示す平面図である。 第４実施形態における第１電流分散層、第１ディープ層、トレンチ、第２ディープ層の位置関係を示す斜視断面図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

（第１実施形態）
第１実施形態について、図面を参照しつつ説明する。本実施形態では、トレンチゲート構造の反転型のＭＯＳＦＥＴが形成されているＳｉＣ半導体装置を例に挙げて説明する。なお、以下では、ＳｉＣ半導体装置のうちのＭＯＳＦＥＴが形成されているセル領域の構成について説明するが、実際のＳｉＣ半導体装置には、セル領域を囲むように、ＦＬＲ（Field Limiting Ringの略）構造等が形成された外周領域が備えられている。また、本実施形態のＳｉＣ半導体装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されると好適である。

以下、後述する基板１１の面方向における一方向をＸ軸方向とし、基板の面方向における一方向と交差する方向をＹ軸方向とし、Ｘ軸方向およびＹ軸方向と直交する方向をＺ軸方向として説明する。なお、本実施形態では、Ｘ軸方向とＹ軸方向とは直交している。また、本実施形態におけるＺ軸方向とは、後述する半導体基板１０の厚さ（すなわち、深さ）方向に相当しており、後述する基板１１と低濃度層１３等との積層方向にも相当している。

ＳｉＣ半導体装置は、図１に示されるように、半導体基板１０を用いて構成されている。具体的には、ＳｉＣ半導体装置は、ＳｉＣからなるｎ^＋型の基板１１を備えている。本実施形態では、基板１１として、例えば、（０００１）Ｓｉ面に対して０～８°のオフ角を有し、窒素やリン等のｎ型不純物濃度が１．０×１０^１９／ｃｍ^３とされ、厚さが３００μｍ程度とされたものが用いられる。なお、基板１１は、本実施形態ではドレイン領域を構成するものであり、第１不純物領域に相当している。

基板１１の表面上には、ＳｉＣからなるｎ^－型のバッファ層１２が形成されている。バッファ層１２は、基板１１の表面にエピタキシャル成長を行うことによって構成される。そして、バッファ層１２は、ｎ型不純物濃度が、基板１１と、後述する低濃度層１３との間の不純物濃度とされ、厚さが１μｍ程度とされている。

バッファ層１２の表面上には、例えば、ｎ型不純物濃度が５．０～２０．０×１０^１５／ｃｍ^３とされ、厚さが１０～１５μｍ程度とされたＳｉＣからなるｎ^－型の低濃度層１３が形成されている。この低濃度層１３は、不純物濃度がＺ軸方向において一定とされていてもよいが、濃度分布に傾斜が付けられ、低濃度層１３のうちの基板１１側の方が基板１１から離れる側よりも高濃度となるようにされると好ましい。例えば、低濃度層１３は、基板１１の表面から３～５μｍ程度の部分の不純物濃度が２．０×１０^１５／ｃｍ^３程度他の部分よりも高くされるのが好ましい。このような構成にすることにより、低濃度層１３の内部抵抗を低減でき、オン抵抗を低減することができる。

低濃度層１３の表面上には、第１電流分散層１４および第１ディープ層１５が形成されている。本実施形態では、第１ディープ層１５は、図２および図３に示されるように、Ｘ軸方向に沿って延設された第１構成部１５ａと、Ｙ軸方向に沿って延設された第２構成部１５ｂとが繋がった格子状とされている。言い換えると、第１ディープ層１５は、後述するトレンチ２５の長手方向と直交する方向に延設された第１構成部１５ａと、後述するトレンチ２５の長手方向に沿って延設された第２構成部１５ｂとが繋がった格子状とされている。そして、第１電流分散層１４は、第１構成部１５ａと第２構成部１５ｂとの間に配置されている。つまり、第１電流分散層１４は、Ｚ軸方向において、第１ディープ層１５の間に点在して配置されている。なお、Ｚ軸方向においてとは、基板１１の表面に対する法線方向のことであり、Ｚ軸方向から視たときということもできる。

本実施形態の第１ディープ層１５は、第２構成部１５ｂが後述する第２ディープ層１８と接続されるように形成されている。つまり、本実施形態の第２構成部１５ｂは、後述するトレンチ２５と対向する部分と異なる部分に形成されており、Ｚ軸方向においてトレンチ２５と重ならないように形成されている。

第１電流分散層１４は、低濃度層１３よりも高不純物濃度とされたｎ型とされており、深さ（すなわち厚さ）が１．５５μｍとされている。本実施形態では、第１電流分散層１４は、ｎ型不純物濃度が５．０×１０^１６～３．０×１０^１７／ｃｍ^３程度とされている。第１ディープ層１５は、深さが１．５μｍとされ、ｐ型不純物濃度が２．０×１０^１７～２．０×１０^１８／ｃｍ^３程度とされている。

本実施形態の第１ディープ層１５は、第１電流分散層１４より浅く形成されている。つまり、第１ディープ層１５は、底部が第１電流分散層１４内に位置するように形成されている。言い換えると、第１ディープ層１５は、低濃度層１３との間に第１電流分散層１４が位置するように形成されている。このような第１電流分散層１４および第１ディープ層１５は、本実施形態では、半導体基板１０の一面１０ａから適宜不純物をイオン注入することで形成される。なお、半導体基板１０の一面１０ａとは、後述するソース領域２２やコンタクト領域２３の表面のことである。また、従来のＳｉＣ半導体装置における第１ディープ層１５は、例えば、第１ディープ層１５を構成する部分のみのエピタキシャル層を成膜することで形成され、深さが２．３μｍ程度とされている。

第１電流分散層１４および第１ディープ層１５上には、第２電流分散層１７、第２ディープ層１８、ベース層２１、ソース領域２２、コンタクト領域２３等が形成されている。

第２電流分散層１７は、低濃度層１３よりも高不純物濃度とされたｎ型とされ、第１電流分散層１４と繋がるように形成されている。このため、本実施形態では、低濃度層１３、第１電流分散層１４、および第２電流分散層１７が繋がり、これらによってドリフト層１９が構成されている。また、第２電流分散層１７は、厚さが０．５～２．０μｍとされ、ｎ型不純物濃度が１．０×１０^１７～３．０×１０^１７ｃｍ^３程度とされている。

第２ディープ層１８は、ｐ型とされ、厚さが第２電流分散層１７と等しくされている。また、第２ディープ層１８は、第１ディープ層１５と接続されるように形成されている。本実施形態の第２ディープ層１８は、ｐ型不純物濃度が２．０×１０^１７～２．０×１０^１８／ｃｍ^３程度とされている。

そして、第２電流分散層１７および第２ディープ層１８は、Ｙ軸方向を長手方向として延設されると共に、Ｘ軸方向において交互に複数本が並べられたレイアウトとされている。また、第２ディープ層１８は、第２構成部１５ｂの直上に、第２構成部１５ｂと接続されるように形成されている。なお、第２電流分散層１７および第２ディープ層１８の形成ピッチは、後述するトレンチゲート構造の形成ピッチに合わせてあり、第２ディープ層１８は、後述するトレンチ２５を挟むように形成されている。

また、このような第２電流分散層１７および第２ディープ層１８は、半導体基板１０の一面１０ａから不純物をイオン注入することで構成される。

ベース層２１は、ｐ型とされ、第２電流分散層１７および第２ディープ層１８上に形成されている。このため、第１ディープ層１５は、第２ディープ層１８を介してベース層２１と接続された状態となっている。ベース層２１は、例えば、ｐ型不純物濃度が５．０×１０^１６～２．０×１０^１９／ｃｍ^３とされ、厚さが２．０μｍ程度とされている。

ソース領域２２は、ｎ^＋型とされており、ベース層２１の表層部に形成されている。コンタクト領域２３は、ｐ^＋型とされており、ベース層２１の表層部に形成されている。具体的には、ソース領域２２は、後述するトレンチ２５の側面に接するように形成されており、コンタクト領域２３は、ソース領域２２を挟んで後述するトレンチ２５と反対側に形成されている。本実施形態では、ソース領域２２は、表層部におけるｎ型不純物濃度（すなわち、表面濃度）が例えば１．０×１０^２１／ｃｍ^３とされ、厚さが０．３μｍ程度とされている。コンタクト領域２３は、表層部におけるｐ型不純物濃度（すなわち、表面濃度）が例えば１．０×１０^２１／ｃｍ^３とされ、厚さが０．３μｍ程度とされている。なお、本実施形態では、ソース領域２２が第２不純物領域に相当する。

本実施形態では、以上のように、基板１１、バッファ層１２、低濃度層１３、第１電流分散層１４、第１ディープ層１５、第２電流分散層１７、第２ディープ層１８、ベース層２１、ソース領域２２、コンタクト領域２３等を含んで半導体基板１０が構成されている。そして、上記のように半導体基板１０が構成されているため、半導体基板１０は、ＳｉＣで構成されているといえる。また、本実施形態では、半導体基板１０の一面１０ａがソース領域２２やコンタクト領域２３で構成され、半導体基板１０の他面１０ｂが基板１１で構成されている。

半導体基板１０には、ソース領域２２やベース層２１等を貫通して一面１０ａ側から第２電流分散層１７に達すると共に、底面が第２電流分散層１７内に位置するように、例えば、幅が１．４～２．０μｍとされたトレンチ２５が形成されている。

なお、トレンチ２５は、第１電流分散層１４および第１ディープ層１５に達しないように形成されている。つまり、トレンチ２５は、底面よりも下方に、トレンチ２５とは離れた状態で第１電流分散層１４および第１ディープ層１５が位置するように形成されている。また、トレンチ２５は、図１中では１本のみしか図示していないが、実際には、Ｙ軸方向に沿って延びるように複数本が延設されると共に、Ｘ軸方向に等間隔で並べられてストライプ状となるように形成されている。つまり、本実施形態では、トレンチ２５は、第１ディープ層１５の第２構成部１５ｂの延設方向を長手方向として形成されている。また、トレンチ２５は、第２ディープ層１８に挟まれるように形成されている。

トレンチ２５には、内壁面にゲート絶縁膜２６が形成され、ゲート絶縁膜２６上には、ドープトＰｏｌｙ－Ｓｉ等によって構成されるゲート電極２７が形成されている。これにより、トレンチゲート構造が構成されている。特に限定されるものではないが、ゲート絶縁膜２６は、トレンチ２５の内壁面を熱酸化する、またはＣＶＤ（chemical vapor depositionの略）法を行うことで形成される。そして、ゲート絶縁膜２６は、厚さがトレンチ２５の側面側および底面側で共に１００ｎｍ程度とされている。

なお、ゲート絶縁膜２６は、トレンチ２５の内壁面以外の表面にも形成されている。具体的には、ゲート絶縁膜２６は、半導体基板１０の一面１０ａの一部も覆うように形成されている。より詳しくは、ゲート絶縁膜２６は、ソース領域２２の表面の一部も覆うように形成されている。言い換えると、ゲート絶縁膜２６には、ゲート電極２７が配置される部分と異なる部分において、ソース領域２２およびコンタクト領域２３を露出させるコンタクトホール２６ａが形成されている。

半導体基板１０の一面１０ａ上には、ゲート電極２７やゲート絶縁膜２６等を覆うように、層間絶縁膜２８が形成されている。層間絶縁膜２８は、ＢＰＳＧ（Borophosphosilicate Glassの略）等で構成されている。

層間絶縁膜２８には、コンタクトホール２６ａと連通してソース領域２２およびコンタクト領域２３を露出させるコンタクトホール２８ａが形成されている。なお、層間絶縁膜２８に形成されたコンタクトホール２８ａは、ゲート絶縁膜２６に形成されたコンタクトホール２６ａと連通するように形成されており、当該コンタクトホール２６ａと共に１つのコンタクトホールとして機能する。このため、以下では、コンタクトホール２６ａおよびコンタクトホール２８ａを纏めてコンタクトホール２６ｂともいう。そして、コンタクトホール２６ｂのパターンは、任意であり、例えば複数の正方形のものを配列させたパターン、長方形のライン状のものを配列させたパターン、または、ライン状のものを並べたパターン等が挙げられる。本実施形態では、コンタクトホール２６ｂは、トレンチ２５の長手方向に沿ったライン状とされている。

層間絶縁膜２８上には、コンタクトホール２６ｂを通じてソース領域２２およびコンタクト領域２３と電気的に接続される上部電極２９が形成されている。なお、本実施形態では、上部電極２９が第１電極に相当している。

本実施形態の上部電極２９は、例えば、Ｎｉ／Ａｌ等の複数の金属にて構成されている。そして、複数の金属のうちのｎ型ＳｉＣ（すなわち、ソース領域２２）を構成する部分と接触する部分は、ｎ型ＳｉＣとオーミック接触可能な金属で構成されている。また、複数の金属のうちの少なくともｐ型ＳｉＣ（すなわち、コンタクト領域２３）と接触する部分は、ｐ型ＳｉＣとオーミック接触可能な金属で構成されている。

半導体基板１０の他面１０ｂ側には、基板１１と電気的に接続される下部電極３０が形成されている。なお、本実施形態では、下部電極３０が第２電極に相当している。

本実施形態のＳｉＣ半導体装置では、このような構造により、ｎチャネルタイプの反転型であるトレンチゲート構造のＭＯＳＦＥＴが構成されている。なお、本実施形態では、ｎ^－型、ｎ型、ｎ^＋型が第１導電型に相当しており、ｐ型、ｐ^＋型が第２導電型に相当している。

以上が本実施形態におけるＳｉＣ半導体装置の構成である。次に、上記ＳｉＣ半導体装置の作動および効果について説明する。

まず、ＳｉＣ半導体装置では、ゲート電極２７に閾値電圧以上のゲート電圧が印加される前のオフ状態では、ベース層２１に反転層が形成されない。このため、下部電極３０に正の電圧、例えば１６００Ｖが印加されたとしても、ソース領域２２からベース層２１内に電子が流れず、ＳｉＣ半導体装置は、上部電極２９と下部電極３０との間に電流が流れないオフ状態となる。

また、ＳｉＣ半導体装置がオフ状態である場合には、ゲート－ドレイン間に電界がかかり、ゲート絶縁膜２６の底部に電界集中が発生し得る。しかしながら、上記ＳｉＣ半導体装置では、トレンチ２５よりも深い位置に、第１ディープ層１５および第１電流分散層１４が備えられている。このため、第１ディープ層１５と第１電流分散層１４との間に構成される空乏層により、ドレイン電圧の影響による等電位線のせり上がりが抑制され、高電界がゲート絶縁膜２６に入り込み難くなる。したがって、本実施形態では、ゲート絶縁膜２６が破壊されることを抑制できる。

この際、本実施形態の第１ディープ層１５は、Ｘ軸方向に延設された第１構成部１５ａと、Ｙ軸方向に延設された第２構成部１５ｂとを有する構成とされている。このため、例えば、第１ディープ層１５が第１構成部１５ａのみを有する構成とされている場合と比較して、生成される空乏層が大きくなり、さらにゲート絶縁膜２６が破壊されることを抑制できる。つまり、第１ディープ層１５の厚さが薄くなったとしても、ゲート絶縁膜２６が破壊されることを抑制できる。例えば、第１ディープ層１５が第１構成部１５ａのみで構成されるＳｉＣ半導体装置を比較例とすると、図４に示されるように、本実施形態のＳｉＣ半導体装置では、比較例の半導体装置よりもゲート絶縁膜２６に印加される電界を小さくできることが確認される。なお、図４は、本実施形態のＳｉＣ半導体装置における第１ディープ層１５の厚さを１．６μｍとすると共に比較例の第１ディープ層１５の厚さを２．３μｍとし、その他の構成を同じにしたシミュレーション結果を示している。

そして、ゲート電極２７に、閾値電圧以上のゲート電圧、例えば２０Ｖが印加されると、ベース層２１のうちのトレンチ２５に接している表面に反転層が形成される。これにより、上部電極２９と下部電極３０との間に電流が流れ、ＳｉＣ半導体装置がオン状態となる。なお、本実施形態では、反転層を通過した電子が第２電流分散層１７、第１電流分散層１４および低濃度層１３を通過して基板１１へ流れるため、第２電流分散層１７、第１電流分散層１４および低濃度層１３を有するドリフト層１９が構成されているといえる。

以上説明した本実施形態によれば、第１ディープ層１５は、トレンチ２５の長手方向と直交する方向に延設された第１構成部１５ａと、トレンチ２５の長手方向に延設された第２構成部１５ｂとを有する構成とされている。このため、第１ディープ層１５が第１構成部１５ａのみを有する構成とされている場合と比較して、ゲート絶縁膜２６が破壊されることを抑制できる。

ここで、例えば、第１構成部１５ａをトレンチ２５の長手方向に対して傾斜した方向（例えば、トレンチ２５の長手方向に対して４５°）に延設すると共に、第２構成部１５ｂを当該傾斜した方向と直交する方向に延設することも考えられる。しかしながら、この構成では、Ｚ軸方向において、トレンチ２５と、第１構成部１５ａおよび第２構成部１５ｂとで囲まれる領域が平面略三角形状となる。このため、この構成では、部分毎に電流が流れ得る領域の大きさが異なり易く、電流集中が発生し易くなる。また、この構成では、部分毎に電界緩和の機能がばらつき易くなる。このため、本実施形態のように、第１構成部１５ａをトレンチ２５の長手方向と直交する方向に延設すると共に第２構成部１５ｂをトレンチ２５の長手方向に延設することにより、電流集中や電界緩和の機能のばらつきを抑制しつつ、ゲート絶縁膜２６が破壊されることを抑制できる。

（１）本実施形態では、第２構成部１５ｂは、第２ディープ層１８の直下に形成されている。つまり、第２構成部１５ｂは、トレンチ２５から離れた位置に形成されている。このため、第２構成部１５ｂをトレンチ２５の直下に形成する場合と比較して、ＳｉＣ半導体装置をオン状態とした際、ベース層２１に形成される反転層から流れる電子の流れが第２構成部１５ｂによって阻害されることを抑制でき、オン抵抗が高くなることを抑制できる。

（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、第１構成部１５ａの形成場所を変更したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態のＳｉＣ半導体装置では、図５に示されるように、第２構成部１５ｂがトレンチ２５の直下に形成されている。言い換えると、第２構成部１５ｂは、トレンチ２５の底部と対向するように形成されている。そして、第２ディープ層１８は、第１ディープ層１５のうちの第１構成部１５ａと接続されている。

以上説明した本実施形態のように、第２構成部１５ｂがトレンチ２５の底部と対向するように形成されていても、第１ディープ層１５が第１構成部１５ａおよび第２構成部１５ｂを有するため、上記第１実施形態と同様の効果を得ることができる。

（第３実施形態）
第３実施形態について説明する。本実施形態は、第１実施形態に対し、第２構成部１５ｂを分断したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態のＳｉＣ半導体装置では、図６に示されるように、第２構成部１５ｂが分断されている。本実施形態の第２構成部１５ｂは、隣合う２つの第１構成部１５ａの間において、一方の第１構成部１５ａから他方の第１構成部１５ａ側に突き出すように配置されつつ、他方の第１構成部１５ａと離れるように形成されている。

また、本実施形態の第２構成部１５ｂは、隣合う２つの第１構成部１５ａの間において、Ｘ軸方向に沿って、第１構成部１５ａと離れる部分が交互になるように形成されている。つまり、第１構成部１５ａおよび第２構成部１５ｂは、櫛歯状とされると共に、隣合う２つの第１構成部１５ａに備えられる第２構成部１５ｂが噛み合うように配置されている。

以上説明した本実施形態によれば、第１ディープ層１５が第１構成部１５ａおよび第２構成部１５ｂを有する構成とされているため、上記第１実施形態と同様の効果を得ることができる。

（１）本実施形態では、第２構成部１５ｂが分断されている。このため、上記第１実施形態と比較して第１電流分散層１４となる領域が増加するため、オン抵抗の低減を図ることができる。

（２）本実施形態では、第２構成部１５ｂは、隣合う２つの第１構成部１５ａの間において、Ｘ軸方向に沿って、第１構成部１５ａと離れる部分が交互になるように形成されている。このため、隣合う２つの第１構成部１５ａの一方の第１構成部１５ａのみに第２構成部１５ｂが備えられている場合と比較して、ＳｉＣ半導体装置がオン状態である際に電流が集中することを抑制できる。

（第３実施形態の変形例）
上記第３実施形態の変形例について説明する。上記第３実施形態では、第１実施形態におけるＳｉＣ半導体装置の第２構成部１５ｂを分断する例について説明した。しかしながら、上記第３実施形態は、図７に示されるように、上記第２実施形態におけるＳｉＣ半導体装置の第２構成部１５ｂが分断されるようにしてもよい。また、上記第３実施形態において、第２構成部１５ｂの第１構成部１５ａと離れる部分がＸ軸方向に沿って同じ側とされていてもよい。さらに、上記第３実施形態において、第２構成部１５ｂの第１構成部１５ａと離れる部分がＸ軸方向に沿って間欠的に存在するようにしてもよい。

（第４実施形態）
第４実施形態について説明する。本実施形態は、第１実施形態に対し、第１ディープ層１５の不純物濃度を規定したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態のＳｉＣ半導体装置は、基本的な構成は上記第１実施形態と同様とされている。但し、本実施形態では、図８に示されるように、第１ディープ層１５のうちの第１構成部１５ａと第２構成部１５ｂとが交差する部分を交差部分１５ｃとすると、交差部分１５ｃの不純物濃度が、交差部分１５ｃと異なる部分の不純物濃度よりも高くされている。

なお、このような不純物濃度の関係は、第１構成部１５ａを構成する部分にイオン注入を行った後に第２構成部１５ｂを構成する部分にイオン注入を行うことにより、交差部１４ｃに２回のイオン注入が行われるようにすることで形成される。

以上説明した本実施形態によれば、第１ディープ層１５が第１構成部１５ａおよび第２構成部１５ｂを有する構成とされているため、上記第１実施形態と同様の効果を得ることができる。

（１）本実施形態では、第１ディープ層１５は、交差部分１５ｃの不純物濃度が、交差部分１５ｃと異なる部分の不純物濃度よりも高くされている。このため、ブレークダウンＢＤが発生する部分を交差部分１５ｃに限定し易くでき、設計を容易にし易くできる。また、本実施形態では、交差部分１５ｃも第２ディープ層１８と接続される。このため、交差部分１５ｃでブレークダウンが発生した際、ホールｈが第２ディープ層１８へ抜け易くなり、ホールｈがトレンチ２５側に移動することを抑制できる。このため、ゲート絶縁膜２６に印加され得るストレスを低減できる。

（他の実施形態）
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

例えば、上記各実施形態では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルタイプのトレンチゲート構造のＭＯＳＦＥＴを例に挙げて説明した。しかしながら、ＳｉＣ半導体装置は、例えば、ｎチャネルタイプに対して各構成要素の導電型を反転させたｐチャネルタイプのトレンチゲート構造のＭＯＳＦＥＴが形成されて構成されていてもよい。さらに、ＳｉＣ半導体装置は、ＭＯＳＦＥＴ以外に、同様の構造のＩＧＢＴが形成された構成とされていてもよい。ＩＧＢＴ（Insulated Gate Bipolar Transistorの略）の場合、上記各実施形態におけるｎ^＋型の基板１１をｐ^＋型の基板１１に変更する以外は、上記第１実施形態で説明したＭＯＳＦＥＴと同様である。

そして、上記各実施形態を組み合わせることもできる。例えば、上記第４実施形態を上記第２、第３実施形態に組み合わせ、交差部分１５ｃの不純物濃度が高くなるようにしてもよい。
（本発明の特徴）
［請求項１］
トレンチゲート構造を有する炭化珪素半導体装置であって、
第１導電型または第２導電型の第１不純物領域（１１）と、
前記第１不純物領域上に配置された第２導電型の第１ディープ層（１５）と、
前記第１不純物領域上に配置され、前記第１ディープ層に挟まれた部分を有する第１導電型の第１電流分散層（１４）と、
前記第１電流分散層上に配置された第１導電型の第２電流分散層（１７）と、
前記第１ディープ層上に配置された第２導電型の第２ディープ層（１８）と、
前記第２電流分散層および前記第２ディープ層の上に配置された第２導電型のベース層（２１）と、
前記ベース層の表層部に形成された第１導電型の第２不純物領域（２２）と、
前記第２不純物領域および前記ベース層を貫通して前記第２電流分散層に達するトレンチ（２５）の壁面に形成されたゲート絶縁膜（２６）と、前記ゲート絶縁膜上に形成されたゲート電極（２７）とを有する前記トレンチゲート構造と、
前記第２不純物領域および前記ベース層と電気的に接続される第１電極（２９）と、
前記第１不純物領域と電気的に接続される第２電極（３０）と、を備え、
前記トレンチは、前記第１不純物領域の面方向における一方向を延設方向として延設され、
前記第１ディープ層は、前記第１不純物領域の面方向であって、前記延設方向と直交する方向に延設された第１構成部（１５ａ）と、前記延設方向に延設された第２構成部（１５ｂ）とが繋がった格子状とされている炭化珪素半導体装置。
［請求項２］
前記第２構成部は、前記第２ディープ層と対向する状態で形成され、
前記第２ディープ層は、前記第２構成部と接続されている請求項１に記載の炭化珪素半導体装置。
［請求項３］
前記第２構成部は、隣合う前記第１構成部の間において、一方の前記第１構成部から他方の前記第１構成部側に突き出すと共に、前記他方の第１構成部と離れている請求項１または２に記載の炭化珪素半導体装置。
［請求項４］
前記第２構成部は、前記第１構成部の延設方向に沿って複数形成され、隣合う前記第１構成部の間において、前記第１構成部と離れる部分が前記第１構成部の延設方向に沿って交互になるように形成されている請求項３に記載の炭化珪素半導体装置。
［請求項５］
前記第１ディープ層は、前記第１構成部と前記第２構成部との交差部分（１５ｃ）の不純物濃度が、前記交差部分と異なる部分の不純物濃度よりも高くされている請求項１ないし３のいずれか１つに記載の炭化珪素半導体装置。

１１ 基板（第１不純物領域）
１４ 第１電流分散層
１５ 第１ディープ層
１７ 第２電流分散層
１８ 第２ディープ層
２２ ソース領域（第２不純物領域）
２５ トレンチ
２６ ゲート絶縁膜
２７ ゲート電極
２９ 上部電極（第１電極）
３０ 下部電極（第２電極）

Claims (4)

1. トレンチゲート構造を有する炭化珪素半導体装置であって、
   第１導電型または第２導電型の第１不純物領域（１１）と、
   前記第１不純物領域上に配置された第２導電型の第１ディープ層（１５）と、
   前記第１不純物領域上に配置され、前記第１ディープ層に挟まれた部分を有する第１導電型の第１電流分散層（１４）と、
   前記第１電流分散層上に配置された第１導電型の第２電流分散層（１７）と、
   前記第１ディープ層上に配置された第２導電型の第２ディープ層（１８）と、
   前記第２電流分散層および前記第２ディープ層の上に配置された第２導電型のベース層（２１）と、
   前記ベース層の表層部に形成された第１導電型の第２不純物領域（２２）と、
   前記第２不純物領域および前記ベース層を貫通して前記第２電流分散層に達するトレンチ（２５）の壁面に形成されたゲート絶縁膜（２６）と、前記ゲート絶縁膜上に形成されたゲート電極（２７）とを有する前記トレンチゲート構造と、
   前記第２不純物領域および前記ベース層と電気的に接続される第１電極（２９）と、
   前記第１不純物領域と電気的に接続される第２電極（３０）と、を備え、
   前記トレンチは、前記第１不純物領域の面方向における一方向を延設方向として延設され、
   前記第１ディープ層は、前記第１不純物領域の面方向であって、前記延設方向と直交する方向に延設された第１構成部（１５ａ）と、前記延設方向に延設された第２構成部（１５ｂ）とが繋がった部分を有する形状とされており、
   さらに、前記第１ディープ層は、前記第１構成部と前記第２構成部との交差部分（１５ｃ）の不純物濃度が、前記交差部分と異なる部分の不純物濃度よりも高くされている炭化珪素半導体装置。
2. 前記第２構成部は、前記第２ディープ層と対向する状態で形成され、
   前記第２ディープ層は、前記第２構成部と接続されている請求項１に記載の炭化珪素半導体装置。
3. 前記第２構成部は、隣合う前記第１構成部の間において、一方の前記第１構成部から他方の前記第１構成部側に突き出すと共に、前記他方の第１構成部と離れている請求項１または２に記載の炭化珪素半導体装置。
4. 前記第２構成部は、前記第１構成部の延設方向に沿って複数形成され、隣合う前記第１構成部の間において、前記第１構成部と離れる部分が前記第１構成部の延設方向に沿って交互になるように形成されている請求項３に記載の炭化珪素半導体装置。