JP7803703B2 - 半導体メモリ装置 - Google Patents

Description

本開示は、半導体メモリ装置に関する。

半導体メモリ装置としては、例えば、ＥＣＣ（Error Check and Correct）機能を備え自律してデータのエラー訂正処理を行うＤＲＡＭ（Dynamic Random Access Memory）が用いられることがある。しかしながら、このようなＥＣＣ対応ＤＲＡＭでは、ＳｏＣ（Ｓsystem On a Chip）等から要求を受けて読み出されるデータに対してしかエラー訂正は行われず、訂正された読み出しデータはＤＲＡＭに書き戻されないため、ＤＲＡＭ内にエラーが残ってしまう。

下記特許文献１の半導体メモリ装置では、半導体メモリ装置のリフレッシュ時にエラー訂正処理を行いエラー訂正後のデータを半導体メモリ装置に書き戻すことにより、半導体メモリ装置内のエラーを減少させ、データの信頼性低下を抑制している。

特開２０２０－７１５８９号公報

半導体メモリ装置には、複数のデータ格納領域（以下、「バンク」とも呼ぶ）を有することにより性能低下を抑制しているものがある。しかしながら、特許文献１には、半導体メモリ装置が複数のバンクを備える場合のリフレッシュおよびエラー訂正処理についての記載はなされていない。したがって当然に、特許文献１には、複数のバンクのすべてを対象としてリフレッシュおよびエラー訂正処理を行うことと、複数のバンクのうち指定された一部のバンクのみを対象としてリフレッシュおよびエラー訂正処理を行うこととの両方に対応することについて記載されていない。このように従来においては、複数のバンクを備える半導体メモリ装置におけるリフレッシュおよびエラー訂正処理について十分に検討がなされておらず、改善の余地がある。

本開示は、以下の形態として実現することが可能である。

本開示の一形態によれば、半導体メモリ装置（１００）が提供される。この半導体メモリ装置は、リフレッシュ機能を有する半導体メモリ装置であって、データが記録されるデータ記録部（２０）と、前記データ記録部に記録されるデータに対応したエラー訂正コードが記録されるエラー訂正コード記録部（３０）と、を有する複数のバンク（１０）と、前記エラー訂正コードを生成するエラー訂正コード生成部（４０）と、前記エラー訂正コードを用いてデータのエラー訂正処理を行うエラー訂正部（５０）と、リフレッシュ対象のローアドレスを定めるローカウンタ（６１）と、エラー訂正対象のバンクアドレスを定めるバンクカウンタ（６３）と、前記エラー訂正対象のカラムアドレスを定めるカラムカウンタ（６２）と、を備え、前記エラー訂正部は、リフレッシュコマンドを受けた場合に前記ローカウンタ、前記バンクカウンタおよび前記カラムカウンタに基づいて定められるエラー訂正対象アドレスのデータを対象として、前記エラー訂正処理を行い、前記ローカウンタは、前記リフレッシュコマンドとして前記複数のバンクのうちすべてのバンクを対象としたリフレッシュを指示する第１リフレッシュコマンドを受けた場合には前記第１リフレッシュコマンドの発行ごとにカウント動作を行い、前記リフレッシュコマンドとして前記複数のバンクのうち指定されたバンクを対象としたリフレッシュを指示する第２リフレッシュコマンドを受けた場合には指定されたすべてのバンクに対して前記第２リフレッシュコマンドの発行ごとにカウント動作を行い、前記バンクカウンタは、前記ローカウンタが一巡するごとにカウント動作を行い、前記カラムカウンタは、前記バンクカウンタが一巡するごとにカウント動作を行い、前記第１リフレッシュコマンドの受信に応じてリフレッシュを実行中に前記第２リフレッシュコマンドを受信すること、または、前記第２リフレッシュコマンドの受信に応じてリフレッシュを実行中に前記第１リフレッシュコマンドを受信することであるリフレッシュ実行中コマンド受信が起こり得、前記ローカウンタ、前記バンクカウンタおよび前記カラムカウンタは、前記リフレッシュ実行中コマンド受信が起こった場合に、前記リフレッシュ実行中コマンド受信が起こる前のカウンタ値を維持するように引き継いで前記カウント動作を実行する。

この形態の半導体メモリ装置によれば、複数のバンクを備える半導体メモリ装置において、エラー訂正部は、リフレッシュコマンドを受けた場合にローカウンタ、バンクカウンタおよびカラムカウンタに基づいて定められるエラー訂正対象アドレスのデータを対象としてエラー訂正処理を行うので、複数のバンクを備える半導体メモリ装置におけるデータの信頼性低下を抑制できる。

本実施形態の半導体メモリ装置の構成を模式的に表す説明図である。 データ記録部の構成を模式的に表す説明図である。 ＡＢＲ処理を表すフローチャートである。 リフレッシュおよびエラー訂正処理を表すフローチャートである。 カウント動作を表すフローチャートである。 ＰＢＲ処理を表すフローチャートである。 ＡＢＲ処理とＰＢＲ処理とを交互に行う処理の前半部分を表す説明図である。 ＡＢＲ処理とＰＢＲ処理とを交互に行う処理の後半部分を表す説明図である。 図７のステップＳ５１５終了後におけるエラー訂正処理済み領域を表す説明図である。 図７のステップＳ５１７終了後におけるエラー訂正処理済み領域を表す説明図である。 図８のステップＳ５３３終了後におけるエラー訂正処理済み領域を表す説明図である。 図８のステップＳ５５１終了後におけるエラー訂正処理済み領域を表す説明図である。

Ａ．実施形態：
図１に示すように、本実施形態の半導体メモリ装置１００は、複数のバンク１０と、エラー訂正コード生成部４０と、エラー訂正部５０と、カウンタ６０を備える。本実施形態では、各機能部はハードウェアで構成されており、互いにバス７０を介して接続されている。半導体メモリ装置１００は、例えばＤＲＡＭであり、ＳｏＣ等の外部装置から受けた要求に応じて、データの読み書きを行う。また、半導体メモリ装置１００は、リフレッシュ機能を有し自律的にデータの復元を行う。また、半導体メモリ装置１００は、リフレッシュ実行時にすべてのバンク１０を対象としてエラー訂正処理を行う。

複数のバンク１０は、データ記録部２０とエラー訂正コード記録部３０を備える。データ記録部２０は、外部装置から受けた要求に応じて読み書きされるデータを保持する。エラー訂正コード記録部３０は、入力されたデータに応じてエラー訂正コード生成部４０で生成されるエラー訂正コードを保持する。本実施形態では、データ記録部２０とエラー訂正コード記録部３０とは、互いに異なるバンクで構成されている。

図２に示すように、本実施形態では、データ記録部２０は、バンクＢ０およびバンクＢ１を備える。バンクＢ０およびバンクＢ１は、それぞれメモリセルアレイ２１と、ローデコーダ２３と、カラムデコーダ２４と、センスアンプ２５とを備える。

バンクＢ０およびバンクＢ１はバス２６に接続され、外部装置による半導体メモリ装置１００へのデータの読み書きはバス２６を介して行われる。データはセンスアンプ２５を介してメモリセルアレイ２１へ読み書きされる。なお、バス２６は、図１に示すバス７０に接続されている。

メモリセルアレイ２１の構成は、典型的なＤＲＡＭと同じである。より具体的には、メモリセルアレイ２１は、１トランジスタ１キャパシタ型の複数のメモリセル２２がマトリクス状に配列されたものである。各メモリセル２２には、図示しないワード線およびビット線が接続されている。

ローデコーダ２３は、ローアドレスに応じて、メモリセルアレイ２１内の複数のワード線のうちいずれか１つを活性化する。カラムデコーダ２４は、カラムアドレスに応じて、メモリセルアレイ２１内の複数のビット線のうちいずれか１つを活性化する。このように、アクセス対象となるメモリセル２２は、ローデコーダ２３およびカラムデコーダ２４が活性化させるワード線およびビット線の組み合わせにより選択される。

図１のエラー訂正コード生成部４０は、データ記録部２０にデータが書き込まれる場合に、書き込みデータに応じてエラー訂正コードを生成する。エラー訂正コードは、例えばハフマン符号を用いることができる。

エラー訂正部５０は、データ記録部２０から外部機器へデータが読み出される場合に加えて、リフレッシュが行われる場合にも、エラー訂正コード記録部３０から読み出したエラー訂正コードを用いてセンスアンプ２５に読み出されたデータのエラーを訂正する。例えば、上述したようにハフマン符号を用いてエラー訂正処理を行うことで、読み出しデータの１ビットのエラーを訂正することができる。

カウンタ６０は、ローカウンタ６１と、カラムカウンタ６２と、バンクカウンタ６３とを備える。カウンタ６０は予め定められたカウント動作を行い、カウンタ６０が示すカウンタ値に応じて、アクセスされるデータのアドレスが定められる。カウンタ６０のカウント動作については後述する。

本実施形態のリフレッシュおよびエラー訂正処理について説明する。本実施形態では、半導体メモリ装置１００は、外部装置から発行されるALL Bank Refresh（以下、「ＡＢＲ」とも呼ぶ）コマンドとPer Bank Refresh（以下、「ＰＢＲ」とも呼ぶ）コマンドとのいずれかのリフレッシュコマンドを受信した場合にリフレッシュおよびエラー訂正処理を行う。外部装置は、半導体メモリ装置１００の処理状況に関わらず、ＡＢＲコマンドとＰＢＲコマンドとのいずれかを半導体メモリ装置１００に送信しリフレッシュおよびエラー訂正処理の実行を指示する。ＡＢＲコマンドおよびＰＢＲコマンドは、ページごとに発行される。ページとは、あるバンクにおいて共通のローアドレスに属するメモリセル２２を意味する。

図３に示すＡＢＲ処理について説明する。ＡＢＲ処理とは、複数のバンク１０のうちすべてのバンクを対象として、リフレッシュおよびエラー訂正処理を行う処理である。本実施形態では、半導体メモリ装置１００は、外部装置から発行されるＡＢＲコマンドを受信した場合にＡＢＲ処理を実行する。ＡＢＲコマンドは、本開示における「第１リフレッシュコマンド」に相当する。

ＡＢＲ処理においては、複数のバンク１０のうちすべてのバンクがリフレッシュ対象バンクに指定される（ステップＳ１１０）。リフレッシュ対象バンクとは、リフレッシュが実行されるバンクを意味する。

ステップＳ１２０において、半導体メモリ装置１００は、ＡＢＲコマンド発行時点でのローカウンタ値Ｃｒ、バンクカウンタ値Ｃｂおよびカラムカウンタ値Ｃｃに基づいて、リフレッシュ対象ページ、エラー訂正対象バンクおよびエラー訂正対象メモリセルを決定する。リフレッシュ対象ページとは、リフレッシュ対象バンクのうち、リフレッシュが実行されるページを意味し、ローカウンタ６１により定められるローアドレスによって特定される。エラー訂正対象バンクとは、エラー訂正が実行されるバンクを意味し、バンクカウンタ６３により定められるバンクアドレスによって特定される。エラー訂正対象メモリセルとは、エラー訂正対象バンクのうちエラー訂正が実行されるメモリセル２２を意味し、カラムカウンタ６２により定められるカラムアドレスによって特定される。エラー訂正対象バンクおよびエラー訂正対象メモリセルは、本開示における「エラー訂正対象アドレス」に相当する。なお、ＡＢＲコマンドの発行時点とは、ＡＢＲコマンドの発行と同時に限らず、例えば、半導体メモリ装置１００がＡＢＲコマンドを受信したタイミングも含む。

ステップＳ１３０において、半導体メモリ装置１００はリフレッシュおよびエラー訂正処理を行う。このリフレッシュおよびエラー訂正処理の詳細手順について図４に沿って説明する。

図４のステップＳ２１０において、半導体メモリ装置１００は、リフレッシュ対象バンクのうち、リフレッシュ対象ページのデータをセンスアンプ２５に読み出す。

ステップＳ２２０において、半導体メモリ装置１００は、エラー訂正対象バンクのセンスアンプ２５へ読み出されたデータのうち、エラー訂正対象メモリセルのデータ、すなわち、バンクアドレスおよびカラムアドレスに対応するデータをセンスアンプ２５からエラー訂正部５０へ読み出す。

ステップＳ２３０において、エラー訂正部５０は、エラー訂正部５０に読み出されたデータを訂正する。本実施形態では、エラー訂正は、上述のようにハフマン符号を用いて行われる。

ステップＳ２４０において、エラー訂正部５０は、エラー訂正部５０からエラー訂正対象バンクのセンスアンプ２５へデータを書き戻す。

ステップＳ２５０において、半導体メモリ装置１００は、リフレッシュ対象バンクのセンスアンプ２５からリフレッシュ対象ページへデータを書き戻す。その後、リフレッシュおよびエラー訂正処理は終了する。

図３に示すようにＡＢＲ処理においては、カウンタ６０は、ＡＢＲコマンドの発行ごとに予め定められたカウント動作を行う（ステップＳ１４０）。より具体的には本実施形態では、カウンタ６０は、リフレッシュおよびエラー訂正処理の終了後にカウント動作を行う。このカウント動作について、図５に沿って説明する。

図５に示すように、ステップＳ３１０においてローカウンタ値Ｃｒがローカウンタ最大値Ｃｒｍａｘよりも小さい場合、ローカウンタ６１は、ローカウンタ値Ｃｒを１インクリメントし（ステップＳ３１１）、カウント動作は終了する。

ステップＳ３１０においてローカウンタ値Ｃｒがローカウンタ最大値Ｃｒｍａｘに等しい場合、ローカウンタ６１は、ローカウンタ値Ｃｒを０にリセットする（ステップＳ３１２）。

ステップＳ３２０においてバンクカウンタ値Ｃｂがバンクカウンタ最大値Ｃｂｍａｘよりも小さい場合、バンクカウンタ６３は、バンクカウンタ値Ｃｂを１インクリメントし（ステップＳ３２１）、カウント動作は終了する。言い換えれば、バンクカウンタ６３は、ローカウンタ値Ｃｒがローカウンタ最大値Ｃｒｍａｘから０にリセットするごとに、バンクカウンタ値Ｃｂを１インクリメントする。より具体的には、本実施形態では、バンクカウンタ６３は、ローカウンタ値Ｃｒがローカウンタ最大値Ｃｒｍａｘから０にリセットされるのと同時に、バンクカウンタ値Ｃｂを１インクリメントする。

ステップＳ３２０においてバンクカウンタ値Ｃｂがバンクカウンタ最大値Ｃｂｍａｘに等しい場合、バンクカウンタ６３は、バンクカウンタ値Ｃｂを０にリセットする（ステップＳ３２２）。

ステップＳ３３０においてカラムカウンタ値Ｃｃがカラムカウンタ最大値Ｃｃｍａｘよりも小さい場合、カラムカウンタ６２は、カラムカウンタ値Ｃｃを１インクリメントし（ステップＳ３２１）、カウント動作は終了する。言い換えれば、カラムカウンタ６２は、バンクカウンタ値Ｃｂがバンクカウンタ最大値Ｃｂｍａｘから０にリセットするごとに、カラムカウンタ値Ｃｃを１インクリメントする。より具体的には本実施形態では、カラムカウンタ６２は、バンクカウンタ値Ｃｂがバンクカウンタ最大値Ｃｂｍａｘから０にリセットされるのと同時に、カラムカウンタ値Ｃｃを１インクリメントする。

ステップＳ３３０においてカラムカウンタ値Ｃｃがカラムカウンタ最大値Ｃｃｍａｘに等しい場合、カラムカウンタ６２は、カラムカウンタ値Ｃｃを０にリセットする（ステップＳ３３２）。その後、カウント動作は終了する。

上記のように、ＡＢＲ処理を１回行うことにより、リフレッシュ対象ページに記録されたデータに対するリフレッシュおよびエラー訂正対象メモリセルに記録されたデータに対するエラー訂正処理を行うことができる。さらに、外部装置から次々に発行されるＡＢＲコマンドに応じて、すべてのカウンタ６０が一巡するまで繰り返しＡＢＲ処理が行われることにより、データ記録部２０に記録されたすべてのデータに対してリフレッシュおよびエラー訂正処理を行うことができる。

図６に示すＰＢＲ処理について説明する。ＰＢＲ処理とは、複数のバンク１０のうち、指定されたひとつまたは複数のバンクを対象として、リフレッシュおよびエラー訂正処理を行う処理である。本実施形態では、半導体メモリ装置１００は、外部装置から発行されるＰＢＲコマンドを受信した場合にＰＢＲ処理を実行する。ＰＢＲコマンドは、本開示における「第２リフレッシュコマンド」に相当する。

ＰＢＲ処理においては、ＰＢＲコマンドにより指定されたバンクが、リフレッシュ対象バンクおよびエラー訂正対象バンクに指定される。ステップＳ４１０では、バンクＢ０がリフレッシュ対象バンクおよびエラー訂正対象バンクに指定される。

ステップＳ４２０において、半導体メモリ装置１００は、ＰＢＲコマンド発行時点でのローカウンタ値Ｃｒおよびカラムカウンタ値Ｃｃに基づいて、リフレッシュ対象ページおよびエラー訂正対象メモリセルを決定する。なお、ＰＢＲコマンドの発行時点とは、ＰＢＲコマンドの発行と同時に限らず、例えば、半導体メモリ装置１００がＰＢＲコマンドを受信したタイミングも含む。

ステップＳ４３０において、半導体メモリ装置１００はリフレッシュおよびエラー訂正処理を行う。本ステップにおけるリフレッシュおよびエラー訂正処理は、上述したＡＢＲ処理におけるリフレッシュおよびエラー訂正処理と同じである。

バンクＢ０に対するリフレッシュおよびエラー訂正処理後、図６の例では、半導体メモリ装置１００は、再び外部機器から発行されたＰＢＲコマンドを受信している。この場合、ステップＳ４１０と同様に、ＰＢＲコマンドにより指定されたバンクが、リフレッシュ対象バンクおよびエラー訂正対象バンクに指定される。ステップＳ４４０では、バンクＢ１がリフレッシュ対象バンクおよびエラー訂正対象バンクに指定される。

ステップＳ４５０において、半導体メモリ装置１００は、ステップＳ４２０と同様に、リフレッシュ対象ページおよびエラー訂正対象メモリセルを決定する。

ステップＳ４６０において、半導体メモリ装置１００はリフレッシュおよびエラー訂正処理を行う。本ステップにおけるリフレッシュおよびエラー訂正処理は、上述したＡＢＲ処理におけるリフレッシュおよびエラー訂正処理と同じである。

図６に示すようにＰＢＲ処理においては、カウンタ６０は、指定されたすべてのバンクに対するＰＢＲコマンドの発行ごとに予め定められたカウント動作を行う（ステップＳ４７０）。より具体的には本実施形態では、カウンタ６０は、指定されたすべてのバンクに対するリフレッシュおよびエラー訂正処理の終了後にカウント動作を行う。ＰＢＲ処理におけるカウント動作は、ＡＢＲ処理におけるカウント動作と同じであるが、ＰＢＲ処理においてはエラー訂正対象アドレスの決定にバンクカウンタ値Ｃｂは用いられない。

上記のように、ＰＢＲ処理を１回行うことにより、指定されたバンクのリフレッシュ対象ページに記録されたデータに対するリフレッシュおよびエラー訂正対象メモリセルに記録されたデータに対するエラー訂正処理を行うことができる。さらに、外部装置から次々に発行されるＰＢＲコマンドに応じて、ローカウンタ６１およびカラムカウンタ６２が一巡するまで繰り返しＰＢＲ処理を実行されることにより、データ記録部２０のすべてのデータにリフレッシュおよびエラー訂正処理を行うことができる。

図７、図８および図９Ａ～９Ｄに沿って、ＡＢＲ処理実行中にＰＢＲコマンドが発行された場合およびＰＢＲ処理実行中にＡＢＲコマンドが発行された場合の処理の一例について説明する。なお、図７および図８において、リセットおよびインクリメントを行うステップがあるが、これらのステップは、説明のためにカウンタ６０のいずれかが一巡する際の動作を抜き出して表されているにすぎず、ＡＢＲ処理またはＰＢＲ処理において行われるカウント動作に加えて行われるカウント動作ではない。

ステップＳ５０１において、半導体メモリ装置１００は、図９Ａの領域ＭＣ０１に対してＡＢＲ処理を行う。領域ＭＣ０１の最終ローアドレスまで処理が終わると、ローカウンタ６１はローカウンタ値Ｃｒをリセットし（ステップＳ５０３）、バンクカウンタ６３はバンクカウンタ値Ｃｂをインクリメントする（ステップＳ５０５）。

ステップＳ５０７において、半導体メモリ装置１００は、領域ＭＣ１１に対してＡＢＲ処理を行う。領域ＭＣ１１の最終ローアドレスまでＡＢＲ処理が終わると、ローカウンタ６１はローカウンタ値Ｃｒをリセットし（ステップＳ５０９）、バンクカウンタ値Ｃｂはバンクカウンタ最大値Ｃｂｍａｘである１に等しいので、バンクカウンタ６３はバンクカウンタ値Ｃｂをリセットする（ステップＳ５１１）。さらに、バンクカウンタ値Ｃｂがバンクカウンタ最大値Ｃｂｍａｘから０にリセットされたため、カラムカウンタ６２はカラムカウンタ値Ｃｃをインクリメントする（ステップＳ５１３）。

ステップＳ５１５において、領域ＭＣ０２に対してＡＢＲ処理を行うが、図９Ａの例では、バンクＢ０の最終ローアドレスに達する前に、ＰＢＲコマンドの発行が開始されている。本処理におけるＰＢＲコマンドではバンクＢ０およびバンクＢ１が指定されている。

図９Ａは、ステップＳ５１５終了時点におけるエラー訂正処理済み領域を表している。図９Ａのハッチングを付した領域は、エラー訂正処理が１回行われた領域を表している。

ステップＳ５１７において、半導体メモリ装置１００は、図９Ｂの領域ＭＣ０３および領域ＭＣ１３に対してＰＢＲ処理を行う。領域ＭＣ０３および領域ＭＣ１３は交互にＰＢＲ処理が行われる。

図９Ｂは、ステップＳ５１７終了時点におけるエラー訂正処理済み領域を表している。

領域ＭＣ１３の最終ローアドレスのメモリセル２２に対するＰＢＲ処理後に行われるステップＳ５１９およびステップＳ５２１における処理は、ステップＳ５０３およびステップＳ５０５における処理と同じである。ステップＳ５２１においてバンクカウンタ６３はバンクカウンタ値Ｃｂをインクリメントするが、０から１への変化であるのでカラムカウンタ値Ｃｃは変化しない。

ステップＳ５２３において、リフレッシュ対象列はステップＳ５１７から変わらないため、半導体メモリ装置１００は、領域ＭＣ０２および領域ＭＣ１２に対してＰＢＲ処理を行う。領域ＭＣ０２については既にＡＢＲ処理が行われているが、同じ領域に再びエラー訂正処理を行っても問題ない。

ステップＳ５２５において、半導体メモリ装置１００は、再び領域ＭＣ０３および領域ＭＣ１３に対してＰＢＲ処理を行う。領域ＭＣ１３の最終ローアドレスのメモリセル２２に対するＰＢＲ処理後に行われる図８に示すステップＳ５２７からステップＳ５３１における処理は、図７に示すステップＳ５０９からステップＳ５１３における処理と同じである。

ステップＳ５３３において、半導体メモリ装置１００は、図９Ｃの領域ＭＣ０４および領域ＭＣ１４に対してＰＢＲ処理を行うが、図９Ｃの例では、バンクＢ１の最終ローアドレスに達する前に、ＡＢＲコマンドの発行が開始されている。

図９Ｃは、ステップＳ５３３終了時点におけるエラー訂正処理済み領域を表している。図９Ｃのクロスハッチングを付した領域は、エラー訂正が２回行われた領域を表している。

ステップＳ５３５において、半導体メモリ装置１００は、図９Ｄの領域ＭＣ０５に対してＡＢＲ処理を行う。領域ＭＣ０５の最終ローアドレスのメモリセル２２に対するＡＢＲ処理後に行われるステップＳ５３７およびステップＳ５３９における処理は、図７に示すステップＳ５０３およびステップＳ５０５における処理と同じである。

ステップＳ５４１において、半導体メモリ装置１００は、領域ＭＣ１４に対してＡＢＲ処理を行う。領域ＭＣ１４には既にＰＢＲ処理も行われているため、本ステップで行われるＡＢＲ処理は、２回目のエラー訂正である。続けて、半導体メモリ装置１００は、領域ＭＣ１５に対してＡＢＲ処理を行う（ステップＳ５４３）。領域ＭＣ１５の最終ローアドレスのメモリセル２２に対するＡＢＲ処理後に行われるステップＳ５４５からステップＳ５４９における処理は、図７に示すステップＳ５０９からステップＳ５１３における処理と同じである。

ステップＳ５５１において、領域ＭＣ０６に対するＡＢＲ処理が終了したところで、外部装置からのＡＢＲコマンドの発行およびＰＢＲコマンドの発行が行われなくなり、本処理は終了するものとする。図９Ｄは、本処理終了後におけるエラー訂正処理済み領域を表している。図９Ｄに示すように、ＡＢＲ処理およびＰＢＲ処理を交互に行っても、リフレッシュコマンドが発行されている間は、漏れなくリフレッシュおよびエラー訂正処理を行うことができる。なお、ステップＳ５５１以降についても引き続きＡＢＲコマンドの発行が行われた場合には、データ記録部２０に記録されたすべてのデータ対してリフレッシュおよびエラー訂正処理を行うことができる。

以上説明した実施形態の半導体メモリ装置１００によれば、複数のバンク１０を備える半導体メモリ装置１００についても、データ記録部２０に記録されたすべてのデータに対してリフレッシュ時にエラー訂正処理を行うことができるため、複数のバンク１０を備える半導体メモリ装置１００におけるデータの信頼性低下を抑制できる。加えて、ＡＢＲ処理およびＰＢＲ処理を交互に行っても、すべてのデータに対して漏れなくリフレッシュおよびエラー訂正処理を行うことができるため、これによっても、データの信頼性低下を抑制できる。

Ｂ．他の実施形態：
（Ｂ１）上記実施形態において、半導体メモリ装置１００が備える複数のバンク１０は、バンクＢ０およびバンクＢ１であるが、本開示はこれに限定されない。複数のバンク１０の数は、２よりも多くてもよい。

（Ｂ２）上記実施形態において、ローカウンタ６１、カラムカウンタ６２およびバンクカウンタ６３は、カウンタ値をインクリメントするが、本開示はこれに限定されない。例えば、ローカウンタ６１、カラムカウンタ６２およびバンクカウンタ６３は、カウンタ値をデクリメントするものでもよい。

（Ｂ３）上記実施形態において、カウンタ６０のカウント動作は、リフレッシュおよびエラー訂正処理の終了後に行われるが、本開示はこれに限定されない。例えば、カウンタ６０のカウント動作は、リフレッシュコマンド発行後または訂正データの書き戻し後に行われてもよい。

（Ｂ４）上記実施形態において、バンクカウンタ６３は、ローカウンタ値Ｃｒがローカウンタ最大値Ｃｒｍａｘから０にリセットされるのと同時に、バンクカウンタ値Ｃｂを１インクリメントするが、本開示はこれに限定されない。例えば、バンクカウンタ６３は、ローカウンタ値Ｃｒがローカウンタ最大値Ｃｒｍａｘから０にリセットされたあとに、バンクカウンタ値Ｃｂを１インクリメントしてもよい。

（Ｂ５）上記実施形態において、カラムカウンタ６２は、バンクカウンタ値Ｃｂがバンクカウンタ最大値Ｃｂｍａｘから０にリセットされるのと同時に、カラムカウンタ値Ｃｃを１インクリメントするが、本開示はこれに限定されない。例えば、カラムカウンタ６２は、バンクカウンタ値Ｃｂがバンクカウンタ最大値Ｃｂｍａｘから０にリセットされたあとに、カラムカウンタ値Ｃｃを１インクリメントしてもよい。

本開示は、上述の実施形態に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した形態中の技術的特徴に対応する各実施形態中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。

１０…バンク、２０…データ記録部、３０…エラー訂正コード記録部、４０…エラー訂正コード生成部、５０…エラー訂正部、６１…ローカウンタ、６２…カラムカウンタ、６３…バンクカウンタ、１００…半導体メモリ装置

Claims (1)

1. リフレッシュ機能を有する半導体メモリ装置（１００）であって、
   データが記録されるデータ記録部（２０）と、前記データ記録部に記録されるデータに対応したエラー訂正コードが記録されるエラー訂正コード記録部（３０）と、を有する複数のバンク（１０）と、
   前記エラー訂正コードを生成するエラー訂正コード生成部（４０）と、
   前記エラー訂正コードを用いてデータのエラー訂正処理を行うエラー訂正部（５０）と、
   リフレッシュ対象のローアドレスを定めるローカウンタ（６１）と、
   エラー訂正対象のバンクアドレスを定めるバンクカウンタ（６３）と、
   前記エラー訂正対象のカラムアドレスを定めるカラムカウンタ（６２）と、
   を備え、
   前記エラー訂正部は、リフレッシュコマンドを受けた場合に前記ローカウンタ、前記バンクカウンタおよび前記カラムカウンタに基づいて定められるエラー訂正対象アドレスのデータを対象として、前記エラー訂正処理を行い、
   前記ローカウンタは、前記リフレッシュコマンドとして前記複数のバンクのうちすべてのバンクを対象としたリフレッシュを指示する第１リフレッシュコマンドを受けた場合には前記第１リフレッシュコマンドの発行ごとにカウント動作を行い、前記リフレッシュコマンドとして前記複数のバンクのうち指定されたバンクを対象としたリフレッシュを指示する第２リフレッシュコマンドを受けた場合には指定されたすべてのバンクに対して前記第２リフレッシュコマンドの発行ごとにカウント動作を行い、
   前記バンクカウンタは、前記ローカウンタが一巡するごとにカウント動作を行い、
   前記カラムカウンタは、前記バンクカウンタが一巡するごとにカウント動作を行い、
   前記第１リフレッシュコマンドの受信に応じてリフレッシュを実行中に前記第２リフレッシュコマンドを受信すること、または、前記第２リフレッシュコマンドの受信に応じてリフレッシュを実行中に前記第１リフレッシュコマンドを受信することであるリフレッシュ実行中コマンド受信が起こり得、
   前記ローカウンタ、前記バンクカウンタおよび前記カラムカウンタは、前記リフレッシュ実行中コマンド受信が起こった場合に、前記リフレッシュ実行中コマンド受信が起こる前のカウンタ値を維持するように引き継いで前記カウント動作を実行する、
   半導体メモリ装置。