JP7804565B2 - 電力変換装置、プログラム - Google Patents

Description

本発明は、電力変換装置及びプログラムに関する。

従来、電力変換装置として、第１外部端子に接続されたブリッジ回路である第１回路と、第２外部端子に接続されたブリッジ回路である第２回路と、第１回路の第１交流端子及び第２回路の第２交流端子を接続するトランスとを備えるものが知られている。この電力変換装置を具体化したものとして、例えば特許文献１には、マルチポート式のコンバータが記載されている。特許文献１に記載の電力変換装置は、トランスのインダクタンスの推定処理が可能になっている。

特開２０１７－８５７０４号公報

電力変換装置としては、特許文献１に記載された装置以外にも、ＬＣ共振を利用してスイッチング損失を低減可能なものがある。詳しくは、電力変換装置は、第１回路の第１交流端子及び第２回路の第２交流端子を接続するインダクタンス要素と、インダクタンス要素に接続されたキャパシタとを備えている。この電力変換装置において、インダクタンス要素のインダクタンスを推定する場合において、インダクタンス要素にテスト電圧を出力する。テスト電圧の周波数が適正に設定されていない場合、インダクタンス要素のインダクタンスの推定精度が低下し得る。

本発明は、インダクタンスの推定精度の低下を抑制できる電力変換装置及びプログラムを提供することを主たる目的とする。

本発明は、第１外部端子に接続されたブリッジ回路である第１回路と、
第２外部端子に接続されたブリッジ回路である第２回路と、
前記第１回路の第１交流端子及び前記第２回路の第２交流端子を接続するインダクタンス要素と、
前記インダクタンス要素に接続された共振キャパシタと、
制御部と、
を備え、
前記制御部は、
前記第１回路及び前記第２回路の少なくとも一方のスイッチング制御により、前記インダクタンス要素を介して前記第１外部端子及び前記第２外部端子の間で電力を伝達する電力伝達処理と、
前記インダクタンス要素にテスト電圧を出力することにより、前記インダクタンス要素のインダクタンスを推定する推定処理と、
を行い、
前記テスト電圧の基本波成分の周波数は、前記電力伝達処理において前記インダクタンス要素に出力される電圧の基本波成分の周波数よりも低い周波数に設定されている。

共振キャパシタのインピーダンスは、周波数が低いほど大きくなる傾向がある。一方、インダクタンス要素のインピーダンスは、周波数が低いほど小さくなる傾向がある。このため、インダクタンス要素に出力するテスト電圧の基本波成分の周波数を、共振キャパシタに電流を極力流さないような低い周波数に設定することにより、インダクタンス要素のインダクタンスの推定精度の低下を抑制できると考えられる。

この点、本発明では、テスト電圧の基本波成分の周波数は、電力伝達処理においてインダクタンス要素に出力される電圧の基本波成分の周波数よりも低い周波数に設定されている。これにより、推定処理において、共振キャパシタに電流を極力流さないような低い周波数を有するテスト電圧を出力することができる。その結果、インダクタンス要素のインダクタンスの推定精度の低下を抑制することができる。

第１実施形態に係る電力変換装置の全体構成図。 第１トランスの励磁インダクタンスの推定処理における回路状態を示す図。 テスト電圧等の推移を示すタイムチャート。 第２トランスの励磁インダクタンスの推定処理における回路状態を示す図。 共振キャパシタ及び励磁インダクタンスのインピーダンス周波数特性を示す図。 第１，第２閉ループ回路のインピーダンス周波数特性を示す図。 励磁インダクタンスの推定処理の手順を示すフローチャート。 推定精度の向上効果の計算結果を示す図。 第２実施形態に係る電力変換装置の全体構成図。 励磁インダクタンスの推定処理の手順を示すフローチャート。 第３実施形態に係る電力変換装置の全体構成図。 第４実施形態に係るテスト電圧の出力態様を示す図。 テスト電圧等の推移を示すタイムチャート。 電流サンプリングタイミングの一例を示す図。 電流サンプリングタイミングの一例を示す図。 第５実施形態に係る電力変換装置の全体構成図。 第５実施形態の変形例に係る電力変換装置の全体構成図。 第５実施形態の変形例に係る電力変換装置の全体構成図。 その他の実施形態に係る電力変換装置の全体構成図。 その他の実施形態に係る電力変換装置の全体構成図。 その他の実施形態に係る電力変換装置の全体構成図。 その他の実施形態に係る電力変換装置の全体構成図。

図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び／又は構造的に対応する部分及び／又は関連付けられる部分には同一の参照符号、又は百以上の位が異なる参照符号が付される場合がある。対応する部分及び／又は関連付けられる部分については、他の実施形態の説明を参照することができる。

＜第１実施形態＞
以下、本発明に係る電力変換装置を具体化した第１実施形態について、図面を参照しつつ説明する。本実施形態の電力変換装置は、マルチポート型のものである。電力変換装置は、例えば、車両、航空機又は船舶等の移動体に搭載される。車両は、例えば、ハイブリッド車、電気自動車又は鉄道車両である。

図１に示すように、電力変換装置１００は、複数の外部端子と、各外部端子に対応して設けられたフルブリッジ回路とを備えている。フルブリッジ回路のスイッチング制御により、各外部端子のうち少なくとも２つの外部端子の間で電力伝達が行われる。

電力変換装置１００は、第１外部端子、第２外部端子及び第３外部端子を備えている。第１外部端子、第２外部端子及び第３外部端子には、充放電可能な蓄電池、ＡＣ－ＤＣコンバータ及び電気負荷等が接続される。充放電可能な蓄電池、ＡＣ－ＤＣコンバータ及び電気負荷等と、電力変換装置１００とによりシステムが構成されている。電力変換装置１００は、第１外部端子である第１高電位側端子ＣＨ１及び第１低電位側端子ＣＬ１に対応するフルブリッジ回路として、第１フルブリッジ回路１０を備えている。

第１フルブリッジ回路１０は、第１Ａ～第４ＡスイッチＱＡ１～ＱＡ４を備えている。本実施形態において、第１Ａ～第４ＡスイッチＱＡ１～ＱＡ４は、ＮチャネルＭＯＳＦＥＴであり、ボディダイオードを有している。第１スイッチＱＡ１及び第３ＡスイッチＱＡ３の高電位側端子であるドレインには、第１高電位側端子ＣＨ１が接続されている。第１ＡスイッチＱＡ１の低電位側端子であるソースには、第２ＡスイッチＱＡ２のドレインが接続され、第３ＡスイッチＱＡ３のソースには、第４ＡスイッチＱＡ４のドレインが接続されている。第２ＡスイッチＱＡ２及び第４ＡスイッチＱＡ４のソースには、第１低電位側端子ＣＬ１が接続されている。第１高電位側端子ＣＨ１には、電力変換装置１００が備える第１キャパシタ１１の第１端が接続されている。第１キャパシタ１１の第２端には、第１低電位側端子ＣＬ１が接続されている。第１キャパシタ１１は、平滑コンデンサ及びノイズ除去の役割を果たす。なお、第１キャパシタ１１は、第１フルブリッジ回路１０に内蔵されていてもよい。

電力変換装置１００は、第２外部端子である第２高電位側端子ＣＨ２及び第２低電位側端子ＣＬ２に対応するフルブリッジ回路として、第２フルブリッジ回路２０を備えている。第２フルブリッジ回路２０は、第１Ｂ～第４ＢスイッチＱＢ１～ＱＢ４を備えている。本実施形態において、第１Ｂ～第４ＢスイッチＱＢ１～ＱＢ４は、ＮチャネルＭＯＳＦＥＴであり、ボディダイオードを有している。本実施形態において、第２フルブリッジ回路２０の構成は、第１フルブリッジ回路１０の構成と同様であるため、第２フルブリッジ回路２０の詳細な説明を省略する。

第２高電位側端子ＣＨ２には、電力変換装置１００が備える第２キャパシタ２１の第１端が接続されている。第２キャパシタ２１の第２端には、第２低電位側端子ＣＬ２が接続されている。第２キャパシタ２１は、平滑コンデンサ及びノイズ除去の役割を果たす。なお、第２キャパシタ２１は、第２フルブリッジ回路２０に内蔵されていてもよい。

電力変換装置１００は、第３外部端子である第３高電位側端子ＣＨ３及び第３低電位側端子ＣＬ３に対応するフルブリッジ回路として、第３フルブリッジ回路３０を備えている。第３フルブリッジ回路３０は、第１Ｃ～第４ＣスイッチＱＣ１～ＱＣ４を備えている。本実施形態において、第１Ｃ～第４ＣスイッチＱＣ１～ＱＣ４は、ＮチャネルＭＯＳＦＥＴであり、ボディダイオードを有している。本実施形態において、第３フルブリッジ回路３０の構成は、第１フルブリッジ回路１０の構成と同様であるため、第３フルブリッジ回路３０の詳細な説明を省略する。

第３高電位側端子ＣＨ３には、電力変換装置１００が備える第３キャパシタ３１の第１端が接続されている。第３キャパシタ３１の第２端には、第３低電位側端子ＣＬ３が接続されている。第３キャパシタ３１は、平滑コンデンサ及びノイズ除去の役割を果たす。なお、第３キャパシタ３１は、第３フルブリッジ回路３０に内蔵されていてもよい。

電力変換装置１００は、第１フルブリッジ回路１０と第２フルブリッジ回路２０との間の電力伝達を行うための第１トランス６０（「第１インダクタンス要素」に相当）を備えている。第１トランス６０は、第１コイル６１と、第２コイル６２と、第１コイル６１及び第２コイル６２が巻回されたコアとを備えている。第１コイル６１及び第２コイル６２は、コアを介して磁気結合する。

第１コイル６１の第１端には、第１フルブリッジ回路１０の第１Ａ交流端子ＣＡ１が接続されている。第１Ａ交流端子ＣＡ１には、第１ＡスイッチＱＡ１のソース及び第２ＡスイッチＱＡ２のドレインが接続されている。第１コイル６１の第２端には、第１フルブリッジ回路１０の第１Ｂ交流端子ＣＢ１が接続されている。第１Ｂ交流端子ＣＢ１には、第３ＡスイッチＱＡ３のソース及び第４ＡスイッチＱＡ４のドレインが接続されている。

第２コイル６２の第１端には、電力変換装置１００が備える第１共振キャパシタ６３の第１端が接続されている。第１共振キャパシタ６３の第２端には、第２フルブリッジ回路２０の第２Ａ交流端子ＣＡ２が接続されている。第２コイル６２の第２端には、第２フルブリッジ回路２０の第２Ｂ交流端子ＣＢ２が接続されている。図１には、第１，第２コイル６１，６２の漏れインダクタンス６１ａ，６２ａも合わせて示す。

第１コイル６１において第２端に対する第１端の電位が高くなる場合、第２コイル６２には、その第２端よりも第１端の電位が高くなるような誘起電圧が発生する。一方、第１コイル６１において第１端に対する第２端の電位が高くなる場合、第２コイル６２には、その第１端よりも第２端の電位が高くなるような誘起電圧が発生する。

電力変換装置１００は、第２フルブリッジ回路２０と第３フルブリッジ回路３０との間の電力伝達を行うための第２トランス７０（「第２インダクタンス要素」に相当）を備えている。第２トランス７０は、第１コイル７１（「第３コイル」に相当）と、第２コイル７２（「第４コイル」に相当）と、第１コイル７１及び第２コイル７２が巻回されたコアとを備えている。第１コイル７１及び第２コイル７２は、コアを介して磁気結合する。

第１コイル７１の第１端には、第２Ａ交流端子ＣＡ２が接続されている。第１コイル７１の第２端には、第２Ｂ交流端子ＣＢ２が接続されている。つまり、第２トランス７０の第１コイル７１は、第１トランス６０の第２コイル６２及び第１共振キャパシタ６３の直列接続体に並列接続されている。

第２トランス７０の第２コイル７２の第１端には、電力変換装置１００が備える第２共振キャパシタ６４の第１端が接続されている。第２共振キャパシタ６４の第２端には、第３フルブリッジ回路３０の第３Ａ交流端子ＣＡ３が接続されている。第２コイル７２の第２端には、第３フルブリッジ回路３０の第３Ｂ交流端子ＣＢ３が接続されている。図１には、第１，第２コイル７１，７２の漏れインダクタンス７１ａ，７２ａも合わせて示す。

第１コイル７１において第２端に対する第１端の電位が高くなる場合、第２コイル７２には、その第２端よりも第１端の電位が高くなるような誘起電圧が発生する。一方、第１コイル７１において第１端に対する第２端の電位が高くなる場合、第２コイル７２には、その第１端よりも第２端の電位が高くなるような誘起電圧が発生する。

電力変換装置１００は、第１電圧センサ１２、第２電圧センサ２２及び第３電圧センサ３２を備えている。第１電圧センサ１２は、第１キャパシタ１１の電圧を検出し、第２電圧センサ２２は、第２キャパシタ２１の電圧を検出し、第３電圧センサ３２は、第３キャパシタ３１の電圧を検出する。

電力変換装置１００は、第１電流センサ１３、第２電流センサ２３及び第３電流センサ３３を備えている。第１電流センサ１３は、第１フルブリッジ回路１０と第１低電位側端子ＣＬ１との間を流れる電流を検出する。第２電流センサ２３は、第２フルブリッジ回路２０と第２低電位側端子ＣＬ２との間を流れる電流を検出する。第３電流センサ３３は、第３フルブリッジ回路３０と第３低電位側端子ＣＬ３との間を流れる電流を検出する。

なお、第１電流センサ１３を例にして説明すると、第１電流センサ１３は、例えば、第１フルブリッジ回路１０と第１高電位側端子ＣＨ１との間を流れる電流を検出してもよい。

第１，第２，第３電圧センサ１２，２２，３３の検出値Ｖｄｃ１，Ｖｄｃ２，Ｖｄｃ３及び第１，第２，第３電流センサ１３，２３，３３の検出値Ｉ１，Ｉ２，Ｉ３は、電力変換装置１００が備える制御部としての制御装置１１０に入力される。制御装置１１０は、マイコン１１１を主体として構成され、マイコン１１１は、ＣＰＵを備えている。マイコン１１１が提供する機能は、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータ、ソフトウェアのみ、ハードウェアのみ、あるいはそれらの組合せによって提供することができる。例えば、マイコン１１１がハードウェアである電子回路によって提供される場合、それは多数の論理回路を含むデジタル回路、又はアナログ回路によって提供することができる。例えば、マイコン１１１は、自身が備える記憶部としての非遷移的実体的記録媒体（non-transitory tangible storage medium）に格納されたプログラムを実行する。プログラムには、例えば、後述する図７等に示す処理のプログラムが含まれる。制御装置１１０にインストールされたプログラムが実行されることにより、プログラムに対応する方法が実行される。記憶部は、例えば不揮発性メモリである。なお、記憶部に記憶されるプログラムは、例えばＯＴＡ（Over The Air）等、インターネット等の通信ネットワークを介してダウンロード及び更新が可能である。

続いて、制御装置１１０が行う電力伝達処理について説明する。

電力伝達処理は、第１～第３外部端子のうち少なくとも２つの間で電力伝達を行う処理である。この処理では、共振キャパシタ及び漏れインダクタンスからなるＬＣ直列共振回路が利用される。

第１フルブリッジ回路１０、第１トランス６０、第１共振キャパシタ６３及び第２フルブリッジ回路２０を含む閉ループ回路を第１閉ループ回路と称す。第１閉ループ回路において、第１共振キャパシタ６３及び第１トランス６０の漏れインダクタンス６１ａ，６２ａからなるＬＣ直列共振回路が形成されている。本実施形態では、漏れインダクタンス６１ａ，６２ａの値は等しい。

第２フルブリッジ回路２０、第２トランス７０、第２共振キャパシタ６４及び第３フルブリッジ回路３０を含む閉ループ回路を第２閉ループ回路と称す。第２閉ループ回路において、第２共振キャパシタ６４及び第２トランス７０の漏れインダクタンス７１ａ，７２ａからなるＬＣ直列共振回路が形成されている。本実施形態では、漏れインダクタンス７１ａ，７２ａの値は等しい。また、本実施形態では、各トランス６０，７０の漏れインダクタンス６１ａ，６２ａ，７１ａ，７２ａの値は等しい。

なお、第１，第２閉ループ回路において、ＬＣ直列共振回路を構成するインダクタンスとして、漏れインダクタンスに代えて、受動素子部品である追加のインダクタが設けられてもよい。

第１外部端子及び第２外部端子の間で電力伝達を行う場合について説明する。電力伝達の制御方法は、例えば特開２０２１－１４５４０７号公報に記載の方法を採用することができる。

制御装置１１０は、第１ＡスイッチＱＡ１及び第４ＡスイッチＱＡ４の組と、第２ＡスイッチＱＡ２及び第３ＡスイッチＱＡ３の組とを交互にオンする。また、制御装置１１０は、第１ＢスイッチＱＢ１及び第４ＢスイッチＱＢ４の組と、第２ＢスイッチＱＢ２及び第３ＢスイッチＱＢ３の組とを交互にオンする。制御装置１１０は、第１ＡスイッチＱＡ１のオフへの切り替えタイミングと、第１ＢスイッチＱＢ１のオフへの切り替えタイミングとの位相差を調整することにより、電力伝達方向及び電力伝達量を制御することができる。

続いて、第２外部端子及び第３外部端子の間で電力伝達を行う場合について説明する。制御装置１１０は、第１ＢスイッチＱＢ１及び第４ＢスイッチＱＢ４の組と、第２ＢスイッチＱＢ２及び第３ＢスイッチＱＢ３の組とを交互にオンする。また、制御装置１１０は、第１ＣスイッチＱＣ１及び第４ＣスイッチＱＣ４の組と、第２ＣスイッチＱＣ２及び第３ＣスイッチＱＣ３の組とを交互にオンする。制御装置１１０は、第１ＢスイッチＱＢ１のオフへの切り替えタイミングと、第１ＣスイッチＱＣ１のオフへの切り替えタイミングとの位相差を調整することにより、電力伝達方向及び電力伝達量を制御することができる。

電力伝達処理における各スイッチＱＡ１～ＱＡ４，ＱＢ１～ＱＢ４，ＱＣ１～ＱＣ４のスイッチング周波数ｆβは、第１，第２閉ループ回路の共振周波数のうち高い方よりも高周波側の周波数（例えば、１００ｋＨｚ）に設定されている。例えば、第１共振キャパシタ６３の静電容量と第２共振キャパシタ６４の静電容量とが等しい場合、第１，第２閉ループ回路の共振周波数は等しい値になる。本実施形態において、各スイッチＱＡ１～ＱＡ４，ＱＢ１～ＱＢ４，ＱＣ１～ＱＣ４のスイッチング周期Ｔβ（＝１／ｆβ）は等しい値に設定されている。スイッチング周波数ｆβが共振周波数に近いほど、スイッチのスイッチング損失の低減効果が大きい。なお、スイッチング周波数ｆβは、例えば、共振周波数の１．３倍の周波数以上であって、かつ、共振周波数の２倍の周波数以下に設定されていればよい。

続いて、制御装置１１０により実行されるトランスの励磁インダクタンスの推定処理について説明する。

まず、図２を用いて、第１トランス６０の励磁インダクタンスの推定方法について説明する。図２では、各交流端子等の図示を省略している。

第１トランス６０の励磁インダクタンスは、第１，第２コイル６１，６２のいずれか一方への通電により発生する磁束のうち、第１，第２コイル６１，６２の双方を鎖交する磁束（励磁磁束）に関するインダクタンスである。

制御装置１１０は、各フルブリッジ回路１０，２０，３０のうち、テスト電圧Ｖｔｅｓｔの出力元となるフルブリッジ回路以外のフルブリッジ回路が備える各スイッチを全てオフする。詳しくは、制御装置１１０は、第２フルブリッジ回路２０の各スイッチＱＢ１～ＱＢ４を全てオフし、第３フルブリッジ回路３０の各スイッチＱＣ１～ＱＣ４を全てオフする。

制御装置１１０は、テスト電圧Ｖｔｅｓｔの周波数を設定する機能を有している。テスト電圧Ｖｔｅｓｔの周波数は、テスト電圧Ｖｔｅｓｔの基本波成分が、後述する周波数となるように設定される。制御装置１１０は、各スイッチＱＢ１～ＱＢ４，ＱＣ１～ＱＣ４をオフした状態において、第１ＡスイッチＱＡ１及び第４ＡスイッチＱＡ４の組と、第２ＡスイッチＱＡ２及び第３ＡスイッチＱＡ３の組とを交互にオンする。これにより、第１フルブリッジ回路１０から第１トランス６０の第１コイル６１にテスト電圧Ｖｔｅｓｔが出力される。テスト電圧Ｖｔｅｓｔは、図３に示すように、振幅Ｖａを有する交流電圧であり、具体的には矩形波電圧である。Ｖａは、第１キャパシタ１１の端子電圧と同等の電圧である。本実施形態において、制御装置１１０は、第１電圧センサ１２の検出値Ｖｄｃ１をテスト電圧Ｖｔｅｓｔとして検出し、検出したテスト電圧Ｖｔｅｓｔを励磁インダクタンスの推定に用いる。図３において、Ｔｓｗは、推定処理における第１フルブリッジ回路１０の各スイッチＱＡ１～ＱＡ４のスイッチング周期を示す。

第１コイル６１にテスト電圧Ｖｔｅｓｔが印加されると、第１コイル６１に電流が流れる。第１コイル６１に流れる電流は、第１電流センサ１３により検出される。制御装置１１０は、第１電圧センサ１２により検出されたテスト電圧Ｖｔｅｓｔと、第１電流センサ１３により検出された電流Ｉｔｅｓｔ（「第１推定用電流」に相当）とに基づいて、第１トランス６０の励磁インダクタンスＬ１を推定する。詳しくは、制御装置１１０は、検出されたテスト電圧Ｖｔｅｓｔの振幅Ｖａを、検出された電流Ｉｔｅｓｔの変化速度（例えば、上昇速度又は下降速度）で除算することにより、第１トランス６０の励磁インダクタンスＬ１を推定する。

続いて、図４を用いて、第２トランス７０の励磁インダクタンスの推定方法について説明する。

制御装置１１０は、第１フルブリッジ回路１０の各スイッチＱＡ１～ＱＡ４を全てオフし、第３フルブリッジ回路３０の各スイッチＱＣ１～ＱＣ４を全てオフする。制御装置１１０は、各スイッチＱＡ１～ＱＡ４，ＱＣ１～ＱＣ４をオフした状態において、第１ＢスイッチＱＢ１及び第４ＢスイッチＱＢ４の組と、第２ＢスイッチＱＢ２及び第３ＢスイッチＱＡＢの組とを交互にオンする。これにより、第２フルブリッジ回路２０から第２トランス７０の第１コイル７１に図３に示すテスト電圧Ｖｔｅｓｔが出力される。

第１コイル７１にテスト電圧Ｖｔｅｓｔが印加されると、第１コイル７１に電流が流れる。第１コイル７１に流れる電流は、第２電流センサ２３により検出される。第２トランス７０の励磁インダクタンスの推定処理において、制御装置１１０は、第２電圧センサ２２の検出値Ｖｄｃ２をテスト電圧Ｖｔｅｓｔとして検出し、検出したテスト電圧Ｖｔｅｓｔを励磁インダクタンスの推定に用いる。制御装置１１０は、第２電圧センサ２２により検出されたテスト電圧Ｖｔｅｓｔと、第２電流センサ２３により検出された電流Ｉｔｅｓｔ（「第２推定用電流」に相当）とに基づいて、第２トランス７０の励磁インダクタンスＬ２を推定する。詳しくは、制御装置１１０は、検出されたテスト電圧Ｖｔｅｓｔの振幅Ｖａを、検出された電流Ｉｔｅｓｔの変化速度（例えば、上昇速度又は下降速度）で除算することにより、第２トランス７０の励磁インダクタンスＬ２を推定する。

なお、テスト電圧Ｖｔｅｓｔの周波数が低すぎると、第１コイルが磁気飽和し、テスト電圧Ｖｔｅｓｔの印加時に第１コイルを含む閉回路に過電流が流れるおそれがある。また、磁気飽和すると、励磁インダクタンスが一時的に小さくなり、励磁インダクタンスの推定精度が低下し得る。このため、テスト電圧Ｖｔｅｓｔの周波数は、磁気飽和しない周波数に設定されるのが望ましい。

本実施形態では、テスト電圧Ｖｔｅｓｔの基本波成分の周波数設定方法に特徴がある。以下、図５を用いて、この特徴について説明する。

図５に、ＬＣ直列共振回路を構成する共振キャパシタ及びトランスの励磁インダクタンスのインピーダンス周波数特性を示す。下式（ｅｑ１）に示すように、キャパシタのインピーダンスＺｃは、周波数が低いほど高くなる。このため、周波数が低いほど、キャパシタに電流が流れづらくなる。一方、下式（ｅｑ２）に示すように、励磁インダクタンスから定まるインピーダンスＺＬは、周波数が低いほど低くなる。このため、周波数が低いほど、コイルに電流が流れやすくなる。下式において、ωは各周波数を示し、Ｃはキャパシタの静電容量を示し、Ｌは励磁インダクタンスを示す。

第１トランス６０の励磁インダクタンスから定まるインピーダンスＺＬが、第１共振キャパシタ６３のインピーダンスＺｃと等しくなる周波数を基準周波数ｆαとする。基準周波数ｆαは、例えば、電力変換装置１００の製造工程において測定された値、又は電力変換装置１００のリユース時の検査工程において測定された値に設定されていればよい。本実施形態では、第１，第２トランス６０，７０の基準周波数ｆαが同じ値であるとする。第１トランス６０の励磁インダクタンスの推定処理において、テスト電圧Ｖｔｅｓｔの基本波成分の周波数は、基準周波数ｆαよりも低い周波数に設定されている。詳しくは、テスト電圧Ｖｔｅｓｔの基本波成分の周波数は、第１トランス６０の励磁インダクタンスから定まるインピーダンスＺＬが、第１共振キャパシタ６３のインピーダンスＺｃの１／３以下となる周波数に設定されている。これにより、第１コイル６１にテスト電圧が印加される場合において、第２コイル６２側において電流を流れにくくできる。その結果、第１トランス６０の励磁インダクタンスＬ１の推定精度の低下を好適に抑制することができる。

これに対し、テスト電圧Ｖｔｅｓｔの基本波成分の周波数が、基準周波数ｆαよりも高い周波数に設定される比較例では、第１コイル６１にテスト電圧が印加される場合において、第２コイル６２側に電流が流れやすくなる。詳しくは、第２コイル６２、第１共振キャパシタ６３、及び第２フルブリッジ回路２０のスイッチのボディダイオードを含む閉ループ回路に電流が流れたり、第２コイル６２、第１共振キャパシタ６３及び第２トランス７０の第１コイル７１を含む閉ループ回路に電流が流れたりする。その結果、第１電流センサ１３により検出される電流が、本実施形態の場合よりも大きくなる。これにより、第１トランス６０の励磁インダクタンスＬ１の推定精度が低下してしまう。また、電流の流通により損失が発生してしまう。

なお、第１トランス６０の励磁インダクタンスの推定処理において、テスト電圧Ｖｔｅｓｔの基本波成分の周波数は、励磁インダクタンスから定まるインピーダンスＺＬが、第１共振キャパシタ６３のインピーダンスＺｃの１／５以下となる周波数又は１／１０以下となる周波数に設定されていることが望ましい。

一方、第２トランス７０の励磁インダクタンスから定まるインピーダンスＺＬが、第２共振キャパシタ６４のインピーダンスＺｃと等しくなる周波数を基準周波数ｆαとする。第２トランス７０の励磁インダクタンスの推定処理において、テスト電圧Ｖｔｅｓｔの基本波成分の周波数は、基準周波数ｆαよりも低い周波数に設定されている。詳しくは、テスト電圧Ｖｔｅｓｔの基本波成分の周波数は、第２トランス７０の励磁インダクタンスから定まるインピーダンスＺＬが、第２共振キャパシタ６４のインピーダンスＺｃの１／３以下となる周波数に設定されている。これにより、第１コイル７１にテスト電圧が印加される場合において、第２コイル７２側において電流を流れにくくできる。その結果、第２トランス７０の励磁インダクタンスＬ２の推定精度の低下を好適に抑制することができる。

なお、第２トランス７０の励磁インダクタンスの推定処理において、テスト電圧Ｖｔｅｓｔの基本波成分の周波数は、励磁インダクタンスから定まるインピーダンスＺＬが、第１，第２共振キャパシタ６３，６４のインピーダンスＺｃの１／５以下となる周波数又は１／１０以下となる周波数に設定されていることが望ましい。

図６に、第１閉ループ回路のインピーダンス周波数特性Ｋ１及び第２閉ループ回路のインピーダンス周波数特性Ｋ２を示す。Ｋ１は、図２に示した状態でテスト電圧Ｖｔｅｓｔを印加した場合における第１電圧センサ１２の検出値Ｖｄｃ１及び第１電流センサ１３の検出値Ｉ１に基づいて算出したインピーダンス（Ｖｄｃ１／Ｉ１）から算出される。Ｋ２は、図４に示した状態でテスト電圧Ｖｔｅｓｔを印加した場合における第２電圧センサ２２の検出値Ｖｄｃ２及び第２電流センサ２３の検出値Ｉ２に基づいて算出したインピーダンス（Ｖｄｃ２／Ｉ２）から算出される。

第１，第２トランス６０，７０の新品時の励磁インダクタンスが同じ値（例えば１．３６ｍＨ）であったのに対し、第２トランス７０の実際の励磁インダクタンスが劣化により低下した値（例えば２５０μＨ）になる状況を想定している。

推定処理におけるテスト電圧Ｖｔｅｓｔの基本波成分の周波数を電力伝達処理時のスイッチング周波数ｆβにする場合、図６に示すように、Ｋ１，Ｋ２のインダクタンスが同等の値になる。このことは、第１，第２トランス６０，７０の励磁インダクタンスを正しく推定できていないことを示す。これに対し、本実施形態では、基本波成分の周波数が基準周波数ｆαよりも低い周波数に設定されている。この場合、励磁インダクタンスを正しく推定することができる。

なお、図６に示す例において、各閉ループ回路の共振周波数と基準周波数ｆαとは同じ値又は同等の値である。各トランス６０，７０の励磁インダクタンスの推定処理において、テスト電圧Ｖｔｅｓｔの基本波成分の周波数は、基準周波数ｆαの１／５以上であってかつ１／３以下の値、又は基準周波数ｆαの１／１０以上であってかつ１／５以下の値に設定されていてもよい。

図７に、制御装置１１０により実行される励磁インダクタンスの推定処理のフローチャートを示す。

ステップＳ１０では、第１，第２トランス６０，７０の中から推定対象となるトランスを選択する。本実施形態では、まず、第１トランス６０（「対象要素」に相当）が推定対象に選択されることとする。

ステップＳ１１では、図２に示すように、第２フルブリッジ回路２０の各スイッチＱＢ１～ＱＢ４を全てオフし、第３フルブリッジ回路３０の各スイッチＱＣ１～ＱＣ４を全てオフする。

ステップＳ１２では、現在のテスト電圧Ｖｔｅｓｔを取得し、ステップＳ１３では、テスト電圧Ｖｔｅｓｔが印加されている場合における第１電流センサ１３の検出値Ｉｔｅｓｔを取得する。

ステップＳ１４では、取得したテスト電圧Ｖｔｅｓｔ及び電流Ｉｔｅｓｔに基づいて、第１トランス６０の励磁インダクタンスＬ１を推定する。

ステップＳ１５では、第１，第２トランス６０，７０双方の励磁インダクタンスの推定が完了したか否かを判定する。ステップＳ１５において否定判定した場合、ステップＳ１０に移行し、第２トランス７０（「対象要素」に相当）を励磁インダクタンスの推定対象として選択する。そして、第１トランス６０の励磁インダクタンスの推定処理の場合と同様に、ステップＳ１１～Ｓ１４の処理を行う。

ステップＳ１５において肯定判定した場合には、ステップＳ１６に進み、電力伝達処理を実行するモードに移行する。

なお、励磁インダクタンスの推定対象となる第１，第２トランス６０，７０の選択順序は、第１トランス６０を選択した後に第２トランス７０を選択する等、特定順序であることに限らず、適宜変更されてもよい。

図８に、本実施形態及び上記比較例それぞれにおける励磁インダクタンスの推定処理結果を示す。図８に示す例では、第１，第２トランス６０，７０の励磁インダクタンスの真値が同じ値である。本実施形態によれば、第１，第２トランス６０，７０の励磁インダクタンスの推定値が真値に近い結果となる。これに対し、比較例では、テスト電圧Ｖｔｅｓｔの基本波成分の周波数が基準周波数ｆαよりも高い周波数に設定されているため、第１トランス６０の第２コイル６２に対して第２トランス７０の第１コイル７１が等価的に並列接続状態となる、このため、第１，第２トランス６０，７０の励磁インダクタンスの推定値が真値の１／２程度の値になり、推定精度が大きく低下してしまう。

以上詳述した本実施形態によれば、トランスの励磁インダクタンスの推定精度の低下を好適に抑制することができる。

＜第１実施形態の変形例＞
・第１共振キャパシタ６３は、第１トランス６０の第２コイル６２ではなく第１コイル６１に直列接続されていてもよい。

・第２共振キャパシタ６４は、第２トランス７０の第２コイル７２ではなく第１コイル７１に直列接続されていてもよい。

・各スイッチＱＡ１～ＱＡ４，ＱＢ１～ＱＢ４，ＱＣ１～ＱＣ４のスイッチング周波数ｆｓｗは、第１，第２閉ループ回路の共振周波数のうち低い方よりも低周波側に設定されていてもよい。

・図７に示す推定処理は、制御装置１１０の起動直後に実行されてもよいし、電力伝達処理の実行期間以外の期間であれば起動直後以外の期間に実行されてもよい。

・例えば制御装置１１０の起動直後に実行される推定処理において、励磁インダクタンスの推定対象となるトランスは、電力変換装置１００が備える全てのトランスに限らず、一部のトランスであってもよい。この場合、推定対象となる一部のトランスは、制御装置１１０の起動毎に変更されてもよい。

・制御装置１１０は、励磁インダクタンスの推定値がその正常範囲から外れていると判定した場合、正常範囲から外れている推定値に対応するトランスに異常が発生していると判定してもよい。この場合、制御装置１１０は、電力伝達処理の実行を禁止したり、異常が発生している旨をユーザに通知する処理を行ったりしてもよい。ここで、通知処理は、例えば、システムが備える通知部（例えば、ブザー等の音生成部、電灯等の光生成部）を制御することによりユーザに通知する処理とすればよい。

・制御装置１１０は、推定処理の実行に先立ち、各外部端子に接続された電気負荷と各外部端子との電気的な接続を遮断してもよい。

・推定処理におけるフルブリッジ回路のスイッチング制御や、推定処理時にフルブリッジ回路等に電流が流れることに伴い発生する損失エネルギが、フルブリッジ回路の外部端子側のコンデンサ（例えば、図２の回路状態における第１キャパシタ１１）に蓄積されている静電エネルギに対して大きいことがある。この場合、制御装置１１０は、外部端子に接続された電圧源からコンデンサに、推定処理時に必要な電力を供給する制御を行ってもよい。

＜第２実施形態＞
以下、第２実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図９に示すように、電力変換装置１００は、第１電圧調整回路１５及び第２電圧調整回路２５を備えている。なお、図９では、便宜上、第３フルブリッジ回路３０等の図示を省略している。

本実施形態において、第１電圧調整回路１５は、第１放電抵抗体１５ａ及び第１放電スイッチ１５ｂの直列接続体を備え、第１キャパシタ１１の放電回路である。第２電圧調整回路２５も、第２放電抵抗体２５ａ及び第２放電スイッチ２５ｂの直列接続体を備え、第２キャパシタ２１の放電回路である。第１電圧調整回路１５は、第１キャパシタ１１に並列接続され、第２電圧調整回路２５は、第２キャパシタ２１に並列接続されている。本実施形態において、各電圧調整回路１５，２５は、推定処理時にトランスが磁気飽和する事態の発生を抑制するために用いられる。

電力変換装置１００は、第１高電位側端子ＣＨ１及び第１低電位側端子ＣＬ１と第１電圧調整回路１５との間を電気的に接続又は遮断するための第１遮断スイッチＳＭＲ１（例えばリレー）を備えている。また、電力変換装置１００は、第２高電位側端子ＣＨ２及び第２低電位側端子ＣＬ２と第２電圧調整回路２５との間を電気的に接続又は遮断するための第２遮断スイッチＳＭＲ２（例えばリレー）を備えている。図９には、第１高電位側端子ＣＨ１及び第１低電位側端子ＣＬ１に第１蓄電池Ｂ１が接続され、第２高電位側端子ＣＨ２及び第２低電位側端子ＣＬ２に第２蓄電池Ｂ２が接続される例を示す。

制御装置１１０は、第１遮断スイッチＳＭＲ１をオフした状態で第１放電スイッチ１５ｂの制御により第１キャパシタ１１から電荷を放電させる。これにより、第１トランス６０の励磁インダクタンスの推定処理時における第１キャパシタ１１の端子電圧を、電力伝達処理時における第１キャパシタ１１の端子電圧（具体的には定格電圧）よりも低くする。その結果、推定処理時におけるテスト電圧Ｖｔｅｓｔの基本波成分の振幅が、電力伝達処理時において第１フルブリッジ回路１０から出力される電圧の基本波成分の振幅よりも小さくなる。

推定処理時におけるテスト電圧Ｖｔｅｓｔの基本波成分の周波数は、上述したように低い周波数に設定されている。このため、第１トランス６０の磁気飽和が生じ易い。磁気飽和が生じると、第１フルブリッジ回路１０及び第１コイル６１を含む閉ループ回路に過電流が流れる懸念がある。そこで、テスト電圧Ｖｔｅｓｔの基本波成分の振幅を小さくすることにより、第１トランス６０の磁気飽和が発生する事態を抑制する。

同様に、制御装置１１０は、第２遮断スイッチＳＭＲ２をオフした状態で第２放電スイッチ２５ｂの制御により第２キャパシタ２１から電荷を放電させる。これにより、第２トランス７０の励磁インダクタンスの推定処理時における第２キャパシタ２１の端子電圧を、電力伝達処理時における第２キャパシタ２１の端子電圧よりも低くする。

なお、推定処理時において第１，第２コンデンサ１１，２１の端子電圧を下げすぎると、トランスのコイルに流れる電流の変化が小さくなり、励磁インダクタンスの推定精度が低下し得る。このため、推定処理時において第１，第２コンデンサ１１，２１の端子電圧は、磁気飽和の防止と推定精度の確保とを考慮した値に設定されることが望ましい。

図１０に、制御装置１１０により実行される励磁インダクタンスの推定処理のフローチャートを示す。なお、図１０において、先の図７に示した処理と同一の処理については、便宜上、同一の符号を付している。

ステップＳ１０の処理の完了後、ステップＳ１７に進む。第１トランス６０を推定対象として選択している場合、ステップＳ１７では、第１遮断スイッチＳＭＲ１をオフした状態で、第１放電スイッチ１５ｂの制御により第１キャパシタ１１から電荷を放電させる。これにより、ステップＳ１２におけるテスト電圧Ｖｔｅｓｔの基本波成分の振幅を、電力伝達処理時において第１フルブリッジ回路１０から出力される電圧の基本波成分の振幅よりも小さくする。

第２トランス７０を推定対象として選択している場合、ステップＳ１７では、第２遮断スイッチＳＭＲ２をオフした状態で、第２放電スイッチ２５ｂの制御により第２キャパシタ２１から電荷を放電させる。これにより、ステップＳ１２におけるテスト電圧Ｖｔｅｓｔの基本波成分の振幅を、電力伝達処理時において第２フルブリッジ回路２０から出力される電圧の基本波成分の振幅よりも小さくする。

以上説明した本実施形態によれば、推定処理時においてトランスが磁気飽和する事態の発生を抑制することができる。

＜第２実施形態の変形例＞
・コンデンサの端子電圧を調整する電圧調整回路としては、放電回路に限らず、例えばＤＣＤＣコンバータであってもよい。

・制御装置１１０は、図２に示す回路状態で推定処理を実行する場合において、第１キャパシタ１１の端子電圧を第１トランス６０の巻数比倍した値よりも、第２キャパシタ２１の端子電圧を高くするように、第１放電スイッチ１５ｂを制御してもよい。これにより、第１コイル６１にテスト電圧Ｖｔｅｓｔが印加される場合において、第２コイル６２、第１共振キャパシタ６３、及び第２フルブリッジ回路２０のスイッチのボディダイオードを含む閉ループ回路に電流が流れることを防止できる。

制御装置１１０は、図４に示す回路状態で推定処理を実行する場合において、第２キャパシタ２１の端子電圧を第２トランス７０の巻数比倍した値よりも、第３キャパシタ３１の端子電圧を高くするように、第２放電スイッチ２５ｂを制御してもよい。また、制御装置１１０は、図４に示す回路状態で推定処理を実行する場合において、第２キャパシタ２１の端子電圧を第１トランス６０の巻数比倍した値よりも、第１キャパシタ１１の端子電圧を高くするように、第２放電スイッチ２５ｂを制御してもよい。

・図１０に示す処理では、ステップＳ１０で推定対象となるトランスが選択されるたびにステップＳ１７において電圧調整が実施されたがこれに限らず、例えば、図１０に示す処理の開始時に第１，第２，第３キャパシタ１１，２１，３１の全ての電圧調整が実施されてもよい。

＜第３実施形態＞
以下、第３実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。図１１に示すように、電力変換装置１００は、第１スイッチ１６、第２スイッチ２６及び第３スイッチ３６を備えている。本実施形態の各スイッチ１６，２６，３６は、リレーである。第１スイッチ１６は、第１Ａ交流端子ＣＡ１から第１コイル６１を介して第１Ｂ交流端子ＣＢ１に至る電気経路に設けられている。第２スイッチ２６は、第２Ａ交流端子ＣＡ２から第１共振キャパシタ６３及び第２コイル６２を介して第２Ｂ交流端子ＣＢ２に至る電気経路に設けられている。第３スイッチ３６は、第３Ａ交流端子ＣＡ３から第２共振キャパシタ６４及び第２コイル７２を介して第３Ｂ交流端子ＣＢ３に至る電気経路に設けられている。

制御装置１１０は、図２に示す回路状態で推定処理を行う場合、第１スイッチ１６をオンするとともに第２スイッチ２６及び第３スイッチ３６をオフする。これにより、第１コイル６１にテスト電圧Ｖｔｅｓｔが印加される場合において、第２コイル６２、第１共振キャパシタ６３、及び第２フルブリッジ回路２０のボディダイオードを含む閉ループ回路と、第２コイル７２、第２共振キャパシタ６４、及び第３フルブリッジ回路３０のボディダイオードを含む閉ループ回路とに電流が流れることを回避できる。

制御装置１１０は、図４に示す回路状態で推定処理を行う場合、第２スイッチ２６をオンするとともに第１スイッチ１６及び第３スイッチ３６をオフする。これにより、第１コイル７１にテスト電圧Ｖｔｅｓｔが印加される場合において、第１コイル６１及び第１フルブリッジ回路１０のボディダイオードを含む閉ループ回路と、第２コイル７２、第２共振キャパシタ６４、及び第３フルブリッジ回路３０のボディダイオードを含む閉ループ回路とに電流が流れることを回避できる。

＜第４実施形態＞
以下、第４実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。

先の図６に示したように、インピーダンス周波数特性において、ＬＣ直列共振回路のＬＣ共振によりピークが出現する。図６に示す例では、５ｋＨｚ～１０ｋＨｚ付近にピークが出現する。なお、図６は、３ポートの電力変換装置のインピーダンス周波数特性であるが、ポート数が増えると、出現するピーク数も増える。

励磁インダクタンスの推定処理におけるテスト電圧Ｖｔｅｓｔが矩形波電圧の場合、その矩形波には高調波成分が含まれる。その結果、高調波成分の周波数がＬＣ共振の共振周波数又はその付近の周波数となり、共振電流が流れてしまう。この場合、励磁インダクタンスの推定精度が低下したり、トランスのコイル等に過電流が流れたりする懸念がある。

そこで、制御装置１１０は、図１２の上段に示すように、推定処理において、第１，第２閉ループ回路の共振周波数よりも高いスイッチング周波数（例えば１００ｋＨｚ）でフルブリッジ回路のスイッチング制御を行うことにより、フルブリッジ回路からテスト電圧Ｖｔｅｓｔを出力する。詳しくは、制御装置１１０は、三角波であるキャリア信号ＳｇＣと、正弦波状の変調波ＳｇＭとの大小比較に基づくＰＷＭ処理により、フルブリッジ回路のスイッチング制御を行う。変調波ＳｇＭは、共振周波数よりも低い周波数（例えば１ｋＨｚ）を有する信号であり、キャリア信号ＳｇＣは、第１，第２閉ループ回路の共振周波数よりも高いスイッチング周波数を有する信号である。これにより、テスト電圧Ｖｔｅｓｔに含まれる高調波成分の周波数が、共振周波数又はその付近の周波数となることを回避し、共振電流の流通を回避する。なお、図１２のＴｖｔは、テスト電圧Ｖｔｅｓｔの基本波成分の１周期を示す。

第１トランス６０の励磁インダクタンスの推定処理を例に説明すると、上記ＰＷＭ処理が行われる場合、図１３に示すように、第１電流センサ１３により検出される電流Ｉ１は、高周波リプルを含むものとなる。一方、第１トランス６０の第１コイル６１に流れる電流ＩＬは、第１電流センサ１３により検出された電流Ｉ１の波形とは大きくことなるものとなる。

そこで、制御装置１１０は、キャリア信号ＳｇＣが最小値となるタイミング、又はキャリア信号が最大値となるタイミングを、第１電流センサ１３による電流サンプリングタイミングとする。これにより、励磁インダクタンスの推定に用いられる第１電流センサ１３の検出値Ｉｔｅｓｔは、第１コイル６１に流れる電流ＩＬに近い値となる。その結果、励磁インダクタンスの推定精度の低下を抑制できる。

図１４に、キャリア信号ＳｇＣが最小値となるタイミングｔａを電流サンプリングとする例を示し、図１５に、キャリア信号ＳｇＣが最大値となるタイミングｔｂを電流サンプリングとする例を示す。図１４及び図１５には、テスト電圧Ｖｔｅｓｔ、第１トランス６０の第１コイル６１に流れる電流ＩＬ、第１電流センサ１３により検出された電流Ｉｔｅｓｔ、キャリア信号ＳｇＣ及び変調波ＳｇＭの推移を示す。

以上説明した電流サンプリングタイミングによれば、電流リプルを含む第１コイル６１に流れる電流ＩＬの中央値付近の値を検出できる。これにより、励磁インダクタンスの推定精度の低下を抑制することができる。

＜第５実施形態＞
以下、第５実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。電力変換装置１００のポート数は、３つに限らず、図１６に示すように４つであってもよい。なお、図１６では、便宜上、制御装置１１０等の図示を省略している。

電力変換装置１００は、第４外部端子として、第４高電位側端子ＣＨ４及び第４低電位側端子ＣＬ４を備えている。また、電力変換装置１００は、第４フルブリッジ回路４０及び第４コンデンサ４１を備えている。第４フルブリッジ回路４０は、第１Ｄ～第４ＤスイッチＱＤ１～ＱＤ４を備えている。本実施形態において、第１Ｄ～第４ＤスイッチＱＤ１～ＱＤ４は、ＮチャネルＭＯＳＦＥＴであり、ボディダイオードを有している。本実施形態において、第４フルブリッジ回路４０の構成は、第１フルブリッジ回路１０の構成と同様であるため、第４フルブリッジ回路４０の詳細な説明を省略する。

なお、本実施形態では、第２共振キャパシタ６４が第２トランス７０の第１コイル７１に直列接続されている。

電力変換装置１００は、第３フルブリッジ回路３０と第４フルブリッジ回路４０との間の電力伝達を行うための構成として、第３トランス８０と、第３共振キャパシタ６５とを備えている。第３トランス８０は、第１コイル８１と、第２コイル８２と、第１コイル８１及び第２コイル８２が巻回されたコアとを備えている。第１コイル８１及び第２コイル８２は、コアを介して磁気結合する。

第１コイル８１の第１端には、第３共振キャパシタ６５を介して第３Ａ交流端子ＣＡ３が接続されている。第１コイル８１の第２端には、第３Ｂ交流端子ＣＢ３が接続されている。第２コイル８２の第１端には、第４フルブリッジ回路４０の第４Ａ交流端子ＣＡ４が接続されている。第２コイル８２の第２端には、第４フルブリッジ回路４０の第４Ｂ交流端子ＣＢ４が接続されている。なお、図１６には、第１，第２コイル８１，８２の漏れインダクタンス８１ａ，８２ａも合わせて示す。

電力変換装置１００は、第４電圧センサ４２及び第４電流センサ４３を備えている。第４電圧センサ４２は、第４キャパシタ４１の電圧を検出する。第４電流センサ４３は、第４フルブリッジ回路４０と第４低電位側端子ＣＬ４との間を流れる電流を検出する。第４電圧センサ４２の検出値Ｖｄｃ４及び第４電流センサ４３の検出値Ｉ４は、制御装置１１０に入力される。

なお、図１７に示すように、電力変換装置１００のポート数は５つ以上であってもよい。この場合、電力変換装置１００は、少なくとも、第１コイル９１及び第２コイル９２を有する第４トランス９０と、第４共振キャパシタ６６とを備えていればよい。なお、図１７には、第１，第２コイル９１，９２の漏れインダクタンス９１ａ，９２ａも合わせて示す。

また、図１７に示した構成を図１８のように変更することもできる。電力変換装置１００は、第１モジュール１８、第２モジュール２８、第３モジュール３８及び第４モジュール４８を備えている。第１モジュール１８は、第１フルブリッジ回路１０と、第１キャパシタ１１と、第１トランス６０の第１コイル６１及びコアの一部と、第１電圧センサ１２と、第１電流センサ１３とが第１筐体に収容されてモジュール化された機器である。第２モジュール２８は、第２フルブリッジ回路２０と、第２キャパシタ２１と、第１トランス６０の第２コイル６２及びコアの一部と、第２トランス７０の第１コイル７１及びコアの一部と、第２共振キャパシタ６４と、第２電圧センサ２２と、第２電流センサ２３とが第２筐体に収容されてモジュール化された機器である。

第１モジュール１８の第１筐体のうち第２モジュール２８の第２筐体との当接面からは、第１トランス６０の第１コイル６１が巻回されたコアの一部が露出している。また、第２モジュール２８の第２筐体のうち第１モジュール１８の第１筐体との当接面からは、第１トランス６０の第２コイル６２が巻回されたコアの一部が露出している。第１筐体の当接面と第２筐体の当接面とが当接して第１，第２筐体が一体化されることにより、第１トランス６０の第１コイル６１が巻回されたコアの一部と、第１トランス６０の第２コイル６２が巻回されたコアの一部とが当接する。これにより、第１トランス６０において第１コイル６１と第２コイル６２とが磁気結合する。

第３モジュール３８は、第３フルブリッジ回路３０と、第３キャパシタ３１と、第２トランス７０の第２コイル７２及びコアの一部と、第３トランス８０の第１コイル８１及びコアの一部と、第３共振キャパシタ６５と、第３電圧センサ３２と、第３電流センサ３３とが第３筐体に収容されてモジュール化された機器である。

第２モジュール２８の第２筐体のうち第３モジュール３８の第３筐体との当接面からは、第２トランス７０の第１コイル７１が巻回されたコアの一部が露出している。また、第３モジュール３８の第３筐体のうち第２モジュール２８の第２筐体との当接面からは、第２トランス７０の第２コイル７２が巻回されたコアの一部が露出している。第２筐体の当接面と第３筐体の当接面とが当接して第２，第３筐体が一体化されることにより、第２トランス７０の第１コイル７１が巻回されたコアの一部と、第２トランス７０の第２コイル７２が巻回されたコアの一部とが当接する。これにより、第２トランス７０において第１コイル７１と第２コイル７２とが磁気結合する。

第４モジュール４８は、第４フルブリッジ回路４０と、第４キャパシタ４１と、第３トランス８０の第２コイル８２及びコアの一部と、第４トランス９０の第１コイル９１及びコアの一部と、第４共振キャパシタ６６と、第４電圧センサ４２と、第４電流センサ４３とが第４筐体に収容されてモジュール化された機器である。

第３モジュール３８の第３筐体のうち第４モジュール４８の第４筐体との当接面からは、第３トランス８０の第１コイル８１が巻回されたコアの一部が露出している。また、第４モジュール４８の第４筐体のうち第３モジュール３８の第３筐体との当接面からは、第３トランス８０の第２コイル８２が巻回されたコアの一部が露出している。第３筐体の当接面と第４筐体の当接面とが当接して第３，第４筐体が一体化されることにより、第３トランス８０の第１コイル８１が巻回されたコアの一部と、第３トランス８０の第２コイル８２が巻回されたコアの一部とが当接する。これにより、第３トランス８０において第１コイル８１と第２コイル８２とが磁気結合する。

図１８に示す構成によれば、ユーザが望むポート数等に応じた電力変換装置１００を実現することができる。なお、図１８に示す構成において、各モジュール１８，２８，３８，４８のうちいずれかのモジュールが、トランスの励磁インダクタンスの推定順序等を決めるマスターモジュールとされることが望ましい。

＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。

・図１９に示すように、電力変換装置２００のポート数が２つであってもよい。この場合であっても、第１フルブリッジ回路１０から出力するテスト電圧Ｖｔｅｓｔの基本波成分の周波数が基準周波数ｆαよりも低い周波数に設定されることにより、励磁インダクタンスの推定精度の低下を抑制できる。なお、図１９に示す構成において、第１コイル７１が「第２インダクタンス要素」に相当する。

・フルブリッジ回路が有するスイッチは、ＮチャネルＭＯＳＦＥＴに限らず、例えば、フリーホイールダイオードが逆並列接続されたＩＧＢＴであってもよい。この場合、スイッチの高電位側端子がコレクタであり、スイッチの低電位側端子がエミッタである。

・図２０に示すように、電力変換装置３００のポート数が２つであってもよい。

・図２１に示すように、推定対象のトランスのコイルにのみ電流が流れるように、電力変換装置４００は、リレーＳＲ１，ＳＲ２を備えていてもよい。

・上記各実施形態の推定処理において、テスト電圧Ｖｔｅｓｔの基本波成分の周波数が、基準周波数ｆαよりも高周波側に設定されていてもよい。

・図２２に示すように、電力変換装置５００は、各コイル６１，６２，７１，７２に流れる電流を個別に検出する電流センサＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４を備えていてもよい。この場合、推定処理において、テスト電圧Ｖｔｅｓｔの基本波成分の周波数が、基準周波数ｆαよりも高周波数に設定されていてもよい。

・ブリッジ回路としては、フルブリッジ回路に限らず、極性が交互に反転する電圧（例えば交流電圧）をトランスのコイルに出力可能なものであれば、他のブリッジ回路であってもよい。

・本開示に記載の制御部及びその手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリを構成することによって提供された専用コンピュータにより、実現されてもよい。あるいは、本開示に記載の制御部及びその手法は、一つ以上の専用ハードウェア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されてもよい。もしくは、本開示に記載の制御部及びその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリと一つ以上のハードウェア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されてもよい。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されていてもよい。

１０，２０，３０…第１，第２，第３フルブリッジ回路、６０…第１トランス、６３…第１共振キャパシタ、６４…第２共振キャパシタ、７０…第２トランス、１００…電力変換装置。

Claims (16)

1. 第１外部端子（ＣＨ１，ＣＬ１）に接続されたブリッジ回路である第１回路（１０）と、
   第２外部端子（ＣＨ２，ＣＬ２）に接続されたブリッジ回路である第２回路（２０）と、
   前記第１回路の第１交流端子（ＣＡ１，ＣＢ１）及び前記第２回路の第２交流端子（ＣＡ２，ＣＢ２）を接続するインダクタンス要素（６０）と、
   前記インダクタンス要素に接続された共振キャパシタ（６３）と、
   制御部（１１０）と、
   を備え、
   前記制御部は、
   前記第１回路及び前記第２回路の少なくとも一方のスイッチング制御により、前記インダクタンス要素を介して前記第１外部端子及び前記第２外部端子の間で電力を伝達する電力伝達処理と、
   前記インダクタンス要素にテスト電圧を出力することにより、前記インダクタンス要素のインダクタンスを推定する推定処理と、
   を行い、
   前記テスト電圧の基本波成分の周波数は、前記電力伝達処理において前記インダクタンス要素に出力される電圧の基本波成分の周波数よりも低い周波数に設定されている、電力変換装置（１００，２００，３００）。
2. 前記第１交流端子に接続された第１コイル（６１）、及び前記第２交流端子に接続された第２コイル（６２）を有する第１トランス（６０）が前記インダクタンス要素として備えられ、
   前記共振キャパシタは、前記第１コイル又は前記第２コイルに直列接続された第１共振キャパシタであり、
   第３外部端子（ＣＨ３，ＣＬ３）に接続されたブリッジ回路である第３回路（３０）と、
   前記第２交流端子に接続された第３コイル（７１）、及び前記第３回路の第３交流端子（ＣＡ３，ＣＢ３）に接続された第４コイル（７２）を有する第２トランス（７０）と、
   前記第４コイルに直列接続された第２共振キャパシタ（６４）と、を備え、
   前記電力伝達処理は、前記第１回路、前記第２回路及び前記第３回路のうち少なくとも１つのスイッチング制御により、前記第１外部端子、前記第２外部端子及び前記第３外部端子のうち少なくとも２つの間で電力を伝達する処理であり、
   前記制御部は、
   前記第２外部端子から前記第２回路を介して前記第３コイルに至るまでの電流流通経路のうち、前記第２交流端子よりも前記第２外部端子の側の経路に流れる電流である推定用電流を取得し、
   前記推定処理において、前記第２回路のスイッチング制御により前記第２交流端子からテスト電圧を出力する場合、前記テスト電圧と、取得した前記推定用電流とに基づいて、前記第２トランスの励磁インダクタンスを推定し、
   前記テスト電圧の基本波成分の周波数は、前記電力伝達処理において前記第２交流端子から出力される電圧の基本波成分の周波数よりも低い周波数に設定されている、請求項１に記載の電力変換装置（１００）。
3. 前記推定用電流は、第２推定用電流であり、
   前記第１共振キャパシタは、前記第２コイルに直列接続されており、
   前記制御部は、
   前記第１外部端子から前記第１回路を介して前記第１コイルに至るまでの電流流通経路のうち、前記第１交流端子よりも前記第１外部端子の側の経路に流れる電流である第１推定用電流を取得し、
   前記推定処理において、前記第１回路のスイッチング制御により前記第１交流端子から前記テスト電圧を出力する場合、前記テスト電圧と、前記第１推定用電流とに基づいて、前記第１トランスの励磁インダクタンスを推定する、請求項２に記載の電力変換装置。
4. 第１外部端子（ＣＨ１，ＣＬ１）に接続されたブリッジ回路である第１回路（１０）と、
   第２外部端子（ＣＨ２，ＣＬ２）に接続されたブリッジ回路である第２回路（２０）と、
   第３外部端子（ＣＨ３，ＣＬ３）に接続されたブリッジ回路である第３回路（３０）と、
   前記第１回路の第１交流端子（ＣＡ１，ＣＢ１）に接続された第１コイル（６１）、及び前記第２回路の第２交流端子（ＣＡ２，ＣＢ２）に接続された第２コイル（６２）を有する第１トランス（６０）と、
   前記第２コイルに直列接続された第１共振キャパシタ（６３）と、
   前記第２交流端子に接続された第３コイル（７１）、及び前記第３回路の第３交流端子（ＣＡ３，ＣＢ３）に接続された第４コイル（７２）を有する第２トランス（７０）と、
   前記第３コイル又は前記第４コイルに直列接続された第２共振キャパシタ（６４）と、
   制御部（１１０）と、
   を備え、
   前記制御部は、
   前記第１回路、前記第２回路及び前記第３回路のうち少なくとも１つのスイッチング制御により、前記第１外部端子、前記第２外部端子及び前記第３外部端子のうち少なくとも２つの間で電力を伝達する電力伝達処理と、
   前記第１トランスの励磁インダクタンスを推定する推定処理と、
   を行い、
   前記第１外部端子から前記第１回路を介して前記第１コイルに至るまでの電流流通経路のうち、前記第１交流端子よりも前記第１外部端子の側の経路に流れる電流である推定用電流を取得し、
   前記推定処理において、前記第１回路のスイッチング制御により前記第１交流端子からテスト電圧を出力する場合、前記テスト電圧と、前記推定用電流とに基づいて、前記第１トランスの励磁インダクタンスを推定し、
   前記テスト電圧の基本波成分の周波数は、前記電力伝達処理において前記第１交流端子から出力される電圧の基本波成分の周波数よりも低い周波数に設定されている、電力変換装置（１００）。
5. 前記第１交流端子に接続された第１コイル（６１）、及び前記第２交流端子に接続された第２コイル（６２）を有するトランス（６０）が前記インダクタンス要素として備えられ、
   前記共振キャパシタは、前記第２コイルに直列接続されており、
   前記第２交流端子に接続された第３コイル（７１）を備え、
   前記電力伝達処理は、前記第１回路及び前記第２回路のうち少なくとも１つのスイッチング制御により、前記第１外部端子及び前記第２外部端子の間で電力を伝達する処理であり、
   前記制御部は、前記推定処理において、前記第１回路のスイッチング制御により前記第１交流端子からテスト電圧を出力する場合、前記テスト電圧と、前記第１コイルに流れる電流である推定用電流とに基づいて、前記トランスの励磁インダクタンスを推定し、
   前記テスト電圧の基本波成分の周波数は、前記電力伝達処理において前記第１交流端子から出力される電圧の基本波成分の周波数よりも低い周波数に設定されている、請求項１に記載の電力変換装置（２００）。
6. 前記第２トランスの励磁インダクタンスを推定する場合における前記テスト電圧の基本波成分の周波数は、前記第２トランスの励磁インダクタンスから定まるインピーダンスが、前記第１共振キャパシタ及び前記第２共振キャパシタのインピーダンスよりも小さくなる周波数に設定されている、請求項２に記載の電力変換装置。
7. 前記第２トランスの励磁インダクタンスを推定する場合における前記テスト電圧の基本波成分の周波数は、前記第２トランスの励磁インダクタンスから定まるインピーダンスが、前記第１共振キャパシタ及び前記第２共振キャパシタのインピーダンスの１／３以下となる周波数に設定されている、請求項６に記載の電力変換装置。
8. 前記第１トランスの励磁インダクタンスを推定する場合における前記テスト電圧の基本波成分の周波数は、前記第１トランスの励磁インダクタンスから定まるインピーダンスが、前記第１共振キャパシタのインピーダンスよりも小さくなる周波数に設定されている、請求項３又は４に記載の電力変換装置。
9. 前記第１トランスの励磁インダクタンスを推定する場合における前記テスト電圧の基本波成分の周波数は、前記第１トランスの励磁インダクタンスから定まるインピーダンスが、前記第１共振キャパシタのインピーダンスの１／３以下となる周波数に設定されている、請求項８に記載の電力変換装置。
10. 第１外部端子（ＣＨ１，ＣＬ１）に接続されたブリッジ回路である第１回路（１０）と、
    第２外部端子（ＣＨ２，ＣＬ２）に接続されたブリッジ回路である第２回路（２０）と、
    第３外部端子（ＣＨ３，ＣＬ３）に接続されたブリッジ回路である第３回路（３０）と、
    前記第１回路の第１交流端子（ＣＡ１，ＣＢ１）に接続された第１コイル（６１）、及び前記第２回路の第２交流端子（ＣＡ２，ＣＢ２）に接続された第２コイル（６２）を有する第１トランス（６０）と、
    前記第１コイル又は前記第２コイルに直列接続された第１共振キャパシタ（６３）と、
    前記第２交流端子に接続された第３コイル（７１）、及び前記第３回路の第３交流端子（ＣＡ３，ＣＢ３）に接続された第４コイル（７２）を有する第２トランス（７０）と、
    前記第４コイルに直列接続された第２共振キャパシタ（６４）と、
    制御部（１１０）と、
    を備え、
    前記制御部は、
    前記第２外部端子から前記第２回路を介して前記第３コイルに至るまでの電流流通経路のうち、前記第２交流端子よりも前記第２外部端子の側の経路に流れる電流である推定用電流を取得し、
    前記第２回路のスイッチング制御により前記第２交流端子からテスト電圧を出力する場合、前記テスト電圧と、前記推定用電流とに基づいて、前記第２トランスの励磁インダクタンスを推定する推定処理を行い、
    前記第２トランスの励磁インダクタンスを推定する場合における前記テスト電圧の基本波成分の周波数は、前記第２トランスの励磁インダクタンスから定まるインピーダンスが、前記第１共振キャパシタ及び前記第２共振キャパシタのインピーダンスよりも小さくなる周波数に設定されている、電力変換装置（１００）。
11. 第１外部端子（ＣＨ１，ＣＬ１）に接続されたブリッジ回路である第１回路（１０）と、
    第２外部端子（ＣＨ２，ＣＬ２）に接続されたブリッジ回路である第２回路（２０）と、
    第３外部端子（ＣＨ３，ＣＬ３）に接続されたブリッジ回路である第３回路（３０）と、
    前記第１回路の第１交流端子（ＣＡ１，ＣＢ１）に接続された第１コイル（６１）、及び前記第２回路の第２交流端子（ＣＡ２，ＣＢ２）に接続された第２コイル（６２）を有する第１トランス（６０）と、
    前記第２コイルに直列接続された第１共振キャパシタ（６３）と、
    前記第２交流端子に接続された第３コイル（７１）、及び前記第３回路の第３交流端子（ＣＡ３，ＣＢ３）に接続された第４コイル（７２）を有する第２トランス（７０）と、
    前記第３コイル又は前記第４コイルに直列接続された第２共振キャパシタ（６４）と、
    制御部（１１０）と、
    を備え、
    前記制御部は、
    前記第１外部端子から前記第１回路を介して前記第１コイルに至るまでの電流流通経路のうち、前記第１交流端子よりも前記第１外部端子の側の経路に流れる電流である推定用電流を取得し、
    前記第１回路のスイッチング制御により前記第１交流端子からテスト電圧を出力する場合、前記テスト電圧と、前記推定用電流とに基づいて、前記第１トランスの励磁インダクタンスを推定する推定処理を行い、
    前記第１トランスの励磁インダクタンスを推定する場合における前記テスト電圧の基本波成分の周波数は、前記第１トランスの励磁インダクタンスから定まるインピーダンスが、前記第１共振キャパシタのインピーダンスよりも小さくなる周波数に設定されている、電力変換装置（１００）。
12. 前記制御部は、前記推定処理における前記基本波成分の振幅を前記電力伝達処理における出力電圧の基本波成分の振幅よりも小さくする、請求項２～７のいずれか１項に記載の電力変換装置。
13. 前記第１回路の前記第１外部端子側の入力電圧及び前記第２回路の前記第２外部端子側の入力電圧のうち、少なくとも一方を調整する電圧調整回路（１５，２５）を備え、
    前記制御部は、前記推定処理における前記入力電圧を前記電力伝達処理における前記入力電圧よりも低くするように前記電圧調整回路を制御する、請求項１２に記載の電力変換装置。
14. 前記制御部は、前記推定処理において、前記基本波成分を変調波とし、前記変調波とキャリア信号とを用いたＰＷＭ処理により、前記スイッチング制御におけるスイッチング周波数を、前記共振キャパシタを含む共振回路の共振周波数よりも高い周波数に設定する、請求項２～７のいずれか１項に記載の電力変換装置。
15. 前記キャリア信号は、三角波信号であり、
    前記制御部は、前記推定処理において、前記キャリア信号が最大値となるタイミング又は前記キャリア信号が最小値となるタイミングを前記推定用電流の検出タイミングに設定する、請求項１４に記載の電力変換装置。
16. 第１外部端子（ＣＨ１，ＣＬ１）に接続されたブリッジ回路である第１回路（１０）と、
    第２外部端子（ＣＨ２，ＣＬ２）に接続されたブリッジ回路である第２回路（２０）と、
    前記第１回路の第１交流端子（ＣＡ１，ＣＢ１）及び前記第２回路の第２交流端子（ＣＡ２，ＣＢ２）を接続するインダクタンス要素（６０）と、
    前記インダクタンス要素に接続されたキャパシタ（６３）と、
    制御部（１１０）と、
    を備える電力変換装置（１００，２００，３００）に適用されるプログラムにおいて、
    前記制御部に、
    前記第１回路及び前記第２回路の少なくとも一方のスイッチング制御により、前記インダクタンス要素を介して前記第１外部端子及び前記第２外部端子の間で電力を伝達する電力伝達処理と、
    前記インダクタンス要素にテスト電圧を出力することにより、前記インダクタンス要素のインダクタンスを推定する推定処理と、
    を実行させ、
    前記テスト電圧の基本波成分の周波数は、前記電力伝達処理において前記インダクタンス要素に出力される電圧の基本波成分の周波数よりも低い周波数に設定されている、プログラム。