JP7804688B2 - マルチアーキテクチャヘテロジニアスコンピューティングのための実行可能コードの動的割り振り - Google Patents

Description

関連出願
本出願は、２０２１年２月１０日に出願された米国特許出願第１７／１７２，１３４号、ここでは２０２１年９月７日に米国特許第１１，１１３，０５９号として発行されたものの優先権の利益を主張するものであり、参照により、その内容全体が本明細書に組み込まれる。

本開示で説明されるいくつかの実施形態は、コンピューティング装置に関し、より具体的には、排他的ではないが、ヘテロジニアスマルチアーキテクチャコンピューティングシステムに関する。

コンピューティングの分野では、パフォーマンスという用語は、コンピュータ処理システムによって実行される有用な作業量を指す。有用な作業のいくつかの特性には、作業を実行する速度、計算リソースの稼動率（使用されるメモリの量または消費されるネットワーク帯域幅の量など）、及びコンピュータ処理システムが入力に反応するのにかかる時間が含まれる。有用な作業量を測定するための様々なメトリクスがある。一部のメトリクスは、コンピュータ処理システムのコンテキストに専用であり、他のいくつかのメトリクスは、様々なコンピュータ処理システムで測定されることができる一般的なメトリクスである。

本明細書で使用される場合、「プロセッシングユニット」という用語は、１セットの操作を実行するように構成される任意の種類のプログラム可能または非プログラム可能回路を意味するために使用される。プロセッシングユニットは、ソフトウェアだけでなくハードウェアも備えることができる。例えば、プロセッシングユニットは、１つまたは複数のプロセッサ及び一時的または非一時的なメモリを含み得、このメモリは、プログラムが１つまたは複数のプロセッサによって実行されるときにプロセッシングユニットにそれぞれの操作を実行させるプログラムを保持する。

さらに、本明細書で使用される場合、「パフォーマンスを向上させる」という用語は、１つまたは複数のパフォーマンスメトリクスに従って、測定または計算された１つまたは複数のパフォーマンススコアを改善することを指す。プロセッシングユニットのパフォーマンスを測定するために使用される２つの一般的なメトリクスは、レイテンシ及びスループットである。レイテンシは、プロセッシングユニットが識別された操作を実行するのにかかる時間である。識別された操作のいくつかの例は、ソースから宛先にデータパケットを配信すること、及び入力値に応じて識別されたコンピュータ命令セットを実行することである。レイテンシを改善することは、プロセッシングユニットが識別された操作を実行するのにかかる時間を減少させることを指す。スループットは、プロセッシングユニットが時間間隔内に実行する識別された操作の量、例えば、その時間間隔中に配信されるデータパケット量である。システムのスループットの別の例は、プロセッシングユニットが時間間隔内に識別されたコンピュータ命令セットを実行する入力値の量である。スループットを改善することは、プロセッシングユニットが時間間隔内に実行する識別された操作の量を増加させることを指す。

コンピューティング分野では、コプロセッサという用語は補助プロセッシングユニットを説明するために使用され、補助プロセッシングユニットを使用して、システムの一次プロセッシングユニットを補完し、一次プロセッシングユニットからプロセッサに集中したタスクの一部をオフロードすることでシステムのパフォーマンスの向上を促進する。ハイパフォーマンスコンピューティングの需要が高まるにつれて、パフォーマンスを向上させるためにコプロセッシングを使用することが増えている。一部のコプロセッサは、一意のタスクを実行するように設計される。一般に知られているコプロセッサは、浮動小数点演算タスクを実行するための浮動小数点プロセッサである。コプロセッサによって実行され得る一意のタスクの他の例には、ネットワーク入力－出力インタフェースタスク、暗号化、文字列処理、グラフィックス処理、線形代数処理、機械学習処理、及び信号処理が含まれる。他のコプロセッサは、一意のタスクとして特徴付けられない、コンピュータプログラムの任意の部分を実行するように構成される場合がある。

コプロセッシングは分散処理とは異なる。分散システムでは、問題は複数の独立したタスクに分割され、それぞれのタスクは、複数のプロセッシングユニットのうちの１つまたは複数が互いから実質的に独立して動作し、場合によってはそれらの間で通信することによって解決される。コプロセッシングでは、コプロセッサは一次プロセッシングユニットの機能を補完し、一次プロセッシングユニットと連携して動作する。

１つ以上のコプロセッサによって実行されるコンピュータプログラムの一部を委譲する必要がある。

本開示のいくつかの実施形態は、ヘテロジニアスコンピューティングシステムでソフトウェアプログラム実行することを説明し、このヘテロジニアスコンピューティングシステムは複数の処理ユニットを含み、それぞれの処理ユニットが複数のコンピュータアーキテクチャのうちの１つを有する。

上記及び他の目的は、独立請求項の特徴によって達成される。さらなる実施態様形態は、従属請求項、説明及び図から明らかである。

上記及び他の目的は、独立請求項の特徴によって達成される。さらなる実施態様形態は、従属請求項、説明及び図から明らかである。

本発明の第１の態様によれば、ソフトウェアプログラムを実行するための装置は、複数のプロセッシングユニット及び少なくとも１つのハードウェアプロセッサを含み、これら少なくとも１つのハードウェアプロセッサは、複数のブロックを含むソフトウェアプログラムの中間表現であって、各ブロックがソフトウェアプログラムの複数の実行ブロックのうちの１つに関連付けられ、中間命令セットを備える、中間表現において、ターゲット側ブロックの少なくとも１つのターゲット側中間命令を実行するために少なくとも１つの制御フロー中間命令を備える呼び出し側ブロックと、ターゲット側ブロックと、を識別することと、ターゲット側ブロックを使用して、ターゲット側実行可能命令セットを生成することと、呼び出し側実行可能命令セットが呼び出し側プロセッシングユニットによって実行され、ターゲット側実行可能命令セットがターゲット側プロセッシングユニットによって実行される場合、呼び出し側ブロックを使用して、そしてターゲット側実行可能命令セットを呼び出すための少なくとも１つのコンピュータ制御命令を使用して、呼び出し側実行可能命令セットを生成することと、呼び出し側実行可能命令セットを実行するように呼び出し側プロセッシングユニットを構成することと、ターゲット側実行可能命令セットを実行するようにターゲット側プロセッシングユニットを構成することとのために適合される。ソフトウェアプログラムの中間表現で呼び出し側ブロック及びターゲット側ブロックを識別すると、ソフトウェアプログラムのランタイム中などに、呼び出し側実行可能命令セットと、追加またはその代替としてターゲット側実行可能命令セットとの動的生成が可能になるため、呼び出し側プロセッシングユニットと、追加またはその代替としてターゲット側プロセッシングユニットとの動的構成が可能になる。呼び出し側プロセッシングユニット及び追加またはその代替としてターゲット側プロセッシングユニットの動的構成は、呼び出し側ブロック及び追加またはその代替としてターゲット側ブロックの実行を１つまたは複数のコプロセッサに委譲することによって、ソフトウェアプログラムを実行するシステムのパフォーマンスの向上を促進する。

本発明の第２の態様によれば、ソフトウェアプログラムを実行するための方法は、複数のブロックを含むソフトウェアプログラムの中間表現であって、各ブロックがソフトウェアプログラムの複数の実行ブロックのうちの１つに関連付けられ、中間命令セットを備える、中間表現において、ターゲット側ブロックの少なくとも１つのターゲット側中間命令を実行するために少なくとも１つの制御フロー中間命令を含む呼び出し側ブロックと、ターゲット側ブロックと、を識別することと、ターゲット側ブロックを使用して、ターゲット側実行可能命令セットを生成することと、呼び出し側実行可能命令セットが複数のプロセッシングユニットのうちの呼び出し側プロセッシングユニットによって実行され、ターゲット側実行可能命令セットが複数のプロセッシングユニットのうちのターゲット側プロセッシングユニットによって実行される場合、呼び出し側ブロックを使用して、そしてターゲット側実行可能命令セットを呼び出すための少なくとも１つのコンピュータ制御命令を使用して、呼び出し側実行可能命令セットを生成することと、呼び出し側実行可能命令セットを実行するように呼び出し側プロセッシングユニットを構成することと、ターゲット側実行可能命令セットを実行するようにターゲット側プロセッシングユニットを構成することとを含む。

本発明の第３の態様によれば、ソフトウェアプログラムを実行するためのソフトウェアプログラム製品は、非一時的なコンピュータ可読記憶媒体と、複数のブロックを含むソフトウェアプログラムの中間表現であって、各ブロックがソフトウェアプログラムの複数の実行ブロックのうちの１つに関連付けられ、中間命令セットを備える、中間表現において、ターゲット側ブロックの少なくとも１つのターゲット側中間命令を実行するために少なくとも１つの制御フロー中間命令を含む呼び出し側ブロックと、ターゲット側ブロックと、を識別するための第１のプログラム命令と、ターゲット側ブロックを使用して、ターゲット側実行可能命令セットを生成するための第２のプログラム命令と、呼び出し側実行可能命令セットが複数のプロセッシングユニットのうちの呼び出し側プロセッシングユニットによって実行され、ターゲット側実行可能命令セットが複数のプロセッシングユニットのうちのターゲット側プロセッシングユニットによって実行される場合、呼び出し側ブロックを使用して、そしてターゲット側実行可能命令セットを呼び出すための少なくとも１つのコンピュータ制御命令を使用して、呼び出し側実行可能命令セットを生成するための第３のプログラム命令と、呼び出し側実行可能命令セットを実行するように呼び出し側プロセッシングユニットを構成するための第４のプログラム命令と、ターゲット側実行可能命令セットを実行するようにターゲット側プロセッシングユニットを構成するための第５のプログラム命令とを含み、第１の、第２の、第３の、第４の及び第５のプログラム命令は、非一時的なコンピュータ可読記憶媒体から少なくとも１つのコンピュータ処理プロセッサによって実行される。

第１の及び第２の態様を参照すると、本発明の第１の及び第２の態様の可能な第１の実装では、呼び出し側プロセッシングユニットの第１のコンピュータアーキテクチャは、ターゲット側プロセッシングユニットの第２のコンピュータアーキテクチャとは異なる。任意選択で、第１のコンピュータアーキテクチャ及び第２のコンピュータアーキテクチャのうちの少なくとも１つは、複合命令セットコンピュータ（ＣＩＳＣ）アーキテクチャ、縮小命令セットコンピュータ（ＲＩＳＣ）アーキテクチャ、ｘ８６ファミリーベースのコンピュータアーキテクチャ、ＩＢＭ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅ：インターナショナルビジネスマシン）Ｐｏｗｅｒファミリーベースのコンピュータアーキテクチャ、及びＡＲＭファミリーベースのコンピュータアーキテクチャからなるコンピュータアーキテクチャの群から選択される。任意選択で、ターゲット側プロセッシングユニットは、中央処理装置、マルチコア中央処理装置（ＣＰＵ）、データプロセッシングユニット（ＤＰＵ）、マイクロコントローラユニット（ＭＣＵ）、アクセラレーテッドプロセッシングユニット（ＡＣＵ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、粗粒度再構成可能アーキテクチャ（ＣＧＲＡ）、ニューラルネットワークアクセラレータ、インテリジェンスプロセッシングユニット（ＩＰＵ）、特定用途向け集積回路（ＡＳＩＣ）、量子コンピュータ、及び複数の構成可能データルーティングジャンクションによって接続された複数の再構成可能ロジック素子を含む相互接続されたコンピューティンググリッドからなるプロセッシングユニットの群から選択される。任意選択で、呼び出し側実行可能命令セットは、呼び出し側プロセッシングユニットの第１のコンピュータアーキテクチャとターゲット側プロセッシングユニットの第２のコンピュータアーキテクチャとの間で変換するために、少なくとも１つの制御フロー中間命令に適用されたアプリケーションバイナリインタフェースを実装する、複数の変換命令を含む。任意選択で、ターゲット側ブロックは複数のターゲット側メタデータ値を含み、ターゲット側実行可能命令セットを生成することは、ターゲット側プロセッシングユニットの第２のコンピュータアーキテクチャに従って複数のターゲット側メタデータ値を使用して、変換された複数のターゲット側メタデータ値を生成することを含む。ターゲット側プロセッシングユニットの別のコンピュータアーキテクチャとは異なるコンピュータアーキテクチャを有する呼び出し側プロセッシングユニットを使用すると、呼び出し側プロセッシングユニット及びターゲット側プロセッシングユニットのうちの少なくとも１つが他のそれぞれのプロセッシングユニットよりも安価になり、追加または代替として、他のそれぞれのプロセッシングユニットよりも消費電力が少なくなるように設計されることを可能にすることによって、ソフトウェアプログラムを実行するときにシステムパフォーマンスに大きな影響を与えることなく、本開示に従って実装されるシステムの実装コスト、及び追加または代替的に運用コストの削減が容易になる。１つ以上の制御フロー中間命令に適用されるアプリケーションバイナリインタフェースを実装すると、呼び出し側実行可能命令セットによるターゲット側実行可能命令セットの呼び出しが容易になることで、実行のためにターゲット側ブロックをターゲット側プロセッシングユニットに委譲することが容易になり、ソフトウェアプログラムの実行時にシステムのパフォーマンスが向上する。ターゲット側プロセッシングユニットの第２のコンピュータアーキテクチャに従って複数のターゲット側メタデータ値を使用して、変換された複数のターゲット側メタデータ値を生成することにより、ターゲット側プロセッシングユニットによるターゲット側実行可能命令セットの実行と、呼び出し側プロセッシングユニットによる呼び出し側実行可能命令セットの実行とが共通の実行コンテキストでは容易になることにより、実行のためにターゲット側プロセッシングユニットに委譲するためのターゲット側ブロックを識別する際の可撓性が向上し、ソフトウェアプログラムの実行時にシステムパフォーマンスが向上する。

第１の及び第２の態様を参照すると、本発明の第１の及び第２の態様の可能な第２の実装では、ターゲット側プロセッシングユニットはさらに、ターゲット側プロセッシングユニットがターゲット側命令セットのうちの少なくともいくつかを実行することによって生成された少なくとも１つの値を呼び出し側プロセッシングユニットに提供するように構成される。任意選択で、呼び出し側プロセッシングユニットは、ターゲット側プロセッシングユニットがターゲット側命令セットのうちの少なくともいくつかを実行することによって生成された少なくとも１つの値を、呼び出し側プロセッシングユニットから受信するようにさらに構成される。任意選択で、呼び出し側プロセッシングユニットは、ターゲット側プロセッシングユニットに少なくとも１つの引数の値を提供するようにさらに構成される。ターゲット側プロセッシングユニットがターゲット側命令セットのうちの少なくともいくつかを実行することによって生成される１つまたは複数の値を呼び出し側プロセッシングユニットに提供すること、及び追加または代替として、呼び出し側プロセッシングユニットによってターゲット側プロセッシングユニットに１つまたは複数の引数の値を提供することにより、実行のためにターゲット側ブロックをターゲット側プロセッシングユニットに委譲することが容易になるため、ソフトウェアプログラムの実行時に本開示に従って実装されるシステムのパフォーマンスが向上する。

第１の及び第２の態様を参照すると、本発明の第１の及び第２の態様の可能な第３の実装では、ターゲット側プロセッシングユニットはさらに、ターゲット側命令セットのうちの少なくともいくつかの他のものを実行した後、呼び出し側実行可能命令セットのうちの少なくともいくつかを実行するように呼び出し側プロセッシングユニットに指令するように構成される。任意選択で、呼び出し側プロセッシングユニットはさらに、ターゲット側実行可能命令セットを呼び出すための少なくとも１つのコンピュータ制御命令を実行した後、呼び出し側実行可能命令セットの実行をサスペンドし、ターゲット側プロセッシングユニットからの命令を受信することに応答して、呼び出し側実行可能命令セットの少なくともいくつかを実行するように構成される。ターゲット側プロセッシングユニットによって呼び出し側実行可能命令セットのうちの少なくとも一部の実行を呼び出すことにより、ターゲット側プロセッシングユニットに接続された１つ以上のコンピューティングリソースへのターゲット側プロセッシングユニットのアクセスを提供することが容易になるため、実行のためにターゲット側プロセッシングユニットに委譲するためのターゲット側ブロックを識別する際の可撓性が向上し、ソフトウェアプログラムの実行時にシステムパフォーマンスが向上する。

第１の及び第２の態様を参照すると、本発明の第１の及び第２の態様の可能な第４の実装では、呼び出し側実行可能命令セットは、アプリケーションメモリアドレスの識別範囲内の少なくとも１つのメモリアドレスへの少なくとも１つの第１のメモリアクセス命令を含み、ターゲット側実行可能命令セットは、アプリケーションメモリアドレスの識別範囲内の少なくとも１つの他のメモリアドレスへの少なくとも１つの第２のメモリアクセス命令を含む。任意選択で、アプリケーションメモリアドレスの識別範囲は、物理メモリアドレス範囲、仮想メモリアドレス範囲、メモリマップド入出力アドレス範囲、及びバスアドレス範囲のうちの１つである。呼び出し側実行可能命令セット及びターゲット側実行可能命令セットの両方によって、アプリケーションメモリアドレスの識別範囲にアクセスすると、実行のためにターゲット側プロセッシングユニットに委譲するためのターゲット側ブロックを識別する際の可撓性が向上し、ソフトウェアプログラムの実行時にシステムパフォーマンスが向上する。

第１の及び第２の態様を参照すると、本発明の第１の及び第２の態様の可能な第５の実装では、呼び出し側実行可能命令セットは、少なくとも１つのデバイスに関連付けられた少なくとも１つのデバイスハンドルを使用して少なくとも１つのデバイスにアクセスすることを含み、ターゲット側実行可能命令セットは、少なくとも１つのデバイスハンドルを使用して少なくとも１つのデバイスにアクセスすることを含む。任意選択で、少なくとも１つのデバイスハンドルは、ネットワークソケットハンドル、オペレーティングシステムカーネルオブジェクトハンドル、及びファイル記述子のうちの少なくとも１つである。呼び出し側実行可能命令セット及びターゲット側実行可能命令セットの両方によって１つ以上のデバイスにアクセスすると、実行のためにターゲット側プロセッシングユニットに委譲するためのターゲット側ブロックを識別する際の可撓性が向上し、システムパフォーマンスが向上する。

第１の及び第２の態様を参照すると、本発明の第１の及び第２の態様の可能な第６の実装では、少なくとも１つのハードウェアプロセッサは、ソフトウェアプログラムの少なくとも一部を実行しながら複数の統計値を収集し、複数の統計値に従って呼び出し側ブロック及びターゲット側ブロックを識別するようにさらに適合される。任意選択で、複数の統計値のうちの少なくとも１つは、制御フロー命令を実行するアウトカム、ソフトウェアプログラムの変数のデータ値、メモリアクセスパターン、及びメモリ仮想アドレス変換のうちの１つを示す。任意選択で、少なくとも１つのハードウェアプロセッサは、複数の統計値を収集する目的のために、ソフトウェアプログラムの中間表現に複数のテレメトリ中間命令を挿入するようにさらに適合される。複数の統計値に従って呼び出し側ブロック及びターゲット側ブロックを識別すると、その識別の精度が向上することにより、ソフトウェアプログラムを実行するときのシステムパフォーマンスが向上する。

第１の及び第２の態様を参照すると、本発明の第１の及び第２の態様の可能な第７の実装では、呼び出し側プロセッシングユニットは、少なくとも１つのハードウェアプロセッサである。呼び出し側実行可能命令セットを実行する呼び出し側ブロック及びターゲット側ブロックを識別する１つまたは複数のハードウェアプロセッサを有することにより、呼び出し側ブロック及びターゲット側ブロックのランタイム識別が可能になり、その識別の精度が向上するため、ソフトウェアプログラムの実行時にシステムパフォーマンスが向上する。

本開示の他のシステム、方法、特徴、及び利点は、以下の図面及び発明を実施するための形態を検討することにより当業者には明らかであろう、または明らかになるであろう。全てのそのような追加のシステム、方法、特徴、及び利点は、この説明内に含まれ、本開示の範囲内にあり、添付の特許請求の範囲によって保護されることが意図される。

別段の定義の無い限り、本明細書で使用される全ての技術用語及び／または科学用語は、実施形態の技術分野の当業者が一般的に理解するものと同じ意味を有する。実施形態の実践または試験には、本明細書に記載したものと類似または同等の方法及び材料を用いることができるが、例示的な方法及び／または材料を以下に記載する。矛盾する場合、定義を含む特許明細書が優先する。さらに、材料、方法、及び実施例は、一例にすぎず、必ずしも限定することを意図していない。

いくつかの実施形態を、本明細書では、単なる例示として、添付の図面を参照しながら説明する。ここで図面を詳細にわたって具体的に参照するが、図示されている細部は例示として実施形態を説明的に考察することを目的としたものであることを強調しておく。この点に関して、図面を用いた説明は、実施形態がどのように実施され得るかを当業者に明らかにする。

いくつかの実施形態による、例示的なソフトウェアプログラムの概略ブロック図である。 いくつかの実施形態による、ソフトウェアプログラムを実行するための例示的な装置の概略ブロック図である。 いくつかの実施形態による、任意選択の操作フローを概略的に表すフローチャートである。 いくつかの実施形態による、別の任意選択の操作フローのシーケンス図である。

一部のコプロセッサは、システムの一次プロセッシングユニットによって呼び出されることなく、独立して動作する。例えば、ネットワークインタフェースコプロセッサは、一次プロセッシングユニットの関与があったとしてもほとんどなく、受信したネットワークパケットを処理することができる。他のコプロセッサは、一次プロセッシングユニットから命令を受信し、例えば、グラフィックプロセッシングユニット（ＧＰＵ）は、デジタル画像をレンダリングするための命令を受信する。

システムの２つのプロセッシングユニットが連携して動作する場合、呼び出し側プロセッシングユニットからターゲット側プロセッシングユニットの操作を呼び出す、例えば、一次プロセッシングユニットからコプロセッサを呼び出す必要がある場合がある。別の例では、コプロセッサは、一次プロセッシングユニットを呼び出し、コプロセッサが独立してアクセスできないリソース、例えば不揮発性デジタルストレージにアクセスすることができる。ターゲット側プロセッシングユニットを呼び出す呼び出し側プロセッシングユニットに加えて、１つ以上のデータ値、例えば、ターゲット側プロセッシングユニットよって実行される演算の入力引数を、呼び出し側プロセッシングユニットから受けてターゲット側プロセッシングユニットに渡す必要がある場合がある。さらに、ターゲット側プロセッシングユニットによって計算されたアウトカム値など、１つまたは複数の他のデータ値を、ターゲット側プロセッシングユニットから受けて呼び出し側プロセッシングユニットに渡して返す必要がある場合がある。

コンピューティングでは、アプリケーションバイナリインタフェース（ＡＢＩ）という用語は、データ及び計算ルーチンへのアクセス方法をハードウェア依存フォーマットで記述する２つのバイナリプログラムモジュール間のインタフェースを指す。２つのバイナリプログラムモジュール間のインタフェースは、データ構造のフォーマットを含むことができる。さらに、またはその代わりに、インタフェースは、計算ルーチンへの入力としてデータを提供し、さらに、またはその代わりに計算ルーチンからの出力として読み出すための呼び出し側コンベンションを含むことができる。

コンピューティングでは、アーキテクチャという用語は、コンピュータシステムを構成するコンポーネントの編成と、コンピュータシステムの機能をガイドする操作のセマンティクスまたは意味を指す。本明細書で使用される「ホモジニアスシステム」という用語は、すべて共通のアーキテクチャを有する複数のプロセッシングユニットを含むコンピューティングシステムを指す。例えば、共通のアーキテクチャを有する複数の中央処理装置（ＣＰＵ）を含むコンピューティングシステムは、ホモジニアスシステムである。同様に、「ヘテロジニアスシステム」という用語は、複数のプロセッシングユニットのうちの少なくとも１つのプロセッシングユニットが、複数のプロセッシングユニットのうちの別のプロセッシングユニットの別のアーキテクチャとは異なるアーキテクチャを有する、複数のプロセッシングユニットを含むシステムを指す。例えば、ＣＰＵ及びＧＰＵを有するシステムはヘテロジニアスシステムである。ヘテロジニアスシステムの別の例は、ＣＰＵ及びフィールドプログラマブルゲートアレイ（ＦＰＧＡ）コプロセッサを有するシステムである。ヘテロジニアスシステムの別の例は、複合命令セットコンピュータ（ＣＩＳＣ）ベースのアーキテクチャを有するＣＰＵと、縮小命令セットコンピュータ（ＲＩＳＣ）ベースのアーキテクチャを有する別のＣＰＵとを含むシステムである。ヘテロジニアスシステムの追加の例は、それぞれが異なる命令セットアーキテクチャ（ＩＳＡ）をサポートする２つ以上のＣＰＵを有するシステムであり、例えば、１つのＣＰＵがＩｎｔｅｌ ｘ８６ ＩＳＡをサポートし、別のＣＰＵがＭｏｔｏｒｏｌａ ６８０００シリーズＩＳＡをサポートする、または１つのＣＰＵがＡＲＭ ＩＳＡをサポートし、別のＣＰＵがＲＩＳＣ－Ｖ ＩＳＡをサポートする。ヘテロジニアスシステムのさらに別の例では、ヘテロジニアスシステムは、消費電力が高いハイパフォーマンスＣＰＵと、消費電力が低い効率的なＣＰＵを有する。

呼び出し側実行ブロック及びターゲット側実行ブロックを有する複数の実行ブロックを含むソフトウェアプログラムを実行する場合、呼び出し側実行ブロックがターゲット側実行ブロックを呼び出すと言うのは、ターゲット側呼び出し側ブロックの１つ以上の命令を実行するための１つ以上の制御フロー命令を呼び出し側実行ブロックが含む場合である。ソフトウェアプログラムを複数のプロセッシングユニットによって実行する場合、呼び出し側プロセッシングユニットが呼び出し側実行ブロックを実行すると、ターゲット側プロセッシングユニットによって実行されたターゲット側実行ブロックを呼び出す場合がある。このような場合、呼び出し側実行ブロックによってターゲット側実行ブロックを呼び出すには、ターゲット側プロセッシングユニットへのインタフェースを記述するＡＢＩに従って、呼び出し側プロセッシングユニットによって実行される命令セットを生成する、つまり、命令セットがＡＢＩを実装する必要がある。任意選択で、ＡＢＩを実装することは、呼び出し側プロセッシングユニットのアーキテクチャとターゲット側プロセッシングユニットの別のアーキテクチャとの間で変換するための１つまたは複数の変換命令を命令セットに追加することを含む。任意選択で、１つまたは複数の変換命令は、呼び出し側プロセッシングユニットによって実行される命令セットに追加される。任意選択で、１つまたは複数の変換命令は、ターゲット側プロセッシングユニットによって実行される他の命令に追加される。任意選択で、ＡＢＩを実装することは、ターゲット側ユニットの他のアーキテクチャに従って、例えば、他のアーキテクチャのデータエンコーディング、他のアーキテクチャのバイトアライメント、及び他のアーキテクチャのバイトオーダに従って、スタックなど、メモリ領域内の１つ以上のデータ値を編成することを含む。

さらに、例えば、ファイルまたはメモリ領域などへのアクセス権限を共有し、追加または代替として、１つ以上のデータ値を共有するための呼び出し側プロセッシングユニットの実行ステートを、ＡＢＩを介してターゲット側プロセッシングユニットに提供する必要がある場合がある。共有された実行ステートの他の例には、ネットワークソケットコンテキスト、ネットワークトポロジのビュー、及びシングルルート入出力仮想化（ＳＲＩＯＶ）などの仮想化コンテキストが含まれる。実行ステートには、スレッド識別値、プロセス識別値、リターン命令の実行後に実行する命令の命令アドレス（リターンアドレス）、及び関数の１つ以上の仮引数の値のうちの１つ以上が含まれ得るが、これらに限定されない。任意選択で、呼び出し側実行ブロック及びターゲット側実行ブロックは、ソフトウェアプログラムのアプリケーションメモリアドレスの共通範囲にアクセスする。アプリケーションメモリアドレスのいくつかの例には、物理メモリアドレス、仮想メモリアドレス、メモリマップド入出力アドレス、及びバスアドレスが含まれるが、これらに限定されない。任意選択で、ターゲット側実行ブロックは、コンピュータ処理システムの１つまたは複数のデバイス、例えば、ディスクドライブまたはネットワークアダプタにアクセスすることを含む。任意選択で、１つ以上のデバイスに関連付けられた１つ以上のデバイスハンドルを、ＡＢＩを介してターゲット側プロセッシングユニットに提供する必要がある。

コプロセッサによって実行される１つまたは複数の実行ブロックを事前に識別することができる場合、及びソースファイルからソフトウェアプログラムをコンパイルするときにコプロセッサが既知である場合、１つ以上の実行ブロックを実行するようにコプロセッサに指令するための１つまたは複数の適切な命令セットを生成することができる。ただし、コプロセッサに対する命令を事前に生成することによって達成されるパフォーマンスの向上は、１つ以上のコプロセッサに委譲されたときにシステムのパフォーマンスを向上させるようなタスクを識別する能力によって制限される。

複数のプロセッシングユニットが共通のアーキテクチャ、したがって、共通のＡＢＩを有する、ホモジニアスシステムでは、複数のプロセッシングユニットのうちどれが他の実行ブロックを実行するかを事前に決定することなく、実行ブロックがコンパイルされて、別のプロセッシングユニットによって実行される別の実行ブロックを呼び出す可能性がある。ただし、ホモジニアスシステムで達成されるパフォーマンスの向上は、動的に割り振られたタスクに対する共通アーキテクチャのサポートによって制限される。例えば、複数のプロセッシングユニットのそれぞれがＣＰＵである場合、１つまたは複数の浮動小数点算術演算を別のＣＰＵに委譲することは、１つまたは複数の浮動小数点算術演算を浮動小数点プロセッサに委譲するよりもパフォーマンスの向上が少なくなる可能性がある。

ヘテロジニアスシステムは、第１のアーキテクチャを有する第１のターゲット側プロセッシングユニットと、第２のアーキテクチャを有する第２のターゲット側プロセッシングユニットとを任意選択で含む。このようなヘテロジニアスシステムでは、呼び出し側プロセッシングユニットによって実行され、第１のターゲット側プロセッシングユニットによって実行される実行ブロックを呼び出す命令セットは、第１のアーキテクチャの第１のＡＢＩに従って生成される。このようなヘテロジニアスシステムでは、第２のアーキテクチャの第２のＡＢＩが第１のＡＢＩと異なる可能性があるため、第２のターゲット側プロセッシングユニットによって実行される場合、命令セットを使用して同じ実行ブロックを呼び出すことができない。

コンピュータプログラミングでは、コンピュータプログラムの中間表現は、いかなる特定のマシンにも専用ではないが、マシン（プロセッシングユニット）の動作を表現する抽象機械語でのコンピュータプログラムの表現である。

本開示は、本明細書中に記載されるいくつかの実施形態では、ソフトウェアプログラムの中間表現を使用して、呼び出し側プロセッシングユニット及びターゲット側プロセッシングユニットを動的に構成することを提案する。任意選択で、中間表現は複数のブロックを含む。これらのような実施形態によれば、中間表現を使用して、呼び出し側プロセッシングユニットは複数のブロックのうちの呼び出し側ブロックを実行するように構成され、ターゲット側プロセッシングユニットは複数のブロックのうちのターゲット側ブロックを実行するように構成され、呼び出し側ブロックはターゲット側ブロックを呼び出す。そうするために、それらのような実施形態では、本開示は、中間表現を使用して、呼び出し側ブロックを用いて呼び出し側実行可能命令セットを動的に生成し、ターゲット側ブロックを用いてターゲット側実行可能命令セットを動的に生成することと、呼び出し側実行可能命令セットを実行するように呼び出し側プロセッシングユニット、及びターゲット側実行可能命令セットを実行するようにターゲット側プロセッシングユニットを構成することとを提案する。任意選択で、ソフトウェアプログラムを実行することは、呼び出し側プロセッシングユニットが呼び出し側実行可能命令セットを実行することと、ターゲット側プロセッシングユニットがターゲット側実行可能命令セットを実行することとを含む。任意選択で、ソフトウェアプログラムを実行することは、呼び出し側実行可能命令セットを生成することと、さらに、または代替に、ターゲット側実行可能命令セットを生成することとを含む。任意選択で、ソフトウェアプログラムを実行することは、呼び出し側実行可能命令セットを実行するように呼び出し側プロセッシングユニットを構成することと、追加またはその代替に、ターゲット側実行可能命令セットを実行するようにターゲット側プロセッシングユニットを構成することと含む。任意選択で、呼び出し側実行可能命令セット及びターゲット側実行可能命令セットの動的生成は、ソフトウェアプログラムのランタイム中、すなわち、ジャストインタイム（ＪＩＴ）コンパイル中に行われる。任意選択で、呼び出し側プロセッシングユニットの第１のアーキテクチャは、ターゲット側プロセッシングユニットの第２のアーキテクチャとは異なる。複数のブロックの中間表現を使用することにより、呼び出し側実行可能命令セット及びターゲット側実行可能命令セットの動的生成が可能になり、呼び出し側プロセッシングユニット及びターゲット側プロセッシングユニットの動的構成が可能になるため、複数のプロセッシングユニットからの呼び出し側プロセッシングユニット及びターゲット側プロセッシングユニットの動的選択が可能になる。呼び出し側プロセッシングユニット及びターゲット側プロセッシングユニットの動的構成により、呼び出し側プロセッシングユニット及びターゲット側プロセッシングユニットの静的構成と比較して、ソフトウェアプログラムの実行時にシステムパフォーマンスの向上が促進され、例えば、レイテンシの改善、及び追加または代替としてのスループットの改善が促進される。

中間表現の複数のブロックのうちの１つのブロックは、他のブロックの１つまたは複数の中間命令を実行するための１つまたは複数の制御フロー中間命令を含むことによって、中間表現の別のブロックを呼び出し得る。制御フロー中間命令の例としては、関数呼び出し中間命令、ジャンプ中間命令、及び条件分岐中間命令などがある。任意選択で、呼び出し側ブロック及びターゲット側ブロックは、呼び出し側ブロックがターゲット側ブロックの１つまたは複数のターゲット側中間命令を実行するための１つまたは複数の制御フロー中間命令を含むように識別される。

さらに、１つまたは複数の制御フロー中間命令は、呼び出し側プロセッシングユニットがターゲット側プロセッシングユニットに１つまたは複数の入力値、例えば関数の１つまたは複数の仮引数を提供することを任意選択で含む。さらに、ターゲット側プロセッシングユニットは、ターゲット側プロセッシングユニットによって生成される１つまたは複数の値、例えばターゲット側ブロックの実行アウトカムを呼び出し側プロセッシングユニットに提供するように任意選択で構成される。

さらに、本明細書中に記載されるいくつかの実施形態では、呼び出し側ブロック及びターゲット側ブロックは、ソフトウェアプログラムの少なくとも一部の実行中に収集された複数の統計値に従って識別される。統計値のいくつかの例は、制御フロー命令を実行するアウトカム、ソフトウェアプログラムの変数のデータ値、メモリアクセスパターン、及びメモリ仮想アドレス変換である。これらのような統計値により、ソフトウェアプログラムの実行の可能性のある１つ以上のパスの識別が可能になる。複数の統計値に従って呼び出し側ブロック及びターゲット側ブロックを識別すると、ソフトウェアプログラムを実行するときのシステムパフォーマンスが向上する方法では、呼び出し側ブロック及びターゲット側ブロックを識別する精度が向上する。任意選択で、複数の統計値を収集する任意選択の目的のために、ソフトウェアプログラムの中間表現に複数のテレメトリ中間命令を挿入する。

少なくとも１つの実施形態を詳細に説明する前に、実施形態は、その適用において、以下の記述で記載される、及び／または図面及び／または実施例に例示される、構造の詳細と構成要素及び／または方法の配列とに必ずしも限定されないことを理解されたい。本明細書に記載の実装は、他の実施形態が可能であり、または様々な方法で実践もしくは実行することが可能である。

実施形態は、システム、方法、及び／またはコンピュータプログラム製品であり得る。コンピュータプログラム製品は、実施形態の態様をプロセッサに実行させるためのコンピュータ可読プログラム命令をその媒体上に有するコンピュータ可読記憶媒体（複数可）を含み得る。

コンピュータ可読記憶媒体は、命令実行デバイスが使用するための命令を保持し保存することができる有形のデバイスであり得る。コンピュータ可読記憶媒体は、例えば、電子式ストレージデバイス、磁気ストレージデバイス、光学式ストレージデバイス、電磁ストレージデバイス、半導体ストレージデバイス、またはこれらの任意の好適な組み合わせとすることができるが、これらに限定されない。コンピュータ可読記憶媒体のより具体的な例を非網羅的に挙げると、以下のようなものがある。すなわち、ポータブルコンピュータディスケット、ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、消去可能プログラマブルリードオンリメモリ（ＥＰＲＯＭまたはフラッシュメモリ）、静的ランダムアクセスメモリ（ＳＲＡＭ）、ポータブルコンパクトディスクリードオンリメモリ（ＣＤ－ＲＯＭ）、デジタルバーサタイルディスク（ＤＶＤ）、メモリースティック、フロッピーディスク、及び上記の任意の好適な組み合わせである。本明細書で使用されるコンピュータ可読記憶媒体は、電波もしくはその他の自由に伝播する電磁波、導波管もしくはその他の伝送媒体を伝播する電磁波（例えば、光ファイバケーブルを通過する光パルス）、または電線を介して伝送される電気信号など、それ自体が一時的な信号であると解釈されるべきではない。

本明細書に記載されているコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／プロセッシングデバイスに、またはネットワーク、例えば、インターネット、ローカルエリアネットワーク、ワイドエリアネットワーク及び／またはワイヤレスネットワークを介して外部のコンピュータもしくは外部ストレージデバイスに、ダウンロードすることができる。ネットワークは、銅製の伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイコンピュータ、及び／またはエッジサーバを含み得る。各コンピューティング／処理デバイスのネットワークアダプタカードまたはネットワークインタフェースは、ネットワークからコンピュータ可読プログラム命令を受信し、そのコンピュータ可読プログラム命令を転送して、それぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体に保存する。

実施形態の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ）命令、機械語命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、または、Ｓｍａｌｌｔａｌｋ、Ｃ＋＋、Ｊａｖａ、オブジェクト指向のＦｏｒｔｒａｎなど、ＪａｖａＳｃｒｉｐｔなどのインタプリタ型プログラミング言語、Ｐｙｔｈｏｎ もしくはその種の他のものなどのオブジェクト指向プログラミング言語や、「Ｃ」プログラミング言語、Ｆｏｒｔｒａｎ、もしくは類似のプログラミング言語などの従来の手続き型プログラミング言語を含む、１つ以上のプログラミング言語の任意の組み合わせで記述され、ネイティブにコンパイルされた、またはジャストインタイム（ＪＩＴ）でコンパイルされた、ソースコードもしくはオブジェクトコードのいずれかであり得る。コンピュータ可読プログラム命令は、完全にユーザのコンピュータ上で、部分的にユーザのコンピュータ上で、スタンドアローンのソフトウェアパッケージとして実行すること、部分的にユーザのコンピュータ上で実行し、部分的にリモートコンピュータ上で実行すること、または完全にリモートコンピュータもしくはサーバ上で実行することが可能である。後者のシナリオでは、リモートコンピュータは、ローカルエリアネットワーク（ＬＡＮ）もしくはワイドエリアネットワーク（ＷＡＮ）を含む、任意の種類のネットワークを介してユーザのコンピュータに接続することができ、または外部のコンピュータに（例えば、インターネットサービスプロバイダを用いるインターネット経由で）接続することができる。いくつかの実施形態では、例えば、プログラマブルロジック回路、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、またはプログラマブルロジックアレイ（ＰＬＡ）を含む電子回路は、実施形態の態様を実施するために、コンピュータ可読プログラム命令の状態情報を利用して、電子回路をパーソナライズすることにより、コンピュータ可読プログラム命令を実行することができる。

実施形態の態様は、実施形態による方法、装置（システム）、及びコンピュータプログラム製品のフローチャート図及び／またはブロック図を参照して本明細書で説明される。フローチャート図及び／またはブロック図の各ブロック、及びフローチャート図及び／またはブロック図のブロックの組み合わせは、コンピュータ可読プログラム命令によって実施できることが理解されよう。

これらのコンピュータ可読プログラム命令は、汎用コンピュータ、特殊用途コンピュータ、または他のプログラム可能なデータプロセッシングユニットのプロセッサに提供されて、コンピュータまたは他のプログラム可能なデータプロセッシングユニットのプロセッサを介して実行される命令が、フローチャート及び／またはブロック図の１つ以上のブロックで指定される機能／行為を実施するための手段を作成するような機械を作り出し得る。これらのコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体に保存することもでき、このコンピュータ可読記憶媒体は、その中に保存された命令を有するコンピュータ可読記憶媒体が、コンピュータ、プログラム可能なデータプロセッシングユニット、及び／または他のデバイスに、フローチャート及び／またはブロック図の１つ以上のブロックで指定される機能／行為の態様を実施する命令を含む製造品を含むような特定の方法で機能するように指示することができる。

また、コンピュータ可読プログラム命令をコンピュータ、その他のプログラム可能なデータプロセッシングユニット、またはその他のデバイスにロードすることで、一連の操作ステップをコンピュータ、その他のプログラム可能なデータプロセッシングユニット、またはその他のデバイス上で実行し、コンピュータ、その他のプログラム可能なデータプロセッシングユニット、またはその他のデバイスで実行される命令がフローチャート及び／またはブロック図の１つ以上のブロックで指定される機能／行為を実施するような、コンピュータ実施プロセスを生成することができる。

図中のフローチャート及びブロック図は、様々な実施形態によるシステム、方法、及びコンピュータプログラム製品の可能な実施態様のアーキテクチャ、機能、及び動作を示している。この関連で、フローチャートまたはブロック図の各ブロックは、指定された論理機能（複数可）を実施するための１つ以上の実行可能な命令を含む、命令のモジュール、セグメント、または部分を表し得る。いくつかの代替実施態様では、ブロックで留意される機能は、図で留意される順序とは違う順序で起こり得る。例えば、連続して示される２つのブロックは、実際に、実質的に同時に実行され得る、または、ブロックは、時々、含有される機能に応じて、逆の順序で実行され得る。また、ブロック図及び／またはフローチャート図の各ブロック、及びブロック図及び／またはフローチャート図中のブロックの組み合わせは、指定された機能もしくは行為を実行する、または特殊用途のハードウェアとコンピュータ命令との組み合わせを実行する、特殊用途のハードウェアベースシステムによって実施することができることにも留意されたい。

ここで図１を参照すると、いくつかの実施形態による、例示的なソフトウェアプログラム１００の概略ブロック図を示す。これらのような実施形態では、ソフトウェアプログラムのソースコード１０１は、呼び出し側実行ブロック１１０及びターゲット側実行ブロック１２０を有する、複数の実行ブロックを含む。任意選択で、呼び出し側実行ブロック１１０は、ターゲット側実行ブロック１２０を呼び出す。任意選択で、呼び出し側実行ブロック１１０は、ターゲット側実行ブロック１２０の１つまたは複数のソースコード命令を実行するための１つまたは複数の制御フローソースコード命令を含む。

任意選択で、中間表現１０２は、コンピュータアーキテクチャに専用ではない、例えば中間言語などである、ソースコード１０１の表現である。中間表現に使用される中間言語の例としては、レジスタ転送言語（ＲＴＬ）、Ｃプログラミング言語、ＭＡＴＬＡＢプリコンパイル済みコード、ＬＬＶＭ Ｄｅｖｅｌｏｐｅｒ Ｇｒｏｕｐ中間表現言語、ＧＮＵ Ｃｏｍｐｉｌｅｒ Ｃｏｌｌｅｃｔｉｏｎ中間表現言語、Ｍｉｃｒｏｓｏｆｔ Ｐコード、及びＪａｖａバイトコードなどがある。任意選択で、中間表現１０２は、仮想マシンをターゲットとする言語である。任意選択で、中間表現１０２は、呼び出し側ブロック１１１及びターゲット側ブロック１２１を有する複数のブロックを含む。任意選択で、複数のブロックのそれぞれは、ソースコード１０１の複数の実行ブロックのうちの１つに関連付けられ、複数の中間命令を含む。この例では、呼び出し側ブロック１１１は呼び出し側実行ブロック１１０に関連付けられ、ターゲット側ブロック１２１はターゲット側実行ブロック１２０に関連付けられる。

中間表現１０２上の複数のブロックのそれぞれと、ソースコード１０１の複数の実行ブロックのうちの１つとの間の関連付けでは、中間表現１０２は、実行ブロック１２０を呼び出す実行ブロック１１０を任意選択で保持する。任意選択で、呼び出し側ブロック１１１は、ターゲット側ブロック１２１の１つまたは複数のターゲット側中間命令を実行するための１つまたは複数の制御フロー中間命令を含む。

１つまたは複数のプロセッシングユニット上でソフトウェアプログラムを実行するために、中間表現１０２の複数のブロックの１つごとに、１つまたは複数の実行可能命令セットが生成される。したがって、呼び出し側実行可能命令セット１１２は、呼び出し側ブロック１１１に対して任意選択で生成され、ターゲット側実行可能命令セット１２２は、ターゲット側ブロック１２１に対して任意選択で生成される。

ここで図２も参照すると、いくつかの実施形態による、ソフトウェアプログラムを実行するための例示的な装置２００の概略ブロック図を示す。これらのような実施形態では、少なくとも１つのハードウェアプロセッサ２０１は、例えば呼び出し側プロセッシングユニット２１０及びターゲット側プロセッシングユニット２２０を含む、複数のプロセッシングユニットに接続される。任意選択で、複数のプロセッシングユニットのうちの１つ以上は、中央処理装置、マルチコア中央処理装置（ＣＰＵ）、データプロセッシングユニット（ＤＰＵ）、マイクロコントローラユニット（ＭＣＵ）、アクセラレーテッドプロセッシングユニット（ＡＣＵ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、粗粒度再構成可能アーキテクチャ（ＣＧＲＡ）、ニューラルネットワークアクセラレータ、インテリジェンスプロセッシングユニット（ＩＰＵ）、特定用途向け集積回路（ＡＳＩＣ）、量子コンピュータ、及び複数の構成可能データルーティングジャンクションによって接続された複数の再構成可能ロジック素子を含む相互接続されたコンピューティンググリッドを含むが、これらに限定されない、プロセッシングユニットの群から選択される。

任意選択で、呼び出し側プロセッシングユニットは、複合命令セットコンピュータ（ＣＩＳＣ）アーキテクチャ、縮小命令セットコンピュータ（ＲＩＳＣ）アーキテクチャ、ｘ８６ファミリーベースのコンピュータアーキテクチャ、ＩＢＭ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅ：インターナショナルビジネスマシン）Ｐｏｗｅｒファミリーベースのコンピュータアーキテクチャ、及びＡＲＭファミリーベースのコンピュータアーキテクチャを含むが、これらに限定されない、コンピュータアーキテクチャの群から選択される、第１のコンピュータアーキテクチャを有する。任意選択で、ターゲット側プロセッシングユニットは、コンピュータアーキテクチャの群から選択された第２のコンピュータアーキテクチャを有する。任意選択で、第１のコンピュータアーキテクチャは第２のコンピュータアーキテクチャとは異なる。任意選択で、第１のコンピュータアーキテクチャは第２のコンピュータアーキテクチャである。

任意選択で、少なくとも１つのハードウェアプロセッサ２０１は、１つ以上のデジタル通信ネットワーク、例えば、イーサネットネットワークもしくはＷｉ－Ｆｉネットワークなどのローカルエリアネットワーク（ＬＡＮ）、またはインターネットなどのワイドエリアネットワーク（ＷＡＮ）を介して、複数のプロセッシングユニットに接続される。任意選択で、呼び出し側プロセッシングユニット２１０は、任意選択でデジタル通信ネットワークを介して、ターゲット側プロセッシングユニット２２０に接続される。任意選択で、ターゲット側プロセッシングユニット２２０は、例えばメモリバス、周辺コンポーネント拡張バス、またはインターコネクト、いくつかの例としてはＩｎｔｅｌ ＱｕｉｃｋＰａｔｈインターコネクト（ＱＰＩ）及びペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）を介して、呼び出し側プロセッシングユニット２１０に電気的に結合される。

任意選択で、装置２００は、複数のプロセッシングユニットのうちの１つまたは複数に任意選択で接続された、メモリ２３０を含む。任意選択で、メモリ２３０は、例えば静的ＲＡＭ（ＳＲＡＭ）と、追加または代替的に動的ＲＡＭ（ＤＲＡＭ）を含むランダムアクセスメモリ（ＲＡＭ）である。ＤＲＡＭの例としては、同期動的ＲＡＭ（ＳＤＲＡＭ）、ダブルデータレートＳＤＲＡＭ（ＤＤＲ）、グラフィックスダブルデータレートＳＤＲＡＭ（ＧＤＤＲ）、及び低電力ダブルデータレートＳＤＲＡＭ（ＬＰＤＤＲ）、ならびに高帯域幅ＲＡＭ（ＨＢＭ）などがある。任意選択で、装置２００は、複数のプロセッシングユニットのうちの１つまたは複数に任意選択で接続された、不揮発性デジタルストレージ２３３を含む。不揮発性デジタルストレージの例には、ハードディスクドライブ、ソリッドステートドライブ、ネットワーク接続ストレージ、及びストレージネットワークなどが含まれる。

任意選択で、装置２００は、複数のプロセッシングユニットのうちの１つまたは複数に任意選択で接続された、１つ以上の他のデバイス２３１を含む。デバイスの例としては、表示装置及びネットワークアダプタなどがある。任意選択で、１つまたは複数の他のデバイス２３１は、１つまたは複数のプロセッシングユニットに電気的に結合される。

簡潔にするために、以降、「プロセッシングユニット」という用語は、「少なくとも１つのハードウェアプロセッサ」を意味するためにも使用される。

いくつかの実施形態では、ソフトウェアプログラム１００を実行するために、装置２００は以下の任意選択の方法を実装する。

ここで図３も参照すると、いくつかの実施形態による、操作３００の操作フローを概略的に表すフローチャートを示す。これらのような実施形態では、３０１では、プロセッシングユニット２０１は、中間表現１０２の複数のブロック内の呼び出し側ブロック１１１及びターゲット側ブロック１２１を識別する。任意選択で、呼び出し側ブロック１１１は、ターゲット側ブロック１２１の１つまたは複数のターゲット側中間命令を実行するための１つまたは複数の制御フロー中間命令を含む。３１１では、プロセッシングユニット２０１は、ターゲット側ブロック１２１を使用してターゲット側実行可能命令セット１２２を任意選択で生成する。

３１３では、プロセッシングユニット２０１は、呼び出し側ブロック１１１を使用し、そして１つ以上のコンピュータ制御命令を使用して、呼び出し側実行可能命令セット１１２を任意選択で生成する。任意選択で、１つまたは複数のコンピュータ制御命令は、呼び出し側実行可能命令セット１１２が呼び出し側プロセッシングユニット２１０によって実行され、ターゲット側実行可能命令セット１２２がターゲット側プロセッシングユニット２２０によって実行される場合、ターゲット側実行可能命令セット１２２を呼び出す。任意選択で、呼び出し側実行可能命令セット１１２は、呼び出し側プロセッシングユニット２１０の第１のコンピュータアーキテクチャとターゲット側プロセッシングユニット２２０の第２のコンピュータアーキテクチャとの間で変換するために、１つ以上の制御フロー中間命令に適用されたＡＢＩを実装する、複数の変換命令を含む。

任意選択で、ターゲット側ブロック１２１は複数のターゲット側メタデータ値を含む。任意選択で、複数のターゲット側メタデータ値のうちのいくつかは、ターゲット側ブロック１２１を実行するための実行コンテキストを記述する。ターゲット側メタデータ値の例としては、スタックメモリ値及びプログラムカウンタ値などがある。任意選択で、ターゲット側実行可能命令セット１２２を生成することは、ターゲット側プロセッシングユニット２２０の第２のコンピュータアーキテクチャに従って複数のターゲット側メタデータ値を使用して変換された複数のターゲット側メタデータ値を生成することを含む。

任意選択で、呼び出し側実行可能命令セット１１２及びターゲット側実行可能命令セット１２２は両方とも、アプリケーションメモリアドレスの共通範囲にアクセスし、その結果、呼び出し側実行可能命令セット１１２は、アプリケーションメモリアドレスの共通範囲内の１つまたは複数のメモリアドレスへの１つまたは複数の第１のメモリアクセス命令を含み、ターゲット側実行可能命令セット１２２は、アプリケーションメモリアドレスの共通範囲内に１つまたは複数の他のメモリアドレスへの１つまたは複数の第２のメモリアクセス命令を含む。任意選択で、アプリケーションメモリアドレスの共通範囲は、物理メモリアドレスの範囲、例えばメモリ２３０内の物理アドレスの範囲である。任意選択で、アプリケーションメモリアドレスの共通範囲は仮想メモリアドレスの範囲である。任意選択で、アプリケーションメモリアドレスの共通範囲はバスアドレスの範囲である。任意選択で、アプリケーションメモリアドレスの共通範囲はメモリマップド入出力アドレスの範囲である。

任意選択で、呼び出し側実行可能命令セット１１２及びターゲット側実行可能命令セット１２２は、例えば共通のアクセス権限を提供するために、共通の実行ステートを共有する。任意選択で、呼び出し側実行可能命令セット１１２の呼び出し側スレッド識別子は、ターゲット側実行可能命令セット１２２のターゲット側スレッド識別子に関連付けられる。考えられる例では、呼び出し側実行可能命令セット１１２及びターゲット側実行可能命令セット１２２の両方は、共通のデバイスハンドルを使用して１つまたは複数のデバイス２３１にアクセスする。デバイスハンドルの例としては、ネットワークソケットハンドル、オペレーティングシステムカーネルオブジェクトハンドル、及びファイル記述子などがある。したがって、この例では、呼び出し側実行可能命令セット１１２は、１つまたは複数のデバイス２３１に関連付けられた１つまたは複数のデバイスハンドルを使用して１つまたは複数のデバイス２３１にアクセスすることを含み、この例では、ターゲット側実行可能命令セット１２２は、１つ以上のデバイスハンドルを使用して、１つまたは複数のデバイス２３１にアクセスすることを含む。

任意選択で、３２１では、プロセッシングユニット２０１は、呼び出し側実行可能命令セット１１２を実行するように呼び出し側プロセッシングユニット２１０を構成する。任意選択で、３２３では、プロセッシングユニット２０１は、ターゲット側実行可能命令セット１２２を実行するようにターゲット側プロセッシングユニット２２０を構成する。

任意選択で、呼び出し側プロセッシングユニット２１０は、プロセッシングユニット２０１であるため、プロセッシングユニット２０１は、呼び出し側実行可能命令セット１１２を実行するように構成される。任意選択で、プロセッシングユニット２０１は、ソフトウェアプログラム１００、すなわち、ＪＩＴコンパイルを実行しながら、方法３００を実行する。

ソフトウェアプログラム１００を実行する場合、呼び出し側プロセッシングユニット２１０及びターゲット側プロセッシングユニット２２０は相互に通信することができる。

ここで図４も参照すると、いくつかの実施形態による、別の任意選択の操作４００のフローのシーケンス図を示す。これらのような実施形態では、４０１では、呼び出し側プロセッシングユニット２１０は、ターゲット側実行可能命令セット１２２を呼び出すための１つまたは複数のコンピュータ制御命令を実行する。任意選択で、１つまたは複数のコンピュータ制御命令を実行するように呼び出し側プロセッシングユニット２１０を構成することは、ターゲット側プロセッシングユニット２２０に１つ以上の引数の値を提供するように呼び出し側プロセッシングユニット２１０を構成することを含み、その結果、４０１では、呼び出し側プロセッシングユニット２１０は、ターゲット側プロセッシングユニット２２０に１つまたは複数の引数の値を任意選択で提供する。任意選択で、４０２では、ターゲット側プロセッシングユニット２２０は、ターゲット側実行可能命令セット１２２の少なくともいくつかを実行する。任意選択で、４０２では、ターゲット側プロセッシングユニット２２０は、１つ以上の値を生成する。任意選択で、ターゲット側実行可能命令セット１２２を実行するようにターゲット側プロセッシングユニット２２０を構成することは、呼び出し側プロセッシングユニット２１０に１つ以上の値を提供するようにターゲット側プロセッシングユニット２２０を構成することを含み、その結果、４１０では、ターゲット側プロセッシングユニット２２０は、呼び出し側プロセッシングユニット２１０に１つまたは複数の値を任意選択で提供する。任意選択で、呼び出し側プロセッシングユニット２１０を構成することは、１つまたは複数の値を受信するように呼び出し側プロセッシングユニット２１０を構成することを含み、その結果、４１３では、呼び出し側プロセッシングユニット２１０は、１つまたは複数の値を任意選択で受信する。

任意選択で、ターゲット側ブロック１１１は、ソフトウェアプログラム１００の実行の制御を呼び出し側ブロック１１２に返す。任意選択で、プロセッシングユニット２０１は、呼び出し側実行可能命令セット１１２の少なくともいくつかを実行するように呼び出し側プロセッシングユニット２１０に指令するようにターゲット側プロセッシングユニット２２０を任意選択でさらに構成し、その結果、４２０では、ターゲット側プロセッシングユニット２２０は、呼び出し側実行可能命令セット１１２の少なくともいくつかを実行するように呼び出し側プロセッシングユニット２１０に任意選択で指令し、４２２では、呼び出し側プロセッシングユニット２１０は、呼び出し側実行可能命令セット１１２の少なくともいくつかを任意選択で実行する。任意選択で、ターゲット側プロセッシングユニット２２０は、いくつかの例ではオペレーティングシステムプロセス信号、ハードウェアキュー、ハードウェアメールボックス、メッセージ、通信パイプ、及び共有メモリ領域である、ソフトウェア信号を使用して呼び出し側プロセッシングユニット２１０に指令する。

任意選択で、ターゲット側プロセッシングユニット２２０は、ターゲット側実行可能命令セット１２２のいくつかの他のものを実行した後、４２０を実行する。

任意選択で、呼び出し側プロセッシングユニット２１０は、４０１の実行後、呼び出し側実行可能命令セット１１２の実行をサスペンドするようにさらに構成される。任意選択で、呼び出し側プロセッシングユニット２１０は、４２０で命令を受信することに応答して、４２２を実行する。任意選択で、ターゲット側プロセッシングユニット２２０は、ターゲット側プロセッシングユニット２２０と共有されていないリソースにアクセスするために、呼び出し側実行可能命令セット１１２の少なくともいくつかを実行するように呼び出し側プロセッシングユニット２１０に指令する。任意選択で、ターゲット側プロセッシングユニット２２０は、ターゲット側実行可能命令セット１２２の実行を完了した後、呼び出し側実行可能命令セット１１２の少なくともいくつかを実行するように呼び出し側プロセッシングユニット２１０に指令する。

ここで再び図１を参照する。任意選択で、３３０では、プロセッシングユニット２０１は、ソフトウェアプログラム１００の少なくとも一部を実行しながら複数の統計値を収集する。任意選択で、複数の統計値のうちの少なくとも１つは、制御フロー命令を実行するアウトカムを示す。任意選択で、複数の統計値のうちの少なくとも１つの他の統計値は、ソフトウェアプログラム１００の値、例えば関数または条件分岐命令への入力値を示す。任意選択で、複数の統計値のうちの少なくとも１つは、メモリアクセスパターン、任意選択でメモリ２３０への複数のメモリアクセスを示す。任意選択で、メモリアクセスパターンには、メモリアドレスまたはメモリアドレスの範囲へのアクセス量が含まれる。任意選択で、複数の統計値のうちの少なくとも１つは、メモリアドレス変換を示す。

任意選択で、複数の統計値を収集するために、プロセッシングユニット２０１は、複数のテレメトリ中間命令を中間表現１０２に挿入するようにさらに適合される。任意選択で、プロセッシングユニット２０１は、複数の統計値を収集する目的で、ソフトウェアプログラムの実行中にホットパッチ技術を使用して、そのソフトウェアプログラムを変更するようにさらに適合される。

任意選択で、プロセッシングユニット２０１は、複数のプロセッシングユニットのうちの１つまたは複数から複数の統計値のうちの少なくともいくつかを受信する。

任意選択で、プロセッシングユニット２０１は、３０１では、複数の統計値に従って呼び出し側ブロック及びターゲット側ブロックを識別する。

様々な実施形態の説明は、例証の目的で提示されているが、包括的に、または開示される実施形態に限定されることが意図されていない。記載された実施形態の範囲及び趣旨から逸脱することなく、多くの修正及び変形が当業者には明らかとなるであろう。本明細書で使用される用語は、実施形態の原理、市場で見出される技術に対する実用的応用または技術改善を最もよく説明するために選択され、あるいは当業者が本明細書に開示された実施形態を理解できるようにするために選択されたものである。

本出願から成熟する特許の存続期間中に、多くの関連する中間表現及びコンピュータアーキテクチャが開発され、「中間表現」及び「コンピュータアーキテクチャ」という用語の範囲は、そのような全ての新技術を先験的に含むことを意図している。

本明細書で使用するとき、「約」という用語は、±１０％を意味する。

「含む（ｃｏｍｐｒｉｓｅｓ）」、「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、「含んでいる（ｉｎｃｌｕｄｉｎｇ）」、「有している（ｈａｖｉｎｇ）」という用語及びそれらの同根語は、「～を含むが、～に限定されない」ことを意味する。この用語は、「～からなる」及び「～から本質的になる」という用語を包含する。

「本質的に～からなる（ｃｏｎｓｉｓｔｉｎｇ ｅｓｓｅｎｔｉａｌｌｙ ｏｆ）」という表現は、組成物または方法が、追加の成分及び／またはステップを含むことができるが、追加の成分及び／またはステップが、特許請求された組成物または方法の基本的かつ新規な特性を実質的に変えない場合に限ることを意味する。

本明細書で使用する場合、文脈上明らかに別段に示されている場合を除き、「ある、１つの（ａ）」、「ある、１つの（ａｎ）」及び「この、その（ｔｈｅ）」という単数形には、複数の指示対象が含まれる。例えば、「化合物（ａ ｃｏｍｐｏｕｎｄ）」または「少なくとも１つの化合物（ａｔ ｌｅａｓｔ ｏｎｅ ｃｏｍｐｏｕｎｄ）」という用語は、それらの混合物を含む複数の化合物を含み得る。

本明細書では「例示的な」という言葉は、「例、実例、または説明として役立つ」という意味で使用される。「例示的な」として説明される任意の実施形態は、必ずしも他の実施形態よりも好ましいまたは有利であると解釈されるべきではなく、及び／または他の実施形態からの特徴の組み込みを排除するものではない。

本明細書では、言葉「任意選択で」は、「ある実施形態では提供され、他の実施形態では提供されない」ことを意味するために使用される。任意の特定の実施形態は、そのような特徴が矛盾しない限り、複数の「任意選択」の特徴を含むことができる。

本出願を通して、様々な実施形態は、範囲形式で提示され得る。範囲形式での記述は、単に便宜上及び簡潔にするためのものであり、実施形態の範囲に対する柔軟性のない制限として解釈されるべきではないことを理解されたい。したがって、範囲の説明は、その範囲内の個々の数値だけでなく、可能性のあるすべてのサブ範囲を具体的に開示したものと見なされるべきである。例えば、「１～６」といった範囲の記述は、「１～３」、「１～４」、「１～５」、「２～４」、「２～６」、「３～６」などといったサブ範囲と、その範囲内の個々の数値、例えば、１、２、３、４、５、及び６とが具体的に開示されていると見なされるべきである。これは、範囲の広さに関係なく適用される。

本明細書で数値範囲が示されるときはいつでも、それは、示された範囲内の任意の引用された数字（分数または整数）を含むことを意味する。第１の表示番号と第２の表示番号との「間の範囲（ｒａｎｇｉｎｇ／ｒａｎｇｅｓ ｂｅｔｗｅｅｎ）」という句、及び第１の表示番号「から」第２の表示番号「まで（ｔｏ）」の「範囲（ｒａｎｇｉｎｇ／ｒａｎｇｅｓ ｆｒｏｍ）」という句は、本明細書では互換的に使用され、第１の表示番号及び第２の表示番号と、それらの間の分数及び整数の数字の全てを含むことを意味する。

明確にするために別個の実施形態の文脈において説明される実施形態のある特徴を、単一の実施形態において組み合わせで設けることもできることが理解される。逆に、簡潔にするために単一の実施形態の文脈において説明される実施形態の様々な特徴を、別々に、または任意の好適なサブコンビネーションで、または任意の他の説明された実施形態において好適なものとして設けることもできる。様々な実施形態の文脈で説明される特定の特徴は、実施形態がそれらの要素なしでは機能しない場合を除いて、それらの実施形態の本質的な特徴と見なすべきではない。

実施形態をその特定の実施形態に関連して説明したが、多くの代替形態、修正形態及び変形形態が当業者には明らかであろうことは明白である。したがって、添付の特許請求の範囲の趣旨及び広い範囲に含まれるそのようなすべての代替形態、修正形態及び変形形態を包含することが意図されている。

本明細書に記述される全ての刊行物、特許、及び特許出願は、各個別の刊行物、特許、または特許出願が、参照により本明細書に組み込まれることが示されているときに、これが明確かつ個別に注記されているかのように、参照によりその全体が本明細書に組み込まれることが出願人（出願人ら）の意図である。さらに、本願におけるいずれかの参考文献の引用または特定は、そのような参考文献が本発明の先行技術として利用可能であるということの承認として解釈するべきではない。セクションの見出しが使用されている場合、それらは必ずしも限定的であると解釈されるべきではない。さらに、本願のいずれかの優先権書類（複数可）は、本明細書により、その全体が参照により本明細書に組み込まれる。

Claims (21)

1. ソフトウェアプログラム（１０１）を実行するための装置（２００）であって、
   複数のプロセッシングユニット（２１０，２２０）及び少なくとも１つのハードウェアプロセッサ（２０１）を備え、
   前記少なくとも１つのハードウェアプロセッサは、
   複数のブロックを備える前記ソフトウェアプログラムの中間表現（１０２）であって、各ブロックが、前記ソフトウェアプログラムの複数の実行ブロックのうちの１つに関連付けられ、中間命令セットを備える、中間表現において、ターゲット側ブロック（１２１）の少なくとも１つのターゲット側中間命令を実行するために少なくとも１つの制御フロー中間命令を備える呼び出し側ブロック（１１１）と、前記ターゲット側ブロック（１２１）と、を識別し（３０１）、
   前記ターゲット側ブロックを使用して、ターゲット側実行可能命令セット（１２２）を生成し（３１１）、
   呼び出し側実行可能命令セットが前記複数のプロセッシングユニットの呼び出し側プロセッシングユニット（２１０）によって実行され、前記ターゲット側実行可能命令セットが前記複数のプロセッシングユニットのターゲット側プロセッシングユニット（２２０）によって実行される場合、前記呼び出し側ブロックを使用して、そして前記ターゲット側実行可能命令セットを呼び出すための少なくとも１つのコンピュータ制御命令を使用して、前記呼び出し側実行可能命令セット（１２２）を生成し（３１３）、
   前記呼び出し側実行可能命令セットを実行するように前記呼び出し側プロセッシングユニットを構成し（３２１）、
   前記ターゲット側実行可能命令セットを実行するように前記ターゲット側プロセッシングユニットを構成する（３２３）、
   ように適合される、装置。
2. 前記ターゲット側プロセッシングユニットは、前記ターゲット側プロセッシングユニットが前記ターゲット側実行可能命令セットのうちの少なくともいくつかを実行する（４０２）ことによって生成された少なくとも１つの値を、前記呼び出し側プロセッシングユニットに提供する（４１０）ようにさらに構成される、請求項１に記載の装置。
3. 前記呼び出し側プロセッシングユニットは、前記ターゲット側プロセッシングユニットが前記ターゲット側実行可能命令セットのうちの少なくともいくつかを実行することによって生成された前記少なくとも１つの値を、前記呼び出し側プロセッシングユニットから受信する（４１３）ようにさらに構成される、請求項２に記載の装置。
4. 前記呼び出し側プロセッシングユニットは、前記ターゲット側プロセッシングユニットに少なくとも１つの引数の値を提供する（４１０）ようにさらに構成される、請求項１に記載の装置。
5. 前記ターゲット側プロセッシングユニットは、前記ターゲット側実行可能命令セットのうちの少なくともいくつかの他のものを実行した後、前記呼び出し側実行可能命令セットのうちの少なくともいくつかを実行するよう前記呼び出し側プロセッシングユニットに指令する（４２０）ようにさらに構成される、請求項１に記載の装置。
6. 前記呼び出し側プロセッシングユニットは、さらに、
   前記ターゲット側実行可能命令セットを呼び出すための前記少なくとも１つのコンピュータ制御命令を実行した後、前記呼び出し側実行可能命令セットの実行をサスペンドし、
   前記ターゲット側プロセッシングユニットからの命令を受信することに応答して、前記呼び出し側実行可能命令セットのうちの前記少なくともいくつかを実行する（４２２）、
   ように構成される、請求項５に記載の装置。
7. 前記ターゲット側プロセッシングユニットは、中央処理装置、マルチコア中央処理装置（ＣＰＵ）、データプロセッシングユニット（ＤＰＵ）、マイクロコントローラユニット（ＭＣＵ）、アクセラレーテッドプロセッシングユニット（ＡＣＵ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、粗粒度再構成可能アーキテクチャ（ＣＧＲＡ）、ニューラルネットワークアクセラレータ、インテリジェンスプロセッシングユニット（ＩＰＵ）、特定用途向け集積回路（ＡＳＩＣ）、量子コンピュータ、及び複数の構成可能データルーティングジャンクションによって接続された複数の再構成可能ロジック素子を備える相互接続されたコンピューティンググリッドからなるプロセッシングユニットの群から選択される、請求項１に記載の装置。
8. 前記呼び出し側プロセッシングユニットの第１のコンピュータアーキテクチャは、前記ターゲット側プロセッシングユニットの第２のコンピュータアーキテクチャとは異なる、請求項１に記載の装置。
9. 前記第１のコンピュータアーキテクチャ及び前記第２のコンピュータアーキテクチャのうちの少なくとも１つは、複合命令セットコンピュータ（ＣＩＳＣ）アーキテクチャ、縮小命令セットコンピュータ（ＲＩＳＣ）アーキテクチャ、ｘ８６ファミリーベースのコンピュータアーキテクチャ、ＩＢＭ（登録商標）（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅ）Ｐｏｗｅｒファミリーベースのコンピュータアーキテクチャ、及びＡＲＭファミリーベースのコンピュータアーキテクチャからなるコンピュータアーキテクチャの群から選択される、請求項８に記載の装置。
10. 前記呼び出し側実行可能命令セットは、前記呼び出し側プロセッシングユニットの前記第１のコンピュータアーキテクチャと前記ターゲット側プロセッシングユニットの前記第２のコンピュータアーキテクチャとの間で変換するために、前記少なくとも１つの制御フロー中間命令に適用されたアプリケーションバイナリインタフェースを実装する、複数の変換命令を備える、請求項８に記載の装置。
11. 前記ターゲット側ブロックは複数のターゲット側メタデータ値を備え、
    前記ターゲット側実行可能命令セットを生成することは、前記ターゲット側プロセッシングユニットの前記第２のコンピュータアーキテクチャに従って前記複数のターゲット側メタデータ値を使用して変換された複数のターゲット側メタデータ値を生成することを備える、請求項８に記載の装置。
12. 前記呼び出し側実行可能命令セットは、アプリケーションメモリアドレスの識別範囲内の少なくとも１つのメモリアドレスへの少なくとも１つの第１のメモリアクセス命令を備え、
    前記ターゲット側実行可能命令セットは、前記アプリケーションメモリアドレスの前記識別範囲内の少なくとも１つの他のメモリアドレスへの少なくとも１つの第２のメモリアクセス命令を備える、請求項１に記載の装置。
13. 前記アプリケーションメモリアドレスの前記識別範囲は、物理メモリアドレス範囲、仮想メモリアドレス範囲、メモリマップド入出力アドレス範囲、及びバスアドレス範囲のうちの１つである、請求項１２に記載の装置。
14. 前記呼び出し側実行可能命令セットは、少なくとも１つのデバイスに関連付けられた少なくとも１つのデバイスハンドルを使用して、前記少なくとも１つのデバイスにアクセスすることを備え、
    前記ターゲット側実行可能命令セットは、前記少なくとも１つのデバイスハンドルを使用して前記少なくとも１つのデバイスにアクセスすることを備える、請求項１に記載の装置。
15. 前記少なくとも１つのデバイスハンドルは、ネットワークソケットハンドル、オペレーティングシステムカーネルオブジェクトハンドル、及びファイル記述子のうちの少なくとも１つである、請求項１４に記載の装置。
16. 前記少なくとも１つのハードウェアプロセッサは、
    前記ソフトウェアプログラムの少なくとも一部を実行中に複数の統計値を収集し（３３０）、
    前記複数の統計値に従って前記呼び出し側ブロック及び前記ターゲット側ブロックを識別する（３０１）、
    ようにさらに適合される、請求項１に記載の装置。
17. 前記複数の統計値のうちの少なくとも１つは、制御フロー命令を実行するアウトカム、前記ソフトウェアプログラムの変数のデータ値、メモリアクセスパターン、及びメモリ仮想アドレス変換のうちの１つを示す、請求項１６に記載の装置。
18. 前記少なくとも１つのハードウェアプロセッサは、
    前記複数の統計値を収集する目的のために、前記ソフトウェアプログラムの前記中間表現に複数のテレメトリ中間命令を挿入するようにさらに適合される、請求項１６に記載の装置。
19. 前記呼び出し側プロセッシングユニットは、前記少なくとも１つのハードウェアプロセッサである、請求項１に記載の装置。
20. ソフトウェアプログラム（１０１）を実行するための方法（３００）であって、
    複数のブロックを備える前記ソフトウェアプログラムの中間表現であって、各ブロックが、前記ソフトウェアプログラムの複数の実行ブロックのうちの１つに関連付けられ、中間命令セットを備える、中間表現において、ターゲット側ブロックを実行する少なくとも１つのプロセッシングユニット（２１０，２２０）に、前記ターゲット側ブロックの少なくとも１つのターゲット側中間命令を実行させる少なくとも１つの制御フロー中間命令を備える呼び出し側ブロック（１１１）と、前記ターゲット側ブロック（１２１）と、を、少なくとも１つのコンピュータ処理プロセッサによって識別し（３０１）、
    前記少なくとも１つのコンピュータ処理プロセッサによって、前記ターゲット側ブロックを使用して、ターゲット側実行可能命令セット（１１２）を生成し（３１１）、
    呼び出し側実行可能命令セットが複数のプロセッシングユニット（２１０，２２０）のうちの呼び出し側プロセッシングユニット（２１０）によって実行され、前記ターゲット側実行可能命令セットが前記複数のプロセッシングユニットのうちのターゲット側プロセッシングユニット（２２０）によって実行される場合、前記少なくとも１つのコンピュータ処理プロセッサによって、前記呼び出し側ブロックを使用して、そして前記ターゲット側実行可能命令セットを呼び出すための少なくとも１つのコンピュータ制御命令を使用して、前記呼び出し側実行可能命令セット（１１２）を生成し（３１３）、
    前記少なくとも１つのコンピュータ処理プロセッサによって、前記呼び出し側実行可能命令セットを実行するように前記呼び出し側プロセッシングユニットを構成し（３２１）、
    前記少なくとも１つのコンピュータ処理プロセッサによって、前記ターゲット側実行可能命令セットを実行するように前記ターゲット側プロセッシングユニットを構成する（３２３）、
    ことを備える、方法。
21. ソフトウェアプログラムであって、
    複数のブロックを備える前記ソフトウェアプログラムの中間表現であって、各ブロックが、前記ソフトウェアプログラムの複数の実行ブロックのうちの１つに関連付けられ、中間命令セットを備える、中間表現において、少なくとも１つのコンピュータ処理プロセッサに呼び出し側ブロックとターゲット側ブロックとを識別させる第１のプログラム命令であって、前記呼び出し側ブロックは、前記ターゲット側ブロックを実行する少なくとも１つのプロセッシングユニットに前記ターゲット側ブロックの少なくとも１つのターゲット側中間命令を実行させる少なくとも１つの制御フロー中間命令を備える、第１のプログラム命令と、
    前記少なくとも１つのコンピュータ処理プロセッサに前記ターゲット側ブロックを使用して、ターゲット側実行可能命令セットを生成させる第２のプログラム命令と、
    呼び出し側実行可能命令セットが複数のプロセッシングユニットのうちの呼び出し側プロセッシングユニットによって実行され、前記ターゲット側実行可能命令セットが前記複数のプロセッシングユニットのうちのターゲット側プロセッシングユニットによって実行される場合、前記少なくとも１つのコンピュータ処理プロセッサに、前記呼び出し側ブロックを使用して、そして前記ターゲット側実行可能命令セットを呼び出すための少なくとも１つのコンピュータ制御命令を使用して、前記呼び出し側実行可能命令セットを生成させる第３のプログラム命令と、
    前記少なくとも１つのコンピュータ処理プロセッサに前記呼び出し側実行可能命令セットを実行するように前記呼び出し側プロセッシングユニットを構成させる第４のプログラム命令と、
    前記少なくとも１つのコンピュータ処理プロセッサに前記ターゲット側実行可能命令セットを実行するように前記ターゲット側プロセッシングユニットを構成させる第５のプログラム命令と、
    を備える、ソフトウェアプログラム。