JP7805804B2 - 光デバイスパッケージ - Google Patents

Description

本開示は、光デバイスパッケージに関する。

光デバイスパッケージの高機能化を目的に、発光または受光する光学素子を実装し、マザーボード間を繋ぐ中間基板として再配線層（ＲＤＬ：Redistribution Layer）を有する様々なＦａｎ－Ｏｕｔ構造を有するパッケージが用いられている。Ｆａｎ－Ｏｕｔ構造を有するパッケージの製造方法として一般的に、（１）プリント基板製造技術をベースとし、サイズの大きな基板を用いて回路パターン幅や回路間スペース幅が比較的ラフな再配線層回路パターンを形成するパッケージ、（２）半導体ウェハの微細配線製造技術をベースとし、ウェハサイズ基板を用いて回路パターン幅や回路間スペース幅が微細な再配線層を形成するＦＯＷＬＰ（Fan Out Wafer Level Package）および（３）（１）と（２）との間の中間的な技術のＦＯＰＬＰ（Fan-Out Panel Level Package）が知られている。ところが、光デバイスパッケージの高機能化に伴い、プリント基板技術ベースでは作れないレベルの微細配線化が進む一方、ＦＯＷＬＰではウェハサイズ制約でパッケージの収量（取り数）が少なく、高コストで生産性が低下してしまう問題がある。そこで大きな基板サイズで一定程度の微細配線パターンが製造可能で、収量（取り数）が大きく、生産性に優れ、低コストな半導体パッケージを提供できるＦＯＰＬＰ技術が注目されている。こうした観点から、支持基板となるガラス基板上で複数のパッケージの一構成部分である再配線層を一括製造し、半導体素子実装やモールド封止し、支持基板を分離した後に各パッケージをダイシングして個片化する方法が提案されている。一方、ガラス基板によるＦａｎ－Ｏｕｔ構造を有するパッケージの製造においては、再配線層等の形成時に支持基板であるガラス基板と、再配線層を構成する材料との熱膨張差等によって、ガラス基板等に反りが発生するという問題があり、特に基板サイズが大きくなるほど反りが大きくなるため、製造工程で様々な不具合を生じ、製造ライン停止や不良品等が発生し、生産性が低下してしまう問題がある。

特許文献１は、撮像チップと、撮像チップに対向して配置されたガラス基板と、ガラス基板のうち撮像チップに対向する面に撮像領域を覆うように形成されたシリコン酸化膜と、撮像チップの端子と電気的に接続され、ガラス基板に積層された金属配線層と、を備える撮像素子を開示する。この撮像素子は、ガラス基板等に反りを抑えるため、シリコン基板上に形成したシリコン酸化膜と配線層をガラス基板に転写することにより作成されている。

特開２０１４－２２５７３号公報

引用文献１に開示された撮像素子は、転写後、シリコン基板を除去するので、材料の無駄が発生するという問題がある。また、シリコンウェハの大きさは概ね決まっており、撮像素子のサイズによって取り数の制約を受けやすいという問題がある。このため、製造コスト、生産性に優れる光デバイスパッケージが求められている。

本開示は、上記のような課題を解決するためになされたものであり、生産性に優れる光デバイスパッケージを提供することを目的とする。

本開示の目的を達成するため、本開示に係る光デバイスパッケージの一態様は、
ガラス基板と、
前記ガラス基板に直接または間接的に形成された反り制御膜と、
配線層および絶縁層を有し、前記配線層と前記絶縁層の少なくとも一部が前記反り制御膜上に形成された再配線層と、
前記再配線層に取り付けられた半導体素子と、
を備え、
前記反り制御膜は、窒化ケイ素を含む。

本開示によれば、生産性に優れる光デバイスパッケージを提供することができる。

（Ａ）は、実施の形態に係る光デバイスパッケージを示す図であり、（Ｂ）は、図１（Ａ）のＡ－Ａ断面図である。 実施の形態に係る光デバイスパッケージの製造方法を示すフローチャートである。 実施の形態に係る再配線層形成工程を示すフローチャートである。 実施の形態に係る光デバイスパッケージの製造方法を説明する図である。 実施の形態に係る光デバイスパッケージの製造方法を説明する図である。 実施の形態に係る光デバイスパッケージの製造方法を説明する図である。 実施の形態に係る光デバイスパッケージの製造方法を説明する図である。 実施の形態に係る光デバイスパッケージの製造方法を説明する図である。 実施の形態に係る光デバイスパッケージの製造方法を説明する図である。 実施の形態に係る光デバイスパッケージの製造方法を説明する図である。 実施の形態に係る光デバイスパッケージの製造方法を説明する図である。 実施の形態に係る光デバイスパッケージの製造方法を説明する図である。 変形例に係る光デバイスパッケージを示す図である。 変形例に係る光デバイスパッケージを示す図である。 ガラス基板に窒化ケイ素膜が形成される領域を示す図である。 ガラス基板の反り量と窒化ケイ素膜の厚さの関係を示す図である。 窒化ケイ素膜の厚さｔと再配線層の総厚Ｔの３乗値の関係を示す図である。 （Ａ）は、ガラス基板の最大たわみを説明する図であり、（Ｂ）は、断面２次モーメントを説明する図である。

以下、本開示を実施するための形態に係る光デバイスパッケージについて図面を参照しながら説明する。

実施の形態に係る光デバイスパッケージ１００は、図１に示すように、ガラス基板１０と、反り制御膜２０と、再配線層３０と、半導体素子４０と、を備える。光デバイスパッケージ１００は、再配線層３０が半導体素子４０とマザーボード間を繋ぐ中間基板として機能するＦＯＰＬＰ（Fan-Out Panel Level Package）技術で製造される。この実施の形態では、半導体素子４０が中央部分に矩形形状の受光領域４１を有する光学素子である例について説明する。

ガラス基板１０は、受光領域４１の面積より大きく、受光領域４１の全体を覆う保護板であり、半導体素子４０と略同一の線膨張係数を持つ無アルカリのガラス基板であってもよく、半導体素子４０よりも線膨張係数の大きいガラス基板であってもよい。特に製造ラインとして例えば、液晶ディスプレイ等のＴＦＴ（Thin Film Transistor）基板製造と同一ラインで共用する場合は、ガラス基板からのアルカリ成分溶出がＴＦＴ基板の特性に悪影響を与えることがあるため、無アルカリガラス（＝一般的にアルカリ成分を含まない、もしくは含んでいても微量であるガラス基板）であることが望ましい。また、ガラス基板１０は半導体素子４０の受光領域４１に入射する光に影響を与えないよう、透明性の高いガラス基板が望ましく、例えば波長が４００ｎｍ～１０００ｎｍの透過率が６０％以上のものが使用できる。ガラス基板１０の厚さＴ１は、好ましくは、０．３ｍｍ以上１．１ｍｍ以下である。また、ガラス基板１０は、受光領域４１に対向する部分において、反り制御膜２０および再配線層３０を有さない。

反り制御膜２０は、ガラス基板１０に形成され、ガラス基板１０の反りを抑制するためのものであり、窒化ケイ素（ＳｉＮｘ）を含む。反り制御膜２０は、ＣＶＤ（Chemical Vapor Deposition）法、蒸着法、スパッタ法などにより成膜される。反り制御膜２０の厚さＴ２は、好ましくは、再配線層３０の総厚Ｔ３とし、Ｔ２／（Ｔ３）^３≧７．３８×１０^－５を満たす。これにより、ガラス基板１０の反りを適切に抑制することができるため、製造工程での反りに起因する工程トラブルを抑制でき、生産性を低下させることがない。反り制御膜２０の厚さＴ２は、好ましくは、０μｍ超５μｍ以下であり、より好ましくは、０．３μｍ以上１．１μｍ以下である。

再配線層３０は、反り制御膜２０の上に形成され、少なくとも１層の配線層３１および少なくとも１層の絶縁層３２を有する。配線層３１は、銅配線層、アルミニウム配線層または銀配線層を含む金属配線層を含む。配線層３１の厚みは、例えば５μｍである。配線層３１には、マザーボードなどと電気的に接続されるために用いられるバンプ５１が設けられている。絶縁層３２は、例えば、ポリイミド絶縁層を含む。絶縁層３２の厚みは、配線層３１を適切に被覆するために厚く、例えば、８μｍである。また、再配線層３０の総厚Ｔ３は、好ましくは、０μｍ超４０μｍ以下であり、より好ましくは、８μｍ以上２４μｍ以下である。

半導体素子４０は、再配線層３０に取り付けられ、受光領域４１にガラス基板１０を介して受光する光学素子を含む。半導体素子４０は、受光した被写体像を光電変換する複数の画素を含む。半導体素子４０は、受光領域４１の領域外に、配線層３１と電気的に接続するために用いられるバンプ５２を有する。半導体素子４０は、バンプ５２に電気的に接続された信号線に加え、受光領域４１から出力されるアナログ信号を受信してデジタル信号に変換するＡＤ（Analog Digital）変換器を含んでもよい。ＡＤ変換器は、受光領域４１の領域外に形成される。さらに、受光領域４１の領域外には、ＡＤ変換器に加えて、受光領域４１で生成されたアナログ信号を読み出す読み出し回路、読み出し回路を駆動するタイミング制御回路、読み出した信号のノイズを除去するための除去回路等が形成されていてもよい。

つぎに、上記構成を有する光デバイスパッケージ１００の製造方法について説明する。

光デバイスパッケージ１００の製造方法は、図２に示すように、反り制御膜形成工程（ステップＳ１０１）と、反り制御膜パターニング工程（ステップＳ１０２）と、再配線層形成工程（ステップＳ１０３）と、半導体素子実装工程（ステップＳ１０４）と、バンプ取り付け工程（ステップＳ１０５）と、切断工程（ステップＳ１０６）と、を備える。再配線層形成工程（ステップＳ１０３）は、図３に示すように、配線層形成工程（ステップＳ２０１）と、絶縁層形成工程（ステップＳ２０２）と、を備える。

ここでは、１枚のガラス基板１０に複数の光デバイスパッケージ１００を作成し、その後、切断して個片化する光デバイスパッケージ１００の製造方法について説明する。

反り制御膜形成工程（ステップＳ１０１）では、図４に示すガラス基板１０に、図５に示すように、窒化ケイ素を含む反り制御膜２０を形成する。ガラス基板１０としては、例えば、３７０ｍｍ×４７０ｍｍ×０．７ｍｍのサイズのものを用いる。反り制御膜２０は、ＣＶＤ法、蒸着法、スパッタ法などにより成膜される。この段階で、ガラス基板１０は、反り制御膜２０が成膜された面を凸とする向きの反り（凸反り）になる。凸反りになってもガラス基板１０の自重で凸反りは緩和するため、製造工程上問題になる虞は少ない。

反り制御膜パターニング工程（ステップＳ１０２）では、図６に示すように、反り制御膜２０が成膜されたガラス基板１０から、少なくとも受光領域４１に対向する部分において、反り制御膜２０を除去する。反り制御膜２０を除去する方法は、特に限定されない。例えば、反り制御膜２０を除去しない部分にレジストを塗布し、エッチング等でレジストが塗布されていない部分の反り制御膜２０を除去し、その後、レジストを剥離する。なお、反り制御膜２０の一部を除去したとしても、受光領域４１相当程度の範囲であれば基板全体の０～１５％程度の範囲でしかなく、ガラス基板１０全体としては、凸反りが維持され、反り制御膜２０の効果を得られる。言い換えると、反り制御膜２０の除去量によって凸反りレベルを制御することが可能である。加えて、受光領域４１に対向する部分の反り制御膜２０を除去することで、透過する光の波長によっては光量を減衰させてしまう反り制御膜２０の影響がないため半導体素子４０の受光性能に影響を与えない。

再配線層形成工程（ステップＳ１０３）では、反り制御膜２０上に、少なくとも１層の配線層３１および少なくとも１層の絶縁層３２を含む再配線層３０を形成する。

図３に示す配線層形成工程（ステップＳ２０１）では、反り制御膜２０が形成されたガラス基板１０に配線層３１を形成する。詳細には、銅を含む配線層３１を形成する場合、図７に示すように、表面に銅シード層（不図示）をスパッタ成膜し、配線層３１を形成しない部分にレジスト６０を塗布し、配線層３１となる銅を例えば電解メッキ法によりメッキする。なお、銅シード層（不図示）は配線層３１を電解メッキする際の下地であり、メッキ析出される電極層である。その後、レジスト６０を剥離し、回路パターンとして不要な部分（レジスト６０下にあった部分）の銅シード層（不図示）をエッチングして除去する。この結果、図８に示す配線層３１が形成されたガラス基板１０が得られる。

絶縁層形成工程（ステップＳ２０２）では、配線層３１が形成されたガラス基板１０に絶縁層３２を形成する。絶縁層３２は、例えば、ポリイミド絶縁層を含む。絶縁層３２がポリイミド絶縁層である場合、ポリイミドを塗布し、露光／現像し、その後焼成することで、図９に示す絶縁層３２が形成されたガラス基板１０が得られる。この時点で、例えばポリイミドの硬化収縮と銅の再結晶化等とによりガラス基板１０や再配線層３０を含む基板全体に対し、再配線層３０を形成した面側を凹とする向きの反り（凹反り）方向の応力が発生するが、反り制御膜２０による凸反り方向応力と相殺することで全体反り量は軽減される。その後、さらに配線層３１および絶縁層３２を形成する場合（ステップＳ２０３；ＮＯ）、ステップＳ２０１に戻って、ステップＳ２０１からステップＳ２０３を繰り返す。なお、工程繰り返しの際は配線層形成工程（ステップＳ２０１）完了で終了してもよい。配線層３１および絶縁層３２が積層される毎に凹反りが増加するが、反り制御膜２０がない場合に比べて反りは抑制され、工程上の許容反り量まで積層が可能である。ここでいう工程上の許容反り量とは、例えば各種製造装置が吸着保持可能な反り量や、基板搬送吸着、あるいは所定のカセット収納等、一定の反り量以下であれば製造工程を正常に経ることができる、つまり製品を流動できる反り量の許容値を言う。配線層３１および絶縁層３２の形成が終了した場合（ステップＳ２０３；ＹＥＳ）、再配線層形成工程（ステップＳ１０３）を終了する。これにより、図１０に示す再配線層３０が形成されたガラス基板１０が得られる。再配線層形成工程（ステップＳ１０３）完了後のガラス基板１０は多少の反りがあっても、つぎの、半導体素子実装工程（ステップＳ１０４）では支障がないレベルである。

半導体素子実装工程（ステップＳ１０４）では、図１１に示すように、再配線層３０が形成されたガラス基板１０に半導体素子４０をフリップチップ実装する。実装方法は例えば、リフロー接続、超音波接続などいずれの方法でも構わない。
なお、半導体素子実装工程（ステップＳ１０４）後に、半導体素子４０を保護するため必要に応じてモールド封止工程（不図示）があってもよく、この際に再配線層３０面側に凹反り方向応力が発生することもあるが、反り制御膜２０による凸反り方向応力と相殺することができる。

バンプ取り付け工程（ステップＳ１０５）では、図１（Ａ）および図１（Ｂ）に示すように、マザーボードなどと電気的に接続されるために用いられるバンプ５１を取り付ける。

切断工程（ステップＳ１０６）は、図１２に示すように、ガラス基板１０に形成された複数の光デバイスパッケージ１００を切断線７１、７２に沿って切断する。これにより、図１（Ａ）および図１（Ｂ）に示す光デバイスパッケージ１００が得られる。この例では、縦方向において、光デバイスパッケージ１００の間にスペースが設けられているが、光デバイスパッケージ１００が縦方向に隣接して形成され、縦方向における光デバイスパッケージ１００の間のスペースは無くてもよい。

以上のように、本実施の形態の光デバイスパッケージ１００および光デバイスパッケージ１００の製造方法によれば、反り制御膜２０を備えることで、製造工程におけるガラス基板１０の反りによる不具合が低減され、生産性に優れる。詳細には、反り制御膜２０によって凸反りするガラス基板１０に対し、再配線層３０の積層時の反りは凹方向のため、全体的な反り量が緩和され、製造工程で反り起因の流動不可を抑制することができ、ＦＯＷＬＰのウェハよりも大きな面積を有するガラス基板を使って多数の光デバイスパッケージを一括形成できるためである。また、反り制御膜２０の厚さＴ２が、再配線層３０の総厚Ｔ３とし、Ｔ２／（Ｔ３）^３≧７．３８×１０^－５を満たすことにより、ガラス基板１０の反りを適切に抑制することができる。また、本実施の形態の光デバイスパッケージ１００は、ガラス基板１０を再配線層３０の製造時の支持基板（キャリアガラス）として使用し、ガラス基板１０を剥離せずに半導体素子４０の保護カバーとして流用することでも生産性に優れる。また、ガラス基板１０上に形成された再配線層３０に半導体素子４０がフリップチップ実装される。また、半導体素子４０の受光領域４１に対向する領域には、反り制御膜２０および再配線層３０が形成されていないため、反り制御膜２０および再配線層３０が受光領域４１に入光する光を減衰させることがなく、センサ機能に影響を与えない。また、半導体素子４０の受光領域４１に対向する領域に反り制御膜２０が形成されていないが、反り相殺効果は大きく低下しない。また、少なくとも最下層の配線層３１と窒化ケイ素を含む反り制御膜２０が界面で接触することにより、配線層３１と接する膜が窒化ケイ素であるため、密着性が向上する。なお、反り制御膜２０を形成しない代わりに、凸反りしたガラス基板を用いることも考えられるが、凸反りしたガラス基板を作成または入手することは困難であり生産性に劣る。

上述の実施の形態では、ガラス基板１０に反り制御膜２０が形成される例について説明した。ガラス基板１０は、反り制御膜２０により反りが低減されればよく、図１３に示すように、ガラス基板１０と反り制御膜２０の間に酸化ケイ素（ＳｉＯｘ）層８１をさらに設けてもよい。このようにすることで、反り制御膜パターニング工程（ステップＳ１０２）において、例えば、酸化ケイ素層８１は窒化ケイ素からなる反り制御膜２０よりもエッチングレートが低いためＥＳＬ（Etching Stop Layer）として機能し、ガラス基板１０がエッチングされて光学機能低下することを防止することができる。また、酸化ケイ素層８１は、α線遮蔽膜としての効果を有するため、パッケージ外部やガラス基板１０からのα線放出があってもこれを遮蔽し、半導体素子４０の受光領域４１にα線が照射されて電気特性に影響を与えることを防止できる。また、ガラス基板１０において、再配線層３０を形成した面の裏面の全面、あるいは受光領域４１に相当する領域に光学機能膜である反射防止層８２をさらに設けてもよい。このようにすることで、半導体素子４０に入光する光のうち、検出を阻害するノイズ成分の光侵入を抑制することができる。

また、上述の実施の形態では、ガラス基板１０に再配線層３０が形成される領域に反り制御膜２０が形成される例について説明した。反り制御膜２１は、図１４に示すように、再配線層３０の配線層３１が形成される領域に選択的に形成されてもよい。この場合、ガラス基板１０に酸化ケイ素層８１を全面に形成し、酸化ケイ素層８１の表面であって、再配線層３０の配線層３１が形成される領域にパターニングして反り制御膜２１が形成される。これにより、再配線層３０の配線層３１は、反り制御膜２１上に形成され、絶縁層３２は、酸化ケイ素層８１上に形成される。銅と窒化ケイ素の密着性は、酸化ケイ素よりよいが、絶縁層３２と酸化ケイ素との密着性が悪いことがあるため、積層する層に適切な界面を選択的に形成することにより、配線層３１および絶縁層３２の良好な密着性を得ることができる。また、反り制御膜２１のパターニングは、反り制御膜パターニング工程（ステップＳ１０２）において実施することが可能であるので、工程数の増加にはならない。

また、上述の実施の形態では、半導体素子４０が受光領域４１を有する例について説明した。半導体素子４０は、ＬＥＤ（Light Emitting Diode）または有機ＥＬ（Electro Luminescence）素子などの発光領域を有するものであってもよい。この場合であっても、半導体素子４０の発光領域に対向する領域には、反り制御膜２０および再配線層３０が形成されていないため、反り制御膜２０および再配線層３０が発光領域から発光した光の透過特性に影響を与えない。

また、上述の実施の形態では、反り制御膜２０が窒化ケイ素を含む例について説明した。反り制御膜２０は、ガラス基板１０を、反り制御膜２０が成膜された面を凸反りにできればよく、反り制御膜２０が窒化ケイ素以外の成分を含んでもよい。このようにしたとしても、反り制御膜２０が窒化ケイ素を含む場合と同様の効果を得られる材料であればこれに限定されない。

以下、光デバイスパッケージ１００が備える反り制御膜２０の効果を実施例により実証した。この実施例は、本開示の一実施態様を示すものであり、本開示は何らこれらに限定されるものではない。

（反りの抑制効果）
ガラス基板に窒化ケイ素膜を形成することで、ガラス基板の反りを低減できるか実施例１のガラス基板および比較例１のガラス基板を作成してガラス基板の反りの抑制効果を確認した。

実施例１のガラス基板は、３７０ｍｍ×４７０ｍｍ×０．７ｍｍのガラス基板に３００ｎｍの窒化ケイ素膜を形成し、厚さ１５μｍのポリイミド膜を全面積層したものであった。これに対して、比較例１のガラス基板は、３７０ｍｍ×４７０ｍｍ×０．７ｍｍのガラス基板に窒化ケイ素膜を形成せず、厚さ１５μｍのポリイミド膜を全面積層したものであった。

比較例１のガラス基板は、０．５ｍｍ～０．６ｍｍの凹反りが発生した。これに対して、実施例１のガラス基板は、０．０５ｍｍ以下の反りに抑制することができ、比較例１のガラス基板に対して９０％以上反りを低減することができた。従って、窒化ケイ素膜を形成することでポリイミド膜を形成したガラス基板の凹反りを抑制できることがわかった。

（窒化ケイ素膜の形成領域）
窒化ケイ素膜をガラス基板に全面に形成し再配線層３０を１層形成した場合と、図１５に示すように、開口部２３を除いて、窒化ケイ素膜２２をガラス基板に形成し、再配線層３０を１層形成した場合と、を比較した。開口部２３の総面積和がガラス基板の総面積の１２．３％以下であれば、反りに有意差はなかった。なお、開口部２３の総面積和とガラス基板の総面積の比率は開口形状や位置、窒化ケイ素膜２２の膜厚等によって変動するため上記範囲に限定されるものではない。

（反り制御膜の厚さ）
つぎに、反り制御膜２０の最適な厚さについて検討した。表１に示すように、３７０ｍｍ×４７０ｍｍ×０．７ｍｍのガラス基板に窒化ケイ素膜を形成して、窒化ケイ素膜の厚さとガラス基板の反り量との関係を計測した。

窒化ケイ素膜の厚さとガラス基板の反り量との計測結果を図１６に示す。これまでの実験で工程上、最も小さい反り量でトラブルが発生する装置の許容可能なガラス基板の凹反り量は０．７５ｍｍ以下であることがわかっており、再配線層３０を３層形成の場合は窒化ケイ素膜の厚さを１０００ｎｍ程度にすれば許容可能になることがわかった。また、再配線層３０を形成したガラス基板の反りがほぼ無い状態を求める場合、例えば再配線層３０が２層である場合、窒化ケイ素膜９００ｍｍで実現できるが、ガラス基板全体の反りがある程度あっても個片化した光デバイスパッケージにはほとんど影響ないので、工程流動させる上で許容可能な反り量まで低減できる程度で構わない。これは、無駄に窒化ケイ素膜を厚くすると成膜に時間がかかり、工程の所要時間が長くなって生産性が低下してしまうためである。

つぎに、３７０ｍｍ×４７０ｍｍ×０．７ｍｍのガラス基板において、反り制御膜である窒化ケイ素膜の厚さｔに対して、再配線層（≒配線層＋絶縁層）の総厚Ｔの３乗値をパラメータとして図１７に示すようにプロットした。再配線層の総厚Ｔ、反り制御膜の厚さｔとし、ｔ／Ｔ^３≧７．３８×１０^－５を満たすと、工程上、許容可能なガラス基板の反り量に収まることがわかった。具体的には、総厚Ｔが１６μｍである場合、窒化ケイ素膜の厚さｔが０．４μｍ以上、総厚Ｔが２４μｍである場合窒化ケイ素膜の厚さｔが１．０２μｍ以上、総厚Ｔが３２μｍである場合窒化ケイ素膜の厚さｔが２．５μｍ以上、で工程上、許容可能なガラス基板の反り量に収まることがわかった。なお、図１７中、Ｔ＝３２μｍは推定値である。

つぎに、再配線層３０の総厚Ｔ、反り制御膜の厚さｔとし、ｔ／Ｔ^３≧７．３８×１０^－５を満たすと、工程上、許容可能なガラス基板の反り量に収まるといえる理由について説明する。

図１８（Ａ）に示すように、ガラス基板の両端Ａ、Ｂが支持された状態で、自重による等分布荷重が作用した場合の最大たわみ（反り）ｙ_ｍａｘは、以下の式（１）で近似できる。
ｙ_ｍａｘ＝５×ｗ×ｓ^４／３８４×Ｅ×Ｉ ・・・（１）
なお、ｙ_ｍａｘ：最大たわみ量、ｗ：加重（Ｎ／ｍ）、ｓ：両端間の距離、Ｅ：ヤング率、Ｉ：断面２次モーメントである。

ここで、断面２次モーメントＩは、材料の曲げ難さ（曲げ力に対する抵抗力）であり、物体の断面形状により変化する。図１８（Ｂ）に示す、断面幅ｂ、断面高さｈの長方形（平板）における断面２次モーメントＩは、以下の式（２）で算出できる。
Ｉ＝ｂ×ｈ^３／１２ ・・・（２）

したがって、式（１）および式（２）より、たわみ量（反り）は、断面高さ（ｈ）の３乗で効くことがわかる。そこで、窒化ケイ素膜の厚さ（ｔ）と再配線層３０の総厚の３乗値（Ｔ^３）の相関を取ったところ、実験結果より、ｔ／Ｔ^３値を境界値に設定できることがわかった。なお、単にｔ／Ｔ、（ｔ／Ｔ）^３、またはｔ^３／Ｔである場合、境界条件を得ることができなかった。

（密着性）
つぎに、ガラス基板に形成された酸化ケイ素膜および窒化ケイ素膜と、銅シード膜（銅スパッタ膜）およびポリイミド絶縁層とのそれぞれの密着性評価をした。

酸化ケイ素膜を１００ｎｍ積層したガラス基板と、酸化ケイ素膜１００ｎｍに窒化ケイ素膜３００ｎｍを積層したガラス板を準備し、それぞれに銅シード膜２００ｎｍおよびポリイミド絶縁層を形成した。銅シード膜およびポリイミド絶縁層の表面にそれぞれカッターで傷を付け、その面上に粘着テープを貼り付けて剥がすことにより、膜剥がれの有無をチェックした（クロスカット法 ＪＩＳ－Ｋ５６００－５－６相当）。その結果を表２に示す。表２中、「○」は膜剥がれ無しであり、「×」は膜剥がれ有りである。

この結果、銅シード膜は、酸化ケイ素膜より窒化ケイ素膜との密着性が良好であることがわかった。また、ポリイミド膜は、銅シード膜とは逆に酸化ケイ素との密着性の方が優れる結果となった。従って、銅シード膜およびポリイミド膜が、それぞれ接する界面を窒化ケイ素と酸化ケイ素とを選択的に配置することにより、再配線層３０の密着性をさらに向上させることができることがわかった。

以上のように、３７０ｍｍ×４７０ｍｍ×０．７ｍｍのガラス基板に３００ｎｍの窒化ケイ素膜を形成し、厚さ１５μｍのポリイミド膜を全面積層した実施例１のガラス基板は、０．０５ｍｍ以下の反りに抑制することができた。これは、窒化ケイ素膜を形成せず、厚さ１５μｍのポリイミド膜を全面積層した比較例１のガラス基板が０．５ｍｍ～０．６ｍｍの凹反りが発生したのと比較して、９０％以上反りを低減することができたことがわかった。また、再配線層３０の総厚Ｔ、反り制御膜の厚さｔとし、ｔ／Ｔ^３≧７．３８×１０^－５を満たすと、工程上、許容可能なガラス基板の反り量に収まることがわかった。また、銅シード膜は、酸化ケイ素膜より窒化ケイ素膜との密着性が良好であり、ポリイミド膜は、銅シード膜とは逆に酸化ケイ素との密着性の方が優れることから、銅シード膜およびポリイミド膜が、それぞれ接する界面を窒化ケイ素と酸化ケイ素とを選択的に配置することにより、再配線層３０の密着性をさらに向上させることができることがわかった。

本開示は、開示の広義の精神と範囲を逸脱することなく、様々な実施の形態及び変形が可能とされるものである。また、上述した実施の形態は、この開示を説明するためのものであり、本開示の範囲を限定するものではない。すなわち、本開示の範囲は、実施の形態ではなく、特許請求の範囲によって示される。そして、特許請求の範囲内及びそれと同等の開示の意義の範囲内で施される様々な変形が、この開示の範囲内とみなされる。

１０…ガラス基板
２０、２１…反り制御膜
２２…窒化ケイ素膜
２３…開口部
３０…再配線層
３１…配線層
３２…絶縁層
４０…半導体素子
４１…受光領域
５１、５２…バンプ
６０…レジスト
７１、７２…切断線
８１…酸化ケイ素層
８２…反射防止層
１００…光デバイスパッケージ
Ｔ１～Ｔ３…厚さ

Claims (9)

1. ガラス基板と、
   前記ガラス基板に直接または間接的に形成された反り制御膜と、
   配線層および絶縁層を有し、前記配線層と前記絶縁層の少なくとも一部が前記反り制御膜上に形成された再配線層と、
   前記再配線層に取り付けられた半導体素子と、
   を備え、
   前記反り制御膜は、窒化ケイ素を含む、
   光デバイスパッケージ。
2. ガラス基板と、
   前記ガラス基板に直接または間接的に形成された反り制御膜と、
   配線層および絶縁層を有し、前記配線層と前記絶縁層の少なくとも一部が前記反り制御膜上に形成された再配線層と、
   前記再配線層に取り付けられた半導体素子と、
   を備え、
   前記再配線層の総厚Ｔ、前記反り制御膜の厚さｔとし、ｔ／Ｔ^３≧７．３８×１０^－５を満たす、
   光デバイスパッケージ。
3. 前記反り制御膜は、窒化ケイ素を含む、
   ことを特徴とする、請求項２に記載の光デバイスパッケージ。
4. 前記ガラス基板の厚さは０．３ｍｍ以上１．１ｍｍ以下である、
   請求項１から３の何れか１項に記載の光デバイスパッケージ。
5. 前記ガラス基板において、前記反り制御膜が形成された面の裏面に光学機能膜を有する、
   請求項１から４の何れか１項に記載の光デバイスパッケージ。
6. 前記半導体素子は、前記ガラス基板を介して発光または受光する光学素子を含む、
   請求項１から５の何れか１項に記載の光デバイスパッケージ。
7. 前記ガラス基板は、前記光学素子の発光領域または受光領域に対向する部分において、前記反り制御膜および前記再配線層を有さない、
   請求項６に記載の光デバイスパッケージ。
8. 前記ガラス基板上に酸化ケイ素膜と前記反り制御膜としての窒化ケイ素膜とが順次積層され、
   前記窒化ケイ素膜は、前記配線層が形成される領域に形成され、前記配線層は前記窒化ケイ素膜上に形成され、前記絶縁層は前記酸化ケイ素膜上に形成される、
   請求項１から７の何れか１項に記載の光デバイスパッケージ。
9. ガラス基板と、
   前記ガラス基板に直接または間接的に形成された反り制御膜と、
   配線層および絶縁層を有し、前記配線層と前記絶縁層の少なくとも一部が前記反り制御膜上に形成された再配線層と、
   前記再配線層に取り付けられた半導体素子と、
   を備え、
   前記ガラス基板上に酸化ケイ素膜と前記反り制御膜としての窒化ケイ素膜とが順次積層され、
   前記窒化ケイ素膜は、前記配線層が形成される領域に形成され、前記配線層は前記窒化ケイ素膜上に形成され、前記絶縁層は前記酸化ケイ素膜上に形成される、
   光デバイスパッケージ。