JP7807151B2 - 半導体装置および半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置および半導体装置の製造方法に関する。

強誘電体の分極反転を利用して、データを強誘電体キャパシタに保持する強誘電体メモリ（ＦｅＲＡＭ：Ferroelectric Random Access Memory）が知られている。強誘電体キャパシタは、下部電極と、下部電極上に設けられた強誘電体膜と、強誘電体膜上に設けられた上部電極と、を備える。上部電極上には、上部電極に接続する導電プラグが設けられる。

強誘電体キャパシタはエッチング等により所望の形状にパターニングすることで形成されるが、プロセスダメージを回復させるために酸素雰囲気下での回復アニール処理（熱処理）が行われる。この回復アニール処理により上部電極が酸化し、この酸化に起因して導電プラグと上部電極との間のコンタクト抵抗が上昇してしまうことがある。そこで、コンタクト抵抗の上昇を抑制するために、上部電極と導電プラグとの間に酸化しても導電性を有する導電材料を含む導電層を設けることが知られている（例えば特許文献１）。また、上部電極の上層部分を下層部分より酸素濃度の低い酸化イリジウム層とし、導電プラグを上部電極の上層部分で止まらせて下層部分まで到達しないようにすることが知られている（例えば特許文献２）。

特開２０１０－２０６２１３号公報 特開２００６－３４４６８４号公報

しかしながら、特許文献１、２に記載された方法では、導電プラグと上部電極との間のコンタクト抵抗の上昇を抑制する点において改善の余地が残されている。

１つの側面では、コンタクト抵抗の上昇を抑制することを目的とする。

１つの態様では、第１電極と、前記第１電極上に設けられた強誘電体膜と、前記強誘電体膜上に設けられた第２電極と、を有する強誘電体キャパシタと、前記強誘電体キャパシタを覆う絶縁膜と、前記絶縁膜を貫通し、前記第２電極に底部が埋め込まれた導電プラグと、を備え、前記第２電極は、第１金属元素の酸化物を含む最上層の第１層と、前記第１層下に設けられ、前記第１層より酸素組成比が高い前記第１金属元素の酸化物を含む第２層と、を含み、前記導電プラグは、前記第１層を貫通して前記第２層に達して設けられ、前記第１層および前記第２層に接しかつ第２金属元素を含む密着膜と前記密着膜上の導電膜とを含み、前記密着膜のうち前記導電プラグの底面に位置する第１部分は、前記第１層と前記導電膜に挟まれた第２部分に比べて、酸素濃度が低く、前記第１金属元素の酸化物は酸化イリジウムであり、前記第１層に含まれる酸化イリジウムはＩｒＯ _ｚ （ｚ＜１．０）の組成を有し、前記第２層に含まれる酸化イリジウムはＩｒＯ _β （β＞ｚ）の組成を有する、半導体装置である。

１つの態様では、第１電極となる膜を成膜する工程と、前記第１電極となる膜上に、強誘電体膜を成膜する工程と、前記強誘電体膜上に、第１金属元素の金属層である最上層の第１層と、前記第１層下に設けられ、前記第１金属元素の酸化層である第２層とを含む、第２電極となる膜を成膜する工程と、前記第１電極となる膜と前記強誘電体膜と前記第２電極となる膜とをパターニングして、前記第１電極と前記強誘電体膜と前記第２電極とを有する強誘電体キャパシタを形成する工程と、前記強誘電体キャパシタに対して酸素雰囲気下で熱処理をする工程と、前記熱処理の後、前記強誘電体キャパシタを覆う絶縁膜を形成する工程と、前記絶縁膜および前記第１層を貫通して前記第２層に達し、前記第１層および前記第２層に接しかつ第２金属元素を含む密着膜と前記密着膜上の導電膜とを含む導電プラグを形成する工程と、を備え、前記第１層は、前記熱処理により、前記第２層より酸素組成比が低い前記第１金属元素の酸化物が形成され、前記密着膜のうち前記導電プラグの底面に位置する第１部分は、前記第１層と前記導電膜に挟まれた第２部分に比べて、酸素濃度が低く、前記第１金属元素の酸化物は酸化イリジウムであり、前記熱処理後において、前記第１層に含まれる酸化イリジウムはＩｒＯ _ｚ （ｚ＜１．０）の組成を有し、前記第２層に含まれる酸化イリジウムはＩｒＯ _β （β＞ｚ）の組成を有する、半導体装置の製造方法である。

１つの側面として、コンタクト抵抗の上昇を抑制することができる。

図１は、実施例に係る半導体装置の断面図である。 図２は、実施例における強誘電体キャパシタ近傍の断面図である。 図３（ａ）から図３（ｃ）は、実施例に係る半導体装置の製造方法を示す断面図（その１）である。 図４（ａ）および図４（ｂ）は、実施例に係る半導体装置の製造方法を示す断面図（その２）である。 図５（ａ）および図５（ｂ）は、実施例に係る半導体装置の製造方法を示す断面図（その３）である。 図６（ａ）および図６（ｂ）は、比較例に係る半導体装置の製造方法を示す断面図である。 図７（ａ）および図７（ｂ）は、実験を行った第１試料および第２試料の強誘電体キャパシタ近傍の断面図である。 図８は、第１試料および第２試料における導電プラグと上部電極との間のコンタクト抵抗の測定結果である。

以下、図面を参照して、本発明の実施例について説明する。

図１は、実施例に係る半導体装置１００の断面図である。図１のように、半導体装置１００は、例えばＰ型シリコン基板である半導体基板１０上に形成されている。半導体基板１０の表層部には、トランジスタＴａの形成領域を画定する酸化シリコン（ＳｉＯ_２）等の絶縁体からなる素子分離領域１２が形成されている。また、半導体基板１０の表層部には、トランジスタＴａのソース領域Ｓおよびドレイン領域Ｄが形成されている。ソース領域Ｓおよびドレイン領域Ｄは例えばＮ型半導体で構成されている。

半導体基板１０上に、ゲート絶縁膜１４を介してゲート電極Ｇが設けられている。ゲート絶縁膜１４は例えばＳｉＯ_２で形成され、ゲート電極Ｇは例えばポリシリコンで形成されている。ゲート電極Ｇはワード線として機能する。ゲート電極Ｇの側面にはＳｉＯ_２等の絶縁体からなるサイドウォール１６が設けられている。ソース領域Ｓ、ドレイン領域Ｄ、およびゲート電極Ｇの表面には、コンタクト抵抗を低下させるためのシリサイド層１８が設けられている。トランジスタＴａは電界効果トランジスタである。

トランジスタＴａ上には、カバー膜２０、層間絶縁膜２２、エッチストッパ膜２４、層間絶縁膜２６、酸化抑制膜２８、および緩衝膜３０がこの順に積層されている。カバー膜２０は、厚さが５０ｎｍ～１００ｎｍ程度であり、窒化シリコン（ＳｉＮ）等の絶縁体で形成されている。層間絶縁膜２２は、厚さが３００ｎｍ～４００ｎｍ程度であり、ＳｉＯ_２等で形成されている。エッチストッパ膜２４は、厚さが２０ｎｍ～５０ｎｍ程度であり、ＳｉＮ等の絶縁体で形成されている。層間絶縁膜２６は、厚さが２００ｎｍ～３００ｎｍ程度であり、ＳｉＯ_２等で形成されている。酸化抑制膜２８は、厚さが５０ｎｍ～１５０ｎｍ程度であり、ＳｉＮ等の絶縁体で形成されている。緩衝膜３０は、厚さが２００ｎｍ～３００ｎｍ程度であり、ＳｉＯ_２等の絶縁体で形成されている。

導電プラグ３２、３４が、層間絶縁膜２２およびカバー膜２０を貫通して、それぞれ、ソース領域Ｓおよびドレイン領域Ｄに接続されている。導電プラグ３２、３４は、タングステン（Ｗ）等の導電体で形成されている。層間絶縁膜２６およびエッチストッパ膜２４を貫通してビット線として機能する配線３８が設けられている。配線３８は、導電プラグ３４を介してトランジスタＴａのドレイン領域Ｄに電気的に接続されている。配線３８は、Ｗ等の導電体で形成されている。導電プラグ３６が、緩衝膜３０、酸化抑制膜２８、層間絶縁膜２６、およびエッチストッパ膜２４を貫通して設けられ、導電プラグ３２に接続されている。導電プラグ３６は、Ｗ等の導電体で形成されている。

緩衝膜３０上に、強誘電体キャパシタＣａが設けられている。強誘電体キャパシタＣａは、下部電極４０、強誘電体膜４２、および上部電極４４が積層された積層構造を有する。下部電極４０は、導電プラグ３６、３２を介してトランジスタＴａのソース領域Ｓに電気的に接続されている。

下部電極４０は、密着膜４６、酸素バリア導電膜４８、および電極膜５０がこの順に積層されている。密着膜４６は、厚さが１ｎｍ～１０ｎｍ程度であり、窒化チタン（ＴｉＮ）等の導電体で形成されている。密着膜４６は、導電プラグ３６および緩衝膜３０と酸素バリア導電膜４８との間の密着性を向上させる機能を有する。酸素バリア導電膜４８は、厚さが５０ｎｍ～１００ｎｍ程度で、酸素透過性の低い膜であり、導電プラグ３６への酸素の拡散を抑制する機能を有する。酸素バリア導電膜４８は密着膜４６および電極膜５０より酸素透過性が低い。酸素バリア導電膜４８は、例えば、窒化チタンアルミニウム（ＴｉＡｌＮ）、酸窒化チタンアルミニウム（ＴｉＡｌＯＮ）、窒化チタンシリコン（ＴｉＳｉＮ）、窒化タンタルアルミニウム（ＴａＡｌＮ）、酸窒化タンタルアルミニウム（ＴａＡｌＯＮ）、または窒化タンタルシリコン（ＴａＳｉＮ）で形成されている。電極膜５０は、厚さが１０ｎｍ～１００ｎｍ程度であり、イリジウム（Ｉｒ）等の導電体で形成されている。

強誘電体膜４２は、ＰＺＴ（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ_３）またはＳＢＴ（ＳｒＢｉ_２Ｔａ_２Ｏ_９）等のペロブスカイト結晶構造を有する強誘電体酸化物を含んで形成されている。強誘電体膜４２の厚さは５０ｎｍ～１５０ｎｍ程度である。

上部電極４４は、電極膜５２と電極膜５４と電極膜５６と電極膜５８がこの順に積層されている。電極膜５２は、例えば、厚さが１０ｎｍ～４０ｎｍ程度で、ＩｒＯ_ｘ（１．３≦ｘ≦１．９）の組成を有する酸化イリジウムで形成されている。なお、ｘは、１．５≦ｘ≦１．９であってもよいし、１．８≦ｘ≦１．９であってもよい。電極膜５２は、電気特性向上のために、上部電極４４と強誘電体膜４２の界面において強誘電体膜４２と上部電極４４の間で酸化イリジウムの相互拡散を抑制し、デートレイア（Dead Layer、強誘電体性がない界面層）を薄くなるようにコントロールするために設けられている。電極膜５４は、例えば、厚さが５０ｎｍ～１００ｎｍ程度で、ＩｒＯ_α（ｘ＜α）の組成を有する酸化イリジウムで形成されている。電極膜５６は、例えば、厚さが５０ｎｍ～１２５ｎｍ程度で、ＩｒＯ_β（ｘ＜β、α≠β）の組成を有する酸化イリジウムで形成されている。電極膜５４と電極膜５６は、水素の侵入を抑えて、強誘電体キャパシタＣａへの還元雰囲気によるダメージを抑制するために設けられている。また、電極膜５４と電極膜５６の２層構造とすることで、１層とする場合に比べて、成膜時に異物が発生することの抑制および成膜時の異常酸化の抑制ができる。電極膜５８は、例えば、厚さが２０ｎｍ～７０ｎｍ程度で、ＩｒＯ_ｚ（ｚ＜１．０）の組成を有する酸化イリジウムで形成されている。電極膜５８は、研磨処理した後の絶縁膜６２の厚さ測定を可能とするために設けられている。なお、電極膜５８は、ＩｒＯ_ｚ（ｚ＜１．０）の組成を有する酸化イリジウムを含む層であれば、酸化イリジウム層である場合に限られず、酸化イリジウムの他に例えば金属イリジウムを含んでいてもよい。

下部電極４０、強誘電体膜４２、および上部電極４４の側面は、連続していて、非連続な張り出し部分が形成されていない。下部電極４０、強誘電体膜４２、および上部電極４４は、下部電極４０から上部電極４４に向かって連続的に幅が狭まっていてもよいし、ほぼ同じ幅となっていてもよい。

強誘電体キャパシタＣａを覆って保護膜６０が設けられている。保護膜６０は、例えば、厚さが２０ｎｍ～７０ｎｍ程度であり、酸化アルミニウム（Ａｌ_ｘＯ_ｙ）、酸化マグネシウム（Ｍｇ_ｘＯ_ｙ）、窒化アルミニウム（Ａｌ_ｘＮ_ｙ）、または窒化マグネシウム（Ｍｇ_ｘＮ_ｙ）で形成されている。保護膜６０は、強誘電体キャパシタＣａへの水素および水分の侵入を抑制する機能を有する。

保護膜６０上に、ＳｉＯ_２等からなる絶縁膜６２が設けられている。絶縁膜６２の厚さは１０００ｎｍ～１８００ｎｍ程度である。絶縁膜６２および保護膜６０を貫通し、底部が上部電極４４内に埋め込まれた導電プラグ６４が設けられている。導電プラグ６４は、絶縁膜６２、保護膜６０、および上部電極４４に接する密着膜６６と、密着膜６６上に設けられた導電膜６８と、を有する。密着膜６６は、導電膜６８と、絶縁膜６２、保護膜６０、および上部電極４４と、の間の密着性を向上させる機能を有する。密着膜６６は、例えば、厚さが２ｎｍ～１００ｎｍ程度であり、大部分が窒化チタン（ＴｉＮ）により形成され、一部分が酸窒化チタン（ＴｉＯＮ）により形成されている。この点の詳細については後述する。導電膜６８は、例えばタングステン（Ｗ）で形成されている。

絶縁膜６２上に、プレート線として機能する配線７０が設けられている。配線７０は、バリア膜７２、配線膜７４、およびバリア膜７６が積層した積層構造を有する。バリア膜７２、７６は、例えばＴｉまたはＴｉＮで形成されている。配線膜７４は、例えばアルミニウム銅合金等の導電体で形成されている。配線７０は導電プラグ６４を介して強誘電体キャパシタＣａの上部電極４４に電気的に接続されている。

図２は、実施例における強誘電体キャパシタＣａ近傍の断面図である。図２のように、導電プラグ６４は、底部が上部電極４４内に位置して設けられている。導電プラグ６４は、上部電極４４の最上層である電極膜５８を貫通し、電極膜５８の下面に接して設けられた電極膜５６まで達している。したがって、導電プラグ６４の底面は電極膜５６に接している。

密着膜６６のうち電極膜５８と導電膜６８とに挟まれた被挟持部分６６ａには、ＴｉＯＮが多く形成されている。ＴｉＯＮが多く形成された部分を濃いハッチングで図示している（以下の同様な図においても同じ）。密着膜６６のその他の部分はほぼＴｉＮにより形成され、ＴｉＯＮはあまり形成されていない。したがって、密着膜６６は、導電プラグ６４の底面に位置する底面部分６６ｂにおいては電極膜５８と導電膜６８とに挟まれた被挟持部分６６ａより酸素濃度が低くなっている。酸素濃度とは、単位面積当たりに含まれる総原子数に対する酸素原子数の割合である。

［製造方法］
図３（ａ）から図５（ｂ）は、実施例に係る半導体装置１００の製造方法を示す断面図である。図５（ｂ）は、図５（ａ）の領域Ａの拡大図である。図３（ａ）のように、例えばＰ型シリコン基板である半導体基板１０の表層部に、ＳＴＩ（shallow trench isolation）技術を用いて素子分離領域１２を形成する。次いで、熱酸化法を用いて半導体基板１０の表面にゲート絶縁膜１４を形成するためのＳｉＯ_２膜を形成した後、ＣＶＤ（chemical vapor deposition）法を用いてゲート電極Ｇを形成するためのポリシリコン膜を成膜する。その後、フォトリソグラフィ法およびエッチング法を用いてＳｉＯ_２膜及びポリシリコン膜をパターニングして、ゲート絶縁膜１４およびゲート電極Ｇを形成する。

次いで、ＣＶＤ法を用いてゲート電極Ｇを覆うＳｉＯ_２等の絶縁膜を成膜した後、この絶縁膜をエッチバックすることで、ゲート電極Ｇの側面を覆うサイドウォール１６を形成する。次いで、ゲート電極Ｇおよびサイドウォール１６をマスクとして用い、ソース領域Ｓおよびドレイン領域Ｄを形成するためのイオン注入を行う。その後、熱処理を行うことでソース領域Ｓおよびドレイン領域Ｄを構成するＮ型の不純物拡散領域を活性化させる。次いで、サリサイドプロセスを用いて、ソース領域Ｓ、ドレイン領域Ｄ、およびゲート電極Ｇの表面にコンタクト抵抗を低下させるためのシリサイド層１８を形成する。これにより、半導体基板１０にトランジスタＴａが形成される。

図３（ｂ）のように、ＣＶＤ法を用いてＳｉＮ等の絶縁膜をトランジスタＴａの表面に堆積してカバー膜２０を形成する。次いで、ＣＶＤ法を用いてカバー膜２０上にＳｉＯ_２等の層間絶縁膜２２を形成した後、ＣＭＰ（chemical mechanical polish）法を用いて層間絶縁膜２２の表面を平坦化する。次いで、フォトリソグラフィ法およびエッチング法を用いてソース領域Ｓおよびドレイン領域Ｄに達するコンタクトホールを層間絶縁膜２２およびカバー膜２０に形成する。次いで、コンタクトホールの側面および底面にスパッタリング法またはＣＶＤ法を用いてＴｉ等の密着膜を形成した後、ＣＶＤ法を用いてコンタクトホールをＷ等の導電膜で充填する。次いで、ＣＭＰ法を用いて層間絶縁膜２２上に堆積した余剰の密着膜および導電膜を除去することで、導電プラグ３２、３４を形成する。

図３（ｃ）のように、ＣＶＤ法を用いて層間絶縁膜２２上にＳｉＮ等の絶縁膜を堆積してエッチストッパ膜２４を形成する。次いで、ＣＶＤ法を用いてエッチストッパ膜２４上にＳｉＯ_２等の層間絶縁膜２６を形成する。次いで、フォトリソグラフィ法およびエッチング法を用いて、層間絶縁膜２６およびエッチストッパ膜２４における配線３８の形成領域にライン状の溝を形成する。次いで、ライン状の溝の側面および底面にスパッタリング法またはＣＶＤ法を用いてＴｉ等の密着膜を形成した後、ＣＶＤ法を用いてライン状の溝にＷ等の導電膜を充填する。次いで、ＣＭＰ法を用いて層間絶縁膜２６上に堆積した余剰の密着膜および導電膜を除去することで配線３８を形成する。

次いで、ＣＶＤ法を用いてＳｉＮ等の絶縁膜を層間絶縁膜２６上に堆積して酸化抑制膜２８を形成する。次いで、ＣＶＤ法を用いてＳｉＯ_２等の絶縁膜を酸化抑制膜２８上に堆積して緩衝膜３０を形成する。次いで、フォトリソグラフィ法およびエッチング法を用いて緩衝膜３０、酸化抑制膜２８、層間絶縁膜２６、およびエッチストッパ膜２４を貫通して導電プラグ３２に達するコンタクトホールを形成する。次いで、コンタクトホールの側面および底面にスパッタリング法またはＣＶＤ法を用いてＴｉ等の密着膜を形成した後、ＣＶＤ法を用いてコンタクトホールにＷ等の導電膜を充填する。次いで、ＣＭＰ法を用いて緩衝膜３０上に堆積した余剰の密着膜および導電膜を除去することで、導電プラグ３６を形成する。導電プラグ３６は、導電プラグ３２に接続される。

図４（ａ）のように、緩衝膜３０上にＰＶＤ（Physical Vapor Deposition）法を用いて例えばＴｉＮからなる密着膜４６を成膜する。密着膜４６上にＰＶＤ法を用いて例えばＴｉＡｌＮからなる酸素バリア導電膜４８を成膜する。酸素バリア導電膜４８上にＰＶＤ法を用いて例えばＩｒからなる電極膜５０を成膜する。電極膜５０上にＰＶＤ法またはＣＶＤ法を用いて例えばＰＺＴからなる強誘電体膜４２を成膜する。その後、強誘電体膜４２に対して酸素雰囲気下での熱処理である急速加熱処理を行う。これにより、強誘電体膜４２において、余剰元素の脱離および酸化が生じ、強誘電体膜４２の結晶化が完了する。

次いで、強誘電体膜４２上にＰＶＤ法を用いて例えばＩｒＯ_ｘ（１．３≦ｘ≦１．９）からなる酸化イリジウム層である電極膜５２を成膜する。電極膜５２上にＰＶＤ法を用いて例えばＩｒＯ_α（ｘ＜α）からなる酸化イリジウム層である電極膜５４を成膜する。電極膜５４上にＰＶＤ法を用いてＩｒＯ_β（ｘ＜β、α≠β）からなる酸化イリジウム層である電極膜５６を成膜する。電極膜５６上に例えばＩｒからなる金属層である電極膜５８を成膜する。酸化イリジウム層の酸素組成比は成膜条件によって制御することができる。例えば、スパッタリング法により酸化イリジウム層を形成する場合では、ＤＣパワーおよび／または成膜温度によって酸素組成比を制御することができる。

図４（ｂ）のように、フォトリソグラフィ法およびエッチング法を用いて、電極膜５８、電極膜５６、電極膜５４、電極膜５２、強誘電体膜４２、電極膜５０、酸素バリア導電膜４８、および密着膜４６をパターニングする。これにより、密着膜４６と酸素バリア導電膜４８と電極膜５０を含む下部電極４０と、強誘電体膜４２と、電極膜５２と電極膜５４と電極膜５６と電極膜５８とを含む上部電極４４と、を有する強誘電体キャパシタＣａが形成される。

強誘電体キャパシタＣａを形成した後、エッチング等のプロセスダメージを取り除くために、強誘電体キャパシタＣａに対して酸素雰囲気下での熱処理である回復アニール処理を行う。この回復アニール処理において、電極膜５８は上面および側面が酸素雰囲気に曝されることになる。このため、電極膜５８に含まれるＩｒは酸化されてＩｒＯ_ｙとなる。ここで、Ｉｒは貴金属元素であるため、熱処理による酸化でＩｒＯ_ｙが形成された場合、ＩｒＯ_ｙは酸素組成比が理論値より低い不飽和酸化物となり、ｙはｙ＜１．０となる。なお、ｙは、ｙ＜０．５となってもよいし、ｙ＜０．２となってもよい。

図５（ａ）および図５（ｂ）のように、ＣＶＤ法またはＰＶＤ法を用いて、強誘電体キャパシタＣａを覆うように、例えばＡｌ_ｘＯ_ｙ、Ｍｇ_ｘＯ_ｙ、Ａｌ_ｘＮ_ｙ、またはＭｇ_ｘＮ_ｙからなる保護膜６０を形成する。保護膜６０上にＣＶＤ法を用いて例えばＳｉＯ_２を主として含む絶縁膜６２を形成する。その後、ＣＭＰ法を用いて絶縁膜６２の表面を平坦化する。この後、絶縁膜６２が適切な厚さで残っているかを確かめる残膜測定を行う。電極膜５８は酸素組成比が小さい不飽和酸化物のＩｒＯ_ｙであるため、電極膜５８を用いて絶縁膜６２の厚さを測定することができる。例えば、絶縁膜６２に光を入射させ、電極膜５８からの光の反射を利用することによって絶縁膜６２の厚さを測定することができる。

次いで、フォトリソグラフィ法およびエッチング法を用いて、絶縁膜６２および保護膜６０を貫通し、上部電極４４の内部にまで達するコンタクトホールを形成する。コンタクトホールは、上部電極４４の最上層である電極膜５８を貫通し、電極膜５８下の電極膜５６まで達するように形成する。次いで、コンタクトホールの側面および底面にスパッタリング法を用いて例えばＴｉＮからなる密着膜６６を形成する。その後、ＣＶＤ法を用いてコンタクトホールに例えばＷからなる導電膜６８を充填する。次いで、ＣＭＰ法を用いて絶縁膜６２上に堆積した余剰の密着膜６６および導電膜６８を除去することで、導電プラグ６４を形成する。

ここで、密着膜６６は電極膜５８と電極膜５６に接して形成される。電極膜５６はＩｒＯ_β（ｘ＜β）を含み、電極膜５８はＩｒＯ_ｙ（ｙ＜１．０）を含んでおり、酸素組成比が互いに異なる。電極膜５６に含まれるＩｒＯ_β（ｘ＜β）は、上述したようにｘが１．３≦ｘ≦１．９であることから、βは少なくとも１．３より大きい。したがって、電極膜５８は電極膜５６に比べて酸素組成比が低くなっている。酸素組成比が低いとＩｒとＯの結合が弱く、酸素組成比が高いとＩｒとＯの結合が強くなる。なお、上記先行技術文献に記載した特開２００６－３４４６８４号広報の図６における上部電極２３の上層部分２３Ｂは、スパッタリング法により形成された酸化イリジウム層であり、ＩｒＯ_１．４の組成を有することから、電極膜５８とはＩｒとＯの結合状態が異なっている。

ＩｒとＯの結合が弱い電極膜５８では、導電プラグ６４の製造工程における温度上昇によって、電極膜５８に含まれる酸素（Ｏ）が密着膜６６に固相拡散し易くなる。例えば、ＣＶＤ法を用いて導電膜６８を形成する場合、温度が４００℃程度まで上昇することから、電極膜５８に含まれる酸素が密着膜６６に固相拡散し易くなる。また、密着膜６６に含まれる金属はＴｉであり、電極膜５８に含まれる金属はＩｒである。ＴｉはＩｒに比べてイオン化傾向が大きいことから、この点においても、電極膜５８に含まれる酸素が密着膜６６に拡散し易くなる。このため、密着膜６６の被挟持部分６６ａは、ＴｉＮが拡散された酸素と反応してＴｉＯＮが形成されるようになり、ＴｉＯＮが多い部分となる。なお、電極膜５８は、酸素が密着膜６６に拡散することで、ＩｒＯ_ｚ（ｚ＜ｙ＜１．０）となる。

一方、電極膜５６は電極膜５８に比べてＩｒとＯの結合が強いため、導電プラグ６４の製造工程において温度が上昇しても、電極膜５６に含まれる酸素は密着膜６６に拡散し難い。したがって、密着膜６６の底面部分６６ｂは、被挟持部分６６ａより酸素濃度が低くなる。このため、密着膜６６の底面部分６６ｂでは、被挟持部分６６ａよりもＴｉＯＮが形成され難い。

その後、図１のように、絶縁膜６２の表面にバリア膜７２、配線膜７４、およびバリア膜７６を積層する。次いで、フォトリソグラフィ法およびエッチング法を用いてこの積層膜をパターニングすることで配線７０を形成する。配線７０は、導電プラグ６４を介して強誘電体キャパシタＣａの上部電極４４に電気的に接続される。以上の工程を経ることにより、実施例の半導体装置１００が形成される。

［比較例］
比較例に係る半導体装置は、導電プラグ６４が上部電極４４の電極膜５８を貫通せず、導電プラグ６４の底部が電極膜５８内に留まって電極膜５６にまで達していない点で実施例の半導体装置１００と異なる。その他の構成は実施例の半導体装置１００と同じである。

図６（ａ）および図６（ｂ）は、比較例に係る半導体装置の製造方法を示す断面図である。図６（ｂ）は、図６（ａ）の領域Ａの拡大図である。まず、実施例１の図３（ａ）から図４（ｂ）に示した製造工程と同じ製造工程を実施する。なお、このときに、電極膜５８は実施例の場合に比べて厚くなっている。その後、図６（ａ）および図６（ｂ）のように、強誘電体キャパシタＣａを覆うように保護膜６０を形成する。保護膜６０上に絶縁膜６２を形成する。次いで、フォトリソグラフィ法およびエッチング法を用いて、絶縁膜６２および保護膜６０を貫通し、上部電極４４の内部にまで達するコンタクトホールを形成する。コンタクトホールは、上部電極４４の最上層である電極膜５８内に留まり、電極膜５６までは達しないようにする。次いで、コンタクトホールの側面および底面にスパッタリング法を用いてＴｉＮからなる密着膜６６を形成する。その後、ＣＶＤ法を用いてコンタクトホールにＷからなる導電膜６８を充填する。次いで、ＣＭＰ法を用いて絶縁膜６２上に堆積した余剰の密着膜６６および導電膜６８を除去することで、導電プラグ６４を形成する。

比較例では、導電プラグ６４の底部は、上部電極４４の電極膜５８内に位置し、電極膜５８に接している。上述したように、電極膜５８はＩｒとＯの結合が弱いことから、電極膜５８に含まれる酸素は密着膜６６に拡散し易い。このため、密着膜６６のう底面部分６６ｂは、ＴｉＮが拡散された酸素と反応してＴｉＯＮが形成され易い部分となり、ＴｉＯＮを多く含む。したがって、導電膜６８の底面と上部電極４４との間には多くのＴｉＯＮが形成されるようになる。

その後、図示は省略するが、実施例の半導体装置１００と同様に、絶縁膜６２の表面にバリア膜７２、配線膜７４、およびバリア膜７６を含む配線７０を形成する。

比較例では、導電プラグ６４の底部は上部電極４４の電極膜５８内に位置して形成されている。電極膜５８は、上述したように、ＩｒとＯの結合が弱い。このため、導電プラグ６４を形成するときの温度上昇によって電極膜５８の酸素が密着膜６６に拡散し易く、密着膜６６の底面部分６６ｂは、ＴｉＮが酸化したＴｉＯＮを多く含むようになる。導電膜６８の底部と上部電極４４との間に多くのＴｉＯＮが形成されることで、導電プラグ６４と上部電極４４との間のコンタクト抵抗が上昇する。

これに対し、実施例１では、図５（ａ）および図５（ｂ）のように、導電プラグ６４は電極膜５８を貫通して形成され、導電プラグ６４の底部は電極膜５６に接している。電極膜５６は、上述したように、ＩｒとＯの結合が強い。このため、電極膜５６に含まれる酸素は導電プラグ６４を形成するときの温度上昇によっても密着膜６６に拡散し難く、密着膜６６の底面部分６６ｂにはＴｉＯＮが形成され難い。よって、導電プラグ６４と上部電極４４との間のコンタクト抵抗の上昇を抑えることができる。なお、密着膜６６の被挟持部分６６ａはＴｉＯＮを多く含む。しかしながら、被挟持部分６６ａにＴｉＯＮが多く形成されたとしても、導電プラグ６４と上部電極４４との間のコンタクト抵抗の上昇への影響は小さい。

以上のように、実施例によれば、上部電極４４（第２電極）は、ＩｒＯ_ｚを含む最上層の電極膜５８（第１層）と、電極膜５８下に設けられ、電極膜５８より酸素組成比が高いＩｒＯ_βを含む電極膜５６（第２層）と、を含む。導電プラグ６４は、電極膜５８を貫通して電極膜５６にまで達して設けられている。そして、導電プラグ６４を構成する密着膜６６のうち底面部分６６ｂ（第１部分）は、被挟持部分６６ａ（第２部分）に比べて、酸素濃度が低くなっている。これにより、密着膜６６の底面部分６６ｂはＴｉＯＮが形成され難い。したがって、密着膜６６の底面部分６６ｂは、被挟持部分６６ａに比べて、ＴｉＯＮが少ない。よって、導電プラグ６４と上部電極４４との間のコンタクト抵抗の上昇が抑制される。導電プラグ６４と上部電極４４との間のコンタクト抵抗を低く抑える点から、密着膜６６の底面部分６６ｂの酸素濃度は被挟持部分６６ａの酸素濃度に比べて、０．５倍以下が好ましく、０．３倍以下がより好ましく、０．１倍以下が更に好ましい。

また、実施例では、図４（ａ）のように、下部電極４０となる密着膜４６、酸素バリア導電膜４８、および電極膜５０を成膜する。電極膜５０上に強誘電体膜４２を成膜する。強誘電体膜４２上に、Ｉｒの金属層である最上層の電極膜５８と、電極膜５８下に設けられ、Ｉｒの酸化層である電極膜５６とを含む、上部電極４４となる電極膜５２～５８を成膜する。図４（ｂ）のように、電極膜５８、電極膜５６、電極膜５４、電極膜５２、強誘電体膜４２、電極膜５０、酸素バリア導電膜４８、および密着膜４６をパターニングして強誘電体キャパシタＣａを形成した後、酸素雰囲気下で熱処理する。その後、図５（ａ）および図５（ｂ）のように、強誘電体キャパシタＣａを覆う絶縁膜６２を形成した後、絶縁膜６２および電極膜５８を貫通して電極膜５６に達する導電プラグ６４を形成する。これにより、導電プラグ６４を構成する密着膜６６のうち底面部分６６ｂは、被挟持部分６６ａに比べて、酸素濃度が低くなる。よって、密着膜６６の底面部分６６ｂはＴｉＯＮが形成され難くなり、導電プラグ６４と上部電極４４との間のコンタクト抵抗の上昇が抑制される。

また、実施例では、上部電極４４の電極膜５８に含まれる酸化イリジウムはＩｒＯ_ｚ（ｚ＜１．０）の組成を有し、電極膜５６に含まれる酸化イリジウムはＩｒＯ_β（β＞ｚ）の組成を有する。この場合、電極膜５８はＩｒとＯの結合が弱くなり、導電プラグ６４を形成するときの温度上昇によって電極膜５８の酸素が密着膜６６に拡散し易くなる。よって、密着膜６６のＴｉＮが酸化してＴｉＯＮが形成され易くなる。しかしながら、この場合でも、電極膜５８を貫通して電極膜５６にまで達する導電プラグ６４とすることで、密着膜６６の底面部分６６ｂはＴｉＯＮが形成され難くなり、導電プラグ６４と上部電極４４との間のコンタクト抵抗の上昇が抑制される。また、上部電極４４の最上層である電極膜５８に含まれる酸化イリジウムをＩｒＯ_ｚ（ｚ＜１．０）の組成とすることで、研磨処理した後の絶縁膜６２の厚さを、電極膜５８を用いて測定することができる。なお、電極膜５６に含まれる酸化イリジウムは、ＩｒとＯの結合が強くなる点から、ＩｒＯ_βの組成のβが、β＞１．３の場合が好ましく、β＞１．６の場合がより好ましく、β＞１．８の場合が更に好ましい。

また、実施例では、密着膜６６はＴｉＮを含んでいる。この場合、電極膜５８の酸素が密着膜６６に拡散されると抵抗の高いＴｉＯＮが形成される。しかしながら、この場合でも、電極膜５８を貫通して電極膜５６にまで達する導電プラグ６４とすることで、密着膜６６の底面部分６６ｂはＴｉＯＮが形成され難くなる。よって、導電プラグ６４と上部電極４４との間のコンタクト抵抗の上昇が抑制される。また、密着膜６６がＴｉＮを含むことで、導電膜６８と、絶縁膜６２および上部電極４４と、の間の密着性が向上する。

なお、実施例において、密着膜６６は、ＴｉＮを含む場合に限られず、金属Ｔｉを含む場合でもよい。すなわち、密着膜６６は、金属ＴｉおよびＴｉＮの少なくとも一方を含む場合でもよい。密着膜６６が金属Ｔｉを含む場合、密着膜６６に酸素が拡散されると酸化チタン（ＴｉＯ）が形成される。この場合でも、密着膜６６の底面部分６６ｂにＴｉＯが多く形成されると、導電プラグ６４と上部電極４４との間のコンタクト抵抗が上昇してしまう。しかしながら、電極膜５８を貫通して電極膜５６にまで達する導電プラグ６４とすることで、密着膜６６の底面部分６６ｂにＴｉＯが形成され難くなるため、導電プラグ６４と上部電極４４との間のコンタクト抵抗の上昇が抑制される。

また、実施例では、図１のように、上部電極４４は、最上層の電極膜５８と、電極膜５８下に設けられた電極膜５６と、電極膜５６下に設けられた電極膜５４（第３層）と、電極膜５４下に設けられた電極膜５２（第４層）と、を含む。電極膜５８は、ＩｒＯ_ｙを含む。電極膜５６は、電極膜５８より酸素組成比が高いＩｒＯ_βを含む。電極膜５４は、電極膜５８より酸素組成比が高くかつ電極膜５６とは酸素組成比が異なるＩｒＯ_αを含む。電極膜５２は、電極膜５８より酸素組成比が高くかつ電極膜５６、５４より酸素組成比が低いＩｒＯ_ｘを含む。上部電極４４が電極膜５２を含むことで、上部電極４４と強誘電体膜４２の界面において強誘電体膜４２と上部電極４４の間で酸化イリジウムの相互拡散を抑制し、デートレイア（Dead Layer、強誘電体性がない界面層）を薄くなるようにコントロールできる。電極膜５４と電極膜５６を含むことで、強誘電体キャパシタＣａへの還元雰囲気によるダメージを抑制できる。電極膜５８を含むことで、強誘電体キャパシタＣａを覆って設けられた絶縁膜６２を研磨処理した後の厚さを測定することができる。また、上部電極４４が酸化イリジウムを含むことで、イリジウムは触媒作用が比較的弱いことから強誘電体膜４２の特性が劣化し難く、酸化イリジウムから強誘電体膜４２に酸素が供給されることから特性の劣化が抑制される。

［実験］
図７（ａ）および図７（ｂ）は、実験を行った第１試料および第２試料の強誘電体キャパシタＣａ近傍の断面図である。図７（ａ）のように、第１試料では、導電プラグ６４の底面を上部電極４４の電極膜５６と電極膜５８の界面に一致させた。したがって、導電プラグ６４の底面と、電極膜５６と電極膜５８の界面と、の間の距離は０ｎｍである。図７（ｂ）のように、第２試料では、導電プラグ６４の底面を電極膜５６と電極膜５８の界面よりも電極膜５６側に位置するようにした。したがって、密着膜６６の底面部分６６ｂは、電極膜５６と電極膜５８の界面よりも電極膜５６側に位置して電極膜５６内に設けられている。密着膜６６の底面部分６６ｂと、電極膜５６と電極膜５８の界面と、の間の距離Ｌは１０ｎｍとした。

第１試料および第２試料の各膜は実施例に示した材料を用いた。また、第１試料および第２試料は図３（ａ）から図５（ｂ）に示した製造方法により作製した。

複数の第１試料および複数の第２試料を作製し、各々に対して、導電プラグ６４と上部電極４４との間のコンタクト抵抗を測定した。図８は、第１試料および第２試料における導電プラグ６４と上部電極４４との間のコンタクト抵抗の測定結果である。図８の横軸は、測定した試料であり、縦軸はコンタクト抵抗である。図８のように、第１試料では、コンタクト抵抗が高くなる試料があったが、第２試料では、全ての試料においてコンタクト抵抗が低くなった。

したがって、導電プラグ６４と上部電極４４との間のコンタクト抵抗の上昇を抑制するために、密着膜６６の底面部分６６ｂは、電極膜５８の下面より電極膜５６側に位置して電極膜５６の内部に設けられていることが好ましい。また、密着膜６６の底面部分６６ｂと電極膜５８の下面との間の距離Ｌは、１０ｎｍ以上が好ましく、１５ｎｍ以上がより好ましく、２０ｎｍ以上が更に好ましい。なお、導電プラグ６４の製造容易性の点からは、距離Ｌは、３０ｎｍ以下が好ましく、２５ｎｍ以下がより好ましく、２０ｎｍ以下が更に好ましい。

なお、実施例において、上部電極４４の電極膜５２、５４、５６、５８は、金属元素の酸化物として酸化イリジウムを含む場合を例に示したが、この場合に限られず、導電性を有すれば、その他の金属元素の酸化物を含む場合でもよい。例えば、ストロンチウム、ルテニウム、またはランタンの酸化物を含む場合でもよい。密着膜６６は金属ＴｉおよびＴｉＮの少なくとも一方を含む場合、すなわち金属元素としてＴｉを含む場合を例に示したが、酸素と反応することで抵抗率が増加するその他の金属元素を含む場合でもよい。例えばクロム（Ｃｒ）を含む場合でもよい。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ 半導体基板
４０ 下部電極（第１電極）
４２ 強誘電体膜
４４ 上部電極（第２電極）
４６ 密着膜
４８ 酸素バリア導電膜
５０ 電極膜
５２ 電極膜（第４層）
５４ 電極膜（第３層）
５６ 電極膜（第２層）
５８ 電極膜（第１層）
６０ 保護膜
６２ 絶縁膜
６４ 導電プラグ
６６ 密着膜
６６ａ 被挟持部分（第２部分）
６６ｂ 底面部分（第１部分）
６８ 導電膜
１００ 半導体装置
Ｃａ 強誘電体キャパシタ

Claims (7)

1. 第１電極と、前記第１電極上に設けられた強誘電体膜と、前記強誘電体膜上に設けられた第２電極と、を有する強誘電体キャパシタと、
   前記強誘電体キャパシタを覆う絶縁膜と、
   前記絶縁膜を貫通し、前記第２電極に底部が埋め込まれた導電プラグと、を備え、
   前記第２電極は、第１金属元素の酸化物を含む最上層の第１層と、前記第１層下に設けられ、前記第１層より酸素組成比が高い前記第１金属元素の酸化物を含む第２層と、を含み、
   前記導電プラグは、前記第１層を貫通して前記第２層に達して設けられ、前記第１層および前記第２層に接しかつ第２金属元素を含む密着膜と前記密着膜上の導電膜とを含み、
   前記密着膜のうち前記導電プラグの底面に位置する第１部分は、前記第１層と前記導電膜に挟まれた第２部分に比べて、酸素濃度が低く、
   前記第１金属元素の酸化物は酸化イリジウムであり、
   前記第１層に含まれる酸化イリジウムはＩｒＯ _ｚ （ｚ＜１．０）の組成を有し、
   前記第２層に含まれる酸化イリジウムはＩｒＯ _β （β＞ｚ）の組成を有する、半導体装置。
2. 前記密着膜の前記第１部分は、前記密着膜の前記第２部分に比べて、前記第２金属元素の酸化物および／または酸窒化物が少ない、請求項１に記載の半導体装置。
3. 前記第２金属元素はチタンである、請求項１または２に記載の半導体装置。
4. 前記密着膜の前記第１部分は、前記第１層の下面より前記第２層側に位置して前記第２層の内部に設けられている、請求項１から３のいずれか一項に記載の半導体装置。
5. 前記密着膜の前記第１部分と前記第１層の下面との間の距離は１０ｎｍ以上である、請求項４に記載の半導体装置。
6. 前記第２電極は、最上層の前記第１層と、前記第１層下に設けられた前記第２層と、前記第２層下に設けられ、前記第１層より酸素組成比が高くかつ前記第２層とは酸素組成比が異なる前記第１金属元素の酸化物を含む第３層と、前記第３層下に設けられ、前記第１層より酸素組成比が高くかつ前記第２層および前記第３層より酸素組成比が低い前記第１金属元素の酸化物を含む第４層と、を含む、請求項１から５のいずれか一項に記載の半導体装置。
7. 第１電極となる膜を成膜する工程と、
   前記第１電極となる膜上に、強誘電体膜を成膜する工程と、
   前記強誘電体膜上に、第１金属元素の金属層である最上層の第１層と、前記第１層下に設けられ、前記第１金属元素の酸化層である第２層とを含む、第２電極となる膜を成膜する工程と、
   前記第１電極となる膜と前記強誘電体膜と前記第２電極となる膜とをパターニングして、前記第１電極と前記強誘電体膜と前記第２電極とを有する強誘電体キャパシタを形成する工程と、
   前記強誘電体キャパシタに対して酸素雰囲気下で熱処理をする工程と、
   前記熱処理の後、前記強誘電体キャパシタを覆う絶縁膜を形成する工程と、
   前記絶縁膜および前記第１層を貫通して前記第２層に達し、前記第１層および前記第２層に接しかつ第２金属元素を含む密着膜と前記密着膜上の導電膜とを含む導電プラグを形成する工程と、を備え、
   前記第１層は、前記熱処理により、前記第２層より酸素組成比が低い前記第１金属元素の酸化物が形成され、
   前記密着膜のうち前記導電プラグの底面に位置する第１部分は、前記第１層と前記導電膜に挟まれた第２部分に比べて、酸素濃度が低く、
   前記第１金属元素の酸化物は酸化イリジウムであり、
   前記熱処理後において、前記第１層に含まれる酸化イリジウムはＩｒＯ _ｚ （ｚ＜１．０）の組成を有し、前記第２層に含まれる酸化イリジウムはＩｒＯ _β （β＞ｚ）の組成を有する、半導体装置の製造方法。