Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7807901B2 - Display device, photoelectric conversion device and electronic device - Google Patents
[go: Go Back, main page]

JP7807901B2 - Display device, photoelectric conversion device and electronic device - Google Patents

Display device, photoelectric conversion device and electronic device

Info

Publication number
JP7807901B2
JP7807901B2 JP2021196468A JP2021196468A JP7807901B2 JP 7807901 B2 JP7807901 B2 JP 7807901B2 JP 2021196468 A JP2021196468 A JP 2021196468A JP 2021196468 A JP2021196468 A JP 2021196468A JP 7807901 B2 JP7807901 B2 JP 7807901B2
Authority
JP
Japan
Prior art keywords
pixels
signal line
column signal
display device
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021196468A
Other languages
Japanese (ja)
Other versions
JP2022140272A5 (en
JP2022140272A (en
Inventor
雄一朗 波多野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to US17/688,937 priority Critical patent/US12488744B2/en
Publication of JP2022140272A publication Critical patent/JP2022140272A/en
Publication of JP2022140272A5 publication Critical patent/JP2022140272A5/ja
Application granted granted Critical
Publication of JP7807901B2 publication Critical patent/JP7807901B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、表示装置、光電変換装置及び電子機器に関する。 The present invention relates to a display device, a photoelectric conversion device, and an electronic device.

有機エレクトロルミネッセンス(以下、有機EL)膜を用いた表示装置は、各画素に発光素子が設けられ、個別に発光を制御することで画像を表示する。特許文献1では、映像データに応じた信号電圧を付与する第一映像信号線と映像データの基準となる電圧を付与する第二映像信号線を各画素の列に沿って個別に配置している。ここでは、第一画素行と隣接する第二画素行を同時に初期化および閾値補償を行う。その後、逐次所定の映像データを書き込んでいくことで、表示不良の発生を抑制しつつ高精細化を実現する表示装置が提案されている。 Display devices using organic electroluminescence (hereinafter referred to as organic EL) films have a light-emitting element in each pixel, and images are displayed by individually controlling light emission. In Patent Document 1, a first video signal line that applies a signal voltage corresponding to video data and a second video signal line that applies a reference voltage for the video data are individually arranged along each pixel column. Here, initialization and threshold compensation are performed simultaneously on a first pixel row and an adjacent second pixel row. By then sequentially writing specified video data, a display device is proposed that achieves high definition while suppressing the occurrence of display defects.

特開2018-045186号公報Japanese Patent Application Laid-Open No. 2018-045186

上記の例では、2つの映像信号線を各画素間に配置しているので表示装置の高精細化が制限されることがある。本発明の目的は、表示装置の高フレームレートを保ちつつ、高精細化に有利な技術を提供することである。 In the above example, two video signal lines are placed between each pixel, which can limit the ability of the display device to achieve higher resolution. The object of the present invention is to provide technology that is advantageous for achieving higher resolution while maintaining the display device's high frame rate.

上記課題に鑑み、本発明の表示装置は、複数の行および複数の列を構成するように配置された複数の画素と、前記複数の画素へ映像データに応じた信号電圧を供給する複数の第一列信号線と、前記複数の画素へ基準電圧を供給する少なくとも1つの第二列信号線と、が配置された表示装置であって、前記複数の画素はそれぞれ、発光素子と、前記発光素子を駆動する駆動トランジスタと、前記第一列信号線からの前記信号電圧を前記駆動トランジスタの制御電極に供給する第一選択トランジスタと、前記第二列信号線からの基準電圧を前記駆動トランジスタの前記制御電極に供給する第二選択トランジスタと、を備え、前記複数の第一列信号線と前記少なくとも1つの第二列信号線とは前記複数の画素の列に沿って配置され前記少なくとも1つの第二列信号線は、前記複数の画素のうち少なくとも2つの列の画素に対して、前記第二選択トランジスタを介して共通に接続され、前記少なくとも1つの第二列信号線は、行に沿って配置された複数の共通信号線に接続され、前記複数の共通信号線は前記第一列信号線と並行に配置された短絡信号線により接続されていることを特徴とする。 In view of the above problems, a display device of the present invention is a display device including a plurality of pixels arranged to form a plurality of rows and a plurality of columns, a plurality of first column signal lines that supply signal voltages to the plurality of pixels according to video data, and at least one second column signal line that supplies a reference voltage to the plurality of pixels, wherein each of the plurality of pixels comprises a light-emitting element, a drive transistor that drives the light-emitting element, a first selection transistor that supplies the signal voltage from the first column signal line to a control electrode of the drive transistor, and a second selection transistor that supplies the reference voltage from the second column signal line to the control electrode of the drive transistor , the plurality of first column signal lines and the at least one second column signal line are arranged along columns of the plurality of pixels, the at least one second column signal line is commonly connected to pixels of at least two columns of the plurality of pixels via the second selection transistor, the at least one second column signal line is connected to a plurality of common signal lines arranged along the row, and the plurality of common signal lines are connected by short-circuit signal lines that are arranged parallel to the first column signal line .

本発明によれば、表示装置の高フレームレートを保ちつつ、高精細化に有利な技術を提供することができる。 This invention provides technology that is advantageous for achieving high resolution while maintaining a high frame rate for display devices.

本技術の実施形態に係る表示装置の概略構成図。1 is a schematic configuration diagram of a display device according to an embodiment of the present technology. 一実施形態に係る画素の回路例。3 shows an example of a pixel circuit according to an embodiment. 画素の駆動方法を説明するタイミング図。FIG. 4 is a timing chart illustrating a pixel driving method. 一実施形態に係る表示装置の構成例。1 shows an example of the configuration of a display device according to an embodiment. 一実施形態に係る表示装置の構成例。1 shows an example of the configuration of a display device according to an embodiment. 一実施形態に係る表示装置の構成例。1 shows an example of the configuration of a display device according to an embodiment. 一実施形態に係る表示装置の構成例。1 shows an example of the configuration of a display device according to an embodiment. 一実施形態に係る画素の駆動タイミングを説明する図。FIG. 4 is a diagram illustrating pixel drive timing according to an embodiment. 一実施形態に係る表示装置の配置を説明する平面図。FIG. 2 is a plan view illustrating the arrangement of a display device according to an embodiment. 本開示の表示装置の適用例。10 shows an application example of a display device according to the present disclosure. (A)撮像装置の一例。(B)電子機器の一例。(A) An example of an imaging device. (B) An example of an electronic device. (A)表示装置の一例。(B)折り曲げ可能な表示装置の一例。(A) An example of a display device. (B) An example of a foldable display device. (A)ウェアラブルデバイスの一例。(B)撮像装置を有するウェアラブルデバイスの一例。(A) An example of a wearable device. (B) An example of a wearable device having an imaging device.

以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。 The following describes the embodiments in detail with reference to the attached drawings. Note that the following embodiments do not limit the scope of the claimed invention. While the embodiments describe multiple features, not all of these features are necessarily essential to the invention, and multiple features may be combined in any desired manner. Furthermore, in the attached drawings, the same reference numbers are used to designate identical or similar components, and redundant explanations will be omitted.

図1は、本開示に係る表示装置の概略構成図である。表示装置1は走査信号線駆動回路80、列信号線駆動回路90、発光素子を含む複数の画素100を有する。前記走査線駆動回路80には複数の走査信号線30が接続され、前記列信号線駆動回路90には複数の列信号線20が接続されている。なお、ここで画素100(i,j)は、複数の行及び複数の列を構成するように配置された画素のうち、i番目の行、j番目の列に配置された画素を表す。 Figure 1 is a schematic diagram of a display device according to the present disclosure. The display device 1 has a scanning signal line driving circuit 80, a column signal line driving circuit 90, and a plurality of pixels 100 each including a light-emitting element. A plurality of scanning signal lines 30 are connected to the scanning line driving circuit 80, and a plurality of column signal lines 20 are connected to the column signal line driving circuit 90. Note that pixel 100(i,j) here represents the pixel located in the ith row and jth column of pixels arranged to form a plurality of rows and a plurality of columns.

画素の回路の概略と信号線とについて、図2に示す回路図により説明する。列信号線駆動回路90に第一列信号線101、第二列信号線102が接続される。走査線駆動回路80に第一走査信号線105、第二走査信号線106、第三走査信号線107、第四走査信号線108、電源線109が接続される。各線はそれぞれ画素100に含まれる画素回路110内の各トランジスタに結線されている。 The outline of the pixel circuit and signal lines will be explained using the circuit diagram shown in Figure 2. A first column signal line 101 and a second column signal line 102 are connected to a column signal line drive circuit 90. A first scanning signal line 105, a second scanning signal line 106, a third scanning signal line 107, a fourth scanning signal line 108, and a power supply line 109 are connected to a scanning line drive circuit 80. Each line is connected to a transistor in a pixel circuit 110 included in the pixel 100.

ここで画素100(i,j)について説明する。画素100(i,j)、画素100(i,j+1)は第一選択トランジスタ103、画素回路110、第二選択トランジスタ104を有する。第二列信号線102の信号は、共通信号線116を介し、第二選択トランジスタ104の出力が各画素回路110への入力信号となる。 Now, pixel 100(i,j) will be described. Pixel 100(i,j) and pixel 100(i,j+1) have a first selection transistor 103, a pixel circuit 110, and a second selection transistor 104. The signal on the second column signal line 102 travels via a common signal line 116, and the output of the second selection transistor 104 becomes the input signal to each pixel circuit 110.

第一列信号線101(j)、101(j+1)には列信号線駆動回路90から映像データに応じた信号の電圧(以下、信号電圧)が供給される。第二列信号線102(j)には列信号線駆動回路90から映像データの基準となる電圧(以下、基準電圧)が供給される。基準電圧は画素のリセット動作や駆動トランジスタの閾値補償に使用される。本実施形態では、第二列信号線102(j)から供給される基準電圧は、行に並んだ画素(例えば、100(i、j)、100(i、j+1)、100(i、j+2)・・・に対して共通に書き込まれる。走査信号線駆動回路80からは画素に対して走査信号線105-108を介して画素を駆動するための信号パルスが供給される。なお、画素回路110は第一保持容量121、第二保持容量122、発光素子123、駆動トランジスタ124、発光制御トランジスタ125、リセットトランジスタ126を備えている。また、ここではトランジスタをP型MOS構造として説明するが、それに限定されるものではない。N型MOS構造のトランジスタを使ってもよいし、それらを組み合わせてもよい。その場合は適宜、回路接続を変更しうる。 A signal voltage (hereinafter referred to as the signal voltage) corresponding to the video data is supplied to the first column signal lines 101(j) and 101(j+1) from the column signal line drive circuit 90. A voltage (hereinafter referred to as the reference voltage) that serves as a reference for the video data is supplied to the second column signal line 102(j) from the column signal line drive circuit 90. The reference voltage is used for pixel reset operations and drive transistor threshold compensation. In this embodiment, the reference voltage supplied from the second column signal line 102(j) is written in common to pixels arranged in a row (for example, 100(i,j), 100(i,j+1), 100(i,j+2), etc.). The scanning signal line drive circuit 80 supplies signal pulses to the pixels via scanning signal lines 105-108 to drive the pixels. The pixel circuit 110 includes a first storage capacitor 121, a second storage capacitor 122, a light-emitting element 123, a drive transistor 124, a light-emitting control transistor 125, and a reset transistor 126. While the transistors are described here as having a P-type MOS structure, this is not limiting. N-type MOS transistors may also be used, or a combination of these may be used. In this case, the circuit connection may be changed as appropriate.

図3は、図2の回路の駆動方法を説明するタイミング図である。具体的な駆動としては、時刻T1までに第二列信号線102の電圧VLIN_Rを基準電圧refにする。時刻T1でSEL_ref1を制御して第二選択トランジスタ104を導通(ON)し、駆動トランジスタ124の制御電極(ゲート)と第二保持容量122の一方との接続点に基準電圧refを書き込む。あわせてRES1_Trを制御してリセットトランジスタ126もONし、前記第一保持容量121の一方と第二保持容量122の一方とが接続されるノード1の電荷をディスチャージさせ、電位をリセットする。 Figure 3 is a timing diagram illustrating a method for driving the circuit of Figure 2. Specifically, by time T1, the voltage VLIN_R of the second column signal line 102 is set to the reference voltage ref. At time T1, SEL_ref1 is controlled to turn on the second selection transistor 104, and the reference voltage ref is written to the connection point between the control electrode (gate) of the drive transistor 124 and one of the second holding capacitors 122. At the same time, RES1_Tr is controlled to turn on the reset transistor 126, discharging the charge at node 1, where one of the first holding capacitors 121 and one of the second holding capacitors 122 are connected, and resetting the potential.

時刻T2でILM1_Trを制御して発光制御トランジスタ125をONし、ノード1をプリチャージさせ、時刻T3でILM1_Trを制御して発光制御トランジスタ125をOFFする。これにより保持容量122の端子電圧が静定するまで変化することにより、基準電圧に対する駆動トランジスタ124の閾値電圧の保持が行われる。時刻T4で第二選択トランジスタ104をOFFし、時刻T5でSEL_sig1を制御して第一選択トランジスタ103をONする。これにより、第一列信号線101の電圧VLIN_Dである信号電圧sig1が駆動トランジスタ124のゲートおよび第二保持容量122の一方の接続点に書き込まれる。その後時刻T6で第1選択トランジスタ103をオフにして書き込まれた信号電圧の保持を行い、時刻T7でILM1_Trを制御して発光制御トランジスタ125をONし、発光素子123は発光する。以後、順次、次の行の表示が行われる。 At time T2, ILM1_Tr is controlled to turn on the light-emitting control transistor 125, precharging node 1. At time T3, ILM1_Tr is controlled to turn off the light-emitting control transistor 125. This causes the terminal voltage of the storage capacitor 122 to change until it settles, thereby maintaining the threshold voltage of the drive transistor 124 relative to the reference voltage. At time T4, the second selection transistor 104 is turned off, and at time T5, SEL_sig1 is controlled to turn on the first selection transistor 103. This causes the signal voltage sig1, which is the voltage VLIN_D of the first column signal line 101, to be written to the gate of the drive transistor 124 and one connection point of the second storage capacitor 122. Thereafter, at time T6, the first selection transistor 103 is turned off to maintain the written signal voltage. At time T7, ILM1_Tr is controlled to turn on the light-emitting control transistor 125, causing the light-emitting element 123 to emit light. Thereafter, the next row is displayed in sequence.

本実施形態では、従来の各画素の列に沿って、一つの列信号線を配置するのに比べて基準電圧と信号電圧を別々の列信号線で書き込むことができるため、列信号線の時定数の影響を最小限にして高フレームレートでの書き込みを行うことができる。加えて、基準電圧を書き込む第二列信号線102を複数の画素で共有することで、各画素の行に沿った配置の間隔を狭めることができ、高精細な表示装置の実現が可能となる。 In this embodiment, the reference voltage and signal voltage can be written using separate column signal lines, compared to the conventional method of arranging one column signal line along each pixel column. This minimizes the effect of the time constant of the column signal line, allowing writing at a high frame rate. In addition, by sharing the second column signal line 102, which writes the reference voltage, among multiple pixels, the spacing between pixels along the row can be narrowed, making it possible to realize a high-definition display device.

図4により発光色が異なる画素を単位とした実施形態を説明する、本実施形態では、発光色の異なる画素200として、赤の発光を制御するR画素、緑の発光を制御するG画素、青の発光を制御するB画素を例に説明する。本実施形態ではそれぞれ隣接する画素は別の発光色になるように配列されている。異なる発光色の画素200が1つずつ集まって一つの単位とする。この単位を画素ユニット115と呼ぶ。本実施形態では画素ユニット115は複数並ぶようにストライプ型に配置されているが、配置の仕方はこれに限らない。本実施形態では、画素ユニット115が含む3つの画素200に対して第二列信号線202を一つ配置して、これらを3つの画素200で共有しており、第二選択トランジスタ204で共通信号線216を介して3つの画素200へ基準信号を書き込む。なお、発光色の異なる画素で使用される有機EL膜に用いる材料は、その発光強度がG画素>R画素>B画素の関係になることを前提として、画素ユニット115には緑(G)、青(B)、赤(R)の順に画素が並んでいる。以降の実施形態においてもこの関係を前提として説明する。 Figure 4 illustrates an embodiment in which pixels of different luminescent colors are used as units. In this embodiment, the pixels 200 of different luminescent colors are illustrated as an example, using an R pixel that controls red emission, a G pixel that controls green emission, and a B pixel that controls blue emission. In this embodiment, adjacent pixels are arranged so that they emit different luminescent colors. A group of pixels 200 of different luminescent colors constitutes a single unit. This unit is called a pixel unit 115. In this embodiment, multiple pixel units 115 are arranged in a stripe pattern, but this arrangement is not limited to this. In this embodiment, one second column signal line 202 is arranged for each of the three pixels 200 included in the pixel unit 115, and this line is shared by the three pixels 200. A reference signal is written to the three pixels 200 by the second selection transistor 204 via the common signal line 216. Note that the materials used for the organic EL films used in the pixels of different luminescent colors are arranged in the order of green (G), blue (B), and red (R), assuming that the luminescent intensities of the materials are G pixel > R pixel > B pixel. The pixels are arranged in the pixel unit 115 in this order. This relationship will be assumed in subsequent embodiments.

図4においては、第二列信号線202は単位ユニット115のうちの緑(G)画素に配置されるとよい。各画素200を等しい間隔でレイアウト配置する際に、第二列信号線202が配置される画素は、それらが配置されない画素に比べて画素内における領域が狭くなりうる。上述した前提である発光強度の関係により、G画素は、R画素やB画素に対して発光素子に流す電流も少なくできるため、発光領域をR画素やB画素に比べて小さくすることが可能である。そこで、G画素に第二列信号線202を配置する。その結果、本例では画素200に含まれる画素回路を等しい間隔で配置しても発光強度の低下を抑制できる。ただし、G画素への配置は一例であり、目的と用途、有機EL膜に使用される材料により、その他の発光色の画素に配置することもできる。本実施形態によれば、第一列信号線101と第二列信号線202を分けることで画素へ信号を高速に書き込みできる。さらに、前記第二列信号線202を画素ユニット115で共通化することにより画素の間隔を狭め、画素レイアウトの面積を小さくできる。これにより、高フレームレートを維持しつつ、高精細化を実現することが可能となる。 In FIG. 4 , the second-column signal line 202 is preferably disposed in the green (G) pixel of the pixel unit 115. When the pixels 200 are arranged at equal intervals, the pixel in which the second-column signal line 202 is disposed may have a smaller area within the pixel than the pixel in which the second-column signal line 202 is not disposed. Due to the aforementioned premise of the light-emission intensity relationship, the G pixel can pass less current to its light-emitting element than the R and B pixels, allowing the light-emitting area to be smaller than those of the R and B pixels. Therefore, the second-column signal line 202 is disposed in the G pixel. As a result, in this example, even if the pixel circuits included in the pixel 200 are arranged at equal intervals, a decrease in light-emission intensity can be suppressed. However, the arrangement in the G pixel is merely an example, and the second-column signal line 202 can also be disposed in pixels of other light-emitting colors depending on the purpose, application, and material used for the organic EL film. According to this embodiment, separating the first-column signal line 101 and the second-column signal line 202 enables high-speed writing of signals to the pixels. Furthermore, by sharing the second-column signal line 202 across the pixel unit 115, the pixel spacing can be narrowed, thereby reducing the area of the pixel layout. This makes it possible to achieve high definition while maintaining a high frame rate.

図5により、各発光色の画素400に対応して、発光色別に第二選択トランジスタ404および第二列信号線402を共有させた配置を説明する。図5においては、第二選択トランジスタ404および第二列信号線402は、発光をしない光学ブラック画素(OB)や発光表示に使用されない画素を含む有効画素領域外に配置されたダミー画素領域等に配置されるとよい。 Figure 5 illustrates an arrangement in which the second selection transistor 404 and second column signal line 402 are shared by the pixels 400 of each emitting color. In Figure 5, the second selection transistor 404 and second column signal line 402 may be arranged in a dummy pixel area located outside the effective pixel area, including optical black pixels (OB) that do not emit light and pixels not used for emitting light.

本実施形態では、表示装置の複数の画素の最外周の画素にダミー画素を配置し、ダミー画素が配置された領域に第二列信号線402が配置される。図5では400(1,1)~400(1,3)が配置された列をダミー画素とした例を示す。第二列信号線402は、有効画素領域内における各発光色の画素の配置間隔に影響を与えることなくレイアウトが可能となる。なお、基準電圧は発光色別に設けた共通信号線416(ここでは各行に3つ)を介して、各行の同じ発光色の画素に書き込みが行われる。共通信号線416は、第一列信号線101と交差させて、発行色の数だけ配置する必要がある。共通信号線416の配置により、走査信号線105-108や電源線109、共通信号線416と交差する方向に対しての高精細化は図2の実施形態よりも低下しうる。しかし、共通信号線416と並行な方向、つまり行に並んだ画素についての高精細化の低下は抑制しうる。本実施形態においても高フレームレートを維持しつつ、高精細化を実現することが可能となる。また、共通信号線416が発光色の数だけ第一列信号線101と交差するため、信号線間のカップリング容量は上記の実施形態に対して大きくなり、高フレームレート化についての効果は低下しうる。しかし、共通信号線416の数の増加により基準電圧の供給はより良好となりうるので、基準電圧の変動による影響は受けにくくなる。またこの実施形態でも第二列信号線402を複数の配置された画素400のダミー画素領域に各々配置すると高精細化に有利であるが、必ずしもダミー画素領域に配置しなくてもよい。また第二列信号線402を配置する領域は、最外周ではなくても、表示に影響が小さい領域であればよい。 In this embodiment, dummy pixels are arranged in the outermost pixels of the display device, and second column signal lines 402 are arranged in the area where the dummy pixels are arranged. Figure 5 shows an example in which columns 400(1,1) to 400(1,3) are arranged as dummy pixels. The second column signal lines 402 can be laid out without affecting the spacing between pixels of each luminescent color within the effective pixel area. Reference voltages are written to pixels of the same luminescent color in each row via common signal lines 416 (here, three per row) provided for each luminescent color. The common signal lines 416 must be arranged in the same number as the number of luminescent colors, intersecting with the first column signal lines 101. Due to the arrangement of the common signal lines 416, the resolution in the direction intersecting the scanning signal lines 105-108, power supply line 109, and common signal line 416 may be lower than in the embodiment shown in Figure 2. However, the reduction in resolution in the direction parallel to the common signal lines 416, i.e., for pixels arranged in rows, can be suppressed. This embodiment also makes it possible to achieve high definition while maintaining a high frame rate. Furthermore, because the common signal lines 416 intersect with the first column signal lines 101 for each emitted color, the coupling capacitance between the signal lines becomes larger than in the above embodiment, potentially reducing the effect of achieving a high frame rate. However, an increase in the number of common signal lines 416 can improve the supply of reference voltage, making the display less susceptible to fluctuations in the reference voltage. Also, in this embodiment, arranging the second column signal lines 402 in the dummy pixel regions of the multiple pixels 400 is advantageous for achieving high definition, but they do not necessarily have to be arranged in the dummy pixel regions. Furthermore, the region in which the second column signal lines 402 are arranged does not have to be the outermost periphery, as long as it is an area that has little effect on the display.

第二列信号線602を、複数の画素600が配置された領域の最外周に配置される例を図6により説明する。本実施形態では、第二列信号線602は発光表示がされる有効画素領域の外の光学ブラック(OB)画素を含むダミー画素が配置された領域に配置しうる。本実施形態では、前記第一列信号線101と交差する行に沿って配置された複数の画素600は、第二列信号線602を共有している。 An example in which the second column signal line 602 is arranged at the outermost periphery of an area in which multiple pixels 600 are arranged will be described with reference to Figure 6. In this embodiment, the second column signal line 602 can be arranged in an area in which dummy pixels, including optical black (OB) pixels, are arranged outside the effective pixel area in which light is displayed. In this embodiment, the multiple pixels 600 arranged along a row that intersects with the first column signal line 101 share the second column signal line 602.

本実施形態では、表示装置の画素が配置された領域の内の列の最外周の部分にダミー画素を配置し、ダミー画素領域に第二列信号線602を配置しうる。このために、有効画素領域内における各発光色の画素の間隔に影響を与えることなくレイアウトが可能となる。また、前記第一列信号線101と交差する方向に沿って配置される画素600ごとに一つの共通信号線616が配置される。言い換えると、行に配置された複数の画素600毎に、一つの共通信号線616が設けられている。このため、本実施形態の構造は、走査信号線105-108や前記電源線109、共通信号線616と交差する方向および並行する方向に対しての高精細化を実現するのに有利である。特に第二列信号線602をダミー画素が配置された最外周の画素に配置しうるため、高フレームレート化かつ高精細化を実現しやすい。カップリング容量に関しても共通信号線を発光色の数だけ配置する実施形態よりも軽減されるため、高フレームレート化の効果はより大きくしうる。 In this embodiment, dummy pixels are arranged in the outermost portion of a column within the pixel-arranged region of the display device, and second-column signal lines 602 can be arranged in the dummy pixel region. This allows for a layout without affecting the spacing between pixels of each luminescent color within the effective pixel region. Furthermore, one common signal line 616 is arranged for each pixel 600 arranged in a direction intersecting the first-column signal line 101. In other words, one common signal line 616 is provided for each of multiple pixels 600 arranged in a row. Therefore, the structure of this embodiment is advantageous for achieving high resolution in directions intersecting and parallel to the scanning signal lines 105-108, the power supply line 109, and the common signal line 616. In particular, since the second-column signal line 602 can be arranged in the outermost pixel where the dummy pixels are arranged, it is easy to achieve high frame rates and high resolution. Coupling capacitance is also reduced compared to embodiments in which common signal lines are arranged in the same number as the number of luminescent colors, the effect of achieving a high frame rate can be even greater.

複数の行及び複数の列を構成するように配置された画素の行に沿って配置された複数の共通信号線616同士を短絡して、第二列信号線を共有する例について図7により説明する。本実施形態は、上述の各実施形態に適用可能である。図7では、図6の実施形態の変形例として説明する。図6では、前記第二列信号線602が、複数の行および複数の列を構成するように配置された画素600の1列目の発光色の画素に配置されている。図7の例では、図6の実施形態に示す構成に加えて隣接する行に配置された共通信号線616同士を、共通信号線616と交差する短絡信号線620により接続して、共通信号線616同士を短絡している。図7は複数行に配置された共通信号線616同士を短絡信号線620で短絡しているが、短絡信号線620は複数の列の画素の間に一つ配置すると第一列信号線に平行な方向での高精細化の実現に有利である。 FIG. 7 illustrates an example in which multiple common signal lines 616 arranged along a row of pixels arranged in multiple rows and columns are shorted together to share a second column signal line. This embodiment is applicable to each of the above-mentioned embodiments. FIG. 7 illustrates a modification of the embodiment in FIG. 6. In FIG. 6, the second column signal line 602 is arranged in the first column of pixels 600 arranged in multiple rows and columns, corresponding to the emitting color. In the example in FIG. 7, in addition to the configuration shown in the embodiment in FIG. 6, common signal lines 616 arranged in adjacent rows are connected by a short-circuiting signal line 620 that intersects with the common signal line 616, thereby shorting the common signal lines 616 together. In FIG. 7, the common signal lines 616 arranged in multiple rows are short-circuited together by the short-circuiting signal line 620. However, placing one short-circuiting signal line 620 between pixels in multiple columns is advantageous for achieving high resolution in the direction parallel to the first column signal line.

前記走査信号線105-108や前記電源線109、共通信号線616と並行する方向に対しての高精細化は図8の例と同等の効果となりうる。共通信号線616と交差する方向に対しては共通信号線616を短絡するための短絡信号線620を配置する分だけ高精細化に不利である。しかし、共通信号線616を短絡することで基準電圧の供給については低抵抗化に有利なために、カップリング容量増加の弊害を踏まえても、基準電圧の静定までの時間の影響を低減できうるために、基準電圧の変動に対する耐性を強くしうる。また、短絡信号線620は複数の列について1つ配置し、高精細化の低下を抑制しうる。なお、複数の行に設けた第二選択トランジスタ604を一括でONすることで、基準電圧の静定までの時間を最小限にすることも可能である。 High-resolution enhancement in the direction parallel to the scanning signal lines 105-108, the power supply line 109, and the common signal line 616 can achieve the same effect as the example in Figure 8. In the direction intersecting the common signal line 616, the placement of the short-circuiting signal line 620 to short-circuit the common signal line 616 is detrimental to high-resolution enhancement. However, short-circuiting the common signal line 616 is advantageous for reducing the resistance of the reference voltage supply, and even taking into account the negative effects of increased coupling capacitance, the impact of the time it takes for the reference voltage to settle can be reduced, thereby strengthening tolerance to fluctuations in the reference voltage. Furthermore, placing one short-circuiting signal line 620 for multiple columns can prevent a decrease in high-resolution enhancement. Incidentally, by simultaneously turning on the second selection transistors 604 provided in multiple rows, it is also possible to minimize the time it takes for the reference voltage to settle.

また、図示はしないが、前記第一列信号線101および第一選択トランジスタ103を複数の発光色の画素で共有することでさらなる高精細化も可能となる。 In addition, although not shown, the first column signal line 101 and first selection transistor 103 can be shared by pixels of multiple emitting colors, enabling even higher resolution.

上述の各実施形態に係る画素の駆動タイミングの一例を説明する。本実施形態では上述の各実施形態についてさらなる高フレームレート化を実現しうる駆動方法を説明する。ここでは、図4の構成例に関して、図3のタイミング図を簡略化した図8を用いて説明する。図8は画素200への基準電圧と信号電圧のタイミングを表わしている。図8において、N1、N2、N3はそれぞれ図4の第一列信号線101と並行に並んでいる異なる行に配置された画素200の駆動を表している。具体的には、例えば、N1は画素200(1,1)、200(1,2)、200(1,3)・・・200(1,n)の駆動を表す。N2は画素200(2,1)、200(2,2)、200(2,3)・・・200(2,n)の駆動を表す。N3は画素200(3,1)、200(3,2)・・・200(3,n)の駆動を表す。 An example of pixel drive timing for each of the above-described embodiments will be described. In this embodiment, a drive method that can achieve an even higher frame rate for each of the above-described embodiments will be described. Here, the configuration example of FIG. 4 will be described using FIG. 8, which is a simplified version of the timing diagram of FIG. 3. FIG. 8 shows the timing of the reference voltage and signal voltage to the pixel 200. In FIG. 8, N1, N2, and N3 each represent the drive of pixels 200 arranged in different rows parallel to the first column signal line 101 in FIG. 4. Specifically, for example, N1 represents the drive of pixels 200(1,1), 200(1,2), 200(1,3), ... 200(1,n). N2 represents the drive of pixels 200(2,1), 200(2,2), 200(2,3), ... 200(2,n). N3 represents the drive of pixels 200(3,1), 200(3,2), ... 200(3,n).

駆動は、時刻T1から、N1における画素200(1,1)、200(1,2)、200(1,3)・・・200(1,n)への基準電圧を書き込んだのち、時刻T2から信号電圧を書き込む。時刻T3から、N2における前記画素200(2,1)、200(2,2)、200(2,3)・・・200(2,n)への基準電圧を書き込んだのち、時刻T4から信号電圧を書き込む。時刻T3から画素200(2,1)、・・・200(2,n)へ書き込まれる基準電圧は、時刻T2から画素200(1,1)、・・・200(1,n)へ書き込まれる信号電圧の期間に含まれ、期間が重複している。図8の例では、このように駆動を行うことにより、基準電圧の静定までの時間を信号電圧の期間内に含めることができるので、駆動に要する時間を大幅に短縮することができる。この駆動により、より高フレームレート化しうる。第二列信号線202の配線長が長くなると静定に時間がかかるが、信号電圧の書き込み期間と重複させることにより、静定にかかる時間の影響を低減できる。図4の構成を例に説明したが、他の実施形態でも同じように、信号電圧の書き込み期間と基準電圧の書き込み期間とを重複させることにより、高フレームレートを実現しうる。 The driving method begins with writing a reference voltage to pixels 200(1,1), 200(1,2), 200(1,3), ... 200(1,n) in N1 from time T1, followed by writing a signal voltage from time T2. Starting from time T3, the driving method writes a reference voltage to pixels 200(2,1), 200(2,2), 200(2,3), ... 200(2,n) in N2, followed by writing a signal voltage from time T4. The reference voltage written to pixels 200(2,1), ... 200(2,n) from time T3 overlaps with the signal voltage written to pixels 200(1,1), ... 200(1,n) from time T2. In the example shown in Figure 8, this driving method significantly reduces the time required for driving because the time required for the reference voltage to settle can be included within the signal voltage period. This driving method allows for a higher frame rate. As the wiring length of the second column signal line 202 increases, it takes time for it to settle, but by overlapping it with the signal voltage writing period, the impact of the time it takes for it to settle can be reduced. While the configuration in Figure 4 has been used as an example, in other embodiments, a high frame rate can also be achieved by overlapping the signal voltage writing period and the reference voltage writing period.

表示装置の具体的な配線のレイアウトの一例を図9により説明する。図9は、行列に配置された画素の一部を平面視した図である。ここでは、図4のように3つ並んだ画素を例に図9を説明する。図9に示す素子領域501は画素200に含まれるトランジスタや保持容量、発光素子を配置する領域である。また、画素200を駆動するための配線が配置される。第一列信号線101にあたる画像信号線502、第二列信号線202にあたる基準信号線507、共通信号線616にあたるローカル基準信号線506が配置されている。前記電源線109に接続する電源電圧線503、発光素子の基準電圧となる基準GND線504も配置される。画素200は保持容量121、122を有している。保持容量121、122について、隣接する保持容量による画素200間の干渉低減するために、図9では行に沿って並ぶ画素の間にシールド配線505を配置している。シールド配線は図9の配置に限らない。保持容量を囲むような配置であってもよい。 An example of a specific wiring layout for a display device is described with reference to FIG. 9. FIG. 9 is a plan view of a portion of pixels arranged in a matrix. Here, FIG. 9 will be described using an example of three pixels arranged in a matrix, as in FIG. 4. The element region 501 shown in FIG. 9 is an area where the transistors, storage capacitors, and light-emitting elements included in the pixel 200 are arranged. Wiring for driving the pixel 200 is also arranged. An image signal line 502 corresponding to the first column signal line 101, a reference signal line 507 corresponding to the second column signal line 202, and a local reference signal line 506 corresponding to the common signal line 616 are arranged. A power supply voltage line 503 connected to the power supply line 109 and a reference GND line 504 that provides the reference voltage for the light-emitting element are also arranged. The pixel 200 has storage capacitors 121 and 122. Regarding the storage capacitors 121 and 122, shielding wiring 505 is arranged between pixels arranged along a row in FIG. 9 to reduce interference between pixels 200 due to adjacent storage capacitors. The shielding wiring is not limited to the arrangement shown in FIG. 9. It may be arranged to surround the storage capacitor.

ここでは、シールド配線505の一部を、基準電圧を供給するための基準信号線507として用いている。画素200への基準電圧の書き込みは、シールド配線505を画素への入力線として利用し、ローカル基準信号線506との接続を組み合わせることで行う。基準信号線5071からの基準電圧がローカル基準信号線506を介して各画素間のシールド配線505に書き込まれる。シールド配線505を介して画素へ基準電圧が供給される。また第二列信号線202はシールド配線と兼用させてもよい。第二列信号線をシールド配線として使用する場合は、第二列信号線の幅は第一列信号線の幅よりも大きくするとよい。通常の配線の幅よりも広い方がより大きなシールドの効果を期待できる。この場合、基準電圧を供給するための追加的な配線数を抑制することができるので、平面視における画素200のレイアウト間隔を低減できる。 Here, a portion of the shield wiring 505 is used as a reference signal line 507 for supplying a reference voltage. The reference voltage is written to the pixel 200 by using the shield wiring 505 as an input line to the pixel and connecting it to the local reference signal line 506. The reference voltage from the reference signal line 5071 is written to the shield wiring 505 between each pixel via the local reference signal line 506. The reference voltage is supplied to the pixel via the shield wiring 505. The second column signal line 202 may also serve as a shield wiring. When using the second column signal line as a shield wiring, it is preferable to make the width of the second column signal line larger than the width of the first column signal line. A wider width than normal wiring can be expected to provide a greater shielding effect. In this case, the number of additional wiring lines required to supply the reference voltage can be reduced, thereby reducing the layout spacing of the pixels 200 in a planar view.

次に本実施形態の表示装置を使った機器について図10により説明する。表示装置1000は、上部カバー1001と、下部カバー1009との間に、タッチパネル1003、表示パネル1005、フレーム1006、回路基板1007、バッテリー1008を有してよい。タッチパネル1003および表示パネル1005には、フレキシブルプリント回路FPC1002、1004が接続されている。回路基板1007には、トランジスタ等の回路素子が搭載されている。本実施形態に係る表示装置1は表示パネル1005に適用できる。表示パネル1005は回路基板1007に搭載されたトランジスタにより駆動されうる。バッテリー1008は、表示装置が携帯機器でなければ、設けなくてもよいし、携帯機器であってもこの位置に設ける必要はない。 Next, a device using the display device of this embodiment will be described with reference to Figure 10. The display device 1000 may have a touch panel 1003, a display panel 1005, a frame 1006, a circuit board 1007, and a battery 1008 between an upper cover 1001 and a lower cover 1009. Flexible printed circuits FPCs 1002 and 1004 are connected to the touch panel 1003 and the display panel 1005. Circuit elements such as transistors are mounted on the circuit board 1007. The display device 1 of this embodiment can be applied to the display panel 1005. The display panel 1005 can be driven by transistors mounted on the circuit board 1007. The battery 1008 does not need to be provided if the display device is not a portable device, and even if it is a portable device, it does not need to be provided in this position.

本実施形態に係る表示装置は、赤色、緑色、青色を有するカラーフィルタを有してよい。カラーフィルタは、当該赤色、緑色、青色がデルタ配列で配置されてよい。本実施形態に係る表示装置は、携帯端末の表示部に用いられてもよい。その際には、表示機能と操作機能との双方を有してもよい。携帯端末としては、スマートフォン等の携帯電話、タブレット、ヘッドマウントディスプレイ等が挙げられる。 The display device according to this embodiment may have color filters having red, green, and blue colors. The red, green, and blue color filters may be arranged in a delta configuration. The display device according to this embodiment may be used in the display unit of a mobile device. In this case, it may have both display and operation functions. Examples of mobile devices include mobile phones such as smartphones, tablets, and head-mounted displays.

本実施形態に係る表示装置は、複数のレンズを有する光学部と、当該光学部を通過した光を受光する撮像素子とを有する撮像装置の表示部に用いられてよい。撮像装置は、撮像素子が取得した情報を表示する表示部を有してよい。また、表示部は、撮像装置の外部に露出した表示部であっても、ファインダ内に配置された表示部であってもよい。撮像装置は、デジタルカメラ、デジタルビデオカメラであってよい。 The display device according to this embodiment may be used in the display section of an imaging device that has an optical section with multiple lenses and an imaging element that receives light that has passed through the optical section. The imaging device may have a display section that displays information acquired by the imaging element. The display section may be a display section that is exposed to the outside of the imaging device, or a display section that is located within the viewfinder. The imaging device may be a digital camera or a digital video camera.

図11(A)は、本実施形態に係る撮像装置の一例を表す模式図である。撮像装置1100は、ビューファインダ1101、背面ディスプレイ1102、操作部1103、筐体1104を有してよい。ビューファインダ1101に、本実施形態に係る表示装置1を適用できる。その場合、表示装置1は表示部として機能し、撮像する画像のみならず、環境情報、撮像指示等を表示してよい。環境情報には、外光の強度、外光の向き、被写体の動く速度、被写体が遮蔽物に遮蔽される可能性等であってよい。 Figure 11 (A) is a schematic diagram showing an example of an imaging device according to this embodiment. The imaging device 1100 may have a viewfinder 1101, a rear display 1102, an operation unit 1103, and a housing 1104. The display device 1 according to this embodiment can be applied to the viewfinder 1101. In this case, the display device 1 functions as a display unit and may display not only the image to be captured, but also environmental information, imaging instructions, etc. Environmental information may include the intensity of external light, the direction of external light, the speed at which the subject is moving, the possibility that the subject will be blocked by an obstruction, etc.

撮像に適したタイミングはわずかな時間なので、少しでも早く情報を表示した方がよい。したがって、実施形態に係る有機発光素子を用いた発光部を表示装置に用いるとよい。有機発光素子は応答速度が一般に液晶表示装置より速いからである。有機発光素子を用いた表示装置は、表示速度が求められる装置について用いるとよい。 Since the optimum timing for capturing an image is very short, it is best to display information as quickly as possible. Therefore, it is advisable to use a light-emitting unit using the organic light-emitting elements according to the embodiment in a display device. This is because organic light-emitting elements generally have a faster response speed than liquid crystal display devices. Display devices using organic light-emitting elements are best used in devices where high display speed is required.

撮像装置1100は、不図示の光学部を有する。光学部は複数のレンズを有しうる。光学部は筐体1104内に収容されている撮像素子に被写体像を結像する。複数のレンズは、その相対位置を調整することで、焦点を調整することができる。この操作を自動で行うこともできる。撮像装置は光電変換装置と呼ばれてもよい。光電変換装置は逐次撮像するのではなく、前画像からの差分を検出する方法、常に記録されている画像から切り出す方法等を撮像の方法として含むことができる。 The imaging device 1100 has an optical section (not shown). The optical section may have multiple lenses. The optical section forms an image of a subject on an imaging element housed in a housing 1104. The focus of the multiple lenses can be adjusted by adjusting their relative positions. This operation can also be performed automatically. The imaging device may also be called a photoelectric conversion device. Rather than capturing images sequentially, photoelectric conversion devices can include imaging methods such as detecting the difference from the previous image and cutting out images from images that are constantly being recorded.

図11(B)は、本実施形態に係る電子機器の一例を表す模式図である。電子機器1200は、表示部1201と、操作部1202と、筐体1203を有する。筐体1203には、回路、当該回路を有するプリント基板、バッテリー、通信部、を有してよい。操作部1202は、ボタンであってもよいし、タッチパネル方式の反応部であってもよい。操作部は、指紋を認識してロックの解除等を行う、生体認識部であってもよい。通信部を有する電子機器は通信機器ということもできる。電子機器は、レンズと、撮像素子とを備えることでカメラ機能をさらに有してよい。カメラ機能により撮像された画像が表示部に映される。電子機器としては、スマートフォン、ノートパソコン等があげられる。 Figure 11 (B) is a schematic diagram showing an example of an electronic device according to this embodiment. The electronic device 1200 has a display unit 1201, an operation unit 1202, and a housing 1203. The housing 1203 may include a circuit, a printed circuit board having the circuit, a battery, and a communication unit. The operation unit 1202 may be a button or a touch panel type reaction unit. The operation unit may be a biometric recognition unit that recognizes a fingerprint to unlock the device, etc. An electronic device that has a communication unit can also be called a communication device. The electronic device may further have a camera function by including a lens and an image sensor. An image captured by the camera function is displayed on the display unit. Examples of the electronic device include a smartphone, a laptop computer, etc.

図12(A)、(B)は、本実施形態の表示装置1を用いた表示装置の一例を表す模式図である。図12(A)は、テレビモニタやPCモニタ等の表示装置であってもよい。表示装置1300は、額縁1301を有し表示部1302を有する。表示部1302に本実施形態に係る表示装置1が適用できる。表示装置1300は額縁1301と表示部1302とを支える土台1303を有している。土台1303は、図12(A)の形態に限られない。額縁1301の下辺が土台を兼ねてもよい。また、額縁1301および表示部1302は、曲がっていてもよい。その曲率半径は、5000mm以上6000mm以下であってよい。 Figures 12(A) and (B) are schematic diagrams showing an example of a display device using the display device 1 of this embodiment. Figure 12(A) may be a display device such as a television monitor or a PC monitor. The display device 1300 has a frame 1301 and a display unit 1302. The display device 1 of this embodiment can be applied to the display unit 1302. The display device 1300 has a base 1303 that supports the frame 1301 and the display unit 1302. The base 1303 is not limited to the form shown in Figure 12(A). The bottom edge of the frame 1301 may also serve as the base. The frame 1301 and the display unit 1302 may also be curved. The radius of curvature may be 5000 mm or more and 6000 mm or less.

図12(B)は本開示の表示装置1を用いた表示装置の他の例を表す模式図である。図12(B)の表示装置1310は、折り曲げ可能に構成されており、いわゆるフォルダブルな表示装置である。表示装置1310は、第1表示部1311、第2表示部1312、筐体1313、屈曲点1314を有する。第1表示部1311と第2表示部1312とに実施形態に係る表示装置1を適用できる。第1表示部1311と第2表示部1312とは、つなぎ目のない1枚の表示装置であってよい。第1表示部1311と第2表示部1312とは、屈曲点1314で分けることができる。第1表示部1311、第2表示部1312は、それぞれ異なる画像を表示してもよいし、第1および第2表示部とで一つの画像を表示してもよい。 Figure 12(B) is a schematic diagram showing another example of a display device using the display device 1 of the present disclosure. The display device 1310 of Figure 12(B) is configured to be foldable and is a so-called foldable display device. The display device 1310 has a first display unit 1311, a second display unit 1312, a housing 1313, and a bending point 1314. The display device 1 according to the embodiment can be applied to the first display unit 1311 and the second display unit 1312. The first display unit 1311 and the second display unit 1312 may be a single display device with no joints. The first display unit 1311 and the second display unit 1312 can be separated by the bending point 1314. The first display unit 1311 and the second display unit 1312 may each display different images, or the first and second display units may display a single image.

図13を参照して、上述の各実施形態の表示装置1のさらなる機器への適用例について説明する。表示装置1は、例えばスマートグラス、HMD、スマートコンタクトのようなウェアラブルデバイスとして装着可能なシステムに適用できる。このような適用例に使用される撮像表示装置は、可視光を光電変換可能な撮像装置と、可視光を発光可能な表示装置とを有する。 With reference to Figure 13, we will explain further examples of applications of the display device 1 of each of the above-mentioned embodiments to equipment. The display device 1 can be applied to systems that can be attached as a wearable device, such as smart glasses, HMDs, and smart contact lenses. An image capturing and displaying device used in such an application example has an image capturing device capable of photoelectrically converting visible light and a displaying device capable of emitting visible light.

図13(A)により、一例として眼鏡1600(スマートグラス)を説明する。眼鏡1600のレンズ1601の表面側に、CMOSセンサやSPADのような撮像装置1602が設けられている。また、レンズ1601の裏面側には、上述した各実施形態の表示装置1が設けられている。眼鏡1600は、制御装置1603をさらに備える。制御装置1603は、撮像装置1602と各実施形態に係る表示装置1を含む表示装置に電力を供給する電源として機能する。また、制御装置1603は、撮像装置1602と表示装置1の動作を制御する。レンズ1601には、撮像装置1602に光を集光するための光学系が形成されている。 With reference to Figure 13 (A), glasses 1600 (smart glasses) will be described as an example. An imaging device 1602 such as a CMOS sensor or SPAD is provided on the front side of a lens 1601 of the glasses 1600. In addition, a display device 1 according to each of the above-mentioned embodiments is provided on the back side of the lens 1601. The glasses 1600 further include a control device 1603. The control device 1603 functions as a power source that supplies power to a display device including the imaging device 1602 and the display device 1 according to each embodiment. The control device 1603 also controls the operation of the imaging device 1602 and the display device 1. An optical system for focusing light on the imaging device 1602 is formed in the lens 1601.

図13(B)により、一例として別の眼鏡1610(スマートグラス)を説明する。眼鏡1610は、制御装置1612を有しており、制御装置1612に、撮像装置1602に相当する撮像装置と、本開示に係る表示装置1が搭載される。レンズ1611には、制御装置1612内の撮像装置と、表示装置1からの表示を投影するための光学系が形成されており、レンズ1611には画像が投影される。制御装置1612は、撮像装置および表示装置1に電力を供給する電源として機能するとともに、撮像装置および表示装置1の動作を制御する。制御装置は、装着者の視線を検知する視線検知部を有してもよい。視線の検知は赤外線を用いてよい。赤外発光部は、表示画像を注視しているユーザーの眼球に対して、赤外光を発する。発せられた赤外光の眼球からの反射光を、受光素子を有する撮像部が検出することで眼球の撮像画像が得られる。このとき平面視における赤外発光部から表示部への光の入射を低減する部位を設けることにより画像品位の低下を低減しうる。 Figure 13 (B) illustrates another example of glasses 1610 (smart glasses). The glasses 1610 include a control device 1612, which is equipped with an imaging device equivalent to the imaging device 1602 and a display device 1 according to the present disclosure. A lens 1611 incorporates the imaging device within the control device 1612 and an optical system for projecting an image from the display device 1, and an image is projected onto the lens 1611. The control device 1612 functions as a power source for supplying power to the imaging device and the display device 1 and controls the operation of the imaging device and the display device 1. The control device may also include a gaze detection unit that detects the wearer's gaze. Infrared light may be used for gaze detection. The infrared light emitter emits infrared light toward the eyeball of a user gazing at a displayed image. An imaging unit with a light-receiving element detects the reflected infrared light from the eyeball, thereby obtaining an image of the eyeball. In this case, a portion that reduces the amount of light incident from the infrared light emitter on the display unit in a planar view can be provided to reduce degradation in image quality.

赤外光の撮像により得られた眼球の撮像画像から表示画像に対するユーザーの視線を検出する。眼球の撮像画像を用いた視線検出には任意の手法が適用できる。一例として、角膜での照射光の反射によるプルキニエ像に基づく視線検出方法を用いることができる。より具体的には、瞳孔角膜反射法に基づく視線検出処理が行われる。瞳孔角膜反射法を用いて、眼球の撮像画像に含まれる瞳孔の像とプルキニエ像とに基づいて、眼球の向き(回転角度)を表す視線ベクトルが算出されることにより、ユーザーの視線が検出される。 The user's gaze relative to the displayed image is detected from an image of the eyeball obtained by capturing infrared light. Any method can be used to detect gaze using an image of the eyeball. One example is a gaze detection method based on the Purkinje image, which is created by reflecting irradiated light off the cornea. More specifically, gaze detection processing is performed based on the pupil-corneal reflex method. Using the pupil-corneal reflex method, the gaze vector representing the direction (rotation angle) of the eyeball is calculated based on the image of the pupil and the Purkinje image contained in the image of the eyeball, thereby detecting the user's gaze.

本開示の表示装置1を備えた表示装置は、受光素子を有する撮像装置を有し、撮像装置からのユーザーの視線情報に基づいて表示装置の表示画像を制御してよい。具体的には、表示装置は、視線情報に基づいて、ユーザーが注視する第一の視界領域と、第一の視界領域以外の第二の視界領域とを決定される。第一の視界領域、第二の視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。表示装置の表示領域において、第一の視界領域の表示解像度を第二の視界領域の表示解像度よりも高く制御してよい。つまり、第二の視界領域の解像度を第一の視界領域よりも低くしてよい。 A display device equipped with the display device 1 of the present disclosure may have an imaging device with a light-receiving element, and may control the display image of the display device based on user line-of-sight information from the imaging device. Specifically, the display device determines a first field of view area where the user gazes, and a second field of view area other than the first field of view area, based on the line-of-sight information. The first field of view area and second field of view area may be determined by a control device of the display device, or may be received from an external control device. In the display area of the display device, the display resolution of the first field of view area may be controlled to be higher than the display resolution of the second field of view area. In other words, the resolution of the second field of view area may be lower than that of the first field of view area.

また、表示領域は、第一の表示領域、第一の表示領域とは異なる第二の表示領域とを有し、視線情報に基づいて、第一の表示領域および第二の表示領域から優先度が高い領域を決定される。第一の視界領域、第二の視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。優先度の高い領域の解像度を、優先度が高い領域以外の領域の解像度よりも高く制御してよい。つまり優先度が相対的に低い領域の解像度を低くしてよい。 The display area also includes a first display area and a second display area different from the first display area, and a high priority area is determined from the first display area and the second display area based on line-of-sight information. The first field of view area and the second field of view area may be determined by a control device of the display device, or may be received from an external control device. The resolution of the high priority area may be controlled to be higher than the resolution of areas other than the high priority area. In other words, the resolution of areas with relatively low priority may be lowered.

なお、第一の視界領域や優先度が高い領域の決定には、AIを用いてもよい。AIは、眼球の画像と当該画像の眼球が実際に視ていた方向とを教師データとして、眼球の画像から視線の角度、視線の先の目的物までの距離を推定するよう構成されたモデルであってよい。AIプログラムは、表示装置が有しても、撮像装置が有しても、外部装置が有してもよい。外部装置が有する場合は、通信を介して、表示装置に伝えられる。 Note that AI may be used to determine the first field of view area and high-priority areas. The AI may be a model configured to estimate the angle of gaze and the distance to an object in the line of sight from the image of the eyeball, using as training data an image of the eyeball and the direction in which the eyeball in the image was actually looking. The AI program may be included in the display device, the imaging device, or an external device. If included in an external device, it is transmitted to the display device via communication.

視認検知に基づいて表示制御する場合、外部を撮像する撮像装置を更に有するスマートグラスに適用できる。スマートグラスは、撮像した外部情報をリアルタイムで表示することができる。 When display control is based on visual recognition detection, it can be applied to smart glasses that also have an imaging device that captures images of the outside world. The smart glasses can display captured external information in real time.

以上説明した通り、本開示に係る有機発光素子を用いた装置を用いることにより、良好な画質で、長時間表示にも安定な表示が可能になる。 As explained above, by using a device that uses the organic light-emitting element disclosed herein, it is possible to achieve high-quality images that are stable even over long periods of time.

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。 The invention is not limited to the above-described embodiments, and various modifications and variations are possible without departing from the spirit and scope of the invention. Therefore, the following claims are appended to clarify the scope of the invention.

100・・・画素回路、101・・・第一列信号線、102・・・第二列信号線、103・・・第一選択トランジスタ、104・・・第二選択トランジスタ、105・・・第一走査信号線、106・・・第二走査信号線、107・・・第三走査信号線、108・・・第四走査信号線、109・・・電源線、110・・・副画素回路、116・・・共通信号線、121・・・第一保持容量、122・・・第二保持容量、123・・・発光素子、124・・・駆動トランジスタ、125・・・発光制御トランジスタ、126・・・リセットトランジスタ 100: pixel circuit, 101: first column signal line, 102: second column signal line, 103: first selection transistor, 104: second selection transistor, 105: first scanning signal line, 106: second scanning signal line, 107: third scanning signal line, 108: fourth scanning signal line, 109: power supply line, 110: sub-pixel circuit, 116: common signal line, 121: first storage capacitor, 122: second storage capacitor, 123: light-emitting element, 124: drive transistor, 125: light-emitting control transistor, 126: reset transistor

Claims (12)

複数の行および複数の列を構成するように配置された複数の画素と、前記複数の画素へ映像データに応じた信号電圧を供給する複数の第一列信号線と、前記複数の画素へ基準電圧を供給する少なくとも1つの第二列信号線と、が配置された表示装置であって、
前記複数の画素はそれぞれ、発光素子と、前記発光素子を駆動する駆動トランジスタと、前記第一列信号線からの前記信号電圧を前記駆動トランジスタの制御電極に供給する第一選択トランジスタと、前記第二列信号線からの基準電圧を前記駆動トランジスタの前記制御電極に供給する第二選択トランジスタと、を備え、
前記複数の第一列信号線と前記少なくとも1つの第二列信号線とは前記複数の画素の列に沿って配置され、
前記少なくとも1つの第二列信号線は、前記複数の画素のうち少なくとも2つの列の画素に対して、前記第二選択トランジスタを介して共通に接続され、
前記少なくとも1つの第二列信号線は、行に沿って配置された複数の共通信号線に接続され、
前記複数の共通信号線は前記第一列信号線と並行に配置された短絡信号線により接続されている、ことを特徴とする表示装置。
A display device including a plurality of pixels arranged to form a plurality of rows and a plurality of columns, a plurality of first column signal lines supplying signal voltages according to video data to the plurality of pixels, and at least one second column signal line supplying a reference voltage to the plurality of pixels,
each of the plurality of pixels includes a light-emitting element, a drive transistor that drives the light-emitting element, a first selection transistor that supplies the signal voltage from the first column signal line to a control electrode of the drive transistor, and a second selection transistor that supplies a reference voltage from the second column signal line to the control electrode of the drive transistor;
the plurality of first column signal lines and the at least one second column signal line are arranged along a column of the plurality of pixels;
the at least one second column signal line is commonly connected to pixels in at least two columns of the plurality of pixels via the second selection transistors;
the at least one second column signal line is connected to a plurality of common signal lines arranged along a row;
10. A display device, wherein the plurality of common signal lines are connected to each other by a short-circuit signal line arranged in parallel to the first column signal lines .
前記複数の列は、第一の画素を含む第一画素列と、第二の画素を含む第2画素列とを含み、前記第二列信号線の一つは、前記第一の画素及び前記第二の画素に接続されていることを特徴とする請求項1に記載の表示装置。 The display device described in claim 1, characterized in that the multiple columns include a first pixel column including first pixels and a second pixel column including second pixels, and one of the second column signal lines is connected to the first pixels and the second pixels. 前記複数の画素は、発光色が互いに異なる複数の画素を含み、
前記第二列信号線は前記発光色に対応して設けられており、それぞれ前記第二選択トランジスタを介して前記発光色が同じ画素に共通に接続されていることを特徴とする請求項1に記載の表示装置。
the plurality of pixels include a plurality of pixels having different luminescent colors,
2. The display device according to claim 1, wherein the second column signal lines are provided corresponding to the luminescent colors, and are each commonly connected to pixels having the same luminescent color via the second selection transistor.
前記複数の画素は列に沿って配置されたダミー画素領域を含み、前記第二列信号線は前記ダミー画素領域に配置されることを特徴とする請求項1乃至のいずれか1項に記載の表示装置。 4. The display device according to claim 1 , wherein the plurality of pixels include a dummy pixel region arranged along a column, and the second column signal line is arranged in the dummy pixel region. 行に沿って配置された隣接する画素の間に画素間をシールドするためのシールド配線が配置されていることを特徴とする請求項1乃至のいずれか1項に記載の表示装置。 5. The display device according to claim 1 , wherein a shielding wiring is arranged between adjacent pixels arranged along a row to shield the pixels from each other. 前記第二列信号線は前記シールド配線を兼ねることを特徴とする請求項に記載の表示装置。 6. The display device according to claim 5 , wherein the second column signal line also serves as the shield line. 前記第二列信号線の幅は前記第一列信号線の幅より大きいことを特徴とする請求項に記載の表示装置。 7. The display device according to claim 6 , wherein the width of the second column signal lines is greater than the width of the first column signal lines. 所定の行の画素の前記第一選択トランジスタが前記第一列信号線からの前記信号電圧を前記駆動トランジスタの制御電極に供給する期間と、前記所定の行と異なる行の画素の前記第二選択トランジスタが前記第二列信号線からの基準電圧を前記駆動トランジスタの制御電極に供給する期間とは重複することを特徴とする請求項1乃至のいずれか1項に記載の表示装置。 8. The display device according to claim 1, wherein a period during which the first selection transistor of a pixel in a predetermined row supplies the signal voltage from the first column signal line to the control electrode of the drive transistor overlaps with a period during which the second selection transistor of a pixel in a row different from the predetermined row supplies the reference voltage from the second column signal line to the control electrode of the drive transistor. 複数の行および複数の列を構成するように配置された複数の画素と、前記複数の画素へ映像データに応じた信号電圧を供給する複数の第一列信号線と、基準電圧を供給する少なくとも1つの第二列信号線と、が配置された表示装置であって、A display device including a plurality of pixels arranged to form a plurality of rows and a plurality of columns, a plurality of first column signal lines that supply signal voltages according to video data to the plurality of pixels, and at least one second column signal line that supplies a reference voltage,
第一領域における前記複数の画素はそれぞれ、発光素子と、前記発光素子を駆動する駆動トランジスタと、前記第一列信号線からの前記信号電圧を前記駆動トランジスタの制御電極に供給する第一選択トランジスタと、前記第二列信号線からの基準電圧を前記駆動トランジスタの前記制御電極に供給する第二選択トランジスタと、を備え、each of the plurality of pixels in the first region includes a light-emitting element, a drive transistor that drives the light-emitting element, a first selection transistor that supplies the signal voltage from the first column signal line to a control electrode of the drive transistor, and a second selection transistor that supplies a reference voltage from the second column signal line to the control electrode of the drive transistor;
前記複数の第一列信号線は前記第一領域の前記複数の画素の列に沿って配置され、the plurality of first column signal lines are arranged along columns of the plurality of pixels in the first region;
前記複数の画素のうち、行方向で前記第一領域に隣接する第二領域に設けられた画素はダミー画素であり、Among the plurality of pixels, pixels provided in a second region adjacent to the first region in the row direction are dummy pixels,
前記第二列信号線は前記第二領域のみに延在し、前記複数の画素のうち少なくとも2列の画素において、各画素の第二選択トランジスタを介して共通に接続されていることを特徴とする、表示装置。the second column signal line extends only in the second region and is commonly connected to pixels in at least two columns of the plurality of pixels via second selection transistors of each pixel.
前記第一領域における前記複数の画素は、少なくとも3つの画素を単位として配置されており、前記少なくとも3つの画素はそれぞれ異なる発光色を示し、the plurality of pixels in the first region are arranged in units of at least three pixels, and the at least three pixels each exhibit a different luminescent color;
前記第二列信号線は、前記単位に含まれる前記少なくとも3つの画素に対して前記第二選択トランジスタを介して共通に接続されていることを特徴とする、請求項9に記載の表示装置。10. The display device according to claim 9, wherein the second column signal line is commonly connected to the at least three pixels included in the unit via the second selection transistor.
複数のレンズを有する光学部と、前記光学部を通過した光を受光する撮像素子と、前記撮像素子が撮像した画像を表示する表示部と、を有し、前記表示部は請求項1乃至10のいずれか1項に記載の表示装置を有することを特徴とする光電変換装置。 A photoelectric conversion device comprising an optical unit having a plurality of lenses, an image sensor that receives light that has passed through the optical unit, and a display unit that displays an image captured by the image sensor, wherein the display unit comprises the display device described in any one of claims 1 to 10. 請求項1乃至10のいずれか1項に記載の表示装置を有する表示部と、前記表示部が設けられた筐体と、前記筐体に設けられ、外部と通信する通信部と、を有することを特徴とする電子機器。 An electronic device comprising: a display unit having the display device described in any one of claims 1 to 10; a housing in which the display unit is provided; and a communication unit provided in the housing for communicating with the outside.
JP2021196468A 2021-03-11 2021-12-02 Display device, photoelectric conversion device and electronic device Active JP7807901B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/688,937 US12488744B2 (en) 2021-03-11 2022-03-08 Display apparatus, photoelectric conversion apparatus and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021039531 2021-03-11
JP2021039531 2021-03-11

Publications (3)

Publication Number Publication Date
JP2022140272A JP2022140272A (en) 2022-09-26
JP2022140272A5 JP2022140272A5 (en) 2024-12-06
JP7807901B2 true JP7807901B2 (en) 2026-01-28

Family

ID=83400092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021196468A Active JP7807901B2 (en) 2021-03-11 2021-12-02 Display device, photoelectric conversion device and electronic device

Country Status (1)

Country Link
JP (1) JP7807901B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009011092A1 (en) 2007-07-19 2009-01-22 Panasonic Corporation Image display device
JP2009080366A (en) 2007-09-27 2009-04-16 Sony Corp Display device, driving method thereof, and electronic apparatus
JP2009222779A (en) 2008-03-13 2009-10-01 Seiko Epson Corp Electro-optical device and electronic apparatus
JP2010128183A (en) 2008-11-27 2010-06-10 Toshiba Mobile Display Co Ltd Active matrix type display device, and method for driving the same
JP2011221255A (en) 2010-04-08 2011-11-04 Sony Corp Display unit, layout method for display unit, and electronic device
JP2012189828A (en) 2011-03-10 2012-10-04 Seiko Epson Corp Electro-optic device and electronic apparatus
JP2018186046A (en) 2017-04-27 2018-11-22 株式会社Joled Display device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009011092A1 (en) 2007-07-19 2009-01-22 Panasonic Corporation Image display device
JP2009080366A (en) 2007-09-27 2009-04-16 Sony Corp Display device, driving method thereof, and electronic apparatus
JP2009222779A (en) 2008-03-13 2009-10-01 Seiko Epson Corp Electro-optical device and electronic apparatus
JP2010128183A (en) 2008-11-27 2010-06-10 Toshiba Mobile Display Co Ltd Active matrix type display device, and method for driving the same
JP2011221255A (en) 2010-04-08 2011-11-04 Sony Corp Display unit, layout method for display unit, and electronic device
JP2012189828A (en) 2011-03-10 2012-10-04 Seiko Epson Corp Electro-optic device and electronic apparatus
JP2018186046A (en) 2017-04-27 2018-11-22 株式会社Joled Display device

Also Published As

Publication number Publication date
JP2022140272A (en) 2022-09-26

Similar Documents

Publication Publication Date Title
US12075541B2 (en) Light emitting device, control method thereof, photoelectric conversion device, electronic apparatus, illumination device, and moving body
US11823643B2 (en) Light-emitting apparatus, display apparatus, photoelectric conversion apparatus electronic device, illumination apparatus, moving body, and wearable device
JP7641746B2 (en) Light-emitting device, photoelectric conversion device, electronic device, lighting device and mobile object
US12396350B2 (en) Display apparatus, photoelectric conversion apparatus, electric equipment, illumination apparatus, moving body, and wearable device
US20220190084A1 (en) Display apparatus and electronic device
US12039934B2 (en) Light emitting device, display device, photoelectric conversion device, electronic apparatus, illumination device, and moving body
US20250218321A1 (en) Light emitting apparatus, display apparatus, photoelectric conversion apparatus, electric equipment, illumination apparatus, mobile body, wearable device, and image forming apparatus
US12027123B2 (en) Light emitting device having a pixel, a driving transistor, a light emission control transistor, a write transistor, and a capacitive element
US20230090509A1 (en) Display apparatus, photoelectric conversion apparatus, electronic equipment, and mobile body
US20230047907A1 (en) Light emitting device, photoelectric conversion device, electronic equipment, illumination device, and moving body
US12488744B2 (en) Display apparatus, photoelectric conversion apparatus and electronic device
JP7807901B2 (en) Display device, photoelectric conversion device and electronic device
US11972718B2 (en) Display device, electronic apparatus, and moving body
US12614517B2 (en) Light emitting device, photoelectric conversion device, and electronic apparatus
US20250148983A1 (en) Light emitting device, display device, photoelectric conversion device, electronic apparatus, illumination device, and moving body
US20250252923A1 (en) Light emitting device, display device, image capturing device, electronic apparatus, and wearable device
US20250255127A1 (en) Light emitting device, image forming device, image capturing device, display device, electronic apparatus, and wearable device
JP2025121839A (en) Light-emitting device, image forming device, display device, imaging device, electronic device, and wearable device
US12462751B2 (en) Light-emitting device having control connection between gate of drive transistor and power supply, photoelectric conversion device, electronic apparatus, lighting device and moving body
US20250380571A1 (en) Light emitting apparatus, light emitting module, image forming apparatus, and electronic device
JP2025077983A (en) Light-emitting device, photoelectric conversion device and electronic device
JP2026066016A (en) Light-emitting device
JP2025084544A (en) Light-emitting device, display device, photoelectric conversion device, electronic device, lighting device, wearable device, and image forming device
JP2025095502A (en) Circuit, light emitting device, image forming apparatus
JP2023013738A (en) Light emitting device, display, photoelectric conversion device, electronic apparatus, and wearable device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20251219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20260116

R150 Certificate of patent or registration of utility model

Ref document number: 7807901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150