JP7809508B2 - Power supply device and image forming apparatus - Google Patents
Power supply device and image forming apparatusInfo
- Publication number
- JP7809508B2 JP7809508B2 JP2021205468A JP2021205468A JP7809508B2 JP 7809508 B2 JP7809508 B2 JP 7809508B2 JP 2021205468 A JP2021205468 A JP 2021205468A JP 2021205468 A JP2021205468 A JP 2021205468A JP 7809508 B2 JP7809508 B2 JP 7809508B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- voltage
- power source
- developing
- during
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Dry Development In Electrophotography (AREA)
- Control Or Security For Electrophotography (AREA)
- Developing For Electrophotography (AREA)
Description
本発明は電源装置および画像形成装置に関する。 The present invention relates to a power supply device and an image forming device.
電子写真方式の画像形成装置ではトナー画像の形成および転写を促進するために様々な高電圧が使用される。感光ドラムは帯電電圧によって一様に帯電し、トナーは現像電圧によって感光ドラムに付着し、トナー画像は転写電圧によってシートに転写される。特許文献1によれば、このような高電圧を生成する電源回路が記載されている。 Electrophotographic image forming devices use various high voltages to promote the formation and transfer of toner images. The photosensitive drum is uniformly charged by a charging voltage, toner is attached to the photosensitive drum by a developing voltage, and the toner image is transferred to a sheet by a transfer voltage. Patent Document 1 describes a power supply circuit that generates these high voltages.
現像装置はトナーにより静電潜像を現像してトナー画像を形成する。現像装置は、感光ドラムに対向して設けられる現像ローラ(スリーブ)と、この現像ローラに対向して設けられ、トナーを現像ローラに供給する供給ローラと、を有している。現像ローラと供給ローラとの間の電位差を利用して、トナーが供給ローラから現像ローラへ付着する。供給ローラと現像ローラとの間の抵抗値は一様であることが期待されているが、実際には、トナーの不均一な付着によって、供給ローラと現像ローラとの間の一部に局所的に抵抗値が低い部分が発生することがある。抵抗値が低い部分にはより多くの電流が流れ、ローラの寿命を短くしてしまう。とりわけ、これらのローラの表面部材としてイオン導電材が採用されると、この問題が大きくなりうる。なぜなら、多くの電流が流れると、イオン導電材の電気分解が進み、イオン導電材の消耗が進むからである。その結果、トナー画像に濃度ムラなどが発生しうる。また、シートの裏面へトナーが付着して裏面が汚れてしまうことを抑制するために、現像ローラに付着抑制電圧が印加されることがある。これは、上述の電位差を増加させるため、ローラ表面の保護対策が必要となる。そこで、本発明は、シートの裏面への不必要なトナーの付着を低減しつつ、現像に関与する部材の寿命を延ばすことを目的とする。 The developing device develops the electrostatic latent image with toner to form a toner image. The developing device has a developing roller (sleeve) facing the photosensitive drum and a supply roller facing the developing roller, supplying toner to the developing roller. The potential difference between the developing roller and the supply roller allows toner to adhere from the supply roller to the developing roller. While uniform resistance between the supply roller and the developing roller is expected, uneven toner adhesion can actually result in localized low resistance areas between the supply roller and the developing roller. Higher current flows through these low-resistance areas, shortening the roller's lifespan. This problem can be particularly exacerbated when ionic conductive materials are used as the surface material of these rollers. This is because high current flow accelerates electrolysis of the ionic conductive material, accelerating its wear. As a result, uneven density can occur in the toner image. Furthermore, to prevent toner from adhering to the backside of the sheet and causing contamination, an adhesion-suppressing voltage is sometimes applied to the developing roller. This increases the potential difference, necessitating measures to protect the roller surface. Therefore, the present invention aims to reduce unnecessary toner adhesion to the back surface of the sheet while extending the life of components involved in development.
本発明は、たとえば、
回転自在の像担持体と、
前記像担持体に対して対向するように配置され、前記像担持体に形成された静電潜像をトナーで現像してトナー画像を形成する現像部材と、
前記現像部材に対して対向するように配置され、前記現像部材にトナーを供給する供給部材と、
前記像担持体に形成された前記トナー画像を被転写体に転写する転写部と、
前記現像部材に印加される第一極性または前記第一極性とは逆の極性である第二極性の現像電圧を生成する第一電源と、
前記供給部材に印加され、前記供給部材から前記現像部材へのトナーの供給を促進する促進電圧を生成する第二電源と、
前記第一電源および前記第二電源を制御する制御部と、を有し、
前記制御部は、
前記像担持体にトナー画像を形成しない第一期間において前記現像部材に前記第一極性の現像電圧が印加されるよう前記第一電源を制御し、
前記像担持体に形成された静電潜像をトナーで現像する第二期間において、前記現像部材に前記第二極性の現像電圧が印加されるよう前記第一電源を制御し、
前記第一期間とは異なる期間であって前記像担持体にトナー画像を形成しない第三期間における前記現像部材と前記供給部材との間の電位差が、前記第一期間における前記現像部材と前記供給部材との間の電位差の絶対値よりも小さく、かつ、前記第二期間における前記現像部材と前記供給部材との間の電位差の絶対値よりも小さくなるように、前記第一電源および前記第二電源を制御し、
前記第一期間は前記第二期間の後の期間であり、かつ、前記第三期間は前記第一期間の後の期間である、画像形成装置を提供する。
The present invention is, for example,
a rotatable image carrier;
a developing member disposed opposite the image carrier and configured to develop an electrostatic latent image formed on the image carrier with toner to form a toner image;
a supply member disposed opposite to the developing member and supplying toner to the developing member;
a transfer unit that transfers the toner image formed on the image carrier to a transfer target;
a first power source that generates a development voltage of a first polarity or a second polarity opposite to the first polarity, the first polarity being applied to the development member;
a second power source for generating an accelerating voltage applied to the supply member to accelerate the supply of toner from the supply member to the developing member;
a control unit that controls the first power source and the second power source,
The control unit
controlling the first power source so that a developing voltage of the first polarity is applied to the developing member during a first period in which a toner image is not formed on the image carrier;
controlling the first power source so that a developing voltage of the second polarity is applied to the developing member during a second period in which the electrostatic latent image formed on the image carrier is developed with toner;
controlling the first power source and the second power source so that a potential difference between the developing member and the supply member in a third period, which is different from the first period and in which a toner image is not formed on the image carrier, is smaller than an absolute value of the potential difference between the developing member and the supply member in the first period and is also smaller than an absolute value of the potential difference between the developing member and the supply member in the second period;
The image forming apparatus is provided such that the first period is a period after the second period, and the third period is a period after the first period .
本発明によれば、シートの裏面への不必要なトナーの付着を低減しつつ、現像に関与する部材の寿命を延ばすことが可能となる。 This invention makes it possible to reduce unnecessary toner adhesion to the back surface of the sheet while extending the life of components involved in development.
以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。 The following describes the embodiments in detail with reference to the attached drawings. Note that the following embodiments do not limit the scope of the claimed invention. While the embodiments describe multiple features, not all of these features are necessarily essential to the invention, and multiple features may be combined in any desired manner. Furthermore, in the attached drawings, the same reference numbers are used to designate identical or similar components, and redundant explanations will be omitted.
<実施例1>
[画像形成装置]
図1は電子写真方式の画像形成装置1を示している。給紙カセット2および給紙トレイ3はシートPを収納する収納手段である。給紙ローラ4a、4bはシートPを搬送路へ送り出して画像形成部7に供給する供給手段である。搬送路にはシートPを搬送する搬送ローラ対5やレジストローラ対6が設けられている。画像形成部7には静電潜像やトナー画像を担持する感光ドラム11が設けられている。感光ドラム11は、モータM1によって駆動されて回転する。帯電ローラ12は電源装置10から帯電電圧Vprを印加され、感光ドラム11の表面を一様に帯電させる。露光装置13は半導体レーザを有し、入力画像に対応した画像信号でレーザ光を変調し、レーザ光を感光ドラム11上で走査する。これにより、静電潜像が形成される。露光装置13は回転多面鏡により光を走査するため、光走査装置と呼ばれてもよい。現像ローラ15は電源装置10から現像電圧Vdcを印加され、トナーを用いて静電潜像を現像し、トナー画像を形成する。転写ローラ16は電源装置10から転写電圧Vtrを印加され、感光ドラム11により搬送されてきたトナー画像をシートPに転写する。定着器20はシートPを搬送しながら、シートPに転写されたトナー画像に熱と圧力を加え、シートPにトナー画像を定着させる。加圧ローラ22は定着フィルム24と当接するように付勢されている。ヒータ23は円筒状の定着フィルム24の内周面に当接しており、定着フィルム24の定着温度を目標温度まで加熱する。排紙ローラ29は、定着器20によってトナー画像を定着されたシートPを排紙する。
Example 1
[Image forming apparatus]
FIG. 1 shows an electrophotographic image forming apparatus 1. A paper feed cassette 2 and a paper feed tray 3 are storage means for storing sheets P. Paper feed rollers 4a and 4b are supply means for sending sheets P to a transport path and supplying them to an image forming unit 7. The transport path is provided with a pair of transport rollers 5 and a pair of registration rollers 6 for transporting sheets P. The image forming unit 7 is provided with a photosensitive drum 11 that carries an electrostatic latent image or a toner image. The photosensitive drum 11 is driven to rotate by a motor M1. A charging voltage Vpr is applied to a charging roller 12 from a power supply 10, uniformly charging the surface of the photosensitive drum 11. An exposure device 13 has a semiconductor laser, modulates laser light with an image signal corresponding to an input image, and scans the laser light across the photosensitive drum 11. This forms an electrostatic latent image. The exposure device 13 may also be called an optical scanning device because it scans light using a rotating polygonal mirror. The developing roller 15 receives a developing voltage Vdc from the power supply 10 and develops the electrostatic latent image with toner to form a toner image. The transfer roller 16 receives a transfer voltage Vtr from the power supply 10 and transfers the toner image conveyed by the photosensitive drum 11 onto the sheet P. The fixing unit 20 applies heat and pressure to the toner image transferred to the sheet P while conveying the sheet P, fixing the toner image to the sheet P. The pressure roller 22 is biased so as to contact the fixing film 24. The heater 23 contacts the inner surface of the cylindrical fixing film 24 and heats the fixing temperature of the fixing film 24 to a target temperature. The sheet discharge roller 29 discharges the sheet P on which the toner image has been fixed by the fixing unit 20.
図2は画像形成部の断面図である。電源装置10は、帯電電源VPR、現像電源VRSおよび転写電源VTRを有している。帯電電源VPRは帯電電圧Vprを生成して帯電ローラ12に印加する。帯電電圧Vprは、たとえば、-1000V程度である。帯電ローラ12は感光ドラム11の表面電位を暗部電位Vdに帯電させる。暗部電位Vdは、たとえば、-700V程度である。感光ドラム11は時計周りに回転し、レーザ光Xを照射される。感光ドラム11の表面電位は、レーザ光Xを照射されることで、明部電位Vlに変化する。明部電位Vlは、たとえば、-100V程度である。現像ローラ15には、現像電源VRSと抵抗R0により生成された現像電圧Vdcが印加される。抵抗R0はシャント抵抗である。現像電圧Vdcは、たとえば、-400V程度である。現像装置18の内部において、供給ローラ17は現像ローラ15に対向して配置されており、現像ローラ15に当接している。現像ローラ15の回転方向と供給ローラ17の回転方向とは反対である。供給ローラ17には、トナー供給バイアスVrsが印加されている。トナー供給バイアスVrsは、たとえば、-600V程度である。トナー供給バイアスVrsより現像電圧Vdcの方が高い場合、負の電荷をもった粉体であるトナーtが現像ローラ15の表面に付着する。ブレード19は現像ローラ15に当接している。ブレード19は、供給ローラ17と並列に接続され、トナー供給バイアスVrs(ブレードバイアスVbl)が印加されている。ブレード19は現像ローラ15に付着するトナーtの層の厚みを規制したり、トナーtを帯電させたりする。このように、供給ローラ17とブレード19は、現像装置18のトナーカートリッジから適切な量のトナーtを現像ローラ15に供給する。感光ドラム11がさらに回転することで、静電潜像が現像ローラ15に当接する。供給ローラ17からトナーtが供給されることにより、現像ローラ15の周囲には、トナーtが付着する。現像電圧Vdc(例:-400V)より明部電位Vl(例:-100V)の方が高い場合、トナーtは感光ドラム11の表面(静電潜像)に付着する。これにより、トナー画像が形成される。感光ドラム11がさらに回転することで、トナー画像は感光ドラム11と転写ローラ16とにより形成される転写ニップに到着する。転写ニップにおいては、トナー画像がシートPの第一面(表面)に転写される。転写ローラ16には、転写電源VTRから転写電圧Vtrが印加されている。転写電圧Vtrは、たとえば、+1000V程度である。明部電位Vl(例:-100V)より転写電圧Vtr(例:+1000V)の方が高いため、トナーtが感光ドラム11から剥離し、シートP上に付着する。 Figure 2 is a cross-sectional view of the image forming unit. The power supply device 10 has a charging power supply VPR, a development power supply VRS, and a transfer power supply VTR. The charging power supply VPR generates a charging voltage Vpr and applies it to the charging roller 12. The charging voltage Vpr is, for example, approximately -1000 V. The charging roller 12 charges the surface potential of the photosensitive drum 11 to a dark potential Vd. The dark potential Vd is, for example, approximately -700 V. The photosensitive drum 11 rotates clockwise and is irradiated with laser light X. When irradiated with laser light X, the surface potential of the photosensitive drum 11 changes to a light potential Vl. The light potential Vl is, for example, approximately -100 V. A developing voltage Vdc generated by the developing power supply VRS and resistor R0 is applied to the developing roller 15. Resistor R0 is a shunt resistor. The developing voltage Vdc is, for example, approximately -400 V. Inside the developing device 18, the supply roller 17 is disposed opposite the developing roller 15 and abuts against the developing roller 15. The developing roller 15 rotates in the opposite direction to the supply roller 17. A toner supply bias Vrs is applied to the supply roller 17. The toner supply bias Vrs is, for example, approximately −600 V. When the developing voltage Vdc is higher than the toner supply bias Vrs, negatively charged powder toner t adheres to the surface of the developing roller 15. The blade 19 abuts against the developing roller 15. The blade 19 is connected in parallel with the supply roller 17 and is applied with a toner supply bias Vrs (blade bias Vbl). The blade 19 regulates the thickness of the layer of toner t adhering to the developing roller 15 and charges the toner t. In this way, the supply roller 17 and the blade 19 supply an appropriate amount of toner t from the toner cartridge in the developing device 18 to the developing roller 15. As the photosensitive drum 11 continues to rotate, the electrostatic latent image comes into contact with the developing roller 15. As toner t is supplied from the supply roller 17, the toner t adheres to the periphery of the developing roller 15. When the light area potential Vl (e.g., -100 V) is higher than the developing voltage Vdc (e.g., -400 V), the toner t adheres to the surface (electrostatic latent image) of the photosensitive drum 11. This forms a toner image. As the photosensitive drum 11 continues to rotate, the toner image arrives at the transfer nip formed by the photosensitive drum 11 and the transfer roller 16. At the transfer nip, the toner image is transferred to the first surface (front surface) of the sheet P. A transfer voltage Vtr is applied to the transfer roller 16 from a transfer power source VTR. The transfer voltage Vtr is, for example, about +1000 V. Because the transfer voltage Vtr (e.g., +1000 V) is higher than the light area potential Vl (e.g., -100 V), the toner t peels off from the photosensitive drum 11 and adheres to the sheet P.
[トナー汚れ対策]
図3が示すように、感光ドラム11が回転を開始すると、扇部14の表面電位は0Vのまま、現像ローラ15に達する。現像電圧Vdcが0Vよりも低い(負の)電位である場合、トナーtが感光ドラム11に付着してしまう。図3が示すように、感光ドラム11がトナーtを転写ローラ16に運び、トナーtが転写ローラ16に付着してしまう。シートPが転写ニップに到着すると、転写ローラ16からシートPの第二面(裏面)にトナーtが付着してしまい、シートPが汚れてしまう。
[Toner stain prevention]
As shown in Figure 3, when the photosensitive drum 11 starts to rotate, the surface potential of the sector 14 remains at 0 V and reaches the developing roller 15. If the developing voltage Vdc is a lower (negative) potential than 0 V, toner t adheres to the photosensitive drum 11. As shown in Figure 3, the photosensitive drum 11 carries the toner t to the transfer roller 16, and the toner t adheres to the transfer roller 16. When the sheet P arrives at the transfer nip, the toner t adheres to the second surface (back surface) of the sheet P from the transfer roller 16, causing the sheet P to become dirty.
そこで、図4が示すように、感光ドラム11の回転開始時に現像ローラ15の電位が0Vよりも高くなるように、バイアス回路200が正極性の現像電圧Vdcを現像ローラ15に印加する。なお、バイアス回路200は、基準電圧源VAから基準電圧Vaを供給されて、正極性の現像電圧Vdcを生成する。これにより、トナーtが現像ローラ15から感光ドラム11に付着しにくくなる。 As shown in Figure 4, the bias circuit 200 applies a positive development voltage Vdc to the development roller 15 so that the potential of the development roller 15 is higher than 0V when the photosensitive drum 11 starts to rotate. The bias circuit 200 receives a reference voltage Va from a reference voltage source VA and generates the positive development voltage Vdc. This makes it difficult for toner t to adhere from the development roller 15 to the photosensitive drum 11.
このように、電源装置10が、負極性の現像電圧Vdcを生成する電源と、正極性の現像電圧Vdcを生成する電源と、を有する。これにより、現像特性を良好にしつつ、シートPのトナー汚れを低減することが可能となる。 In this way, the power supply device 10 has a power supply that generates a negative polarity development voltage Vdc and a power supply that generates a positive polarity development voltage Vdc. This makes it possible to improve development characteristics while reducing toner contamination on the sheet P.
[バイアス回路]
図5はバイアス回路200を示す。電源装置10内の基準電圧源VAから規定電圧Va(例:+24V)が供給される。トランジスタTr1のエミッタは規定電圧Vaを印加される。トランジスタTr1のコレクタはトランジスタTr2のエミッタに接続されている。トランジスタTr2のコレクタは抵抗R0の一端と現像ローラ15に接続されている。抵抗R0の他端はブレード19および供給ローラ17と現像電源VRSのマイナス端子に接続されている。CPU300は電源装置10を制御する中央演算処理装置であり、バイアス回路200の外側に搭載されていてもよい。CPU300は電源装置10の電源回路から規定電圧Vb(例:+3.3V)を供給される。CPU300は現像電圧Vdcを目標電圧に設定するためのPWM信号を出力端子TGTから出力する。PWMはパルス幅変調の略称である。PWM信号は一種の矩形波である。CPU300はPWM信号のデューティ比を調整することで目標電圧を設定する。PWM信号は、抵抗R14とコンデンサC2により形成された平滑回路により平滑化され、設定電圧Vtgtに変換される。設定電圧Vtgtは目標電圧に比例した電圧である。設定電圧VtgtはオペアンプOP1の反転入力端子V-に入力される。オペアンプOP1の非反転入力端子V+には現像電圧Vdcに比例した検知電圧Vsnsが入力される。抵抗R12、R13は分圧回路を形成している。現像電圧Vdcはこの分圧回路によって分圧されて、現像電圧Vdcに比例した検知電圧Vsnsに変換される。オペアンプOP1の非反転入力端子V+と出力端子との間にはコンデンサC1が接続されている。オペアンプOP1の出力端子は、電流制限抵抗R11を介してトランジスタTr1のベースに接続されている。トランジスタTr1のエミッタベース間には誤動作防止用の抵抗R10が接続されている。抵抗R1、R2は直列に接続されており、分圧回路を形成している。抵抗R1の抵抗値と抵抗R2の抵抗値とは同じであってもよい。この分圧回路はトランジスタTr1のベースと現像電圧Vdcの出力端子との間に接続されている。よって、現像電圧Vdcに比例した電圧がトランジスタTr2のベースに印加される。なお、オペアンプOP1の出力端子は抵抗R15とダイオードD0を介してトランジスタTr2のベースに接続されている。つまり、オペアンプOP1の出力端子は抵抗R15の一端に接続されている。抵抗R15の他端は、ダイオードD0のカソードに接続されている。ダイオードD0のアノードはトランジスタTr2のベースに接続されている。
[Bias circuit]
FIG. 5 shows the bias circuit 200. A reference voltage source VA in the power supply 10 supplies a specified voltage Va (e.g., +24 V). The specified voltage Va is applied to the emitter of transistor Tr1. The collector of transistor Tr1 is connected to the emitter of transistor Tr2. The collector of transistor Tr2 is connected to one end of resistor R0 and the developing roller 15. The other end of resistor R0 is connected to the blade 19, the supply roller 17, and the negative terminal of the developing power supply VRS. The CPU 300 is a central processing unit that controls the power supply 10 and may be mounted outside the bias circuit 200. The CPU 300 receives a specified voltage Vb (e.g., +3.3 V) from the power circuit of the power supply 10. The CPU 300 outputs a PWM signal from the output terminal TGT to set the developing voltage Vdc to a target voltage. PWM stands for pulse width modulation. A PWM signal is a type of rectangular wave. The CPU 300 sets the target voltage by adjusting the duty ratio of the PWM signal. The PWM signal is smoothed by a smoothing circuit formed by resistor R14 and capacitor C2 and converted into a set voltage Vtgt. The set voltage Vtgt is proportional to the target voltage. The set voltage Vtgt is input to the inverting input terminal V- of the operational amplifier OP1. A detection voltage Vsns proportional to the development voltage Vdc is input to the non-inverting input terminal V+ of the operational amplifier OP1. Resistors R12 and R13 form a voltage divider circuit. The development voltage Vdc is divided by this voltage divider circuit and converted into a detection voltage Vsns proportional to the development voltage Vdc. A capacitor C1 is connected between the non-inverting input terminal V+ and the output terminal of the operational amplifier OP1. The output terminal of the operational amplifier OP1 is connected to the base of transistor Tr1 via current-limiting resistor R11. A resistor R10 is connected between the emitter and base of transistor Tr1 to prevent malfunction. Resistors R1 and R2 are connected in series to form a voltage divider circuit. The resistance values of resistors R1 and R2 may be the same. This voltage divider circuit is connected between the base of transistor Tr1 and the output terminal of the development voltage Vdc. Therefore, a voltage proportional to the development voltage Vdc is applied to the base of transistor Tr2. The output terminal of operational amplifier OP1 is connected to the base of transistor Tr2 via resistor R15 and diode D0. In other words, the output terminal of operational amplifier OP1 is connected to one end of resistor R15. The other end of resistor R15 is connected to the cathode of diode D0. The anode of diode D0 is connected to the base of transistor Tr2.
図5において破線は規定電圧源VAからバイアス回路200を介してグランドに流れるシャント電流Isを示している。トランジスタTr1、Tr2がそれぞれONになると、シャント電流Isは、トランジスタTr1、Tr2を介して抵抗R0に流れる。CPU300は、シャント電流Isの大きさを適宜増減させることで、現像電圧Vdcを制御する。 In Figure 5, the dashed line indicates the shunt current Is that flows from the specified voltage source VA to ground via the bias circuit 200. When transistors Tr1 and Tr2 are turned ON, the shunt current Is flows through resistor R0 via transistors Tr1 and Tr2. The CPU 300 controls the development voltage Vdc by appropriately increasing or decreasing the magnitude of the shunt current Is.
Vdc = Vrs + R0×Is ...(1)
ここで、検知電圧Vsnsが設定電圧Vtgtよりも高い場合、オペアンプOP1の出力電圧Voが上昇する。これにより、トランジスタTr1のベース電流が減少し、トランジスタTr1のコレクタ電流(=シャント電流Is)が減少する。シャント電流Isが減少すると、(1)式にしたがって、現像電圧Vdcが低下する。その結果、検知電圧Vsnsも低下する。
Vdc = Vrs + R0×Is...(1)
Here, when the detection voltage Vsns is higher than the set voltage Vtgt, the output voltage Vo of the operational amplifier OP1 increases. This reduces the base current of the transistor Tr1, and the collector current (= shunt current Is) of the transistor Tr1 decreases. When the shunt current Is decreases, the development voltage Vdc decreases according to equation (1). As a result, the detection voltage Vsns also decreases.
一方、検知電圧Vsnsが設定電圧Vtgtよりも低い場合、出力電圧Voが低下する。これにより、トランジスタTr1のベース電流が増加し、トランジスタTr1のコレクタ電流(シャント電流Is)が増加する。シャント電流Isが増加すると、式(1)にしたがって、現像電圧Vdcが上昇し、検知電圧Vsnsも増加する。このように、オペアンプOP1に負帰還がかかり、検知電圧Vsnsが設定電圧Vtgtに対して概ね等しくなる。その結果、現像電圧Vdcが目標電圧に維持される。 On the other hand, if the detection voltage Vsns is lower than the set voltage Vtgt, the output voltage Vo decreases. This increases the base current of transistor Tr1, and the collector current (shunt current Is) of transistor Tr1 increases. When the shunt current Is increases, according to equation (1), the development voltage Vdc increases, and the detection voltage Vsns also increases. In this way, negative feedback is applied to the operational amplifier OP1, and the detection voltage Vsns becomes approximately equal to the set voltage Vtgt. As a result, the development voltage Vdc is maintained at the target voltage.
メモリ301は、予め、PWM信号のデューティ比(すなわち設定電圧Vtgt)と現像電圧Vdcとの関係性を示すテーブルを記憶していてもよい。CPU300は、テーブルを参照することで、現像電圧Vdcの目標電圧に対応した設定電圧Vtgt(つまり、PWM信号のデューティ比)を決定する。ここでは、デューティ比(すなわち設定電圧Vtgt)が高いほど、現像電圧Vdcが高くなる。 The memory 301 may store in advance a table showing the relationship between the duty ratio of the PWM signal (i.e., the set voltage Vtgt) and the development voltage Vdc. By referencing the table, the CPU 300 determines the set voltage Vtgt (i.e., the duty ratio of the PWM signal) that corresponds to the target voltage of the development voltage Vdc. Here, the higher the duty ratio (i.e., the set voltage Vtgt), the higher the development voltage Vdc.
トランジスタTr1のベースに印加される電圧は、規定電圧VaからトランジスタTr1のベースエミッタ間電圧を差し引いた電圧である。ベースエミッタ間電圧は、たとえば、0.6Vであり、非常に低い電圧である。そのため、ベースエミッタ間電圧は概ね零と考えられてもよい。よって、抵抗R2の一端(図5において上側の端子)には規定電圧Vaが印加される。抵抗R1の他端(図5において下側の端子)には現像電圧Vdcが印加される。トランジスタTr2のベースは、抵抗R1、R2の分圧点に接続されている。よって、トランジスタTr2のベースには、規定電圧Vaと現像電圧Vdcとの中間電圧が印加される。その結果、トランジスタTr1のエミッタコレクタ間電圧と、トランジスタTr2のエミッタコレクタ間電圧は、概ね等しくなる。負極性の現像電圧Vdcは、このように生成される。 The voltage applied to the base of transistor Tr1 is the specified voltage Va minus the base-emitter voltage of transistor Tr1. The base-emitter voltage is, for example, 0.6 V, which is a very low voltage. Therefore, the base-emitter voltage can be considered to be approximately zero. Therefore, the specified voltage Va is applied to one end of resistor R2 (the upper terminal in Figure 5). The development voltage Vdc is applied to the other end of resistor R1 (the lower terminal in Figure 5). The base of transistor Tr2 is connected to the voltage division point of resistors R1 and R2. Therefore, an intermediate voltage between the specified voltage Va and the development voltage Vdc is applied to the base of transistor Tr2. As a result, the emitter-collector voltage of transistor Tr1 and the emitter-collector voltage of transistor Tr2 are approximately equal. The negative development voltage Vdc is generated in this way.
一方、正極性の現像電圧Vdcは、以下のようなシーケンスにしたがって、規定電圧Vaから生成される。
(S1) CPU300は出力端子TGTから出力されるPWM信号のデューティ比を最大(常時、Hレベル)に設定する。
(S2) オペアンプOP1の出力電圧Voは最小値(略0V)となる。
(S3) トランジスタTr1のベース電流Ib1が増加して、トランジスタTr1が飽和する。
(S4) トランジスタTr1のコレクタ電圧Vc1がVa-Vce1となる。
On the other hand, the positive polarity developing voltage Vdc is generated from the specified voltage Va according to the following sequence.
(S1) The CPU 300 sets the duty ratio of the PWM signal output from the output terminal TGT to the maximum (always at H level).
(S2) The output voltage Vo of the operational amplifier OP1 becomes the minimum value (approximately 0 V).
(S3) The base current Ib1 of the transistor Tr1 increases, and the transistor Tr1 becomes saturated.
(S4) The collector voltage Vc1 of the transistor Tr1 becomes Va-Vce1.
Vc1 = Va ― Vce1 ...(2)
(S5) トランジスタTr2にベース電流Ib2が流れ、トランジスタTr2のベース電圧Vb2がVc1-Vbe2となる。
Vc1 = Va - Vce1...(2)
(S5) A base current Ib2 flows through the transistor Tr2, and the base voltage Vb2 of the transistor Tr2 becomes Vc1-Vbe2.
Vb2 = Vc1 ― Vbe2 ...(3)
(S6) 式(2)および式(3)からVc1を消去すると、式(4)が得られる。
Vb2 = Vc1 - Vbe2...(3)
(S6) By eliminating Vc1 from equations (2) and (3), equation (4) is obtained.
Vb2 = Va ― Vce1 ― Vbe2 ...(4)
一般に、Vce1は0.3V程度であり、Vbe2は0.6V程度である。規定電圧Vaは+24V程度である。これらの値を式(4)に代入すると、Vb2 ≒23.1Vとなる。よって、ダイオードD0には順方向電圧が印加されることになるため、Tr2→D0→R15→OP1というルートでベース電流Ib2が流れる。ベースIb2はトランジスタTr2のベース電流である。このように、トランジスタTr2のベース電流Ib2が増加して、トランジスタTr2が飽和する。
(S7) このとき、現像電圧Vdcは次式で表現される。
Vb2 = Va - Vce1 - Vbe2 ... (4)
Generally, Vce1 is about 0.3V and Vbe2 is about 0.6V. The specified voltage Va is about +24V. Substituting these values into equation (4), Vb2 ≈ 23.1V. Therefore, a forward voltage is applied to diode D0, and base current Ib2 flows through the route Tr2 → D0 → R15 → OP1. Base Ib2 is the base current of transistor Tr2. In this way, the base current Ib2 of transistor Tr2 increases, and transistor Tr2 becomes saturated.
(S7) At this time, the developing voltage Vdc is expressed by the following formula:
Vdc = Va ― Vce1 ― Vce2 ...(5)
一般に、トランジスタのコレクタエミッタ間電圧Vceは0.3V程度である。よって、Vce1は0.3V程度であり、Vce2も0.3V程度である。規定電圧Vaは+24V程度である。よって、Vdc ≒ +23.4Vとなり、これが正極性のDCバイアスとして現像ローラ15に印加される。
Vdc = Va - Vce1 - Vce2 ... (5)
Generally, the collector-emitter voltage Vce of a transistor is about 0.3 V. Therefore, Vce1 is about 0.3 V, and Vce2 is also about 0.3 V. The specified voltage Va is about +24 V. Therefore, Vdc ≈ +23.4 V, which is applied to the developing roller 15 as a positive DC bias.
このように、感光ドラム11が回転を開始し、感光ドラム11の表面のうち負極性に帯電していない領域(0Vの領域)が現像ローラ15に到着しても、現像ローラ15の電位が正極性であるため、トナーが付着しにくくなる。 In this way, even when the photosensitive drum 11 starts to rotate and areas of the surface of the photosensitive drum 11 that are not negatively charged (areas at 0 V) reach the developing roller 15, the potential of the developing roller 15 is positive, making it difficult for toner to adhere to the areas.
[ローラの長寿命化]
現像ローラ15および供給ローラ17の表面部材としてイオン導電性を有する部材(イオン導電材)が採用されることがある。この場合、現像ローラ15と供給ローラ17との間に大きな電位差があると、現像ローラ15と供給ローラ17との双方の当接面において電気分解が発生する。その結果、現像ローラ15の寿命と供給ローラ17の寿命とが短くなりうる。また、寿命が尽きた現像ローラ15と供給ローラ17とを使用すれば、現像性能が設計上で想定された性能よりも低下し、トナー画像の一部に濃度ムラなどが発生するだろう。画像形成装置1の動作状態は、一般に、前回転状態、画像形成状態、後回転状態および待機状態を含む。前回転状態は、感光ドラム11が回転を開始してから画像形成可能となるまでの期間における動作状態である。画像形成状態とは、感光ドラム1が電子写真プロセスにしたがってトナー画像を形成する動作状態である。後回転状態とは、感光ドラム11に残ったトナーを清掃する動作状態である。待機状態とは、感光ドラム11、現像ローラ15および供給ローラ17が停止している動作状態である。現像ローラ15および供給ローラ17が回転していれば、現像ローラ15と供給ローラ17との間に大きな電位差が生じても、イオン導電材の消耗はわずかである。しかし、待機状態においては、現像ローラ15および供給ローラ17が停止しているため、電気分解によるイオン導電材の消耗が進みやすい。したがって、とりわけ、待機状態においては、現像ローラ15と供給ローラ17との間の電位差を適切に制御することが必要となる。
[Extended roller life]
Ion-conductive materials (ion-conductive materials) may be used as the surface materials of the developing roller 15 and the supply roller 17. In this case, if a large potential difference exists between the developing roller 15 and the supply roller 17, electrolysis occurs at the contact surfaces of both the developing roller 15 and the supply roller 17. As a result, the lifespans of the developing roller 15 and the supply roller 17 may be shortened. Furthermore, if the developing roller 15 and the supply roller 17 are used after their lifespans have expired, the development performance may be reduced below the performance expected in the design, resulting in uneven density in some parts of the toner image. The operating states of the image forming apparatus 1 generally include a pre-rotation state, an image forming state, a post-rotation state, and a standby state. The pre-rotation state is the operating state from when the photosensitive drum 11 starts to rotate until it is ready to form an image. The image forming state is the operating state in which the photosensitive drum 1 forms a toner image according to the electrophotographic process. The post-rotation state is the operating state in which remaining toner on the photosensitive drum 11 is cleaned. The standby state is an operating state in which the photosensitive drum 11, the developing roller 15, and the supply roller 17 are stopped. If the developing roller 15 and the supply roller 17 are rotating, the ion conductive material is only slightly consumed even if a large potential difference occurs between the developing roller 15 and the supply roller 17. However, in the standby state, the developing roller 15 and the supply roller 17 are stopped, so the ion conductive material is likely to be consumed by electrolysis. Therefore, it is particularly necessary to appropriately control the potential difference between the developing roller 15 and the supply roller 17 in the standby state.
(昇圧回路の追加)
図6は、トナーの不要な付着を低減するために、電源装置10に昇圧回路600が追加されることを示している。シートPの裏面に不必要なトナーtが付着することを低減するには、現像電圧Vdcをなるべく高い正極性の電圧に設定することが有効である。昇圧回路600は、規定電圧Va(例:+24V)を昇圧することで、規定電圧Vaより高い出力電圧Ve(例:+150V)を生成して、バイアス回路200に供給する。これにより、バイアス回路200は、正極性で、かつ、より高い現像電圧Vdcを生成できるようになる。式(5)から、規定電圧Vaに代えてより高い出力電圧Veが採用されれば、現像電圧Vdcが増加することが理解できるであろう。
(Addition of a boost circuit)
FIG. 6 shows that a boost circuit 600 is added to the power supply device 10 to reduce unwanted toner adhesion. Setting the development voltage Vdc to as high a positive voltage as possible is effective in reducing unwanted toner t adhesion to the back surface of the sheet P. The boost circuit 600 boosts the specified voltage Va (e.g., +24 V) to generate an output voltage Ve (e.g., +150 V) higher than the specified voltage Va and supplies it to the bias circuit 200. This enables the bias circuit 200 to generate a positive and higher development voltage Vdc. It can be seen from equation (5) that if a higher output voltage Ve is adopted instead of the specified voltage Va, the development voltage Vdc increases.
図7は昇圧回路600を有する電源装置10を示している。すでに説明された構成要素には同一の参照符号が付与されており、その説明は援用される。昇圧回路600は、基準電圧源VAから供給される規定電圧Vaを出力電圧Veに昇圧する。コイルL1の一端は規定電圧Vaを供給する基準電圧元VAに接続されている。なお、基準電圧源VBは規定電圧Vbを生成する電源回路である。規定電圧Vbは、CPU300の動作電圧として利用される。基準電圧源VCは規定電圧Vcを生成する電源回路である。規定電圧Vcは、規定電圧Vbの代わりに、抵抗R12の一端に印加されている。つまり、検知電圧Vsnsを生成するために、規定電圧Vcが利用されている。 Figure 7 shows the power supply unit 10 having a boost circuit 600. Components already described are assigned the same reference numerals, and their descriptions are incorporated herein by reference. The boost circuit 600 boosts the specified voltage Va supplied from a reference voltage source VA to an output voltage Ve. One end of the coil L1 is connected to the reference voltage source VA, which supplies the specified voltage Va. The reference voltage source VB is a power supply circuit that generates a specified voltage Vb. The specified voltage Vb is used as the operating voltage for the CPU 300. The reference voltage source VC is a power supply circuit that generates a specified voltage Vc. The specified voltage Vc is applied to one end of resistor R12 instead of the specified voltage Vb. In other words, the specified voltage Vc is used to generate the detection voltage Vsns.
コイルL1の他端はMOS(金属酸化物)タイプのトランジスタTr5のドレインに接続されている。トランジスタTr5のゲートはCPU300に接続されており、クロック信号CLK1が入力される。トランジスタTr5のソースは接地されている。クロック信号CLK1にしたがってトランジスタTr5がスイッチング動作し、コイルL1に印加される電圧が昇圧される。コイルL1の他端はさらにダイオードD1のアノードに接続されている。これにより、電流Iaが整流される。ダイオードD1のカソードはコンデンサC3の一端と、トランジスタTr1のエミッタに接続されている。コンデンサC3の他端は接地されている。電流IaはコンデンサC3によって平滑化される。コンデンサC3の両端電圧が出力電圧Veとなる。つまり、規定電圧Vaは出力電圧Veへと昇圧される。出力電圧Veは、トナーtの付着を十分に阻害できる程度の電圧(例:+150V)である。 The other end of coil L1 is connected to the drain of MOS (metal oxide semiconductor) transistor Tr5. The gate of transistor Tr5 is connected to CPU 300 and receives clock signal CLK1. The source of transistor Tr5 is grounded. Transistor Tr5 switches in accordance with clock signal CLK1, boosting the voltage applied to coil L1. The other end of coil L1 is connected to the anode of diode D1, rectifying current Ia. The cathode of diode D1 is connected to one end of capacitor C3 and the emitter of transistor Tr1. The other end of capacitor C3 is grounded. Current Ia is smoothed by capacitor C3. The voltage across capacitor C3 is output voltage Ve. In other words, the specified voltage Va is boosted to output voltage Ve. Output voltage Ve is a voltage (e.g., +150 V) that is sufficient to prevent toner adhesion.
現像電源VRSは、昇圧トランスT1、制御回路701、ダイオードD2、コンデンサC4、およびフィードバック回路702を有している。制御回路701には、CPU300からクロック信号CLK2と、フィードバック回路702からのフィードバック電圧Vfbとが入力される。フィードバック回路702は、トナー供給バイアスVrsを検知して、フィードバック電圧Vfbを生成する。クロック信号CLK2とフィードバック電圧Vfbとにより制御回路701の出力が決定される。制御回路701は、昇圧トランスT1を駆動するためのスイッチング回路を有していてもよい。昇圧トランスT1の二次側に発生する電圧は、ダイオードD2によって整流され、コンデンサC4によって平滑化され、DC(直流)電圧となる。このDC電圧が、トナー供給バイアスVrsとして、供給ローラ17に印加される。 The development power supply VRS includes a step-up transformer T1, a control circuit 701, a diode D2, a capacitor C4, and a feedback circuit 702. The control circuit 701 receives a clock signal CLK2 from the CPU 300 and a feedback voltage Vfb from the feedback circuit 702. The feedback circuit 702 detects the toner supply bias Vrs and generates the feedback voltage Vfb. The output of the control circuit 701 is determined by the clock signal CLK2 and the feedback voltage Vfb. The control circuit 701 may also include a switching circuit for driving the step-up transformer T1. The voltage generated on the secondary side of the step-up transformer T1 is rectified by the diode D2 and smoothed by the capacitor C4 to become a DC (direct current) voltage. This DC voltage is applied to the supply roller 17 as the toner supply bias Vrs.
(回転開始時(前回転状態))
回転開始時において、電源装置10は、正極性の電圧として現像電圧Vdcを生成し、トナーの不要な付着を抑制する。正極性の現像電圧Vdcを生成するための電源装置10の動作は、すでに説明された通りである。
(At the start of rotation (pre-rotation state))
At the start of rotation, the power supply device 10 generates the developing voltage Vdc as a positive voltage to suppress unwanted adhesion of toner. The operation of the power supply device 10 to generate the positive developing voltage Vdc has already been described.
回転開始時に、昇圧回路600のトランジスタTr5には、CPU300からクロック信号CLK1が入力される。これにより、昇圧回路600は、規定電圧Vaを昇圧して出力電圧Ve(例:+150V)を生成する。バイアス回路200において検知電圧Vsnsは、オペアンプOP1の反転入力端子V-に供給される。一方、OP1の非反転入力端子V+には、設定電圧Vtgtが供給される。したがって、PWM信号のデューティ比(設定電圧Vtgt)が低いほど、現像電圧Vdc(負極性)の絶対値が大きくなる。オペアンプOP1の出力端子を高耐圧にするのを避けるために保護回路703が追加されてもよい。保護回路703は、トランジスタTr4、および抵抗R16、R17を有している。抵抗R16、R17は、トランジスタTr4を安定的に動作させるための抵抗である。保護回路703が無い場合、トランジスタTr1,Tr2のベース電流はオペアンプOP1に対してシンク電流として流れ込む。一方で、保護回路703がある場合、トランジスタTr1,Tr2のベース電流は、保護回路703内のトランジスタTr4のコレクタ電流として流れる。これにより、オペアンプOP1の出力端子が保護される。なお、保護回路703が追加される場合、オペアンプOP1の出力端子の論理を反転させる必要がある。そのため、図7では、検知電圧VsnsがオペアンプOP1の反転入力端子に入力され、設定電圧VtgtはオペアンプOP1の非反転入力端子に入力されるように変更されている。 When rotation begins, a clock signal CLK1 is input from the CPU 300 to transistor Tr5 of the boost circuit 600. This causes the boost circuit 600 to boost the specified voltage Va to generate an output voltage Ve (e.g., +150 V). In the bias circuit 200, the detection voltage Vsns is supplied to the inverting input terminal V- of the operational amplifier OP1. Meanwhile, the set voltage Vtgt is supplied to the non-inverting input terminal V+ of OP1. Therefore, the lower the duty ratio of the PWM signal (set voltage Vtgt), the greater the absolute value of the development voltage Vdc (negative polarity). A protection circuit 703 may be added to avoid requiring the output terminal of the operational amplifier OP1 to withstand high voltages. The protection circuit 703 includes transistor Tr4 and resistors R16 and R17. Resistors R16 and R17 are used to ensure stable operation of transistor Tr4. Without protection circuit 703, the base currents of transistors Tr1 and Tr2 flow into operational amplifier OP1 as sink currents. On the other hand, with protection circuit 703, the base currents of transistors Tr1 and Tr2 flow as collector currents of transistor Tr4 within protection circuit 703. This protects the output terminal of operational amplifier OP1. Note that when protection circuit 703 is added, the logic of the output terminal of operational amplifier OP1 must be inverted. For this reason, in Figure 7, the detection voltage Vsns is input to the inverting input terminal of operational amplifier OP1, and the set voltage Vtgt is input to the non-inverting input terminal of operational amplifier OP1.
回転開始時の現像ローラ15には、現像電圧Vdcとして+150Vの電圧が印加される。一方、供給ローラ17にはトナー供給バイアスVrsとして-50Vが印加される。したがって、現像ローラ15と供給ローラ17との間の電位差は略200Vとなる。しかし、現像ローラ15と供給ローラ17は回転中であるため、電気分解による消耗は軽微である。 When the developing roller 15 starts to rotate, a developing voltage Vdc of +150 V is applied to it. Meanwhile, a toner supply bias Vrs of -50 V is applied to the supply roller 17. Therefore, the potential difference between the developing roller 15 and the supply roller 17 is approximately 200 V. However, because the developing roller 15 and the supply roller 17 are rotating, wear due to electrolysis is minimal.
(通常動作時(画像形成状態))
通常動作において、電源装置10は、現像電圧Vdcとして負極性の電圧(例:-400V)を出力する。これにより、トナーによる現像が促進される。
(Normal operation (image formation state))
In normal operation, the power supply device 10 outputs a negative voltage (for example, −400 V) as the development voltage Vdc, which promotes development using toner.
通常動作時において、昇圧回路600は停止しており、バイアス回路200に供給される出力電圧Veはおおよそ規定電圧Vaに等しい。そのため、現像電圧Vdcは負極性の電圧に制御される。 During normal operation, the boost circuit 600 is stopped, and the output voltage Ve supplied to the bias circuit 200 is approximately equal to the specified voltage Va. Therefore, the development voltage Vdc is controlled to a negative voltage.
通常動作時の現像ローラ15には、現像電圧Vdcとして略-400Vが印加される。供給ローラ17にはトナー供給バイアスVrsとして略-600Vが印加される。したがって、現像ローラ15と供給ローラ17との間の電位差は略200Vとなる。しかし、現像ローラ15と供給ローラ17はそれぞれ回転中であるため、電気分解による消耗は軽微である。 During normal operation, a development voltage Vdc of approximately -400 V is applied to the developing roller 15. A toner supply bias Vrs of approximately -600 V is applied to the supply roller 17. Therefore, the potential difference between the developing roller 15 and the supply roller 17 is approximately 200 V. However, because the developing roller 15 and the supply roller 17 are both rotating, wear due to electrolysis is minimal.
(後回転状態)
後回転状態においても前回転状態と同様に不要なトナーの付着を低減することが求められる。そのため、後回転状態における現像電圧Vdcは前回転状態における現像電圧Vdcに等しい。したがって、後回転状態における電源装置10の動作は前回転状態における電源装置10の動作と同じである。
(rear rotation state)
In the rear rotation state, it is necessary to reduce the adhesion of unnecessary toner, just as in the front rotation state. Therefore, the development voltage Vdc in the rear rotation state is equal to the development voltage Vdc in the front rotation state. Therefore, the operation of the power supply device 10 in the rear rotation state is the same as the operation of the power supply device 10 in the front rotation state.
(待機状態)
待機状態においては、現像ローラ15と供給ローラ17はそれぞれ停止している。よって、電気分解による消耗を軽減することが求められる。CPU300は、現像電圧Vdcとトナー供給バイアスVrsとの間の電位差を制御することで、電気分解を抑制する。
(standby state)
In the standby state, the developing roller 15 and the supply roller 17 are both stopped. Therefore, it is necessary to reduce wear due to electrolysis. The CPU 300 suppresses electrolysis by controlling the potential difference between the developing voltage Vdc and the toner supply bias Vrs.
図8は、後回転状態から待機状態へ移行する際の信号と電圧の変化を示したタイミングチャートである。後回転期間は後回転状態が継続している期間である。待機期間は待機状態が継続している期間である。後回転期間において、感光ドラム11などのクリーニングが完了すると、画像形成装置1の動作状態は待機状態へ移行する。
(S1) CPU300は、クロック信号CLK1をOFF(常時、L状態)する。
(S2) クロック信号CLK1がOFFになると、昇圧回路600が停止する。これにより、トランジスタTr1のエミッタに印加される出力電圧Ve≒Vaになる。
(S3) CPU300はクロック信号CLK2をOFF(常時、L状態)する。
(S4) クロック信号CLK2がOFFになるため、トナー供給バイアスVrsは、次式により求められる。
8 is a timing chart showing changes in signals and voltages when the image forming apparatus 1 transitions from the post-rotation state to the standby state. The post-rotation period is the period during which the post-rotation state continues. The standby period is the period during which the standby state continues. When cleaning of the photosensitive drum 11 and the like is completed during the post-rotation period, the operating state of the image forming apparatus 1 transitions to the standby state.
(S1) The CPU 300 turns off the clock signal CLK1 (always in the L state).
(S2) When the clock signal CLK1 turns OFF, the booster circuit 600 stops. As a result, the output voltage Ve applied to the emitter of the transistor Tr1 becomes approximately equal to Va.
(S3) The CPU 300 turns off the clock signal CLK2 (always in the L state).
(S4) Since the clock signal CLK2 is turned OFF, the toner supply bias Vrs is calculated by the following formula.
ここで、RT1は、トランスT1の抵抗成分である。VfD2は、ダイオードD2の順方向電圧である。ここで、Veが+24Vであり、Vce1とVce2が0.3Vであり、RT1が1kΩであり、R0が2MΩであり、VfD1が2.5Vであると仮定する。この場合、トナー供給バイアスVrsは略3Vとなる。
(S5) CPU300は、設定電圧TGTを生成するためのPWM信号のデューティ比を最小値(常時、L状態)に設定する。
(S6) その結果、オペアンプOP1の非反転入力端子V(+)の電圧が低くなり、オペアンプOP1の出力電圧Voが略0Vとなる。
(S7) 保護回路703のトランジスタTr4のベース電流が減少して、トランジスタTr4が非飽和状態になる。
(S8) トランジスタTr1のベース電流が減少し、トランジスタTr1が非飽和状態となる。このように、保護回路703が存在するため、出力電圧Voが略0VのときのトランジスタTr1の状態が論理的に反転する。
(S9) トランジスタTr2のベース電流が減少し、トランジスタTr2が非飽和状態となる。保護回路703が存在するため、トランジスタTr1と同様に、出力電圧Voが略0VのときのトランジスタTr2の状態が論理的に反転する。
(S10) 現像電圧Vdcは、次式により求められる。
Here, RT1 is the resistance component of the transformer T1, and VfD2 is the forward voltage of the diode D2. Assume that Ve is +24 V, Vce1 and Vce2 are 0.3 V, RT1 is 1 kΩ, R0 is 2 MΩ, and VfD1 is 2.5 V. In this case, the toner supply bias Vrs is approximately 3 V.
(S5) The CPU 300 sets the duty ratio of the PWM signal for generating the set voltage TGT to the minimum value (always in the L state).
(S6) As a result, the voltage at the non-inverting input terminal V(+) of the operational amplifier OP1 drops, and the output voltage Vo of the operational amplifier OP1 becomes approximately 0V.
(S7) The base current of the transistor Tr4 of the protection circuit 703 decreases, and the transistor Tr4 enters a non-saturated state.
(S8) The base current of transistor Tr1 decreases, and transistor Tr1 enters a non-saturated state. In this way, due to the presence of protection circuit 703, the state of transistor Tr1 when output voltage Vo is approximately 0 V is logically inverted.
(S9) The base current of transistor Tr2 decreases, causing transistor Tr2 to enter a non-saturated state. Due to the presence of protection circuit 703, the state of transistor Tr2 when output voltage Vo is approximately 0 V is logically inverted, just like transistor Tr1.
(S10) The developing voltage Vdc is calculated by the following formula:
ここで、Veは+24Vであり、RT1は1kΩであり、R0は2MΩであり、R10は10kΩであり、R1は15MΩであり、R2は15MΩであり、VfD2は2.5Vであると仮定する。この場合、現像電圧Vdcは略4Vとなる。
Here, it is assumed that Ve is +24 V, RT1 is 1 kΩ, R0 is 2 MΩ, R10 is 10 kΩ, R1 is 15 MΩ, R2 is 15 MΩ, and VfD2 is 2.5 V. In this case, the development voltage Vdc is approximately 4 V.
実施例1によれば、画像形成状態においては負極性の現像電圧Vdcを出力し、前回転状態および後回転状態においては正極性の現像電圧Vdcを出力可能な電源装置10が提供される。これにより、不要なトナーの付着に起因したシートPの裏面のトナー汚れが軽減される。さらに、待機状態においては、現像電圧Vdcとトナー供給バイアスVrsとの間の電位差を1V程度にすることが可能となる。これにより、現像ローラ15と供給ローラ17の電気分解が発生しにくくなり、現像ローラ15と供給ローラ17の長寿命化が達成される。その結果、現像ローラ15と供給ローラ17の消耗に起因したトナー画像の濃度ムラなどが発生しにくくなる。 According to Example 1, a power supply device 10 is provided that can output a negative development voltage Vdc in the image formation state and a positive development voltage Vdc in the pre-rotation state and post-rotation state. This reduces toner contamination on the back surface of the sheet P caused by the adhesion of unwanted toner. Furthermore, in the standby state, the potential difference between the development voltage Vdc and the toner supply bias Vrs can be set to approximately 1 V. This makes it less likely that electrolysis will occur in the development roller 15 and the supply roller 17, thereby achieving a longer life for the development roller 15 and the supply roller 17. As a result, uneven density in the toner image caused by wear of the development roller 15 and the supply roller 17 is less likely to occur.
実施例1では昇圧回路600とバイアス回路200とをCPU300が適宜に制御することで、正極性の現像電圧Vdcと負極性の現像電圧Vdcとが生成されている。昇圧回路600とバイアス回路200について特定の回路図が示されたが、これは一例にすぎない。たとえば、図9が示すように、現像電圧Vdcを生成する電源(例:電圧源VDC)と、トナー供給バイアスVrsを生成する電源とが独立して設けられてもよい。この場合、CPU300は、現像電圧Vdcとトナー供給バイアスVrsと等しくなるように、昇圧回路600、バイアス回路200および現像電源VRSを制御する。これにより、待機状態において、電気分解が発生しにくくなり、現像ローラ15と供給ローラ17の長寿命化が達成される。 In the first embodiment, the CPU 300 appropriately controls the boost circuit 600 and bias circuit 200 to generate a positive polarity development voltage Vdc and a negative polarity development voltage Vdc. While specific circuit diagrams are shown for the boost circuit 600 and bias circuit 200, this is merely an example. For example, as shown in FIG. 9, a power supply (e.g., voltage source VDC) that generates the development voltage Vdc and a power supply that generates the toner supply bias Vrs may be provided independently. In this case, the CPU 300 controls the boost circuit 600, bias circuit 200, and development power supply VRS so that the development voltage Vdc and the toner supply bias Vrs are equal. This reduces the likelihood of electrolysis occurring during standby, thereby extending the life of the development roller 15 and supply roller 17.
<実施例2>
実施例1では、CPU300が現像電圧Vdcとトナー供給バイアスVrsを制御することで、現像ローラ15と供給ローラ17との間の電位差が低減されている。しかし、実施例1で説明された回路構成では、現像ローラ15と供給ローラ17との間に微小な電位差が発生するかもしれない。そこで、実施例2で、CPU300は、昇圧回路600に規定電圧Vaを供給している規定電圧源VAを停止する。これにより、現像ローラ15と供給ローラ17との間の電位差がより小さな値(略0V)に制御される。
Example 2
In the first embodiment, the CPU 300 controls the development voltage Vdc and the toner supply bias Vrs, thereby reducing the potential difference between the development roller 15 and the supply roller 17. However, in the circuit configuration described in the first embodiment, a small potential difference may occur between the development roller 15 and the supply roller 17. Therefore, in the second embodiment, the CPU 300 stops the specified voltage source VA, which supplies the specified voltage Va to the boost circuit 600. As a result, the potential difference between the development roller 15 and the supply roller 17 is controlled to a smaller value (approximately 0 V).
図10は、実施例2の電源装置10を示す回路図である。実施例2において、実施例1と共通する事項の説明は省略される。実施例2において、規定電圧源VAは、商用電源から供給される交流から基準電圧を生成する基準電圧源V0を有している。さらに、規定電圧源VAは、トランジスタTr6、トランジスタTr7、コンデンサC5、抵抗R21、R22、R23を有している。トランジスタTr6は、MOSタイプのFET(電界効果トランジスタ)である。抵抗R21の一端、コンデンサC5の一端およびトランジスタTr6のソースは、基準電圧源V0のプラス端子に接続されている。トランジスタTr6のドレインは、規定電圧Vaを出力する。抵抗R21の他端とコンデンサC5の他端は、CPU300の制御端子VAONに接続されている。さらに、制御端子VAONは、抵抗R22を介して、トランジスタTr7のベースに接続されている。トランジスタTr7のエミッタベース間には、トランジスタTr7の動作を安定化させるための、抵抗R23が接続されている。トランジスタTr7のコレクタはトランジスタTr6のゲートに接続されている。CPU300は、制御信号VAONをON/OFFすることで、規定電圧源VAをON/OFFする。つまり、規定電圧Vaが出力されたり、停止されたりする。 Figure 10 is a circuit diagram showing a power supply device 10 of Example 2. Descriptions of matters common to Example 1 will be omitted. In Example 2, the regulated voltage source VA includes a reference voltage source V0 that generates a reference voltage from AC power supplied from a commercial power source. Furthermore, the regulated voltage source VA includes transistors Tr6, Tr7, capacitor C5, and resistors R21, R22, and R23. Transistor Tr6 is a MOS-type field-effect transistor (FET). One end of resistor R21, one end of capacitor C5, and the source of transistor Tr6 are connected to the positive terminal of reference voltage source V0. The drain of transistor Tr6 outputs a regulated voltage Va. The other end of resistor R21 and the other end of capacitor C5 are connected to a control terminal VAON of the CPU 300. Furthermore, the control terminal VAON is connected to the base of transistor Tr7 via resistor R22. A resistor R23 is connected between the emitter and base of transistor Tr7 to stabilize the operation of transistor Tr7. The collector of transistor Tr7 is connected to the gate of transistor Tr6. The CPU 300 turns the control signal VAON on and off to turn the specified voltage source VA on and off. In other words, the specified voltage Va is output or stopped.
[後回転状態と待機状態]
図11は、規定電圧源VAの出力をOFFすることで、現像ローラ15と供給ローラ17との間の電位差を低減することを示している。
(S1) CPU300は、クロック信号CLK1をOFF(常時、L状態)する。
(S2) クロック信号CLK1がOFFになると、昇圧回路600が停止する。これにより、トランジスタTr1のエミッタに印加される出力電圧Ve≒Vaになる。
(S3) CPU300はクロック信号CLK2をOFF(常時、L状態)する。
(S4) クロック信号CLK2がOFFになるため、トナー供給バイアスVrsは、式(6)により求められる値になる。
(S5) CPU300は制御信号VAONをONからOFFに切り替える。
(S6) トランジスタTr7のベース電流が減少し、トランジスタTr7が非飽和状態となる。
(S7) トランジスタTr6がONからOFFになる。その結果、規定電圧源VAと昇圧回路600との接続が遮断され、規定電圧Vaが略0Vになる。
(S8) 現像電圧Vdcは、式(8)から求められる。
[Post-rotation state and standby state]
FIG. 11 shows that the potential difference between the developing roller 15 and the supply roller 17 is reduced by turning off the output of the specified voltage source VA.
(S1) The CPU 300 turns off the clock signal CLK1 (always in the L state).
(S2) When the clock signal CLK1 turns OFF, the booster circuit 600 stops. As a result, the output voltage Ve applied to the emitter of the transistor Tr1 becomes approximately equal to Va.
(S3) The CPU 300 turns off the clock signal CLK2 (always in the L state).
(S4) Since the clock signal CLK2 is turned OFF, the toner supply bias Vrs becomes the value calculated by the formula (6).
(S5) The CPU 300 switches the control signal VAON from ON to OFF.
(S6) The base current of the transistor Tr7 decreases, and the transistor Tr7 enters a non-saturated state.
(S7) The transistor Tr6 is turned from ON to OFF. As a result, the connection between the specified voltage source VA and the booster circuit 600 is cut off, and the specified voltage Va becomes approximately 0V.
(S8) The development voltage Vdc is calculated from equation (8).
一例として、規定電圧Vcが+5Vであり、R12が300kΩであり、R13が30MΩであり、R0が2MΩであると仮定される。この場合、式(8)から、現像電圧Vdcは略0.3Vと算出される。
(S9) CPU300は、クロック信号CLK2をOFF(常時、L状態)にする。そのため、トナー供給バイアスVrsは、略0Vから現像電圧Vdcまでの範囲内の値となる。
(S10) 現像電圧Vdcとトナー供給バイアスVrsとの電位差は最大で略0.3Vとなる。一般に、フィードバック回路に使用される規定電圧Vcは、高電圧を出力するために使用される規定電圧Vaよりも低い。そのため、規定電圧源VAの出力をOFFすることで、より簡易に、現像ローラ15と供給ローラ17との間の電位差をさらに低くすることが可能となる。
As an example, it is assumed that the specified voltage Vc is +5 V, R12 is 300 kΩ, R13 is 30 MΩ, and R0 is 2 MΩ. In this case, the development voltage Vdc is calculated to be approximately 0.3 V from equation (8).
(S9) The CPU 300 turns off the clock signal CLK2 (always at L state), so that the toner supply bias Vrs is set to a value within the range from approximately 0 V to the developing voltage Vdc.
(S10) The potential difference between the development voltage Vdc and the toner supply bias Vrs is approximately 0.3 V at maximum. Generally, the specified voltage Vc used in the feedback circuit is lower than the specified voltage Va used to output a high voltage. Therefore, by turning off the output of the specified voltage source VA, it is possible to further reduce the potential difference between the development roller 15 and the supply roller 17 more easily.
規定電圧Vcを出力する規定電圧源VCの回路構成も、規定電圧源VAと同様の回路構成を採用してもよい。つまり、規定電圧源VCも、トランジスタTr6,Tr7により構成されるロードスイッチを備えていてもよい。これにより、CPU300は、規定電圧源VCを停止して、規定電圧Vcを略0Vに制御することができる。 The circuit configuration of the specified voltage source VC, which outputs the specified voltage Vc, may be the same as that of the specified voltage source VA. In other words, the specified voltage source VC may also include a load switch formed by transistors Tr6 and Tr7. This allows the CPU 300 to stop the specified voltage source VC and control the specified voltage Vc to approximately 0 V.
図12は、規定電圧源VAに加えて規定電圧源VCもOFFすることが可能な回路構成での信号と電圧の変化を示している。図12と図11とを比較すると、規定電圧源VCのロードスイッチをOFFすることで、規定電圧源VCと抵抗R12の一端とが遮断される。式(8)より、規定電圧Vcが略0Vになると、現像電圧Vdcが略0Vとなる。したがって、トナー供給バイアスVrsも略0Vとなり、現像ローラ15と供給ローラ17との間電位差も略0Vになる。 Figure 12 shows the signal and voltage changes in a circuit configuration in which it is possible to turn off the specified voltage source VC in addition to the specified voltage source VA. Comparing Figure 12 with Figure 11, turning off the load switch of the specified voltage source VC disconnects the specified voltage source VC from one end of resistor R12. From equation (8), when the specified voltage Vc becomes approximately 0 V, the development voltage Vdc also becomes approximately 0 V. Therefore, the toner supply bias Vrs also becomes approximately 0 V, and the potential difference between the development roller 15 and the supply roller 17 also becomes approximately 0 V.
このように、実施例2は、実施例1と同様の効果を発揮する。さらに、実施例2は、実施例1と比較して、現像電圧Vdcとトナー供給バイアスVrsの電位差をさらに小さくすることが可能となる。たとえば、現像ローラ15と供給ローラ17との間の電位差を略0Vに制御することが可能となる。その結果、実施例2では、現像ローラ15と供給ローラ17の長寿命化をさらに進めることが可能となる。また、トナー画像の濃度ムラ等も削減されるであろう。 In this way, Example 2 achieves the same effects as Example 1. Furthermore, compared to Example 1, Example 2 makes it possible to further reduce the potential difference between the development voltage Vdc and the toner supply bias Vrs. For example, it becomes possible to control the potential difference between the development roller 15 and the supply roller 17 to approximately 0 V. As a result, Example 2 makes it possible to further extend the life of the development roller 15 and the supply roller 17. It will also likely reduce density unevenness in the toner image.
実施例2では、トランジスタTr6,Tr7により、規定電圧電源VA、VCの電圧出力機能を停止させているが、この回路構成は一例にすぎない。規定電圧電源VA、VCの電圧出力端子をオン/オフするリレーなどの他のスイッチ素子が採用されてもよい。あるいは、図10の一点鎖線が示唆するように、CPU300が、基準電圧源V0の出力を0Vに制御することで、規定電圧電源VA、VCの電圧出力機能を停止させてもよい。 In the second embodiment, transistors Tr6 and Tr7 are used to stop the voltage output function of the specified voltage power supplies VA and VC, but this circuit configuration is merely an example. Other switching elements, such as relays that turn on/off the voltage output terminals of the specified voltage power supplies VA and VC, may also be used. Alternatively, as indicated by the dashed dotted line in Figure 10, the CPU 300 may stop the voltage output function of the specified voltage power supplies VA and VC by controlling the output of the reference voltage source V0 to 0 V.
<実施例3>
実施例2では、現像ローラ15と供給ローラ17との間の電位差を略0Vにすることができる。これは、現像ローラ15の電圧と供給ローラ17の電圧とをほぼ0Vまで低下させることで実現されている。そのため、待機状態から前回転状態に移行する時間が増加してしまう。つまり、現像電圧Vdcを目標電圧まで立ち上げるために必要となる時間が増加してしまう。そこで、実施例3では、印刷指示から印刷完了までに要する時間について実施例2よりも有利な方法が提案される。
Example 3
In the second embodiment, the potential difference between the developing roller 15 and the supply roller 17 can be set to approximately 0 V. This is achieved by lowering the voltage of the developing roller 15 and the voltage of the supply roller 17 to approximately 0 V. This increases the time required to transition from the standby state to the pre-rotation state. In other words, the time required to raise the developing voltage Vdc to the target voltage increases. Therefore, in the third embodiment, a method that is more advantageous than that of the second embodiment is proposed for the time required from the issuance of a print command to the completion of printing.
実施例3では、図13が示すように、バイアス回路200と現像ローラ15とを接続し、現像ローラ15に対して現像電圧Vdcを供給する電源供給ライン1300に、スイッチ1301が挿入されている。スイッチ1301は、CPU300から出力される切替信号SWにしたがって、バイアス回路200と現像ローラ15とを接続または遮断する遮断回路または遮断素子である。スイッチ1301は、リレーまたは半導体スイッチなどにより実現可能である。 In Example 3, as shown in FIG. 13, a switch 1301 is inserted in a power supply line 1300 that connects the bias circuit 200 and the developing roller 15 and supplies the developing voltage Vdc to the developing roller 15. The switch 1301 is a disconnecting circuit or disconnecting element that connects or disconnects the bias circuit 200 and the developing roller 15 in accordance with a switching signal SW output from the CPU 300. The switch 1301 can be realized by a relay, a semiconductor switch, or the like.
[後回転期間と待機期間]
実施例3では、バイアス回路200と現像ローラ15とを遮断することで、現像ローラ15と供給ローラ17との間の電位差を略0Vにすることができる。これにより、電気分解による現像ローラ15および供給ローラ17の消耗を低減することが可能となる。
[Post-rotation period and standby period]
In the third embodiment, the potential difference between the developing roller 15 and the supply roller 17 can be set to approximately 0 V by disconnecting the bias circuit 200 from the developing roller 15. This makes it possible to reduce wear of the developing roller 15 and the supply roller 17 due to electrolysis.
図14は、スイッチ1301を用いる回路構成での信号と電圧の変化を示している。画像形成が終了すると、動作状態は後回転状態に移行する。さらに、動作状態は後回転状態から待機状態へ移行する。上述された前回転状態、画像形成状態および後回転状態においてスイッチ1301がオンに制御される。その他の信号と電圧の変化は、実施例1または実施例2で説明された変化と共通している。また、実施例3において、後回転状態から待機状態に移行する初期動作は、実施例1と共通している。そのため、以下では、実施例1と異なる点について説明される。
(S1) CPU300はスイッチ信号SWをONからOFFに切り替える。スイッチ信号SWは、スイッチ1301をON(接続状態)/OFF(遮断状態)するための制御信号である。
(S2) スイッチ1301がONからOFFに切り替わり、バイアス回路200と現像ローラ15とが導通状態から非導通状態に移行する。
(S3) CPU300は、クロック信号CLK2をOFF(常時、L状態)にする。これにより、現像電源VRSが停止するため、トナー供給バイアスVrsは略0Vとなる。
(S4) 現像電圧Vdcとトナー供給バイアスVrsとの間の電位差が略0Vとなる。
FIG. 14 shows signal and voltage changes in a circuit configuration using switch 1301. When image formation is completed, the operating state transitions to a post-rotation state. Furthermore, the operating state transitions from the post-rotation state to a standby state. In the pre-rotation state, image formation state, and post-rotation state described above, switch 1301 is controlled to be on. Other signal and voltage changes are common to those described in Example 1 or Example 2. Furthermore, in Example 3, the initial operation for transitioning from the post-rotation state to the standby state is common to Example 1. Therefore, the following will describe differences from Example 1.
(S1) The CPU 300 switches the switch signal SW from ON to OFF. The switch signal SW is a control signal for turning the switch 1301 ON (connected state)/OFF (disconnected state).
(S2) The switch 1301 is switched from ON to OFF, and the bias circuit 200 and the developing roller 15 change from a conductive state to a non-conductive state.
(S3) The CPU 300 turns off the clock signal CLK2 (always at L state). This stops the development power supply VRS, and the toner supply bias Vrs becomes approximately 0V.
(S4) The potential difference between the development voltage Vdc and the toner supply bias Vrs becomes approximately 0V.
このとき、出力電圧Veは既に目標電圧である+24Vまで立ち上げられている。そのため、印刷指示が入力されると、CPU300はスイッチ1301のOFFからONに切り替える。これにより、速やかに現像電圧Vdcが現像ローラ15に印加される。 At this time, the output voltage Ve has already risen to the target voltage of +24V. Therefore, when a print command is input, the CPU 300 switches the switch 1301 from OFF to ON. This allows the development voltage Vdc to be quickly applied to the development roller 15.
このように、バイアス回路200と現像ローラ15とをスイッチ1301により電気的に切り離すことで、現像電圧Vdcとトナー供給バイアスVrsとの間の電位差を略0Vに制御できる。現像ローラ15と供給ローラ17との間の電位差が略0Vになるため、電気分解による消耗が大幅に低減可能となる。また、現像ローラ15の消耗によるトナー画像の品質低下も発生しにくくなろう。また、待機状態では、正極性の高い電圧が現像ローラ15に印加されるため、シートの裏面が不必要なトナーによって汚れることも発生しにくくなる。 In this way, by electrically disconnecting the bias circuit 200 and the developing roller 15 with the switch 1301, the potential difference between the developing voltage Vdc and the toner supply bias Vrs can be controlled to approximately 0 V. Because the potential difference between the developing roller 15 and the supply roller 17 is approximately 0 V, wear due to electrolysis can be significantly reduced. Furthermore, deterioration in the quality of toner images due to wear on the developing roller 15 is less likely to occur. Furthermore, because a highly positive voltage is applied to the developing roller 15 in the standby state, the back surface of the sheet is less likely to become soiled with unnecessary toner.
実施例3では、CPU300からの制御信号により制御可能なスイッチ1301により、バイアス回路200と現像ローラ15とが遮断されている。しかし、スイッチ1301のON/OFFを制御するための制御信号は、CPU300から出力されなくてもよい。たとえば、出力電圧Veが150Vから24Vに低下したことに基づいて、ONからOFFに切り替わるようにスイッチ1301が構成されてもよい。あるいは、トナー供給バイアスVrsが-50Vから0Vに上昇したことに基づいて、ONからOFFに切り替わるようにスイッチ1301が構成されてもよい。この場合、スイッチ信号SWを出力するための出力ポートをCPU300に設ける必要がなくなり、コストを削減することが可能となろう。 In Example 3, the bias circuit 200 and the developing roller 15 are disconnected by a switch 1301 that can be controlled by a control signal from the CPU 300. However, the control signal for controlling the ON/OFF of the switch 1301 does not have to be output from the CPU 300. For example, the switch 1301 may be configured to switch from ON to OFF when the output voltage Ve drops from 150 V to 24 V. Alternatively, the switch 1301 may be configured to switch from ON to OFF when the toner supply bias Vrs rises from -50 V to 0 V. In this case, there is no need to provide an output port in the CPU 300 for outputting the switch signal SW, which may reduce costs.
図9が例示するように、現像電圧Vdcの出力端子とトナー供給バイアスVrsの出力端子とが物理的に分離されている場合に、実施例3の技術思想は適用可能である。つまり、図15が示すように、バイアス回路200および電源VDCに対して現像ローラ15を接続する電源供給ラインにスイッチ1501が挿入されてもよい。また、現像電源VRSに対してトナー供給バイアス17を接続する電源供給ラインにスイッチ1502が挿入されてもよい。後回転状態から待機状態に移行する際に、CPU300は、スイッチ信号SWを用いてスイッチ1501、1502をオンからオフに切り替える。これにより、現像ローラ15と供給ローラ17との間の電位差が略0Vに制御されてもよい。 As shown in Figure 9, the technical concept of Example 3 can be applied when the output terminal for the development voltage Vdc and the output terminal for the toner supply bias Vrs are physically separated. That is, as shown in Figure 15, switch 1501 may be inserted in the power supply line connecting the development roller 15 to the bias circuit 200 and power supply VDC. Also, switch 1502 may be inserted in the power supply line connecting the toner supply bias 17 to the development power supply VRS. When transitioning from the post-rotation state to the standby state, CPU 300 switches switches 1501 and 1502 from on to off using switch signal SW. As a result, the potential difference between the development roller 15 and supply roller 17 may be controlled to approximately 0 V.
<実施例から導き出される施術思想>
[観点1、20]
感光ドラム11は回転自在の像担持体の一例である。現像ローラ15は、像担持体に対して対向するように配置され、像担持体に形成された静電潜像をトナーで現像してトナー画像を形成する現像部材の一例である。供給ローラ17は、現像部材に対して対向するように配置され、現像部材にトナーを供給する供給部材の一例である。転写ローラ16は、像担持体に形成されたトナー画像を被転写体に転写する転写部の一例である。被転写体は、たとえば、シートまたは中間転写体(例:中間転写ベルト)である。昇圧回路600、バイアス回路200および抵抗R0は、現像部材に印加される第一極性または第二極性の現像電圧を生成する第一電源として機能する。第二極性は第一極性とは逆の極性である。現像電源VRSは、供給部材に印加され、供給部材から現像部材へのトナーの供給を促進する促進電圧を生成する第二電源の一例である。CPU300は、第一電源および第二電源を制御する制御部との一例である。CPU300は、第一期間において現像部材に第一極性の現像電圧(例:+150V)が印加されるよう第一電源を制御する。第一期間は、たとえば、像担持体への不要なトナーの付着を抑制する準備期間(例:前回転期間、後回転期間)である。CPU300は、像担持体に形成された静電潜像をトナーで現像する第二期間において、現像部材に第二極性の現像電圧が印加されるよう第一電源を制御する。第二期間は、たとえば、現像期間と呼ばれてもよい。第一期間とは異なる第三期間が存在する。なお、第三期間は第二期間とも異なりうる。第三期間は、たとえば、像担持体にトナー画像を形成しない待機期間であってもよい。CPU300は、第三間における現像部材と供給部材との間の電位差が、第一期間および第二期間における現像部材と供給部材との間の電位差より小さくなるように、第一電源および第二電源を制御する。これにより、シートの裏面への不必要なトナーの付着を低減しつつ、現像に関与する部材の寿命を延ばすことが可能となる。なお、電源装置10は、画像形成装置に電力を供給する電源装置の一例である。
<Treatment concepts derived from practical examples>
[Points 1, 20]
The photosensitive drum 11 is an example of a rotatable image carrier. The developing roller 15 is disposed opposite the image carrier and is an example of a developing member that develops an electrostatic latent image formed on the image carrier with toner to form a toner image. The supply roller 17 is disposed opposite the developing member and is an example of a supply member that supplies toner to the developing member. The transfer roller 16 is an example of a transfer unit that transfers the toner image formed on the image carrier to a transfer medium. The transfer medium is, for example, a sheet or an intermediate transfer medium (e.g., an intermediate transfer belt). The boost circuit 600, the bias circuit 200, and the resistor R0 function as a first power source that generates a development voltage of a first polarity or a second polarity that is applied to the developing member. The second polarity is opposite to the first polarity. The development power source VRS is an example of a second power source that is applied to the supply member and generates an acceleration voltage that accelerates the supply of toner from the supply member to the developing member. The CPU 300 is an example of a control unit that controls the first power source and the second power source. The CPU 300 controls the first power source so that a development voltage of a first polarity (e.g., +150 V) is applied to the developing member during a first period. The first period is, for example, a preparatory period (e.g., a pre-rotation period or a post-rotation period) for suppressing unwanted toner adhesion to the image carrier. The CPU 300 controls the first power source so that a development voltage of a second polarity is applied to the developing member during a second period in which the electrostatic latent image formed on the image carrier is developed with toner. The second period may be referred to as, for example, a development period. A third period different from the first period exists. Note that the third period may also be different from the second period. The third period may be, for example, a standby period in which a toner image is not formed on the image carrier. The CPU 300 controls the first power source and the second power source so that the potential difference between the developing member and the supply member during the third period is smaller than the potential difference between the developing member and the supply member during the first and second periods. This makes it possible to reduce unwanted toner adhesion to the back surface of the sheet while extending the life of the components involved in development. The power supply device 10 is an example of a power supply device that supplies power to an image forming apparatus.
[観点2]
制御部は、第三期間において、現像部材と供給部材との間の電位差が、現像部材および供給部材の電気分解の発生を低減可能な予め定められた電位差以下となるように、前記第一電源および前記第二電源を制御してもよい。これにより、シートの裏面への不必要なトナーの付着を低減しつつ、現像に関与する部材の寿命を延ばすことが可能となる。
[Point 2]
The control unit may control the first power source and the second power source so that the potential difference between the developing member and the supply member is equal to or less than a predetermined potential difference that can reduce electrolysis of the developing member and the supply member during the third period, thereby reducing unnecessary toner adhesion to the back surface of the sheet and extending the life of the members involved in development.
[観点3]
たとえば、第一期間(例:後回転状態となる期間)は第二期間の後の期間であり、かつ、第三期間は第一期間の後の期間であってもよい。なお、第二期間の前にも第一期間と同様の第四期間(例:前回転状態となる期間)が存在してもよい。
[Point 3]
For example, the first period (e.g., the period during which the rotation state is reached) may be a period following the second period, and the third period may be a period following the first period. Note that a fourth period (e.g., the period during which the rotation state is reached) similar to the first period may also be present before the second period.
[観点4]
第三期間における現像部材と供給部材との間の電位差の絶対値は、第二期間における現像部材と供給部材との間の電位差の絶対値よりも小さい。第二期間においては、現像部材と供給部材とがともに回転しているため、電気分解による消耗は発生しにくい。一方で、第三期間においては現像部材と供給部材とが回転していないため、電気分解による消耗が進みやすい。よって、第二期間における電位差とよりも第三期間における電位差を小さくすることで、現像に関与する部材の寿命が延びるであろう。
[Point 4]
The absolute value of the potential difference between the developing member and the supply member during the third period is smaller than the absolute value of the potential difference between the developing member and the supply member during the second period. During the second period, both the developing member and the supply member are rotating, so electrolytic wear is unlikely to occur. On the other hand, during the third period, both the developing member and the supply member are not rotating, so electrolytic wear is likely to occur. Therefore, by making the potential difference during the third period smaller than the potential difference during the second period, the life of the components involved in development will be extended.
[観点5]
現像部材および供給部材の少なくとも一方の表面部材はイオン導電材を有していてもよい。相互に対向する二つのイオン導電部材に大きな電位差を付与すると、電気分解が発生し、二つのイオン導電部材の接触面が消耗する。このように、イオン導電部材など、電気分解する材料が表面部材とし採用される場合に、本発明は役立つであろう。
[Point 5]
At least one of the surface members of the developing member and the supply member may contain an ionically conductive material. When a large potential difference is applied between two opposing ionically conductive members, electrolysis occurs, causing the contact surfaces of the two ionically conductive members to wear away. Thus, the present invention will be useful when a material that undergoes electrolysis, such as an ionically conductive member, is used as the surface member.
[観点6]
規定電圧源VAは、第一極性の規定電圧(例:Va=+24V)を生成する第一生成回路の一例である。昇圧回路600は、制御部により制御され、規定電圧を第一極性の電圧(例:Ve=+150V)に昇圧する昇圧回路の一例である。バイアス回路200は、昇圧回路に接続される第二生成回路の一例である。第二生成回路は、第一期間において第一極性の現像電圧を出力する。第二生成回路は、第二期間において第二極性の現像電圧を出力する。第二生成回路は、第三期間において、現像部材と供給部材との間の電位差が予め定められた電位差以下となるように制御部により出力を制御されてもよい。
[Point 6]
The specified voltage source VA is an example of a first generation circuit that generates a specified voltage of a first polarity (e.g., Va = +24 V). The boost circuit 600 is an example of a boost circuit that is controlled by the control unit and boosts the specified voltage to a voltage of a first polarity (e.g., Ve = +150 V). The bias circuit 200 is an example of a second generation circuit connected to the boost circuit. The second generation circuit outputs a development voltage of a first polarity in a first period. The second generation circuit outputs a development voltage of a second polarity in a second period. The output of the second generation circuit may be controlled by the control unit in a third period so that the potential difference between the developing member and the supply member is equal to or less than a predetermined potential difference.
[観点7]
抵抗R0は、供給部材と現像部材とを接続する抵抗の一例である。第二生成回路は、第二期間において、昇圧回路から第二生成回路を介して抵抗に流れる電流を制御する。これにより、第二生成回路は、第二極性の現像電圧を生成する。第二生成回路は、第一期間において、昇圧回路から第二生成回路を介して抵抗に流れる電流を抑制する。これにより、第二生成回路は、第一極性の現像電圧を生成する。第二生成回路は、第三期間において、現像電圧を所定電圧以下まで低下させる。
[Point 7]
Resistor R0 is an example of a resistor connecting the supply member and the developing member. During the second period, the second generation circuit controls the current flowing from the boost circuit to the resistor via the second generation circuit. This causes the second generation circuit to generate a developing voltage of a second polarity. During the first period, the second generation circuit suppresses the current flowing from the boost circuit to the resistor via the second generation circuit. This causes the second generation circuit to generate a developing voltage of a first polarity. During the third period, the second generation circuit reduces the developing voltage to a predetermined voltage or lower.
[観点8]
昇圧回路600は、第三期間において、規定電圧の昇圧を停止してもよい。これにより、現像電圧が低下する。
[Point 8]
The boost circuit 600 may stop boosting the specified voltage during the third period, thereby decreasing the development voltage.
[観点9]
第二電源は、第一期間において、促進電圧の絶対値を第一の値(例:-50V)に制御する。第二電源は、第二期間において、促進電圧の絶対値を第一の値よりも大きな第二の値(例:-600V)に制御する。第二電源は、第三期間において、促進電圧の絶対値を第一の値よりも小さな第三の値(例:+3V)に制御してもよい。
[Point 9]
The second power supply may control the absolute value of the acceleration voltage to a first value (e.g., −50 V) during a first period, a second value (e.g., −600 V) greater than the first value during a second period, and a third value (e.g., +3 V) less than the first value during a third period.
[観点10、11]
制御部は、第三期間において、現像電圧を0Vに近づける(例:0~4V(0.3V))ように、第一生成回路を制御してもよい。制御部は、第三期間において、第二電源の出力電圧を0Vに近づける(例:0~3V(0.3V))ように、第二電源を制御してもよい。
[Points 10 and 11]
The control unit may control the first generation circuit to make the development voltage approach 0 V (e.g., 0 to 4 V (0.3 V)) during the third period. The control unit may control the second power supply to make the output voltage of the second power supply approach 0 V (e.g., 0 to 3 V (0.3 V)) during the third period.
[観点12~15]
制御部は、第三期間において、第一電源を停止させてもよい。これにより、現像電圧を0Vに近づくであろう。制御部は、第三期間において、昇圧回路を停止させてもよい。これにより、現像電圧を0Vに近づくであろう。制御部は、第三期間において、第一生成回路を停止させることで、第一電源を停止させてもよい。また、制御部は、第三期間において、第一生成回路および第二生成回路を停止させることで、第一電源を停止させてもよい。制御部は、第三期間において、第二電源を停止させてもよい。
[Points 12 to 15]
The control unit may stop the first power supply during the third period. This will cause the development voltage to approach 0 V. The control unit may stop the boost circuit during the third period. This will cause the development voltage to approach 0 V. The control unit may stop the first power supply by stopping the first generation circuit during the third period. Furthermore, the control unit may stop the first power supply by stopping the first generation circuit and the second generation circuit during the third period. The control unit may stop the second power supply during the third period.
[観点16~18]
スイッチ1301、1501は、第三期間において、第一電源から現像部材への現像電圧を遮断する第一遮断回路の一例である。図13が示すように、第三期間において、第一電源から現像部材への現像電圧を遮断する第一遮断回路が、第二生成回路と抵抗との間に設けられてもよい。スイッチ1502は、第三期間において、第二電源から供給部材への促進電圧を遮断する第二遮断回路の一例である。この場合、第一電源および第二電源を動作させておくことが可能となるため、第三期間が終了したときに、即座に前回転状態に移行することが可能となる。つまり、ユーザの待ち時間が減るであろう。
[Points 16-18]
Switches 1301 and 1501 are examples of a first cutoff circuit that cuts off the development voltage from the first power source to the development member during the third period. As shown in FIG. 13 , a first cutoff circuit that cuts off the development voltage from the first power source to the development member during the third period may be provided between the second generation circuit and the resistor. Switch 1502 is an example of a second cutoff circuit that cuts off the acceleration voltage from the second power source to the supply member during the third period. In this case, since the first power source and the second power source can be kept operating, it is possible to immediately transition to the pre-rotation state when the third period ends. This means that the user's waiting time will be reduced.
[観点19]
図9および図15が例示するように、第一電源と、第二電源とが独立していてもよい。
[Point 19]
As illustrated in FIGS. 9 and 15, the first power source and the second power source may be independent.
発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。 The invention is not limited to the above-described embodiments, and various modifications and variations are possible without departing from the spirit and scope of the invention. Therefore, the following claims are appended to clarify the scope of the invention.
10‥電源装置、11‥感光ドラム、15‥現像ローラ、17‥トナー供給ローラ 10: Power supply unit, 11: Photosensitive drum, 15: Development roller, 17: Toner supply roller
Claims (19)
前記像担持体に対して対向するように配置され、前記像担持体に形成された静電潜像をトナーで現像してトナー画像を形成する現像部材と、
前記現像部材に対して対向するように配置され、前記現像部材にトナーを供給する供給部材と、
前記像担持体に形成された前記トナー画像を被転写体に転写する転写部と、
前記現像部材に印加される第一極性または前記第一極性とは逆の極性である第二極性の現像電圧を生成する第一電源と、
前記供給部材に印加され、前記供給部材から前記現像部材へのトナーの供給を促進する促進電圧を生成する第二電源と、
前記第一電源および前記第二電源を制御する制御部と、を有し、
前記制御部は、
前記像担持体にトナー画像を形成しない第一期間において前記現像部材に前記第一極性の現像電圧が印加されるよう前記第一電源を制御し、
前記像担持体に形成された静電潜像をトナーで現像する第二期間において、前記現像部材に前記第二極性の現像電圧が印加されるよう前記第一電源を制御し、
前記第一期間とは異なる期間であって前記像担持体にトナー画像を形成しない第三期間における前記現像部材と前記供給部材との間の電位差が、前記第一期間における前記現像部材と前記供給部材との間の電位差の絶対値よりも小さく、かつ、前記第二期間における前記現像部材と前記供給部材との間の電位差の絶対値よりも小さくなるように、前記第一電源および前記第二電源を制御し、
前記第一期間は前記第二期間の後の期間であり、かつ、前記第三期間は前記第一期間の後の期間である、画像形成装置。 a rotatable image carrier;
a developing member disposed opposite the image carrier and configured to develop an electrostatic latent image formed on the image carrier with toner to form a toner image;
a supply member disposed opposite to the developing member and supplying toner to the developing member;
a transfer unit that transfers the toner image formed on the image carrier to a transfer target;
a first power source that generates a development voltage of a first polarity or a second polarity opposite to the first polarity, the first polarity being applied to the development member;
a second power source for generating an accelerating voltage applied to the supply member to accelerate the supply of toner from the supply member to the developing member;
a control unit that controls the first power source and the second power source,
The control unit
controlling the first power source so that a developing voltage of the first polarity is applied to the developing member during a first period in which a toner image is not formed on the image carrier;
controlling the first power source so that a developing voltage of the second polarity is applied to the developing member during a second period in which the electrostatic latent image formed on the image carrier is developed with toner;
controlling the first power source and the second power source so that a potential difference between the developing member and the supply member in a third period, which is different from the first period and in which a toner image is not formed on the image carrier, is smaller than an absolute value of the potential difference between the developing member and the supply member in the first period and is also smaller than an absolute value of the potential difference between the developing member and the supply member in the second period;
The image forming apparatus, wherein the first period is a period after the second period, and the third period is a period after the first period .
前記第一極性の規定電圧を生成する第一生成回路と、
前記制御部により制御され、前記規定電圧を前記第一極性の電圧に昇圧する昇圧回路と、
前記昇圧回路に接続され、前記第一期間において前記第一極性の現像電圧を出力し、前記第二期間において前記第二極性の現像電圧を出力し、前記第三期間において、前記現像部材と前記供給部材との間の電位差が前記予め定められた電位差以下となるように前記制御部により出力を制御される第二生成回路と
を有している、請求項2に記載の画像形成装置。 The first power source is
a first generating circuit that generates the specified voltage of the first polarity;
a boost circuit controlled by the control unit and configured to boost the specified voltage to a voltage of the first polarity;
3. The image forming apparatus according to claim 2, further comprising: a second generating circuit connected to the boost circuit, which outputs a developing voltage of the first polarity during the first period, outputs a developing voltage of the second polarity during the second period, and whose output is controlled by the control unit so that a potential difference between the developing member and the supply member is equal to or less than the predetermined potential difference during the third period.
前記第二生成回路は、前記第二期間において、前記昇圧回路から前記第二生成回路を介して前記抵抗に流れる電流を制御することで、前記第二極性の現像電圧を生成し、前記第一期間において、前記昇圧回路から前記第二生成回路を介して前記抵抗に流れる電流を抑制することで、前記第一極性の現像電圧を生成し、前記第三期間において、前記現像電圧を所定電圧以下まで低下させる、請求項4に記載の画像形成装置。 a resistor connecting the supply member and the developing member;
5. The image forming apparatus according to claim 4, wherein the second generation circuit generates the developing voltage of the second polarity by controlling the current flowing from the boost circuit to the resistor via the second generation circuit during the second period, generates the developing voltage of the first polarity by suppressing the current flowing from the boost circuit to the resistor via the second generation circuit during the first period, and reduces the developing voltage to a predetermined voltage or less during the third period.
前記現像部材に印加される第一極性または前記第一極性とは逆の極性である第二極性の現像電圧を生成する第一電源と、
前記供給部材に印加され、前記供給部材から前記現像部材へのトナーの供給を促進する促進電圧を生成する第二電源と、
前記第一電源および前記第二電源を制御する制御部と、を有し、
前記制御部は、
前記像担持体にトナー画像を形成しない第一期間において前記現像部材に前記第一極性の現像電圧が印加されるよう前記第一電源を制御し、
前記像担持体に形成された静電潜像をトナーで現像する第二期間において、前記現像部材に前記第二極性の現像電圧が印加されるよう前記第一電源を制御し、
前記第一期間とは異なる期間であって前記像担持体にトナー画像を形成しない第三期間における前記現像部材と前記供給部材との間の電位差が、前記第一期間における前記現像部材と前記供給部材との間の電位差の絶対値よりも小さく、かつ、前記第二期間における前記現像部材と前記供給部材との間の電位差の絶対値よりも小さくなるように、前記第一電源および前記第二電源を制御する、電源装置。 A power supply device for supplying power to an image forming apparatus having a rotatable image carrier, a developing member disposed opposite the image carrier and configured to develop an electrostatic latent image formed on the image carrier with toner to form a toner image, a supply member disposed opposite the developing member and configured to supply toner to the developing member, and a transfer unit configured to transfer the toner image formed on the image carrier to a transfer target,
a first power source that generates a development voltage of a first polarity or a second polarity opposite to the first polarity, the first polarity being applied to the development member;
a second power source for generating an accelerating voltage applied to the supply member to accelerate the supply of toner from the supply member to the developing member;
a control unit that controls the first power source and the second power source,
The control unit
controlling the first power source so that a developing voltage of the first polarity is applied to the developing member during a first period in which a toner image is not formed on the image carrier;
controlling the first power source so that a developing voltage of the second polarity is applied to the developing member during a second period in which the electrostatic latent image formed on the image carrier is developed with toner;
a power supply device that controls the first power supply and the second power supply so that the potential difference between the developing member and the supply member during a third period, which is different from the first period and in which a toner image is not formed on the image carrier, is smaller than the absolute value of the potential difference between the developing member and the supply member during the first period and is also smaller than the absolute value of the potential difference between the developing member and the supply member during the second period.
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021205468A JP7809508B2 (en) | 2021-12-17 | 2021-12-17 | Power supply device and image forming apparatus |
| EP23209431.8A EP4336269A3 (en) | 2021-06-17 | 2022-06-07 | Power supply apparatus and image forming apparatus |
| EP22177465.6A EP4105722B1 (en) | 2021-06-17 | 2022-06-07 | Power supply apparatus and image forming apparatus |
| US17/840,468 US11841666B2 (en) | 2021-06-17 | 2022-06-14 | Power supply apparatus for supplying various voltages and image forming apparatus operating on voltage supplied from power supply apparatus |
| KR1020220071936A KR102760464B1 (en) | 2021-06-17 | 2022-06-14 | Power supply apparatus and image forming apparatus |
| BR102022011944-9A BR102022011944A2 (en) | 2021-06-17 | 2022-06-15 | POWER SUPPLY APPLIANCE FOR SUPPLYING VARIOUS VOLTAGES AND IMAGE FORMING APPARATUS OPERATING ON VOLTAGE SUPPLIED BY THE POWER SUPPLY APPLIANCE |
| CN202210691371.3A CN115498876A (en) | 2021-06-17 | 2022-06-17 | Power supply device and image forming apparatus |
| US18/455,521 US12099323B2 (en) | 2021-06-17 | 2023-08-24 | Power supply apparatus for supplying various voltages and image forming apparatus operating on voltage supplied from power supply apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021205468A JP7809508B2 (en) | 2021-12-17 | 2021-12-17 | Power supply device and image forming apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023090497A JP2023090497A (en) | 2023-06-29 |
| JP7809508B2 true JP7809508B2 (en) | 2026-02-02 |
Family
ID=86936916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021205468A Active JP7809508B2 (en) | 2021-06-17 | 2021-12-17 | Power supply device and image forming apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7809508B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2025018397A (en) * | 2023-07-26 | 2025-02-06 | キヤノン株式会社 | Image forming device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001013768A (en) | 1999-06-28 | 2001-01-19 | Sharp Corp | One-component toner developing device |
| US20040136741A1 (en) | 2003-01-10 | 2004-07-15 | Lee Duck-Hee | Developing device used with electrophotographic image forming apparatus and developing method thereof |
| CN101339389A (en) | 2005-11-01 | 2009-01-07 | 佳能株式会社 | Image forming apparatus |
| JP2013073058A (en) | 2011-09-28 | 2013-04-22 | Ricoh Co Ltd | Developing device, image forming apparatus and process cartridge |
| JP2020122905A (en) | 2019-01-31 | 2020-08-13 | 株式会社沖データ | Image forming apparatus |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03185476A (en) * | 1989-12-15 | 1991-08-13 | Canon Inc | developing device |
| JPH11190931A (en) * | 1997-12-25 | 1999-07-13 | Canon Inc | Image forming device |
-
2021
- 2021-12-17 JP JP2021205468A patent/JP7809508B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001013768A (en) | 1999-06-28 | 2001-01-19 | Sharp Corp | One-component toner developing device |
| US20040136741A1 (en) | 2003-01-10 | 2004-07-15 | Lee Duck-Hee | Developing device used with electrophotographic image forming apparatus and developing method thereof |
| CN101339389A (en) | 2005-11-01 | 2009-01-07 | 佳能株式会社 | Image forming apparatus |
| JP2013073058A (en) | 2011-09-28 | 2013-04-22 | Ricoh Co Ltd | Developing device, image forming apparatus and process cartridge |
| JP2020122905A (en) | 2019-01-31 | 2020-08-13 | 株式会社沖データ | Image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023090497A (en) | 2023-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090052932A1 (en) | Image forming apparatus and high voltage output power source | |
| JP4720612B2 (en) | Power supply apparatus and image forming apparatus | |
| JPH056112A (en) | Image forming device | |
| JP7809508B2 (en) | Power supply device and image forming apparatus | |
| KR102760464B1 (en) | Power supply apparatus and image forming apparatus | |
| US5262828A (en) | Developing bias power unit for use in an image forming apparatus | |
| JP7684846B2 (en) | Power supply device and image forming apparatus | |
| US8295724B2 (en) | Image forming apparatus | |
| JP6808438B2 (en) | Power supply device and image forming device | |
| JP3903019B2 (en) | Charging bias voltage control method, charging bias power supply circuit, and image forming apparatus | |
| JP5012846B2 (en) | Power source for image forming apparatus and charger | |
| US7551871B2 (en) | Power supply device and image forming apparatus using the same | |
| JP7524716B2 (en) | Image forming device | |
| JP2007072072A (en) | Image forming apparatus | |
| JP7757147B2 (en) | Image forming device | |
| JP5505710B2 (en) | Image forming apparatus | |
| JP4264277B2 (en) | Constant voltage power supply device, developing device, and image forming apparatus | |
| US20220397855A1 (en) | Power source apparatus and image forming apparatus | |
| JP2020096487A (en) | Image forming apparatus | |
| JP2008197168A (en) | Image forming apparatus | |
| JP4632854B2 (en) | Heating device, fixing device and image forming apparatus | |
| JP4770806B2 (en) | Image forming apparatus | |
| JP2022084376A (en) | High voltage power supply, image forming device | |
| JP2023178164A (en) | Power supply device and image forming apparatus | |
| JPH09222775A (en) | Image forming device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20241211 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20251029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20251031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20251216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20251223 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20260121 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7809508 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |