Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7809796B2 - 単結晶シリコン半導体ウェハおよびそれを製造するための方法 - Google Patents
[go: Go Back, main page]

JP7809796B2 - 単結晶シリコン半導体ウェハおよびそれを製造するための方法 - Google Patents

単結晶シリコン半導体ウェハおよびそれを製造するための方法

Info

Publication number
JP7809796B2
JP7809796B2 JP2024516787A JP2024516787A JP7809796B2 JP 7809796 B2 JP7809796 B2 JP 7809796B2 JP 2024516787 A JP2024516787 A JP 2024516787A JP 2024516787 A JP2024516787 A JP 2024516787A JP 7809796 B2 JP7809796 B2 JP 7809796B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
single crystal
temperature
atoms
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024516787A
Other languages
English (en)
Other versions
JP2024532588A (ja
Inventor
ミュラー,ティモ
ボーイ,ミヒャエル
ゲームリヒ,ミヒャエル
キッシンガー,グートルーン
コット,ダビッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2024532588A publication Critical patent/JP2024532588A/ja
Priority to JP2025171796A priority Critical patent/JP2026010065A/ja
Application granted granted Critical
Publication of JP7809796B2 publication Critical patent/JP7809796B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00Gettering within semiconductor bodies
    • H10P36/20Intrinsic gettering, i.e. thermally inducing defects by using oxygen present in the silicon body
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明の主題は、単結晶シリコンの半導体ウェハを製造するための方法であり、また、単結晶シリコンから作成される半導体ウェハでもある。
BCD型(バイポーラ-CMOS-DMOS)などの特定の電子部品の作製は、その基材として、特に比較的高温で長期間にわたって実行しなければならない機械加工ステップ中に、特定の機械的堅牢性によって区別される単結晶シリコンから作成される半導体ウェハを必要とする。さらに、そのようなウェハは、典型的には、想定される深さを有する無欠陥領域(DZ)、および、半導体ウェハの内部にあり、DZに隣接し、高いピーク密度を有するBMD(バルク微細欠陥)に発現され得るシードを特徴とする領域などの予想される特性を示すことが要求される。無欠陥領域は、BMDを含まず、熱処理によってBMDを生成することができない半導体ウェハの結晶格子の領域であると理解される。
従来技術/課題
保持温度が1300℃を超えるアルゴン下でのRTA処理は、そのような条件下の酸素が表面付近に拡散するため、深さが数μmの比較的平坦なDZを生成する。米国特許出願公開第2012 0 001 301号明細書は、半導体ウェハの機械的堅牢性の弱化を伴うそのようなRTA処理および酸素の損失を記載している。半導体ウェハの機械的堅牢性を強化し、内部のBMDの形成を促進するために、半導体ウェハは、例えば窒素でドープされ得る。半導体ウェハの生成のために、チョクラルスキー法(CZ法)によって単結晶を引き上げるとき、結晶格子がシリコン格子間原子(シリコン格子間物質)および空孔などの点欠陥に関して特定の特性を呈するように、単結晶と融液との間の相境界における引き上げ速度Vと軸方向温度勾配Gとの比が調節される(V/G制御)ことが保証される。
「急速熱処理」(RTA)という用語は、半導体ウェハを比較的迅速に比較的高温にし、この温度で比較的短時間保持し、次いで比較的急速に冷却する熱処理を表す。RTA処理を実施するのに適した装置は、例えば、米国特許出願公開第2003 0 029 859号明細書に記載されている。RTA処理中、装置内の半導体ウェハはリング上にあり、回転されて上方からの熱放射に曝される。
アルゴンおよびアンモニアの雰囲気下でのRTA処理、続いてのアルゴン下でのRTA処理は、比較的深いDZを残すことも知られている(T.Muller他「Near-Surface Defect Control by Vacancy Injecting/Out-Diffusing Rapid thermal Annealing」(Phys.Status Solidi A,2019,1900325))。
単結晶の引き上げ中に半導体ウェハを窒素ドーピングすることの欠点は、半導体ウェハの内部の比較的高い窒素濃度がOSF欠陥(酸素誘起積層欠陥)の形成を促進することである。
したがって、本発明の目的は、OSF欠陥によって妨げられることなく機械的堅牢性を満たす単結晶シリコンの半導体ウェハへのアクセスを提供することである。さらに、半導体ウェハは、半径方向に均一なBMD密度で、DZの下にBMDを発現する能力を有するべきである。半導体ウェハはまた、単結晶内のその位置とは無関係にこれらの特性を保有するべきである。
本発明の目的は、単結晶シリコンの半導体ウェハを生成するための方法であって、
CZ法によってシリコンの単結晶を成長させることと、
単結晶シリコンの少なくとも1つの半導体ウェハを単結晶から分割し、半導体ウェハが完全にN領域からなり、20nmを超える直径を有するシリコン格子間物質または空孔の凝集体が存在せず、5.3×1017原子/cm以上5.9×1017原子/cm以下の酸素濃度および1.0×1012原子/cm以下の窒素濃度を有し、
1:2以上1:0.75以下の比のアルゴンおよびアンモニアの第1の雰囲気中で、750℃以上1100℃以下の第1の温度範囲内の温度で10秒以上30秒以下の期間にわたって半導体ウェハの第1のRTA処理を行うことと、
アルゴンの第2の雰囲気中で、1190℃以上1280℃以下の第2の温度範囲内の温度で20秒以上35秒以下の期間にわたって半導体ウェハの第2のRTA処理を行うことと、
8:10以上3:2以下の比のアルゴンおよびアンモニアの第3の雰囲気中で、1160℃以上1180℃以下の第3の温度範囲内の温度で15秒以上25秒以下の期間にわたって半導体ウェハの第3のRTA処理を行うこととを、この順序において含む、方法によって達成される。
本発明の意味におけるRTA処理は、単結晶シリコンの半導体ウェハを目標温度まで急速に加熱することと、半導体ウェハを保持時間にわたって目標温度に保持することと、半導体ウェハを目標温度から急速に冷却することとを含む。加熱中の昇温速度は、好ましくは15℃/秒以上であり、より好ましくは25℃/秒以上であり、冷却中の降温速度は25℃/秒以上である。昇温速度および降温速度は、目標温度との差が100℃までの温度の場合が、差が大きい温度の場合よりも小さいことが好ましい。半導体ウェハは、ある目標温度から次の目標温度まで冷却または加熱されてもよく、または2つの目標温度の間で650℃以下のベース温度までの中間冷却を受けてもよい。
第1のRTA処理では、1:2以上1:0.75以下の比のアルゴン(Ar)およびアンモニア(NH)の第1の雰囲気中で、半導体ウェハが、ベース温度から、750℃以上1100℃以下の第1の温度範囲内の目標温度まで加熱され、10秒以上30秒以下の時間にわたって目標温度に保持される。第1のRTA処理および第3のRTA処理は、半導体ウェハの表面を窒化し、それより少ない程度まで半導体ウェハの裏面を窒化するステップを表す。窒化RTA処理によって半導体ウェハの表面近傍領域に入る窒素濃度は、実際には、表面よりも裏面で約50%低い。その結果、半導体ウェハの堅牢性の増大は、半導体ウェハの表面側の表面近傍領域に集中する。
第2のRTA処理および場合により第4のRTA処理と組み合わせて、窒素が半導体ウェハの表面近傍領域に拡散される。このようにして、最大2×1015原子/cmの窒素が半導体ウェハの表面近傍領域に入り、結晶格子の十分な堅牢性を確保する。半導体ウェハの内部におけるOSF欠陥の窒素誘起形成は、そのような形成に必要な窒素濃度がそこで達成されないため、行われてない。
半導体ウェハの第2のRTA処理は、アルゴンの第2の雰囲気中で、1190℃以上1280℃以下の第2の温度範囲内の温度で20秒以上35秒以下の時間にわたって行われる。
半導体ウェハの第3のRTA処理は、8:10以上3:2以下の比の第2のアルゴンおよびアンモニアの雰囲気中で、1160℃以上1180℃以下の第3の温度範囲内の温度で15秒以上25秒以下の時間にわたって行われる。
本発明の1つの好ましい実施形態によれば、半導体ウェハの第4のRTA処理も、アルゴンの第4の雰囲気中で、1130℃以上1145℃以下の第4の温度範囲内の温度で25秒以上35秒以下の時間にわたって行われる。
記載された目的を達成するために、半導体ウェハの結晶格子がN領域のみからなり、20nmを超える直径を有するシリコン格子間物質または空孔の凝集体は存在しないように、V/G制御下でCZ法によって引き上げられた単結晶から半導体ウェハが切り出される。N領域は、好ましくは、点欠陥のタイプとしてシリコン格子間物質が優勢である少なくとも1つのNiドメインと、点欠陥のタイプとして空孔が優勢である少なくとも1つのNvドメインとを含む。単結晶には、意図的に窒素がドープされていない。したがって、窒素濃度は1.0×1012原子/cm以下である。単結晶から分割された半導体ウェハは、5.3×1017原子/cm以上5.9×1017原子/cm以下の酸素濃度を有する(新ASTM)。単結晶中の酸素濃度は、例えば、るつぼおよび/もしくは単結晶の回転速度の調節によって、ならびに/または、単結晶が成長する雰囲気を形成するガスの圧力および/もしくは流量の調節によって、ならびに/または、溶融物に課される磁場の強度の調節によって、上記結晶の製造中に調整することができる。
磁場は、好ましくは、単結晶の引き上げ中に溶融物に印加され、より好ましくは水平磁場またはCUSP磁場である。
引き上げ速度Vは、好ましくは0.5mm/分以上であり、その意図は、少なくとも300mmの直径を有する半導体ウェハを生成することである。
単結晶は、好ましくは、アルゴンの雰囲気中で成長し、より好ましくは、アルゴンおよび水素を含有する雰囲気中で成長する。水素の分圧は、好ましくは40Pa未満である。
単結晶から分割された後で、RTA処理の前の半導体ウェハのさらなる処理は、好ましくは、ラッピングおよび/または研削による単結晶から分割された半導体ウェハの機械的加工、エッチングによる表面付近の損傷した結晶領域の除去、ならびにSC1溶液、SC2溶液、およびオゾン中の半導体ウェハの予備洗浄を含む。
本発明の目的は、N領域からなる表面および裏面を有する単結晶シリコンの半導体ウェハであって、5.3×1017原子/cm以上5.9×1017原子/cm以下の格子間酸素濃度、表面および裏面から半導体ウェハの内部に向かって減少し、表面から50μmの深さにおいて2.0×1015原子/cm以上である窒素濃度を含む、半導体ウェハによってさらに達成される。
半導体ウェハは、好ましくは、以下のさらなる特性によって区別される。
裏面から半導体ウェハ内部へ150μmまでの表面近傍領域で考慮される窒素の濃度は、表面から半導体ウェハ内部へ150μmまでの表面近傍領域で考慮される濃度よりも低い。深さ150μmまでは、表面側の表面近傍領域の窒素の濃度は、LT-FTIRで測定して1.0×1014原子/cm~2.0×1015原子/cmである。その間の内部では、濃度は極小値まで降下し、これは、半導体ウェハがそれに由来する単結晶中の窒素濃度に対応する。表面は、RTA処理中に上向きになる半導体ウェハの面である。半導体ウェハの裏面の表面近傍領域の窒素の濃度は、半導体ウェハの表面側の表面近傍領域の窒素の濃度の約50%である。
20nm未満のサイズを有する半導体ウェハ内の空孔の凝集体の密度は、IR-LSTおよび少なくとも70mWのレーザ出力で測定して、好ましくは5.0×1015cm-3未満である。
シードがBMDに発現される半導体ウェハの熱処理による試験の後、半導体ウェハは、表面から好ましくは10μm以上20μm以下の深さまで半導体ウェハの内部に延在する無欠陥領域を有する。BMDの密度は、好ましくは4.0×10cm-3~8.0×10cm-3、より好ましくは5.0×10cm-3~7.0×10cm-3である。この熱処理は、10体積分率の窒素および1体積分率の酸素からなる雰囲気中で、800℃の温度まで4時間の時間にわたって単結晶シリコンの半導体ウェハを加熱し、続いて1000℃の温度まで16時間の時間にわたって半導体ウェハを加熱することを含む。半導体ウェハの中心から縁部までの半径方向において、BMDの密度は、好ましくは15%未満だけ変化する。変動は、148の位置において中心から縁部までのBMD密度を確認し、最大(max)から最小(min)の確認されたBMD密度を、(max-min)×100%/平均の式において関連付けることによって決定される。平均は、その位置で確認されたBMD密度の算術平均である。
BMDを発現することができる半導体ウェハの容量は、半導体ウェハがそれから分離される前の単結晶内の半導体ウェハの材料が保有する軸方向位置とは無関係に存在する。単結晶には意図的に窒素がドープされていないため、窒素の偏析による影響はなく、この容量は軸方向位置に依存する。
乾燥酸素中で、1000℃の温度で4時間の時間にわたる半導体ウェハの熱処理による試験の後、OSF欠陥の密度は、好ましくは1/cm未満である。
本発明は、実施例および図面を参照して下記にさらに説明される。
その目的のために構成された装置におけるRTA処理中の半導体ウェハの配置構成の部分図である。 本発明の半導体ウェハの半径rの関数としての無欠陥領域の深さのプロファイルを示す。 本発明の半導体ウェハの半径rの関数としてのBMDの密度のプロファイルを示す。 熱応力の生成中の半導体ウェハの配置構成を示す図である。 半導体ウェハのリング状縁部領域におけるSIRD応力のマップを示す図である。 偏光解消とBMDの密度との間の関係を示す図である。
アルゴンおよび水素(水素の分圧:25~35Pa)の雰囲気中で、シリコンの単結晶をCZ法に従って引き上げ、さらに処理して表面および裏面が研磨された半導体ウェハにした。引き上げの過程で選択されたV/G比に関する条件のために、直径300mmの半導体ウェハの結晶格子は、一定割合のNvドメインおよび一定割合のNiドメインを有するN領域のみからなった。新ASTMによれば、一連のRTA処理に続いて供された半導体ウェハは、5.8×1017原子/cmの酸素濃度を有していた。
半導体ウェハを4つのグループに割り当て、表に要約されている条件下でRTA処理に供した。
半導体ウェハを70℃/秒の速度で第1のRTA処理の目標温度まで加熱し、最後のRTA処理の目標温度から30℃/秒の速度で冷却した。
図1は、基部2を有する、その目的のために構成された装置におけるRTA処理中のそれぞれの半導体ウェハ1の配置構成の部分図を示す。半導体ウェハ1は、リング3上に置かれ、上方から加熱され、半導体ウェハ1の表面のみがRTA処理によって指示される雰囲気に直接曝される。リング3は、回転されるシリンダ4上にある。半導体ウェハ1と反射板5との間には、石英から作成されているカバー6がある。カバー6の存在、および雰囲気のガスが半導体ウェハの裏面に妨げられずに通過することができないという事実は、窒化RTA処理において表面付近の半導体ウェハ内に通過する窒素の濃度を、半導体ウェハの裏面の領域よりも表面の領域において確実に高くすることに決定的に関与する。
BMDが内側領域で発現する能力を決定するために(BMD試験)、O:N体積比が1:10の酸素と窒素との混合物から構成される雰囲気中で、最初に800℃の温度で4時間の期間にわたって、続いて1000℃の温度で16時間の期間にわたって半導体ウェハを熱処理した。
無欠陥領域の深さ、BMDの半径方向密度分布および半径方向サイズ分布を決定する目的で、ハンガリー所在の製造元Semilab Co.Ltd.からのLST300A分析ツールが利用可能であった。このツールを使用して、IR-LST(赤外光散乱トモグラフィ)によって半導体ウェハを分析した。
図2は、本発明の半導体ウェハの半径rの関数としての無欠陥領域の深さのプロファイルを、代表例において示す。無欠陥領域の平均深さは約14μmである。
図3は、本発明の半導体ウェハの半径rの関数としてのBMDの密度(BMD-D)のプロファイルを、代表例において示す。BMDの平均密度は約6.5×10/cmである。ここでのBMD密度の半径方向の変動は11.6%である。
半導体ウェハは、それらの堅牢性を試験するために、エピタキシャル層を堆積させるための堆積反応器内で熱応力を受けた。この種の堆積反応器では、半導体ウェハは、半導体ウェハの裏面および表面に熱放射を導く上側および下側ランプアレイの間に位置する。半導体ウェハが、端部領域において、端部領域に囲まれた中央領域よりも5℃大きく加熱されるように試験を設計した。続いて、半導体ウェハをSIRD(相差赤外線偏光解消)によって分析した。半導体ウェハを通過した赤外線は、熱応力による損傷を受けた結晶格子の領域で偏光解消される。損傷が大きいほど、偏光解消単位(DU)で測定される偏光解消が高くなる。
図4は、堆積反応器内の上側ランプアレイ7と下側ランプアレイ8との間に熱応力が発生している間の半導体ウェハ1の配置構成を示しており、太線の矢印は、照射によって半導体ウェハの縁部領域で発生するより高い温度を表す。
図5は、一実施例(左図)および比較例(右図)についてのリング状縁部領域(縁部から半径方向内向きに5mmまで)におけるSIRD応力のマップを示す。実施例の半導体ウェハはグループCに属していた。比較例の半導体ウェハは、一切のRTA処理を受けていない点でそれと異なる。
実施例の半導体ウェハでは、分析された領域の0.1%で40DUの偏光解消量の閾値を超えた。比較例の半導体ウェハの場合、この割合は1.2%であった。
図6は、偏光解消とBMDの密度との間の関係を示す図である。これは、それぞれの半導体ウェハの全領域にわたって分布した測定点で決定された平均偏光解消SIRDを、平均BMD密度BMD-Davgの関数として示す。
したがって、グループA~Dの半導体ウェハにおける応力負荷は比較的小さい。BMD密度が4.0×10cm-3未満または8.0×10cm-3超の半導体ウェハの比較例の場合、応力負荷は著しく大きい。比較例の場合、半導体ウェハは、いかなるRTA処理も施されていないウェハ(比較例V1)、またはRTA処理が本発明とは一部異なって行われたウェハ(比較例V2)である。そこで、第1のRTA処理をアルゴン雰囲気中で、1175℃の温度で5秒の期間にわたって実施し、続いて第2のRTA処理を10:7.5の比のアルゴンおよびアンモニアの雰囲気中で、1170℃の温度で15秒の期間にわたって実施し、第3のRTA処理をアルゴンの雰囲気中で、1150℃の温度で30秒の期間にわたって実施した。
使用されている参照符号のリスト
1 半導体ウェハ
2 基部
3 リング
4 シリンダ
5 反射板
6 カバー
7 上側ランプアレイ
8 下側ランプアレイ

Claims (3)

  1. N領域からなる表面および裏面を有する単結晶シリコンの半導体ウェハであって、
    5.3×1017原子/cm以上5.9×1017原子/cm以下の格子間酸素濃度と、
    前記表面および前記裏面から前記半導体ウェハの内部に向かって減少し、前記表面から50μmの深さにおいて2.0×1015原子/cm以上である窒素濃度とを含む、半導体ウェハ。
  2. 前記裏面側の表面近傍領域の前記窒素濃度は、前記表面側の表面近傍領域の前記窒素濃度よりも低い、請求項1に記載の半導体ウェハ。
  3. 前記表面から10μm以上20μm以下の深さまで前記半導体ウェハの内部へと延在する無欠陥領域と、
    5.0×10cm-3~7.0×10cm-3の密度のBMDを有する下地領域とを備える、請求項1または2に記載の半導体ウェハ。
JP2024516787A 2021-09-16 2022-09-05 単結晶シリコン半導体ウェハおよびそれを製造するための方法 Active JP7809796B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2025171796A JP2026010065A (ja) 2021-09-16 2025-10-10 単結晶シリコン半導体ウェハおよびそれを製造するための方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP21197148.6A EP4151782B1 (de) 2021-09-16 2021-09-16 Verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium und halbleiterscheibe aus einkristallinem silizium
EPEP21197148 2021-09-16
PCT/EP2022/074567 WO2023041359A1 (de) 2021-09-16 2022-09-05 Verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium und halbleiterscheibe aus einkristallinem silizium

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2025171796A Division JP2026010065A (ja) 2021-09-16 2025-10-10 単結晶シリコン半導体ウェハおよびそれを製造するための方法

Publications (2)

Publication Number Publication Date
JP2024532588A JP2024532588A (ja) 2024-09-05
JP7809796B2 true JP7809796B2 (ja) 2026-02-02

Family

ID=77801586

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2024516787A Active JP7809796B2 (ja) 2021-09-16 2022-09-05 単結晶シリコン半導体ウェハおよびそれを製造するための方法
JP2025171796A Pending JP2026010065A (ja) 2021-09-16 2025-10-10 単結晶シリコン半導体ウェハおよびそれを製造するための方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2025171796A Pending JP2026010065A (ja) 2021-09-16 2025-10-10 単結晶シリコン半導体ウェハおよびそれを製造するための方法

Country Status (7)

Country Link
US (1) US20250129506A1 (ja)
EP (1) EP4151782B1 (ja)
JP (2) JP7809796B2 (ja)
KR (1) KR102945927B1 (ja)
CN (1) CN117940617A (ja)
TW (1) TWI859576B (ja)
WO (1) WO2023041359A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4650494A1 (de) * 2024-05-16 2025-11-19 Siltronic AG Halbleiterscheibe aus einkristallinem silizium

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010041000A (ja) 2008-08-08 2010-02-18 Sumco Corp 窒素ドープシリコンウェーハの製造方法及び該方法により得られる窒素ドープシリコンウェーハ
JP2014034513A (ja) 2012-08-08 2014-02-24 Siltronic Ag 単結晶シリコンからなる半導体ウエハおよびその製造方法
JP2016124756A (ja) 2015-01-05 2016-07-11 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
JP2016152370A (ja) 2015-02-19 2016-08-22 信越半導体株式会社 シリコンウェーハの製造方法
JP2020502028A (ja) 2016-12-15 2020-01-23 ジルトロニック アクチエンゲゼルシャフトSiltronic AG 単結晶シリコンから構成される半導体ウェハおよび単結晶シリコンから構成される半導体ウェハの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
DE19823962A1 (de) * 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
JP3711199B2 (ja) * 1998-07-07 2005-10-26 信越半導体株式会社 シリコン基板の熱処理方法
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Sumco シリコンウェーハの製造方法
JP4284886B2 (ja) * 2001-05-11 2009-06-24 株式会社Sumco シリコンウェーハの酸素析出物密度の評価方法
US20030029859A1 (en) 2001-08-08 2003-02-13 Applied Materials, Inc. Lamphead for a rapid thermal processing chamber
JP4566478B2 (ja) * 2001-08-09 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Sumco シリコンウェーハの製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JP5239155B2 (ja) * 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
WO2009028658A1 (ja) * 2007-08-29 2009-03-05 Sumco Corporation Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法、igbt用シリコン単結晶ウェーハの抵抗率保証方法
WO2010119614A1 (ja) 2009-04-13 2010-10-21 信越半導体株式会社 アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法
JP5764937B2 (ja) * 2011-01-24 2015-08-19 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
CN107151818A (zh) * 2016-03-03 2017-09-12 上海新昇半导体科技有限公司 单晶硅的生长方法及其制备的单晶硅锭
CN107604429A (zh) * 2016-07-12 2018-01-19 上海新昇半导体科技有限公司 直拉生长单晶硅的方法
EP3428325B1 (en) * 2017-07-10 2019-09-11 Siltronic AG Semiconductor wafer made of single-crystal silicon and process for the production thereof
US11028561B2 (en) * 2018-07-17 2021-06-08 Saudi Arabian Oil Company Managing storage of water

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010041000A (ja) 2008-08-08 2010-02-18 Sumco Corp 窒素ドープシリコンウェーハの製造方法及び該方法により得られる窒素ドープシリコンウェーハ
JP2014034513A (ja) 2012-08-08 2014-02-24 Siltronic Ag 単結晶シリコンからなる半導体ウエハおよびその製造方法
JP2016124756A (ja) 2015-01-05 2016-07-11 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
JP2016152370A (ja) 2015-02-19 2016-08-22 信越半導体株式会社 シリコンウェーハの製造方法
JP2020502028A (ja) 2016-12-15 2020-01-23 ジルトロニック アクチエンゲゼルシャフトSiltronic AG 単結晶シリコンから構成される半導体ウェハおよび単結晶シリコンから構成される半導体ウェハの製造方法

Also Published As

Publication number Publication date
TWI859576B (zh) 2024-10-21
WO2023041359A1 (de) 2023-03-23
US20250129506A1 (en) 2025-04-24
JP2026010065A (ja) 2026-01-21
TW202314064A (zh) 2023-04-01
CN117940617A (zh) 2024-04-26
KR102945927B1 (ko) 2026-03-30
JP2024532588A (ja) 2024-09-05
EP4151782A1 (de) 2023-03-22
EP4151782B1 (de) 2024-02-21
KR20240056583A (ko) 2024-04-30

Similar Documents

Publication Publication Date Title
KR101340003B1 (ko) 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼
US8476149B2 (en) Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
CN105026624B (zh) 外延硅片及其制造方法
KR102317547B1 (ko) 실리콘 웨이퍼의 제조방법
WO2010119614A1 (ja) アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法
JP3255114B2 (ja) 窒素ドープした低欠陥シリコン単結晶の製造方法
JPH07321120A (ja) シリコンウェーハの熱処理方法
TWI685591B (zh) 由單晶矽製成的半導體晶圓和其生產方法
JP2026010065A (ja) 単結晶シリコン半導体ウェハおよびそれを製造するための方法
TW201542894A (zh) 由矽構成的半導體晶圓和其製造方法
CN101360852B (zh) 单晶硅晶片的制造方法
KR102478531B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
KR101104492B1 (ko) 단결정 기판 제조방법 및 그에 의해 제조된 단결정 기판 평가를 위한 열처리 방법
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
US20130078588A1 (en) Method for heat-treating silicon wafer
US7291220B2 (en) Process of producing silicon wafer
JP4385539B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP2009218620A (ja) シリコンウェーハの製造方法
KR102787373B1 (ko) 반도체 웨이퍼들을 제조하기 위한 프로세스
JPH11349394A (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
JP4414012B2 (ja) シリコン単結晶ウェハの熱処理方法
JP2010003764A (ja) シリコンウェーハの製造方法
JP2004172391A (ja) シリコンウェーハおよびその製造方法
KR20040050780A (ko) 실리콘웨이퍼의 bmd핵 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240501

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20250617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20251010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20251223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20260121

R150 Certificate of patent or registration of utility model

Ref document number: 7809796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150