Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7809826B2 - Ｉｉｉ－ｖ族デバイスをその上に構築するための基板ウェハを製造するための方法、およびｉｉｉ－ｖ族デバイスをその上に構築するための基板ウェハ - Google Patents
[go: Go Back, main page]

JP7809826B2 - Ｉｉｉ－ｖ族デバイスをその上に構築するための基板ウェハを製造するための方法、およびｉｉｉ－ｖ族デバイスをその上に構築するための基板ウェハ - Google Patents

Ｉｉｉ－ｖ族デバイスをその上に構築するための基板ウェハを製造するための方法、およびｉｉｉ－ｖ族デバイスをその上に構築するための基板ウェハ

Info

Publication number
JP7809826B2
JP7809826B2 JP2024551633A JP2024551633A JP7809826B2 JP 7809826 B2 JP7809826 B2 JP 7809826B2 JP 2024551633 A JP2024551633 A JP 2024551633A JP 2024551633 A JP2024551633 A JP 2024551633A JP 7809826 B2 JP7809826 B2 JP 7809826B2
Authority
JP
Japan
Prior art keywords
nitrogen
single crystal
silicon single
crystal wafer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024551633A
Other languages
English (en)
Other versions
JP2025506905A (ja
Inventor
マーフィー，ブライアン
タパ，サラド・バハドゥール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2025506905A publication Critical patent/JP2025506905A/ja
Application granted granted Critical
Publication of JP7809826B2 publication Critical patent/JP7809826B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6316—Formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/03—Gettering within semiconductor bodies within silicon bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/40—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections
    • H10P95/402—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections of silicon bodies
    • H10P95/405—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections of silicon bodies using cavities formed by hydrogen or noble gas ion implantation

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、III－V族デバイスをその上に構築するための基板ウェハを製造するための方法、およびIII－V族デバイスをその上に構築するための基板ウェハを提供する。
従来技術／課題
高電子移動度トランジスタ（HEMT：high－electron－mobility transistor）のようなIII－V族デバイスは、高電力用途および高周波用途において優れた性能を有することが知られている。このトピックを扱う膨大な量の特許および非特許文献が利用可能である。
例えば、米国特許出願公開第２０１６０２４０６４６号明細書は、基板ウェハ上に構築することができるいくつかのHEMTデバイスの構造および製造を開示している。
米国特許出願公開第２０１４０１１７５０２号明細書によれば、ゲッタリング領域を半導体基板ウェハに設けてもよい。
デバイス構造内のリーク電流を緩和するために多くの手法が追求されており、パッシベーション層の提供は、この問題に対処するための１つのツールである。
例えば、国際公開第２０１５１２３５３４号は、基板の法線方向のリーク電流を抑制するために、III－V族デバイスのバッファ領域に埋め込み注入層を設けることを開示している。
本発明の発明者は、特に、ダングリングボンドが欠陥状態密度および電荷密度を上昇させてIII－V族デバイスの適切な機能を乱すことを防止するために、基板ウェハを改善する必要があることを見出した。
説明
本発明は、III－V族デバイスをその上に構築するための基板ウェハを製造するための方法であって、
シリコン単結晶ウェハを提供することと、
シリコン単結晶ウェハの上面の下方にゲッタリング領域を形成することと、
基板ウェハの上部を表す窒素富化パッシベーション層を形成することと
を含む、方法に関する。
本発明による基板ウェハの断面図を表す。
ダングリングボンドは、窒素富化パッシベーション層を形成する少なくとも１つの窒素富化領域を提供することによって飽和または中和される。窒素富化パッシベーション層は、シリコン単結晶ウェハ上に堆積された別個の窒化ケイ素層を形成せず、別個の層による負の副作用を欠いている。さらに、シリコン単結晶ウェハの上面よりも下方に設けられたゲッタリング領域により不純物がトラップされる。
窒素富化パッシベーション層は、シリコン単結晶ウェハの上部領域に窒素を拡散させるか、または窒素イオンを注入することによって形成されてもよい。シリコン単結晶ウェハの上部領域に窒素を拡散させるために、窒素含有ガス雰囲気中でシリコン単結晶ウェハにアニーリングステップを施してもよい。アニーリングステップは、フラッシュランプアニールとして実行されてもよい。窒素含有雰囲気は、窒素もしくはアンモニア（NH３）またはこれらの混合物を含有してもよい。アニーリング温度は、３００℃以上１３５０℃以下の範囲であってもよい。代替的に、シリコン単結晶ウェハの上面の下の領域に窒素イオンを注入し、そして、任意選択的に後続の熱処理を施してもよい。後続の熱処理の温度は、３００℃以上１３５０℃以下の範囲であってもよい。さらなる代替形態は、プラズマ中で生成された窒素ラジカルをシリコン単結晶ウェハの表面に導入することを含む。シリコン単結晶ウェハの表面に追加的に存在する窒素の濃度は、１．０×１０１１原子／cm２以上であるが、シリコン単結晶ウェハの表面に化学量論的な窒化ケイ素層を形成する量未満であることが好ましい。それによって、表面上のダングリングボンドを有するケイ素原子の密度は、好ましくは１×１０１１原子／cm２未満、より好ましくは１×１０１０原子／cm２未満、最も好ましくは１×１０９原子／cm２未満に低下する。
加えて、または代替として、窒素富化パッシベーション層は、シリコン単結晶ウェハの上面に接触するAlN（窒化アルミニウム）核生成層を堆積させ、堆積中に追加の窒素を一時的に添加することによって形成されてもよい。その結果、AlN核生成層中の窒素濃度は、AlN核生成層の上部領域および下部領域において、上部領域と下部領域との間の領域よりも高くなる。この目的のために、AlN核生成層の堆積中に窒素含有前駆体ガスの分圧を一時的に上昇させてもよい。AlN核生成層の堆積は、MOCVD（metal organic chemical vapor deposition）（有機金属化学気相成長）、分子イオンビームエピタキシ（MBE：molecular ion－beam epitaxy）として実行されてもよい。前駆体化合物として、トリメチルアルミニウムおよびアンモニアをMOCVDに使用することができる。水素または窒素は適切なキャリアガスである。AlN層の成長温度は、MOCVDでは７００℃以上１２５０℃以下、MBEでは４００℃以上９００℃以下が好ましい。AlN核生成層は、好ましくは１０nm以上かつ好ましくは５００nm以下、より好ましくは２００nm以下の厚さを有する。AlN核生成層の上部領域内の窒素富化パッシベーション層は、１０nm以下、最も好ましくは５nm以下である。
AlN核生成層を窒素で富化するために、AlN核生成層の下部領域および上部領域の堆積中に追加の窒素前駆体ガスが適用される。AlN核生成層の堆積中に窒素含有前駆体ガスの分圧を一時的に上昇させてもよい。AlN核生成層の下部領域および上部領域に存在する窒素の濃度は、上部領域と下部領域との間の領域のAl濃度よりも少なくとも１％高く、そのAl濃度よりも最大で５０％高い。
さらに、シリコン単結晶ウェハの上面の下方にゲッタリング領域が形成される。ゲッタリング領域は、窒素富化パッシベーション層が形成される前に形成されてもよい。ゲッタリング領域は、シリコン単結晶ウェハに水素イオンを注入し、シリコン単結晶ウェハをアニーリングして埋め込み空隙層を形成することによって形成されてもよい。ゲッタリング領域は、窒素富化パッシベーション層の形成後に、その裏面から水素イオンを基板ウェハに注入し、基板ウェハをアニーリングすることによって形成されてもよい。
代替的に、ゲッタリング領域は、窒素イオンをシリコン単結晶ウェハの上部領域に注入して窒素富化パッシベーション層を形成する際に、窒素イオンをシリコン単結晶ウェハに注入することによって、エンドオブレンジ損傷（EOR：end－of－range）として形成されてもよい。
さらに、本発明は、III－V族デバイスを構築するための基板ウェハであって、
シリコン単結晶ウェハと、
シリコン単結晶ウェハの上面の下方のゲッタリング領域と、
窒素富化パッシベーション層と
を備える、基板ウェハに関する。
窒素富化パッシベーション層は、シリコン単結晶ウェハの上面に接触するAlN核生成層の一部であってもよく、またはシリコン単結晶ウェハの上部を形成してもよい。
好ましくは、AlN核生成層中の窒素の濃度は、AlN核生成層の上部領域および下部領域において、AlN核生成層の上部領域と下部領域との間の領域と比較してより高くなっている。
ゲッタリング領域は、埋め込み空隙またはエンドオブレンジ損傷の層からなってもよい。
シリコン単結晶ウェハは、るつぼに含有される融液から種結晶を引き上げることによるCZ法、またはFZ法に従って成長させたシリコン単結晶から切り出されたウェハであってもよい。シリコン単結晶ウェハは、少なくとも１５０mm、好ましくは少なくとも２００mm、最も好ましくは３００mmの直径を有する。シリコン単結晶ウェハの格子方位は、好ましくは（１００）または（１１１）または（１１０）であってもよい。
本発明の説明は、図面を参照して続けられる。
図１に表される基板ウェハ６は、シリコン単結晶ウェハ１と、ゲッタリング領域２と、窒素富化パッシベーション層を形成し、下部領域３、上部領域５および中間領域４からなるAlN核生成層とを備える。窒素濃度は、上部領域５および下部領域３において、中間領域４の窒素濃度と比較してより高くなっている。
使用される参照番号のリスト
１ シリコン単結晶ウェハ
２ ゲッタリング領域
３ 下部領域
４ 中間領域
５ 上部領域
６ 基板ウェハ

Claims (11)

  1. III－V族デバイスをその上に構築するための基板ウェハを製造するための方法であって、
    シリコン単結晶ウェハを提供することと、
    前記シリコン単結晶ウェハの上面の下方にゲッタリング領域を形成することと、
    前記基板ウェハの上部を表す窒素富化パッシベーション層を形成することと
    を含み、前記窒素富化パッシベーション層が、前記シリコン単結晶ウェハの前記上面に接触するAlN核生成層を堆積することによって形成され、前記AlN核生成層中の窒素濃度が、前記AlN核生成層の上部領域および下部領域において、前記上部領域と前記下部領域との間の中間領域と比較してより高い、方法。
  2. 前記窒素富化パッシベーション層が、前記シリコン単結晶ウェハの上部領域に窒素を拡散させるか、または窒素イオンを注入することによって形成される、請求項１に記載の方法。
  3. 前記窒素富化パッシベーション層が、窒化ガスを含有する雰囲気中で前記シリコン単結晶ウェハに熱処理を施すことによって形成される、請求項２に記載の方法。
  4. 前記ゲッタリング領域が、前記窒素イオンが前記シリコン単結晶ウェハの前記上部領域に注入されるときにエンドオブレンジ損傷として形成される、請求項２に記載の方法。
  5. 前記ゲッタリング領域が、前記シリコン単結晶ウェハに水素イオンを注入し、前記シリコン単結晶ウェハをアニーリングして、前記シリコン単結晶ウェハの前記上面の下方に埋め込み空隙層を形成することによって形成される、請求項１に記載の方法。
  6. 前記AlN核生成層の前記堆積中に窒素含有前駆体ガスの分圧を一時的に上昇させることを含む、請求項１に記載の方法。
  7. III－V族デバイスを構築するための基板ウェハであって、
    シリコン単結晶ウェハと、
    前記シリコン単結晶ウェハの上面の下方のゲッタリング領域と、
    窒素富化パッシベーション層と
    を備え、AlN核生成層中の窒素の濃度が、前記AlN核生成層の上部領域および下部領
    域において、前記上部領域と前記下部領域との間の領域と比較してより高い、基板ウェハ。
  8. 前記窒素富化パッシベーション層が、前記基板ウェハの上部を形成する、請求項７に記載の基板ウェハ。
  9. 前記窒素富化パッシベーション層が、前記シリコン単結晶ウェハの上面に接触する前記AlN核生成層の一部である、請求項７に記載の基板ウェハ。
  10. 前記ゲッタリング領域が埋め込み空隙層からなる、請求項７～９のいずれかに記載の基板ウェハ。
  11. 前記ゲッタリング領域がエンドオブレンジ損傷からなる、請求項７～９のいずれかに記載の基板ウェハ。
JP2024551633A 2022-03-03 2023-02-15 Ｉｉｉ－ｖ族デバイスをその上に構築するための基板ウェハを製造するための方法、およびｉｉｉ－ｖ族デバイスをその上に構築するための基板ウェハ Active JP7809826B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP22159979.8A EP4239658A1 (en) 2022-03-03 2022-03-03 A method for manufacturing a substrate wafer for building group iii-v devices thereon and a substrate wafer for building group iii-v devices thereon
EP22159979.8 2022-03-03
PCT/EP2023/053694 WO2023165808A1 (en) 2022-03-03 2023-02-15 A method for manufacturing a substrate wafer for building group iii-v devices thereon and a substrate wafer for building group iii-v devices thereon

Publications (2)

Publication Number Publication Date
JP2025506905A JP2025506905A (ja) 2025-03-13
JP7809826B2 true JP7809826B2 (ja) 2026-02-02

Family

ID=80628771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024551633A Active JP7809826B2 (ja) 2022-03-03 2023-02-15 Ｉｉｉ－ｖ族デバイスをその上に構築するための基板ウェハを製造するための方法、およびｉｉｉ－ｖ族デバイスをその上に構築するための基板ウェハ

Country Status (7)

Country Link
US (1) US20250167005A1 (ja)
EP (1) EP4239658A1 (ja)
JP (1) JP7809826B2 (ja)
KR (1) KR20240140178A (ja)
CN (1) CN118830056A (ja)
TW (1) TWI885332B (ja)
WO (1) WO2023165808A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208268A (ja) 2006-02-02 2007-08-16 Siltronic Ag 半導体層構造及び半導体層構造の製造方法
JP2012015305A (ja) 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2017152570A (ja) 2016-02-25 2017-08-31 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2018101701A (ja) 2016-12-20 2018-06-28 住友電工デバイス・イノベーション株式会社 半導体基板およびその製造方法
JP2018107290A (ja) 2016-12-27 2018-07-05 住友化学株式会社 半導体基板および電子デバイス
JP2019089704A (ja) 2015-11-12 2019-06-13 株式会社Sumco Ｉｉｉ族窒化物半導体基板の製造方法
JP2020182002A (ja) 2020-08-03 2020-11-05 株式会社サイオクス 窒化物半導体テンプレートおよび窒化物半導体デバイス

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100936869B1 (ko) * 2007-12-10 2010-01-14 고려대학교 산학협력단 질화물 반도체소자 및 그 제조방법
US8008181B2 (en) * 2008-08-22 2011-08-30 The Regents Of The University Of California Propagation of misfit dislocations from buffer/Si interface into Si
KR100988126B1 (ko) * 2008-09-18 2010-10-18 고려대학교 산학협력단 이온주입을 통한 질화물 반도체 형성 방법 및 이를 이용하여 제조한 발광다이오드
US9263271B2 (en) 2012-10-25 2016-02-16 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device
DE102013218880A1 (de) * 2012-11-20 2014-05-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
TW201539751A (zh) 2014-02-14 2015-10-16 道康寧公司 含植入緩衝層之ｉｉｉ族氮化物基板與電晶體
US9633920B2 (en) 2015-02-12 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Low damage passivation layer for III-V based devices
DE102016210203B3 (de) * 2016-06-09 2017-08-31 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe, Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Halbleiterscheibe mit epitaktischer Schicht
US20190013196A1 (en) * 2017-07-10 2019-01-10 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation via reaction with active species
EP3754721A1 (en) * 2019-06-17 2020-12-23 Infineon Technologies AG Semiconductor device and method for fabricating a wafer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208268A (ja) 2006-02-02 2007-08-16 Siltronic Ag 半導体層構造及び半導体層構造の製造方法
JP2012015305A (ja) 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2019089704A (ja) 2015-11-12 2019-06-13 株式会社Sumco Ｉｉｉ族窒化物半導体基板の製造方法
JP2017152570A (ja) 2016-02-25 2017-08-31 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2018101701A (ja) 2016-12-20 2018-06-28 住友電工デバイス・イノベーション株式会社 半導体基板およびその製造方法
JP2018107290A (ja) 2016-12-27 2018-07-05 住友化学株式会社 半導体基板および電子デバイス
JP2020182002A (ja) 2020-08-03 2020-11-05 株式会社サイオクス 窒化物半導体テンプレートおよび窒化物半導体デバイス

Also Published As

Publication number Publication date
TWI885332B (zh) 2025-06-01
JP2025506905A (ja) 2025-03-13
EP4239658A1 (en) 2023-09-06
WO2023165808A1 (en) 2023-09-07
KR20240140178A (ko) 2024-09-24
CN118830056A (zh) 2024-10-22
TW202349462A (zh) 2023-12-16
US20250167005A1 (en) 2025-05-22

Similar Documents

Publication Publication Date Title
US8035129B2 (en) Integrated circuitry
US5821158A (en) Substrate surface treatment method capable of removing a spontaneous oxide film at a relatively low temperature
CN112701160B (zh) 氮化镓基高电子迁移率晶体管外延片及其制备方法
US20070238316A1 (en) Method for manufacturing a semiconductor device having a nitrogen-containing gate insulating film
TW201604304A (zh) 半導體處理方法
US20210118680A1 (en) Method for Manufacturing an III-Nitride Semiconductor Structure
JP2016072629A (ja) ＧａＮベースの半導体層内のドーパントの活性化を実施するための方法
CN1691308A (zh) 形成半导体器件的接触插塞的方法
JP2009094337A (ja) 半導体素子の製造方法
CN114023646A (zh) 一种高阻值GaN基HEMT器件及其制备方法
JP7809826B2 (ja) Ｉｉｉ－ｖ族デバイスをその上に構築するための基板ウェハを製造するための方法、およびｉｉｉ－ｖ族デバイスをその上に構築するための基板ウェハ
TW201301399A (zh) 在矽基材上形成高生長速率低電阻率的鍺膜之方法〈一〉
JP7663060B2 (ja) 窒化物半導体基板の製造方法
JP7746865B2 (ja) 窒化ガリウム半導体装置の製造方法及び窒化ガリウム半導体装置
CN112366136A (zh) 高电子迁移率晶体管的制备方法
JP7746914B2 (ja) 半導体装置および半導体装置の製造方法
JP7735584B2 (ja) 窒化ガリウムを堆積するためのヘテロエピタキシャルウエハ
JP7825252B2 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP6714841B2 (ja) 窒化物半導体装置の製造方法
CN117276323A (zh) 晶体管及其制作方法
JP2025065956A (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置
CN103839815B (zh) Nmos晶体管的形成方法
US20050208775A1 (en) Method for growing a gate oxide layer on a silicon surface with preliminary n2o anneal
JPH07226516A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20240906

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20251016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20251223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20260121

R150 Certificate of patent or registration of utility model

Ref document number: 7809826

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150