JP7811261B2 - マルチコアマイクロ制御ユニットの異常リセットモニタリング方法及び装置 - Google Patents

Description

本発明は、マイクロコントローラの技術分野に関し、具体的にマルチコアマイクロ制御ユニットの異常リセットモニタリング方法及び装置に関する。

現在、車用コントローラでは、ＭＣＵリソースに対するユーザの不適切な使用やＭＣＵ自体の障害によりＭＣＵシステム動作が異常になると、ソフトウェアは、異常プログラム（ＴＲＡＰ）分岐に入る。この時、一般的なソフトウェアのやり方は、ウォッチドッグがタイムアウトするためソフトウェアをリセットし（受動的リセット）、それによって、ソフトウェアを正常状態に回復することである。一部の設計者は、ソフトウェアリセット前、これらの障害情報を読み取り専用メモリ（ＲＯＭ）即ちＡＵＴＯＳＡＲ仕様のＮＶＭモジュールに記録し、そしてＭＣＵをリセットし、このようにリセット後に障害原因を容易に照会する。

このように下記課題がある。１、ＴＲＡＰの発生は、ＮＶＭ（又はその管轄するモジュールＭｅｍＩｆ、Ｆｅｅ、Ｆｌｓ）自体エラーによる可能性があり、実際にはこのようなエラーは、よく見られ、この場合にＮＶＭを操作すると新たな障害が発生する可能性がある。２、このようなウォッチドッグによる受動的リセットの方法は、通常、数十ミリ秒から数百ミリ秒の長い時間を必要とし、ましてやＮＶＭの操作自体には時間（特にＦｅｅ ｓｅｃｔｏｒの切り替え時）を必要とするため、ＭＣＵの迅速な障害回復には不利である。３、マルチコアＭＣＵシステムにおいて、ＮＶＭは、通常、１つのコア（例えばＣｏｒｅ０）でしか実行できず、他のコア（例えばＣｏｒｅ１）がｔｒａｐプログラム分岐に入ると、Ｃｏｒｅ１からＮＶＭインターフェースを直接呼び出すことはできないことは明らかである。４、受動的リセットには通常一定のフィルタリング時間（例えばウォッチドッグのタイムアウト時間）が必要であり、故障の迅速な回復には不利である。そのため、迅速に故障をリセットでき且つリセット後に障害原因を照会できる態様は、当業者が早急に解決しなければならない技術課題となっている。

前記欠陥に対して、本発明の実施例は、ランダムアクセスメモリ（ＲＡＭ）を利用して対応する情報記録を実現し、障害をより迅速に回復することができるとともに、受動的リセットの代わりに自発的リセットを用いることで、マイクロ制御ユニットのリセットをより速くし、ソフトウェアフローをより制御可能にするマルチコアマイクロ制御ユニットの異常リセットモニタリング方法を開示する。

本発明の実施例の第１態様によれば、マルチコアマイクロ制御ユニットの異常リセットモニタリング方法を開示し、このマルチコアマイクロ制御ユニットの異常リセットモニタリング方法は、
マルチコアマイクロ制御ユニットにおけるいずれかの処理コアが異常プログラム分岐に入ったことを検出した後、異常アドレス情報、異常時間情報、異常タイプ情報、異常コアソース情報、及び異常プログラムレベルのうちの１つ又は複数を含む対応するプログラム異常現場の異常プログラム情報を取得するステップと、
前記異常プログラム情報に関連する現在処理コア識別情報を取得し、前記処理コア識別情報及び異常プログラム情報をノークリアランダムアクセスメモリ（リセット後にＲＡＭをクリアせず、後に「ノークリアＲＡＭ」と略称）の指定記憶領域に書き込み、マイクロ制御ユニットリセット操作を実行するステップであって、前記ノークリアＲＡＭにおける指定記憶領域は、マイクロ制御ユニットのソフトウェアリセットを行った後、前記指定記憶領域内のデータが依然としてリセット前の記憶データのままであるように構成されるステップとを含む。

１つの選択的な実施形態としては、本発明の実施例の第１態様において、前記した、マイクロ制御ユニットリセット操作を実行するステップの前、
第１状態と第２状態とを含む異常フラグ位置のフラグ状態を第１状態に調整するステップを更に含む。

障害情報を記録した後、フラグ状態を調整する必要があり、このように次回アプリケーションプログラムの初期化動作を行う時、フラグ状態情報によって次の操作を行うかどうかを直接決することができ、プログラム全体動作の流暢さを高めることができる。

１つの選択的な実施形態としては、本発明の実施例の第１態様において、前記した、前記異常プログラム情報に関連する現在処理コア識別情報を取得するステップの後、
サイクルチェックアルゴリズムに基づいて前記処理コア識別情報及び異常プログラム情報の第１チェック数値を計算し、前記第１チェック数値をノークリアランダムアクセスメモリの指定記憶領域に書き込むステップを更に含む。

ＣＲＣ３２アルゴリズムを用いて対応する情報に対して冗長計算を行ってチェック数値を得、該チェック数値を後続の冗長チェックの基礎比較データとし、このよう、ソフトウェアをリセットした後、ノークリアＲＡＭのＣＲＣ３２の値を再計算し、リセット前に記録されたＣＲＣ３２の値と比較することにより、ノークリアＲＡＭが改ざんされているかどうかを知ることができる。後続の障害データ出力の正確性を更に高めることができる。

１つの選択的な実施形態としては、本発明の実施例の第１態様において、前記した、マイクロ制御ユニットリセット操作を実行するステップの後、
メイン処理コア（Ｃｏｒｅ０）において前記ノークリアランダムアクセスメモリの指定記憶領域の処理コア識別情報及び異常プログラム情報を取得するステップと、
メイン処理コア（Ｃｏｒｅ０）においてサイクルチェックアルゴリズムに基づいて前記処理コア識別情報及び異常プログラム情報の第２チェック数値を計算し、前記第２チェック数値とノークリアランダムアクセスメモリに記憶される第１チェック数値とを比較し、比較に成功すると、処理コア識別情報、異常プログラム情報及び設定条件に基づいて対応する障害診断コード及びスナップショット情報を決定するステップと、
前記障害診断コード及びスナップショット情報を診断イベント管理モジュールに伝送することで、ユーザが診断インターフェースによって対応する障害診断コードを取得するステップとを更に含む。

上記ステップにより異常障害情報の分析と記録を実現し、対応する診断インターフェースを対応するユーザに提供して対応する障害診断情報を直接取得することができ、障害の根本原因を分析する可能性を大幅に高める。

１つの選択的な実施形態としては、本発明の実施例の第１態様において、前記した、マルチコアマイクロ制御ユニットにおけるいずれかの処理コアが異常プログラム分岐に入ったことを検出した後、
前記異常プログラム分岐に基づいて少なくとも２つの異常タイプ情報を決定するステップと、
前記異常タイプ情報に基づいて、各異常タイプ情報と一定のマッピング関係がある異常プログラムレベルを決定するステップと、
異常プログラムレベルが第１異常レベルであることを検出すると、レジスタＥＩＰＣにおいて第１異常アドレス情報を取得し及びレジスタＥＩＩＣにおいて第１異常原因コードを取得するステップと、
異常プログラムレベルが第２異常レベルであることを検出すると、それぞれレジスタＦＥＰＣにおいて第２異常アドレス情報を取得し及びレジスタＦＥＩＣにおいて第２異常原因コードを取得するステップとを更に含む。

具体的な実施では、異常タイプ情報と異常プログラムレベルとを関連づけることによって、どんなタイプの異常であっても対応する異常レベルにマッピングすることができ、対応する異常アドレスと異常原因コードを取得することができ、後続の情報記録を容易にし、実際の構造に基づいて異常タイプを簡略化して記録することができる。

１つの選択的な実施形態としては、本発明の実施例の第１態様において、前記異常時間情報は、
異常プログラム分岐に入った後にシステム時間情報を取得し、前記システム時間情報を異常時のタイムスタンプ情報である異常時間情報として決定するステップによって取得される。

上記ステップは、具体的な時間取得ステップであり、上記ステップによって異常発生時点の情報の決定を実現し、時間情報取得の利便性を高めることができる。

１つの選択的な実施形態としては、本発明の実施例の第１態様において、前記指定記憶領域のスペースの大きさは、少なくとも２００バイトであり、前記ノークリアＲＡＭは、マルチコアマイクロ制御ユニットが共有するように構成される。

ランダムアクセスメモリ（ＲＡＭ）は、読み取り速度が速く、ユーザにより自ら割り当てられるという特徴を有するため、データが迅速にアクセスされ及びマルチコアマイクロ制御ユニットによって共有されることが可能になり、マルチコア共有ノークリアＲＡＭを使用することで、１つのコアだけ障害を処理するが他のコアが障害情報を記録するしかないことを確保でき、また、「ノークリア」の特徴により、迅速にリセットした後、記録された障害情報を依然として予約することを確保できる。

通常、ＲＡＭがＮＶＭリソースに比べて非常に十分であり、割り当てもより柔軟であるため、具体的な指定記憶領域のスペースを設定する時、十分なスペースを予約することができる。

本発明の実施例の第２態様は、マルチコアマイクロ制御ユニットの異常リセットモニタリング装置を開示し、このマルチコアマイクロ制御ユニットの異常リセットモニタリング装置は、
マルチコアマイクロ制御ユニットにおけるいずれかの処理コアが異常プログラム分岐に入ったことを検出した後、異常アドレス情報、異常時間情報、異常タイプ情報、異常コアソース情報、及び異常プログラムレベルのうちの１つ又は複数を含む対応するプログラム異常現場の異常プログラム情報を取得するための取得モジュールと、
前記異常プログラム情報に関連する現在処理コア識別情報を取得し、前記処理コア識別情報及び異常プログラム情報をノークリアＲＡＭの指定記憶領域に書き込み、マイクロ制御ユニットリセット操作を実行するための記憶モジュールであって、前記ノークリアＲＡＭにおける指定記憶領域は、マイクロ制御ユニットのソフトウェアリセットを行った後、前記指定記憶領域内のデータが依然としてリセット前の記憶データのままであるように構成される記憶モジュールとを含む。

本発明の実施例の第３態様は、電子機器を開示し、この電子機器は、実行可能なプログラムコードが記憶されるメモリと、前記メモリにカップリングされるプロセッサとを含み、前記プロセッサは、本発明の実施例の第１態様に開示されたマルチコアマイクロ制御ユニットの異常リセットモニタリング方法を実行するために、前記メモリに記憶された前記実行可能なプログラムコードを呼び出す。

本発明の実施例の第４態様は、コンピュータ可読記憶媒体を開示し、それにはコンピュータプログラムが記憶され、そのうち、前記コンピュータプログラムは、本発明の実施例の第１態様に開示されたマルチコアマイクロ制御ユニットの異常リセットモニタリング方法をコンピュータに実行させる。

本発明の実施例は、従来技術に比べて、以下有益な効果を有する。

本発明の実施例におけるマルチコアマイクロ制御ユニットの異常リセットモニタリング方法は、ＮＶＭではなくノークリアランダムアクセスメモリ（ノークリアＲＡＭ）を設計することでプログラム全体の動作に異常が発生すると、発生した異常情報をノークリアＲＡＭの指定領域に迅速に記憶してデータ保護を行うことができ、合理的な設計によって後続のリセットを行う時、保護領域のデータをクリアしないようにする。

本発明の実施例における技術案をより明確に説明するために、以下に、実施例において使用する必要がある図面を簡単に説明する。明らかに、以下の説明における図面は本発明のいくつかの実施例にすぎず、当業者にとっては、創造的な労働を払わずに、これらの図面に基づいて他の図面を得ることもできる
本発明の実施例に開示されるマルチコアマイクロ制御ユニットの異常リセットモニタリング方法のフローチャートである。 本発明の実施例に開示されるマルチコアマイクロ制御ユニットの異常リセットモニタリング方法の具体的なフローチャートである。 本発明の実施例に開示される障害分析のフローチャートである。 本発明の実施例に開示される異常レベルの決定及び異常原因の取得を行うフローチャートである。 本発明の実施例に開示されるソフトウェアが異常プログラム分岐に入った後の情報記録過程の概略図である。 本発明の実施例に開示されるリセットにクリアしないノークリアＲＡＭの方法のフローチャートである。 本発明の実施例によるマルチコアマイクロ制御ユニットの異常リセットモニタリング装置の構造概略図である。 本発明の実施例による電子機器の構造概略図である。

以下は、本発明の実施例における図面を結び付けながら、本発明の実施例における技術案を明瞭で完全に記述し、明らかに、記述されている実施例は本発明の一部の実施例にすぎず、すべての実施例ではない。本発明における実施例に基づいて、当業者が創造的な労働を行うことなく取得した他のすべての実施例は、本発明の保護の範囲に属する。

説明すべきこととして、本発明の明細書と特許請求の範囲における用語「第１」、「第２」、「第３」、「第４」などは、特定の順序を記述するのではなく、異なる対象を区別するために用いられる。本発明の実施例の用語「含む」及び「有する」並びにそれらの任意の変形は、非排他的な包含をカバーすることを意図しており、例示的には、一連のステップ又はユニットを含むプロセス、方法、システム、製品又は機器は、明確に列挙されたそれらのステップ又はユニットに限定される必要はなく、明確に列挙されていない、又はこれらのプロセス、方法、製品又は機器に固有の他のステップ又はユニットを含むことができる。

ＭＣＵ動作障害によりプログラムが異常プログラム（ＴＲＡＰ）分岐に入ると、正常プログラムがドッグに餌を与えられず、更にウォッチドッグがタイムアウトするためＭＣＵをリセットする（受動的にリセットする）ことで、ソフトウェアを正常状態に回復する。これは、ＭＣＵ異常の最も一般的な処理方法である。異常リセットの原因を取得するために、一般的にはソフトウェアがＴＲＡＰに入ると、障害情報を非揮発性メモリに記録し（ＡＵＴＯＳＡＲアーキテクチャがＮＶＭを使用する）、ソフトウェアをリセットした後、ＮＶＭの取得した情報を読み取ることで障害分析を行う。ＮＶＭは、固有の問題があり、異常リセット処理プログラムには適用されず、「受動的リセット」方法は、ソフトウェア回復の時間制御にも有利ではない。本発明の実施例は、マルチコアマイクロ制御ユニットの異常リセットモニタリング方法、装置、電子機器及び記憶媒体を開示し、ノークリアランダムアクセスメモリを設計することでプログラム全体の動作に異常が発生すると、発生した異常情報をノークリアランダムアクセスメモリの指定領域に記憶してデータ保護を行うことができ、後続のリセットを行う時、保護領域のデータをクリアしないようにする。

実施例１
図１を参照すると、図１は、本発明の実施例に開示されるマルチコアマイクロ制御ユニットの異常リセットモニタリング方法のフローチャートである。そのうち、本発明の実施例に記述されている方法の実行主体は、ソフトウェア又は／及びハードウェアからなる実行主体であり、該実行主体は、有線又は／及び無線方式で関連情報を受信し、一定の命令を送信することができる。無論、それは、一定の処理機能と記憶機能を更に有することができる。該実行主体は、複数の機器、例えば遠隔の物理サーバ又はクラウドサーバ及び関連するソフトウェア、又は、あるところに配置された機器に関連操作を行うローカルホストコンピューター又はサーバ及び関連するソフトウェアなどを制御することができる。いくつかのシナリオにおいて、更に複数の記憶機器を制御することができ、記憶機器は、機器と同じ場所又は別の場所に配置することができる。図１と図２に示すように、該マルチコアマイクロ制御ユニットの異常リセットモニタリング方法は、
マルチコアマイクロ制御ユニットにおけるいずれかの処理コアが異常プログラム分岐に入ったことを検出した後、異常アドレス情報、異常時間情報、異常タイプ情報、異常コアソース情報、及び異常プログラムレベルのうちの１つ又は複数を含む対応するプログラム異常現場の異常プログラム情報を取得するステップＳ１０１と、
前記異常プログラム情報に関連する現在処理コア識別情報を取得し、前記処理コア識別情報及び異常プログラム情報をノークリアランダムアクセスメモリの指定記憶領域に書き込み、マイクロ制御ユニットリセット操作を実行するステップＳ１０２であって、前記ノークリアランダムアクセスメモリにおける指定記憶領域は、マイクロ制御ユニットのソフトウェアリセットを行った後、前記指定記憶領域内のデータが依然としてリセット前の記憶データのままであるように構成されるステップＳ１０２とを含む。

具体的な実施では、アプリケーションプログラムは、動作中に異常が生じる可能性がある。いずれかのコアが異常プログラム（ＴＲＡＰ）分岐に入ると、１つの重要な点は、プログラム異常現場の関連情報を取得することである。これらの情報は、異常アドレス、異常時間、異常タイプ、異常コアソース（異常がどのコアから由来するか）、異常レベルなどを含み、具体的に取得できる情報はＭＣＵによって異なる。

本発明の実施例において、ＮＶＭの代わりに「ノークリアＲＡＭ」を使用してＴＲＡＰ関連情報を記録することで、ＮＶＭ自体の欠陥による問題を回避し、受動的リセットの代わりに自発的リセットを使用してソフトウェアリセットの時間とプログラムフローの流れを制御し、上記形態によって該ソフトウェア回復の時間を制御可能することができ、且つ対応する障害情報をリセット後にクリアすることなく、データ記憶の安定性を確保することができる。本発明の実施において、ノークリアランダムアクセスメモリは、リセット後にクリアしないＲＡＭを意味し、具体的な意味は、ノークリアＲＡＭがＭＣＵのソフトウェアをリセットした後、依然としてリセット前の値を維持することである。

具体的には、いずれかのＭＣＵコアで動作するソフトウェアがＴＲＡＰプログラム分岐に入った後、大量の障害関連情報をノークリアＲＡＭに記録し、そしてソフトウェアによってＭＣＵを自発的にリセットすることができ、この過程は、通常数マイクロ秒かかる。

更に好適には、前記した、マイクロ制御ユニットリセット操作を実行するステップの前、
第１状態と第２状態とを含む異常フラグ位置のフラグ状態を第１状態に調整するステップを更に含む。

障害情報を記録した後、フラグ状態を調整する必要があり、このように次回アプリケーションプログラムの初期化動作を行う時、フラグ状態情報によって次の操作を行うかどうかを直接決することができ、プログラム全体動作の流暢さを高めることができる。

更に好適には、前記した、前記異常プログラム情報に関連する現在処理コア識別情報を取得するステップの後、
サイクルチェックアルゴリズムに基づいて前記処理コア識別情報及び異常プログラム情報の第１チェック数値を計算し、前記第１チェック数値をノークリアランダムアクセスメモリの指定記憶領域に書き込むステップを更に含む。

ＣＲＣ３２アルゴリズムを用いて対応する情報に対して冗長計算を行ってチェック数値を得、該チェック数値を後続の冗長チェックの基礎比較データとし、このようにソフトウェアをリセットした後、ノークリアＲＡＭのＣＲＣ３２の値を再計算し、リセット前に記録されたＣＲＣ３２の値と比較することにより、ノークリアＲＡＭが改ざんされているかどうかを知ることができ、このように後続の障害データ出力の正確性を更に高めることができる。

更に好適には、図３は、本発明の実施例に開示される障害分析のフローチャートであり、図３に示すように、前記した、マイクロ制御ユニットリセット操作を実行するステップの後、
メイン処理コアにおいて前記ノークリアランダムアクセスメモリの指定記憶領域の処理コア識別情報及び異常プログラム情報を取得するステップＳ１０３と、
メイン処理コアにおいてサイクルチェックアルゴリズムに基づいて前記処理コア識別情報及び異常プログラム情報の第２チェック数値を計算し、前記第２チェック数値とノークリアランダムアクセスメモリに記憶される第１チェック数値とを比較し、比較に成功すると、処理コア識別情報、異常プログラム情報及び設定条件に基づいて対応する障害診断コード及びスナップショット情報を決定するステップＳ１０４と、
前記障害診断コード及びスナップショット情報を診断イベント管理モジュールに伝送することで、ユーザが診断インターフェースによって対応する障害診断コードを取得するステップＳ１０５とを更に含む。

上記ステップにより異常障害情報の分析と記録を実現し、対応する診断インターフェースを対応するユーザに提供して対応する障害診断情報を直接取得することができ、全体の利便性及び適用シナリオの広範性を大幅に高める。

ソフトウェアをリセットした後、Ｃｏｒｅ０は、ノークリアＲＡＭにおける情報が真であることをチェックした後、障害ソース（例えば、どのコアから由来するか）、障害タイプ、障害が発生したプログラムアドレスなどの情報を抽出し、これらの情報に基づいて障害をＤｅｍモジュールに報告することができ、ユーザは、診断インターフェースによって障害コードを読み取ることができる。

本発明の実施例において、図２に示すように、Ｔｒａｐ障害情報分析は、Ａｐｐ初期化段階で発生する。Ｔｒａｐ障害情報入力は、ノークリアＲＡＭにより予約された情報であり、出力は、Ｄｅｍモジュールに報告するＤＴＣコード及びスナップショット情報である。Ｔｒａｐに対応するＤＴＣコードの数は、多くても少なくてもよく、システムの需要の需要に応じて割り当てることができ、ここでこれ以上説明しない。具体的には、まずＴｒａｐ＿ＦｌａｇがＴＲＵＥであるかどうかを判断し、ＴＲＵＥである場合にのみノークリアＲＡＭにおけるデータを分析する必要があり、そしてノークリアＲＡＭのデータのＣＲＣ３２が正しいかどうかを判断し、正しい場合にのみ処理する必要があり、最後に実際の需要に応じてＣＲＣを分類し且つスナップショットデータを割り当てる。ＣｏｒｅＩｄに基づいてＤＴＣを設定する場合には、２つのＤＴＣを設定することができる。ＤＴＣのスナップショットとしては、ノークリアＲＡＭにおける全部又は一部の情報を選ぶことができる。このように自動車診断エンジニアは、障害コード及びそのスナップショットを読み取ることで、プログラムにエラーが発生した位置、時間や属するコアなどの情報を判断することができる。

更に好適には、図４は、本発明の実施例に開示される異常レベルの決定及び異常原因の取得を行うフローチャートであり、図５は、本発明の実施例に開示されるソフトウェアが異常プログラム分岐に入った後の情報記録過程の概略図であり、図４と図５に示すように、前記した、マルチコアマイクロ制御ユニットにおけるいずれかの処理コアが異常プログラム分岐に入ったことを検出した後、
前記異常プログラム分岐に基づいて少なくとも２つの異常タイプ情報を決定するステップＳ１０１１と、
前記異常タイプ情報に基づいて、各異常タイプ情報と一定のマッピング関係がある異常プログラムレベルを決定するステップＳ１０１２と、
異常プログラムレベルが第１異常レベルであることを検出すると、レジスタＥＩＰＣにおいて第１異常アドレス情報を取得し及びレジスタＥＩＩＣにおいて第１異常原因コードを取得するステップＳ１０１３と、
異常プログラムレベルが第２異常レベルであることを検出すると、それぞれレジスタＦＥＰＣにおいて第２異常アドレス情報を取得し及びレジスタＦＥＩＣにおいて第２異常原因コードを取得するステップＳ１０１４とを更に含む。

具体的な実施では、異常タイプ情報と異常プログラムレベルとを関連づけることによって、どんなタイプの異常であっても対応する異常レベルにマッピングすることができ、対応する異常アドレスと異常原因コードを取得することができ、後続の情報記録を容易にし、実際の構造に基づいて異常タイプを簡略化して記録することができる。

更に好適には、前記異常時間情報は、
異常プログラム分岐に入った後にシステム時間情報を取得し、前記システム時間情報を異常時のタイムスタンプ情報である異常時間情報として決定するステップによって取得される。

上記ステップは、具体的な時間取得ステップであり、上記ステップによって異常発生時点の情報の決定を実現し、時間情報取得の利便性を高めることができる。

本発明の実施例において、ルネサスＭＣＵ ＲＨ８５０ Ｐ１Ｈ－Ｃを例として対応する設計態様を述べ、ルネサスＭＣＵ ＲＨ８５０ Ｐ１Ｈ－Ｃには、主にＥＩとＦＥの２つの異常レベル、及び１５つの異常タイプがある。各異常タイプは、１つの単独な異常プログラム分岐があり、即ち、異常プログラム分岐ごとに、対応する異常タイプがトリガーされる。異常タイプと異常レベルとの間には一定のマッピング関係があるため、プログラムが異常になっていずれかの異常プログラム分岐に入ると、その異常タイプもわかる。異常プログラムレベルがＥＩの場合には、それぞれレジスタＥＩＰＣとＥＩＩＣにおいて異常アドレス（ＥｘｐＡｄｄｒ）と異常原因コード（ＣａｕｓｅＣｏｄｅ）を取得することができ、異常プログラムレベルがＦＥの場合には、それぞれレジスタＦＥＰＣとＦＥＩＣにおいて異常アドレス（ＥｘｐＡｄｄｒ）と異常原因コード（ＣａｕｓｅＣｏｄｅ）を取得することができる。

本発明の実施例における異常時間即ち異常時のタイムスタンプは、異常分岐プログラムに入った後にシステム時間（ＳｙｓｔｅｍＴｉｍｅｒ）を取得して得ることができる。最後に、上記取得されたすべての情報を「ノークリアＲＡＭ」にまとめて書き込むとともに、現在コアＩＤ（どのコアからＴｒａｐに入るかを表す）に書き込み、入ったＴｒａｐフラグ位置（Ｔｒａｐ＿Ｆｌａｇ）情報をＴＲＵＥに調整する。最後に、これらの書き込まれたすべての情報のＣＲＣ３２の値を計算し、ノークリアＲＡＭの末端に書き込む。このように、ソフトウェアをリセットした後、ノークリアＲＡＭ ＣＲＣ３２の値を再計算し、リセット前に記録されたＣＲＣ３２の値と比較することにより、ノークリアＲＡＭが改ざんされているかどうかを知ることができる。Ｔｒａｐ障害情報の取得は、下記図５に示す。

更に好適には、前記指定記憶領域のスペースの大きさは、少なくとも２００バイトであり、前記ノークリアランダムアクセスメモリは、マルチコアマイクロ制御ユニットが共有するように構成される。

ランダムアクセスメモリは、読み取り速度が速く、操作が容易であるという特徴を有するため、マルチコアマイクロ制御ユニットによって共有されることが可能になり、マルチコア共有ノークリアＲＡＭを使用することで、１つの処理コアだけ障害を処理するが、他の処理コアが障害情報を記録するしかないことを確保する。具体的な指定記憶領域のスペースを設定する時、コア数が多くなったり、障害情報が多くなったりするなど、この後に態様の拡張を容易にするために、いくつかのスペースを適切に予約することができる。

本発明の実施例において、ノークリアＲＡＭとは、ソフトウェアがリセットされた後、その内容がデフォルト値に回復されないＲＡＭアドレスブロックを意味する。ノークリアＲＡＭは、ソフトウェアとハードウェアとの組み合わせで実現する必要があり、ＭＣＵリセットからＡＰＰによるノークリアＲＡＭの使用までの間にはＲＡＭモジュールリセット（ハードウェアにより確保される）、ＢｏｏｔｌｏａｄｅｒソフトウェアによるＲＡＭに対する初期化（ソフトウェアにより確保される）、ＡＰＰによるＲＡＭに対する初期化（ソフトウェアにより確保される）の３つの段階が必要である。ＡＰＰ診断ソフトウェアは、これら３つの段階を経たがＲＡＭにおける特定領域のデータがクリアされていない場合にのみ、ノークリアＲＡＭからリセット前のＴＲＡＰ情報を取得することができる。ＭＣＵリセットは、ハードウェアセット、システムリセット、ソフトウェアリセットに分けられ、ソフトウェアリセットを選択し且つレジスタＳＴＡＣ＿ＬＭ０＝１である場合にのみ、リセット後、ＳｅｌｆＲａｍの最後の１Ｋ（以下、ＳｅｌｆＲａｍ＿Ｌａｓｔと呼ばれる）のスペースは、ハードウェアによってデフォルトに回復されない。ＢｏｏｔｌｏａｄｅｒとＡｐｐ起動段階でＳｅｌｆＲａｍ＿Ｌａｓｔを初期化せず、ノークリアＲＡＭは、下記図６に示す設計ように設計することができる。即ちｂｏｏｔｌｏａｄｅｒソフトウェアとアプリケーションプログラムは、いずれも対応する命令セグメントが設定され、この２つの命令セグメントは、実行されると、ノークリアＲＡＭにおける指定記憶領域のデータに対してクリア操作を実行せず、ノークリアＲＡＭにおける指定記憶領域以外の領域データのみに対してクリア操作を行い、このように後続のアプリケーションプログラムの初期化段階で特定データ情報の取得を実現することができる。

本発明の実施例において、ＮＶＭの代わりに「ノークリアＲＡＭ」を使用してＴＲＡＰ関連情報を記録することで、ＮＶＭ自体の欠陥による問題を回避し、受動的リセットの代わりに自発的リセットを使用してソフトウェアリセットの時間とプログラムフローの流れを制御し、マルチコア共有ノークリアＲＡＭを使用することで、１つのコアだけ障害を処理するが、他のコアが障害情報を記録するしかないことを確保する。ＣｈｅｃｋＳｕｍによって、ノークリアＲＡＭのデータの前後一致性を確保する。この異常モニタリング方法を実現する前提は、「ノークリアＲＡＭ」を設計し、そして、Ｔｒａｐに入った後、できるだけ多くの重要な情報を取得する必要があり、最後にソフトウェアをリセットした後、障害原因を分析し、障害コードとスナップショット情報を得、Ｄｅｍモジュールに報告する必要があることである。ソフトウェアフローは、下記図２に示す。

本発明の実施例の態様の設計には、ノークリアＲＡＭの設計、Ｔｒａｐ障害情報の取得、Ｔｒａｐ障害情報の分析の３つの重要なステップがある。開発されたこの異常リセットモニタリング方法は、理論的にはどのような自動車レベルＭＣＵにも使用できるが、ソフトウェア異常（ＴＲＡＰ）とＭＣＵ自体とは強い関連があるため、具体的には、異なるＭＣＵのＴＲＡＰ種類及びＴＲＡＰを発生させるメカニズムが異なり、具体的な実施では異なるＭＣＵによって、対応する障害の取得を行うことができる。

本発明の実施例の態様は、下記利点がる。第１に、ＮＶＭではなく、ＲＡＭを利用して情報を記録することにより、障害回復をより迅速にする。第２に、ＮＶＭではなく、リソースが十分なＲＡＭを用いることにより、より多くの障害情報を記録することができ、分析しやすい。第３に、受動的リセットの代わりに自発的リセットを利用することにより、ＭＣＵリセットをより速くし、ソフトウェアフローをより制御可能にする。第４に、ＮＶＭに直接記憶するのではなく、分析後の障害をＤｅｍモジュールに報告し、自動車ソフトウェアの仕様をより満たす。

本発明の実施例におけるマルチコアマイクロ制御ユニットの異常リセットモニタリング方法は、ノークリアランダムアクセスメモリを設計することでプログラム全体の動作に異常が発生すると、発生した異常情報をノークリアランダムアクセスメモリの指定領域に記憶してデータ保護を行うことができ、後続のリセットを行う時、保護領域のデータをクリアしないようにする。

実施例２
図７を参照すると、図７は、本発明の実施例に開示されるマルチコアマイクロ制御ユニットの異常リセットモニタリング装置の構造概略図である。図７に示すように、該マルチコアマイクロ制御ユニットの異常リセットモニタリング装置は、
マルチコアマイクロ制御ユニットにおけるいずれかの処理コアが異常プログラム分岐に入ったことを検出した後、異常アドレス情報、異常時間情報、異常タイプ情報、異常コアソース情報、及び異常プログラムレベルのうちの１つ又は複数を含む対応するプログラム異常現場の異常プログラム情報を取得するための取得モジュール２１と、
前記異常プログラム情報に関連する現在処理コア識別情報を取得し、前記処理コア識別情報及び異常プログラム情報をノークリアランダムアクセスメモリの指定記憶領域に書き込み、マイクロ制御ユニットリセット操作を実行するための記憶モジュール２２であって、前記ノークリアランダムアクセスメモリにおける指定記憶領域は、マイクロ制御ユニットのソフトウェアリセットを行った後、前記指定記憶領域内のデータが依然としてリセット前の記憶データのままであるように構成される記憶モジュール２２とを含んでもよい。

本発明の実施例におけるマルチコアマイクロ制御ユニットの異常リセットモニタリング方法は、ノークリアランダムアクセスメモリを設計することでプログラム全体の動作に異常が発生すると、発生した異常情報をノークリアランダムアクセスメモリの指定領域に記憶してデータ保護を行うことができ、後続のリセットを行う時、保護領域のデータをクリアしないようにする。

実施例３
図８を参照すると、図８は、本発明の実施例に開示される電子機器の構造概略図である。電子機器は、コンピュータ及びサーバなどであってもよく、無論、一定の場合には、更に、携帯電話、タブレットコンピュータ及びモニタリング端末などのスマート機器、及び処理機能を有する画像収集装置であってもよい。図８に示すように、該電子機器は、
実行可能なプログラムコードが記憶されるメモリ５１０と、
メモリ５１０にカップリングされるプロセッサ５２０とを含んでもよく、
そのうち、プロセッサ５２０は、メモリ５１０に記憶された実行可能なプログラムコードを呼び出して、実施例１におけるマルチコアマイクロ制御ユニットの異常リセットモニタリング方法における一部又は全部のステップを実行する。

本発明の実施例は、コンピュータ可読記憶媒体を開示し、それにはコンピュータプログラムが記憶され、そのうち、該コンピュータプログラムは、実施例１におけるマルチコアマイクロ制御ユニットの異常リセットモニタリング方法における一部又は全部のステップをコンピュータに実行させる。

本発明の実施例は、コンピュータプログラム製品を更に開示し、そのうち、コンピュータプログラム製品がコンピュータ上で実行されると、実施例１におけるマルチコアマイクロ制御ユニットの異常リセットモニタリング方法における一部又は全部のステップをコンピュータに実行させる。

本発明の実施例は、リリースコンピュータプログラム製品のためのアプリケーションリリースプラットフォームを更に開示し、そのうち、コンピュータプログラム製品がコンピュータ上で実行されると、実施例１におけるマルチコアマイクロ制御ユニットの異常リセットモニタリング方法における一部又は全部のステップをコンピュータに実行させる。

本発明の様々な実施例において、前記各プロセスのシーケンス番号の大きさは実行順序の必然的な順序を意味するものではなく、各プロセスの実行順序はその機能と内在的な論理で決定されなければならず、本発明の実施例の実施プロセスにいかなる限定を構成するものではないことを理解すべきである。

分離部品として説明される前記ユニットは、物理的に分離されてもよいし、物理的に分離されなくてもよく、ユニットとして表示される部品は、物理的ユニットであってもよいし、物理的ユニットでなくてもよく、すなわち１箇所に位置してもよく、あるいは複数のネットワークユニットに分布してもよい。本実施例の目的を達成するために、実際の必要に応じて、その一部又は全部のユニットを選択することができる。

また、本発明の各実施例における各機能ユニットは、１つの処理ユニットに統合されていてもよいし、各ユニットは、単独で物理的に存在してもよいし、２つ以上のユニットは、１つのユニットに統合されていてもよい。前記統合されたユニットは、ハードウェアの形態で実現されてもよいし、ソフトウェア機能ユニットの形態で実現されてもよい。

前記統合されたユニットは、ソフトウェア機能ユニットの形態として実現され、独立した製品として販売又は使用される場合、コンピュータが取得可能なメモリに記憶することができる。このような理解に基づいて、本発明の技術案は本質的に、又は、従来技術に貢献した部分は、又は、その技術案の全部又は一部は、ソフトウェア製品の形で具現化することができ、このソフトウェア製品は、１つのメモリに記憶され、１台のコンピュータ機器（パーソナルコンピュータ、サーバ、又はネットワーク機器などであってもよく、特にコンピュータ機器におけるプロセッサであってもよい）に本発明の様々な実施例に記載された方法の一部又は全部のステップを実行させるためのいくつかの要求を含む。

本発明による実施例において、理解すべきこととして、「Ａに対応するＢ」ことは、ＢがＡに関連し、Ａに基づいてＢを決定できることを意味する。しかし、更に理解すべきこととして、Ａに基づいてＢを決定することは、Ａに基づいてＢを決定することのみを意味するわけではなく、更にＡ及び／又は他の情報に基づいてＢを決定することもできる。

当業者は、前記実施例の様々な方法の一部又は全部のステップが、コンピュータ可読記憶媒体に記憶できるプログラムによって関連するハードウェアを命令することで実行できることを理解でき、記憶媒体は、読み取り専用メモリ（Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ、ＲＯＭ）、ランダムメモリ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ＲＡＭ）、プログラマブル読み取り専用メモリ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ－ｏｎｌｙ Ｍｅｍｏｒｙ、ＰＲＯＭ）、消去可能プログラマブル読み取り専用メモリ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ、ＥＰＲＯＭ）、一度だけプログラム可能なタイプの読み取り専用メモリ（Ｏｎｅ－ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ、ＯＴＰＲＯＭ）、電子消去式複写可能な読み取り専用メモリ（Ｅｌｅｃｔｒｉｃａｌｌｙ－Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ、ＥＥＰＲＯＭ）、読み取り専用光ディスク（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ、ＣＤ－ＲＯＭ）又は他の光ディスクメモリ、磁気ディスクメモリ、磁気テープメモリ、又はデータを搬送又は記憶するために使用することができるコンピュータ読み取り可能な任意の他の媒体を含む。

以上、本発明の実施例に開示されるマルチコアマイクロ制御ユニットの異常リセットモニタリング方法、装置、電子機器及び記憶媒体について詳細に紹介し、本明細書では具体的な例を用いて本発明の原理及び実施形態について述べたが、以上の実施例の説明は本発明の方法及びその核心思想の理解を支援するためのものにすぎず、また、当業者に対して、本発明の思想に基づいて、具体的な実施形態及び応用範囲において変更点があり、以上のように、本明細書の内容は本発明に対する制限と理解すべきではない。

Claims (8)

1. ハードウェアによって実行されるマルチコアマイクロ制御ユニットの異常リセットモニタリング方法であって、
   マルチコアマイクロ制御ユニットにおけるいずれかの処理コアが異常プログラム分岐に入ったことを検出した後、異常アドレス情報、異常時間情報、異常タイプ情報、異常コアソース情報、及び異常プログラムレベルのうちの１つ又は複数を含む対応するプログラム異常現場の異常プログラム情報を取得するステップと、
   前記異常プログラム情報に関連する現在処理コア識別情報を取得し、サイクルチェックアルゴリズムに基づいて前記処理コア識別情報及び異常プログラム情報の第１チェック数値を計算し、前記第１チェック数値をノークリアランダムアクセスメモリの指定記憶領域に書き込み、マイクロ制御ユニットリセット操作を実行するステップと、
   メイン処理コアにおいて前記ノークリアランダムアクセスメモリの指定記憶領域の処理コア識別情報及び異常プログラム情報を取得するステップと、
   メイン処理コアにおいてサイクルチェックアルゴリズムに基づいて前記処理コア識別情報及び異常プログラム情報の第２チェック数値を計算し、前記第２チェック数値とノークリアランダムアクセスメモリに記憶される第１チェック数値とを比較し、比較に成功すると、処理コア識別情報、異常プログラム情報及び設定条件に基づいて対応する障害診断コード及びスナップショット情報を決定するステップと、
   前記障害診断コード及びスナップショット情報を診断イベント管理モジュールに伝送することで、ユーザが診断インターフェースによって対応する障害診断コードを取得するステップであって、
   前記ノークリアランダムアクセスメモリは、リセット後にクリアしないＲＡＭを意味し、前記ノークリアランダムアクセスメモリにおける指定記憶領域は、マイクロ制御ユニットのソフトウェアリセットを行った後、前記指定記憶領域内のデータが依然としてリセット前の記憶データのままであるように構成されるステップを含む、ことを特徴とするマルチコアマイクロ制御ユニットの異常リセットモニタリング方法。
2. 前記マイクロ制御ユニットリセット操作を実行するステップの前、
   第１状態と第２状態とを含む異常フラグ位置のフラグ状態を第１状態に調整するステップを更に含む、ことを特徴とする請求項１に記載のマルチコアマイクロ制御ユニットの異常リセットモニタリング方法。
3. 前記マルチコアマイクロ制御ユニットにおけるいずれかの処理コアが異常プログラム分岐に入ったことを検出した後、
   前記異常プログラム分岐に基づいて少なくとも２つの異常タイプ情報を決定するステップと、
   前記異常タイプ情報に基づいて、各前記異常タイプ情報と対応するマッピング関係がある前記異常プログラムレベルを決定するステップと、
   前記異常プログラムレベルが第１異常レベルであることを検出すると、レジスタＥＩＰＣにおいて第１異常アドレス情報を取得し及びレジスタＥＩＩＣにおいて第１異常原因コードを取得するステップと、
   前記異常プログラムレベルが第２異常レベルであることを検出すると、それぞれレジスタＦＥＰＣにおいて第２異常アドレス情報を取得し及びレジスタＦＥＩＣにおいて第２異常原因コードを取得するステップとを更に含む、ことを特徴とする請求項１－２のいずれか１項に記載のマルチコアマイクロ制御ユニットの異常リセットモニタリング方法。
4. 前記異常時間情報は、
   異常プログラム分岐に入った後にシステム時間情報を取得し、前記システム時間情報を異常時のタイムスタンプ情報である異常時間情報として決定するステップによって取得される、ことを特徴とする請求項１－２のいずれか１項に記載のマルチコアマイクロ制御ユニットの異常リセットモニタリング方法。
5. 前記指定記憶領域のスペースの大きさは、少なくとも２００バイトであり、前記ノークリアランダムアクセスメモリは、マルチコアマイクロ制御ユニットが共有するように構成される、ことを特徴とする請求項１に記載のマルチコアマイクロ制御ユニットの異常リセットモニタリング方法。
6. マルチコアマイクロ制御ユニットの異常リセットモニタリング装置であって、
   マルチコアマイクロ制御ユニットにおけるいずれかの処理コアが異常プログラム分岐に入ったことを検出した後、異常アドレス情報、異常時間情報、異常タイプ情報、異常コアソース情報、及び異常プログラムレベルのうちの１つ又は複数を含む対応するプログラム異常現場の異常プログラム情報を取得するための取得モジュールと、
   前記異常プログラム情報に関連する現在処理コア識別情報を取得し、サイクルチェックアルゴリズムに基づいて前記処理コア識別情報及び異常プログラム情報の第１チェック数値を計算し、前記第１チェック数値をノークリアランダムアクセスメモリの指定記憶領域に書き込み、マイクロ制御ユニットリセット操作を実行し、メイン処理コアにおいて前記ノークリアランダムアクセスメモリの指定記憶領域の処理コア識別情報及び異常プログラム情報を取得し，メイン処理コアにおいてサイクルチェックアルゴリズムに基づいて前記処理コア識別情報及び異常プログラム情報の第２チェック数値を計算し、前記第２チェック数値とノークリアランダムアクセスメモリに記憶される第１チェック数値とを比較し、比較に成功すると、処理コア識別情報、異常プログラム情報及び設定条件に基づいて対応する障害診断コード及びスナップショット情報を決定し，前記障害診断コード及びスナップショット情報を診断イベント管理モジュールに伝送することで、ユーザが診断インターフェースによって対応する障害診断コードを取得するための記憶モジュールであって、
   前記ノークリアランダムアクセスメモリは、リセット後にクリアしないＲＡＭを意味し、前記ノークリアランダムアクセスメモリにおける指定記憶領域は、マイクロ制御ユニットのソフトウェアリセットを行った後、前記指定記憶領域内のデータが依然としてリセット前の記憶データのままであるように構成される記憶モジュールとを含む、ことを特徴とするマルチコアマイクロ制御ユニットの異常リセットモニタリング装置。
7. 実行可能なプログラムコードが記憶されるメモリと、前記メモリにカップリングされるプロセッサとを含み、前記プロセッサは、請求項１に記載のマルチコアマイクロ制御ユニットの異常リセットモニタリング方法を実行するために、前記メモリに記憶された前記実行可能なプログラムコードを呼び出す、ことを特徴とする電子機器。
8. コンピュータ可読記憶媒体であって、前記コンピュータ可読記憶媒体にはコンピュータプログラムが記憶され、そのうち、前記コンピュータプログラムは、請求項１に記載のマルチコアマイクロ制御ユニットの異常リセットモニタリング方法をコンピュータに実行させる、ことを特徴とするコンピュータ可読記憶媒体。