JP7819486B2 - 曲げセンサ、曲げ検出装置、及び曲げセンサの製造方法 - Google Patents

Description

本発明は、曲げセンサ、曲げ検出装置、及び曲げセンサの製造方法に関する。

曲げセンサに関する技術として、例えば、特許文献１及び特許文献２に記載された技術が知られている。例えば特許文献２には、有機ＥＬ表示装置に設けられる曲げセンサが開示されている。特許文献２に記載された曲げセンサは、圧電体層が２つの電極層に挟まれた構成を有する。この曲げセンサは、曲げに応じて２つの電極層の間に生じた電圧の変化を示す信号を出力する。この信号に基づいて、曲げセンサに付与された曲げの状態を把握することが可能である。

特開平４－２３３４４２号公報 特開２０１７－２０７８８６号公報

しかしながら、圧電体層は、通常、作製後にポーリング処理（徐々に振幅を上げる交流電圧を印加する）などの配向処理が行われるため、圧電体層を作製してポーリング処理してから、曲げセンサに組み込まれる。そのため、圧電体層と、下地である電極層との接続が課題となる。２つの電極層によって圧電体層が挟まれただけで接合されていない構成では、圧電体層に対する電極層の位置が不安定になりやすく、圧電体層と電極層との接触が不十分になることがある。この場合、曲げセンサから出力される信号が不安定になりやすいため、曲げセンサに付与される曲げを安定して検出することが困難となり得る。

本発明は、曲げを安定して検出することが可能な曲げセンサ、曲げ検出装置、及び曲げセンサの製造方法を提供する。

本発明の一側面に係る曲げセンサは、曲げを検出するための曲げセンサであって、曲げによって変形可能な可撓性を有する基板と、基板上に配置され、薄膜トランジスタを含む薄膜トランジスタ層と、薄膜トランジスタ層上に配置された画素電極と、画素電極上に配置され、圧電体を含む圧電体層と、圧電体層上に配置され、圧電体層を介して画素電極に対向する対向電極と、画素電極と圧電体層との間に配置され、画素電極及び圧電体層に接合された絶縁層と、を備える。

上記の曲げセンサでは、画素電極と圧電体層との間に絶縁層が配置されており、絶縁層は画素電極及び圧電体層に接合されている。この場合、圧電体層が画素電極に直接接触している場合と比べて、圧電体層に対する画素電極の位置が安定する。ここで、絶縁層は、画素電極と圧電体層とを接続するキャパシタとして機能する。そのため、曲げに応じて圧電体層に生じた電圧は、絶縁層を介して画素電極に印加され、曲げの状態を示す信号として検出される。従って、上記の曲げセンサでは、圧電体層に対する画素電極の位置を安定させた状態で、曲げの状態を示す信号を取り出すことが可能である。この場合、曲げセンサから出力される信号を安定させることができるため、当該信号に基づいて曲げを安定して検出することが可能となる。更に、画素電極と圧電体層との間に絶縁層が存在することによって、曲げセンサの機械的強度を高めつつ、画素電極と他の電極との間の電気絶縁性を確保することが可能となる。

絶縁層は、単層の接着層であってもよい。この場合、絶縁層が積層体である場合よりも、絶縁層の厚さを薄くすることができる。絶縁層の厚さを薄くするほど、絶縁層を誘電体とするキャパシタの静電容量が大きくなり、曲げセンサから出力される信号の減衰速度の増大を抑制することが可能となる。その結果、曲げをより安定して検出することが可能となる。

絶縁層は、第１の接着層と基材と第２の接着層とが順に積層された積層体であってもよい。このように絶縁層に基材が介在する場合、絶縁層が接着層のみによって構成される場合と比べて、絶縁層の全体の厚さのばらつきを抑制できる。

基材は、ポリエステル系樹脂によって構成されていてもよい。この場合、基材の柔軟性を向上させることができるため、曲げに追従して基材を変形させることができる。その結果、曲げセンサの曲げに伴う基材への損傷などの発生を抑制できる。

絶縁層を構成する接着層は、アクリル系樹脂、ポリウレタン系樹脂、又はポリエステル系樹脂によって構成されていてもよい。接着層の柔軟性を向上させることができるため、曲げに追従して接着層を変形させることができる。その結果、曲げセンサの曲げに伴う接着層への損傷などの発生を抑制できる。

画素電極と圧電体層との間の絶縁層の厚さは、圧電体層の厚さ以下であってもよい。この場合、絶縁層を誘電体とするキャパシタの静電容量の低下を抑制できるため、曲げセンサから出力される信号の減衰速度の増大を抑制することが可能となる。その結果、曲げをより安定して検出することが可能となる。

画素電極と圧電体層との間の絶縁層の静電容量は、対向電極と絶縁層との間の圧電体層の静電容量よりも大きくてもよい。このように絶縁層の静電容量の絶対値を大きくすることによって、当該絶対値に対して静電容量のばらつきが与える影響を小さくすることができる。絶縁層の静電容量のばらつきを抑制できれば、曲げセンサから出力される信号の減衰速度のばらつきを抑制することが可能となる。その結果、曲げをより安定して検出することが可能となる。

上記の曲げセンサは、対向電極上に配置された電気絶縁性のカバーシートを更に備えてもよい。この場合、電気絶縁性のカバーシートによって対向電極と他の電極との電気絶縁性を確保することができる。更に、対向電極上にカバーシートが配置されることによって対向電極への傷などの発生を抑制できる。

上記の曲げセンサは、対向電極と圧電体層と絶縁層との積層体の側面を取り囲むように配置される電気絶縁性の封止材を更に備えてもよい。この場合、電気絶縁性のカバーシート及び封止材によって、曲げセンサを構成する電極と他の電極との電気絶縁性を確保できる。更に、カバーシート及び封止材によって積層体を保護することで、積層体への傷などの発生を抑制できる。

カバーシートは、対向電極の表面から、対向電極と圧電体層と絶縁層との積層体の側面にわたって覆うように設けられていてもよい。この場合、封止材を用いずカバーシートのみによって積層体を覆う簡易な構成で、積層体を保護できる。

本発明の別の側面に係る曲げ検出装置は、上述したいずれかの曲げセンサと、曲げセンサに付与される曲げを検出する検出部と、を備え、薄膜トランジスタは、曲げに応じて生じる画素電極と対向電極との間の電気的特性の変化を示す信号を出力し、検出部は、信号を曲げの状態を示す情報として検出する。この曲げ検出装置は、上述したいずれかの曲げセンサを備えるので、上述したように、曲げを安定して検出することが可能となる。

本発明の更に別の側面に係る曲げセンサの製造方法は、曲げを検出するための曲げセンサの製造方法であって、曲げによって変形可能な可撓性を有する基板上に、薄膜トランジスタを含む薄膜トランジスタ層を形成する工程と、薄膜トランジスタ層上に画素電極を形成する工程と、画素電極上に、圧電体を含む圧電体層を形成する工程と、圧電体層上に、圧電体層を介して画素電極に対向するように対向電極を形成する工程と、を備え、画素電極上に圧電体層を形成する工程では、絶縁層を介して圧電体層を画素電極に接合する。

上記の曲げセンサの製造方法では、絶縁層を介して圧電体層が画素電極および画素電極間の薄膜トランジスタ層表面に接合される。この場合、圧電体層が画素電極に接触しているだけの場合と比べて、圧電体層に対する画素電極の位置が安定する。ここで、絶縁層は、画素電極と圧電体層とを接続するキャパシタとして機能する。そのため、曲げに応じて圧電体層に生じた電圧は、絶縁層を介して画素電極に印加され、曲げの状態を示す信号として検出される。従って、上記の曲げセンサの製造方法によれば、圧電体層に対する画素電極の位置を安定させた状態で、曲げの状態を示す信号を取り出すことが可能である。この場合、曲げセンサから出力される信号を安定させることができるため、当該信号に基づいて曲げを安定して検出することが可能となる。更に、画素電極と圧電体層との間に絶縁層が存在することによって、曲げセンサの機械的強度を高めつつ、画素電極と他の電極との間の電気絶縁性を確保することが可能となる。

画素電極上に圧電体層を形成する工程では、シート状接着剤を絶縁層として用意し、圧電体層に絶縁層を接合した後、該絶縁層を介して圧電体層を画素電極に接合してもよい。この場合、圧電体層に絶縁層を接合した後に、絶縁層と圧電体層を必要な形状に切り出すことができるので、予め圧電体層の形状にぴったり合わせた絶縁層を用意する必要がない。これにより、曲げセンサを容易に製造することが可能となる。

上記の曲げセンサの製造方法は、対向電極上に電気絶縁性のカバーシートを形成する工程を更に備えてもよい。この場合、電気絶縁性のカバーシートによって対向電極と他の電極との電気絶縁性を確保することができる。更に、対向電極上にカバーシートが配置されることによって対向電極への傷などの発生を抑制できる。

本発明によれば、曲げを安定して検出することが可能である。

図１は、一実施形態に係る曲げ検出装置が備える曲げセンサの一例を示す平面図である。 図２は、図１のＩＩ－ＩＩ線に沿った曲げセンサの断面図である。 図３（ａ）は、図２の曲げセンサが凸状に曲げられた状態を示す断面図である。図３（ｂ）は、図２の曲げセンサが凹状に曲げられた状態を示す断面図である。 図４（ａ）は、図２の曲げセンサにおける圧電体層と絶縁層との接続関係を示す回路図である。図４（ｂ）は、図４（ａ）に示す回路の等価回路図である。 図５は、図２の薄膜トランジスタ層に含まれる１画素分の薄膜トランジスタ群の構成の一例を示す断面図である。 図６は、図５の薄膜トランジスタ群の構成を示す平面図である。 図７は、図５の薄膜トランジスタ群によって構成される薄膜トランジスタアレイの回路図である。 図８は、図２の薄膜トランジスタ層に含まれる１画素分の薄膜トランジスタ群の構成の他の例を示す断面図である。 図９は、図８の薄膜トランジスタ群の構成を示す平面図である。 図１０は、図８の薄膜トランジスタ群によって構成される薄膜トランジスタアレイの回路図である。 図１１は、一実施形態に係る曲げ検出装置の一例を示す図である。 図１２は、一実施形態に係る曲げ検出装置が備える検出部の構成の一例を示す図である。 図１３は、一実施形態に係る曲げ検出装置が備える検出部の構成の他の例を示す図である。 図１４（ａ）、図１４（ｂ）、及び図１４（ｃ）は、図１の曲げセンサの製造工程の一例を示す断面図である。 図１５（ａ）及び図１５（ｂ）は、図１４の製造工程の後続の製造工程を示す断面図である。 図１６（ａ）及び図１６（ｂ）は、図１の曲げセンサの製造工程の他の例を示す断面図である。 図１７は、変形例１に係る曲げセンサを示す断面図である。 図１８は、変形例２に係る曲げセンサを示す断面図である。 図１９は、変形例３に係る曲げセンサを示す断面図である。

以下、本発明の実施形態に係る曲げセンサ、曲げ検出装置、及び曲げセンサの製造方法について、図面を参照しつつ詳細に説明する。以下の説明において、同一又は相当要素には同一符号を用い、重複する説明を適宜省略する。図面の寸法及び寸法比率は、必ずしも実際の寸法及び寸法比率とは一致していない。

図１は、本実施形態に係る曲げセンサ１０を示す平面図である。図２は、図１のＩＩ－ＩＩ線に沿った曲げセンサ１０の断面図である。曲げセンサ１０は、曲げセンサ１０に付与される曲げを検出する。曲げセンサ１０は、後述する検出部５と共に曲げ検出装置１を構成する（図１１参照）。曲げセンサ１０は、複数のセンサ１１がマトリクス状（二次元状）に配列されたセンサアレイである。曲げセンサ１０を構成する複数のセンサ１１は、画素ごとに１個ずつ配置されている。

本明細書において、「画素」とは、後述する走査配線６１及び信号配線６２（図７参照）の交点に対応する検知点を指す。本実施形態では、図１の平面視において、複数の画素がＮ行Ｍ列（Ｍ、Ｎは２以上の整数）に配列される場合について説明する。複数の画素は、Ｎ行Ｍ列に配列される複数の画素領域ＲＰによってそれぞれ区分けすることができる。図１には、互いに隣り合う各画素の境界線（すなわち、各画素領域ＲＰの境界線）ＢＬが示されている。但し、境界線ＢＬは、各画素の境界を示す仮想線であって、実際に存在する構成物の境界を示す線ではない。

図２に示すように、曲げセンサ１０は、絶縁基板１５（基板）と、薄膜トランジスタ層２０と、複数の画素電極２５と、絶縁層３０と、圧電体層３５と、対向電極４０とを備える。絶縁基板１５は、絶縁材料によって構成された基板である。絶縁基板１５は、曲げセンサ１０に付与される曲げに応じて変形可能な可撓性を有する。絶縁基板１５は、例えば、有機絶縁材料によって構成されるフィルムである。絶縁基板１５の材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）及びポリエチレンナフタレート（ＰＥＮ）などのポリエステル、ポリイミド（ＰＩ）、ポリアミド（ＰＡ）、ポリアミドイミド（ＰＡＩ）、ポリエーテルイミド（ＰＥＩ）、又はポリエーテルスルホン（ＰＥＳ）などが挙げられる。

図２に示すように、絶縁基板１５の表面１５ａ上には、薄膜トランジスタ層２０と、複数の画素電極２５と、絶縁層３０と、圧電体層３５と、対向電極４０とが順に積層されている。以下では、絶縁基板１５の表面１５ａに沿った一方向をＸ方向とし、表面１５ａに沿い且つ当該一方向と直交する方向をＹ方向とし、表面１５ａに直交する方向（すなわち、絶縁基板１５の厚さ方向）をＺ方向として説明する。また、本実施形態では、Ｚ方向から見ることを「平面視」と称し、Ｚ方向における絶縁基板１５側を「下」、その反対側である対向電極４０側を「上」と称することがある。また、或る構成の高さを説明する場合には、絶縁基板１５の裏面１５ｂの高さを基準として説明することがある。

薄膜トランジスタ層２０は、絶縁基板１５の表面１５ａ上に配置されている。図２では単純に表記するために薄膜トランジスタ層２０と記載しているが、実際には、薄膜トランジスタ層２０は複数層からなっている（図５及び図８参照）。薄膜トランジスタ層２０は、マトリクス状に配列された複数の薄膜トランジスタ群２４（図７参照）を含む。薄膜トランジスタ群２４は、複数の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）の集合体である。薄膜トランジスタは、例えば、有機薄膜トランジスタ（有機半導体）又は酸化物薄膜トランジスタ（酸化物半導体）としてよい。複数の薄膜トランジスタ群２４は、例えば、画素ごとに１つずつ配置されている。従って、複数の薄膜トランジスタ群２４は、複数の画素に対応してＮ行Ｍ列に配列されている。例えば、複数の薄膜トランジスタ群２４は、Ｘ方向及びＹ方向に沿って配列されている。なお、マトリクス状に配列された複数の薄膜トランジスタ群２４を薄膜トランジスタアレイと称することもある。

複数の画素電極２５は、薄膜トランジスタ層２０の表面２０ａ上に配置されている。各画素電極２５は、例えば平面視において矩形状を呈する電極である。各画素電極２５の材料は、例えば、モリブデン（Ｍо）、アルミニウム（Ａｌ）、又は銀（Ａｇ）などの金属、或いはこれらの金属を含む合金であってもよいし、金属粒子を含有する混合物（例えば焼結体など）であってもよい。通常、複数の画素電極２５は、画素ごとに１つずつ配置されている。各画素電極２５は、各薄膜トランジスタ群２４と同様、各画素に対応してＮ行Ｍ列に配列されている。例えば、各画素電極２５は、Ｘ方向及びＹ方向に沿って配列されて、平面視において各薄膜トランジスタ群２４と重なるように配置されている。各画素電極２５は、Ｘ方向及びＹ方向において互いに離間するように配置されている。各画素電極２５が互いに離間する状態とは、各画素電極２５の間の電気絶縁性が確保されるように、各画素電極２５が物理的に互いに離れた位置に配置された状態であればよい。

圧電体層３５は、絶縁層３０を介して複数の画素電極２５の表面２５ａ上に配置されている。圧電体層３５の裏面３５ｂは、各画素電極２５の表面２５ａに対して離間している。圧電体層３５は、圧電体によって構成される層である。圧電体層３５の材料としては、例えば、ポリビニリデンジフルオリド（ＰＶＤＦ）、ポリ（ビニリデンジフルオリド－トリフルオロエチレン）共重合体（Ｐ（ＶＤＦ－ＴｒＦＥ））、又はポリ乳酸などが挙げられる。圧電体層３５は、曲げセンサ１０の曲げによる応力が付与されたときに、圧電体に分極が生じる圧電効果によって、当該応力に応じた電圧を発生する。

対向電極４０は、圧電体層３５の表面３０ａ上に配置されている。対向電極４０の裏面４０ｂは、圧電体層３５の表面３０ａに接合している。対向電極４０の表面４０ａは、圧電体層３５とは反対側を向いている。対向電極４０は、圧電体層３５及び絶縁層３０を介して複数の画素電極２５とＺ方向に対向している。対向電極４０は、平面視において全ての画素電極２５と重なるように配置される１枚の共通電極である。対向電極４０は、例えば、平面視において全ての画素電極２５を包含する矩形状を呈している。対向電極４０の材料は、例えば、モリブデン（Ｍо）、アルミニウム（Ａｌ）、又は銀（Ａｇ）などの金属、或いはこれらの金属を含む合金であってもよいし、金属粒子を含有する混合物（例えば焼結体など）であってもよい。対向電極４０は、後述する対向電極配線６５（図１４（ｃ）参照）と電気的に接続されている。対向電極配線６５は、複数の画素電極２５と共に、薄膜トランジスタ層２０の表面２０ａ上に配置される電極配線である。対向電極４０には、対向電極配線６５を介して任意の一定の電圧Ｖｃが印加される。対向電極４０には、グランド（ＧＮＤ）電位が印加されてもよい。

絶縁層３０は、圧電体層３５と薄膜トランジスタ層２０との間に配置されている。具体的には、絶縁層３０は、薄膜トランジスタ層２０の表面２０ａ上において複数の画素電極２５を全て覆うように配置されている。従って、各画素電極２５は、Ｘ方向及びＹ方向において絶縁層３０を介して互いに離間している。各画素電極２５の間の電気絶縁性は、絶縁層３０によって確保されている。つまり、絶縁層３０は、各画素電極２５の間、及び各画素電極２５と他の電極との間を電気的に絶縁している。絶縁層３０の裏面３０ｂは、薄膜トランジスタ層２０の表面２０ａ、及び各画素電極２５の表面２５ａに接合している。裏面３０ｂは、各画素電極２５の側面２５ｃに接合してもよい。絶縁層３０の表面３０ａは、圧電体層３５の裏面３５ｂに接合している。

絶縁層３０は、例えば、電気絶縁性を有する単層の接着層である。従って、絶縁層３０は、電気絶縁性の機能のほか、圧電体層３５と複数の画素電極２５とを接合する機能を有する。そのため、絶縁層３０の表面３０ａは、圧電体層３５の裏面３５ｂに接合している。絶縁層３０の裏面３０ｂは、薄膜トランジスタ層２０の表面２０ａ、及び各画素電極２５の表面２５ａに接合している。裏面３０ｂは、各画素電極２５の側面２５ｃに接合してもよい。本実施形態において、絶縁層３０が或る構成に接合した状態とは、絶縁層３０と当該或る構成との間の相対位置が固定（維持）された状態をいう。絶縁層３０と当該或る構成との間の相対位置が固定されていれば、当該或る構成に対する絶縁層３０の接合方法は、接着に限られず、他の方法であってもよい。従って、ここでの「接合」は、或る構成への絶縁層３０の接着のほか、或る構成への絶縁層３０の融着、或る構成への絶縁層３０の常温接合などを含む。

絶縁層３０は、例えば、電気絶縁性の接着剤である。絶縁層３０は、粘着剤でもよい。絶縁層３０は、例えば、液状接着剤を塗布・硬化したものであってもよいし、ホットメルト接着剤や両面テープなどのシート状接着剤であってもよい。絶縁層３０の材料としては、例えば、アクリル系樹脂、ウレタン系樹脂、ポリエステル系樹脂、及びこれらの合成樹脂などが挙げられる。これらの材料は、曲げに応じて変形可能である。このような柔軟性を有する材料によって構成される絶縁層３０は、曲げが付与される曲げセンサ１０の使用に適している。絶縁層３０を構成する接着剤は、曲げセンサ１０に曲げが付与された際に、圧電体層３５及び各画素電極２５に対する絶縁層３０の剥がれが発生しないように高い接着強度を有する。

画素電極２５と圧電体層３５との間の絶縁層３０の厚さＴ３０は、例えば、圧電体層３５の厚さＴ３５以下が望ましい。絶縁層３０の厚さＴ３０は、画素電極２５の表面２５ａから圧電体層３５の裏面３５ｂまでのＺ方向の距離である。圧電体層３５の厚さＴ３５は、圧電体層３５の表面３５ａから裏面３５ｂまでのＺ方向の距離である。絶縁層３０の厚さＴ３０は、画素電極２５の厚さＴ２５以上であってもよい。画素電極２５の厚さＴ２５は、画素電極２５の表面２５ａから裏面２５ｂまでのＺ方向の距離である。

絶縁層３０は、画素電極２５と圧電体層３５とを接続するキャパシタとして機能する。絶縁層３０を誘電体とするキャパシタの静電容量Ｃｉは、絶縁層３０の厚さＴ３０が薄くなるほど大きくなり、絶縁層３０の厚さＴ３０が厚くなるほど小さくなる。絶縁層３０の厚さＴ３０が薄く設定されることで、静電容量Ｃｉを大きくすることが可能である。絶縁層３０の厚さＴ３０は、例えば、圧電体層３５を誘電体とするキャパシタの静電容量Ｃｐよりも静電容量Ｃｉが大きくなるように設定される。例えば、絶縁層３０の厚さＴ３０は、６０μｍ以下に設定されてもよい。一方、絶縁層３０の厚さＴ３０が厚く設定されることで、絶縁層３０の機械的強度を確保できる。例えば、絶縁層３０の厚さＴ３０は、１μｍ以上であってもよい。

図２に示すように、圧電体層３５は、曲げセンサ１０が曲げられたときに応力が付与されるように、中立面ＮＰとは異なる位置に配置される。中立面ＮＰとは、曲げセンサ１０が曲げられても引張応力又は圧縮応力が付与されない面である。図２に示す断面において、中立面ＮＰは、ＸＹ平面に沿った仮想面として示すことができる。中立面ＮＰは、曲げセンサ１０を構成する各層（すなわち、絶縁基板１５、薄膜トランジスタ層２０、画素電極２５、絶縁層３０、圧電体層３５、及び対向電極４０）のいずれかに位置する。

中立面ＮＰのＺ方向の位置は、絶縁基板１５の裏面１５ｂからの高さλによって表すことができる。中立面ＮＰの高さλは、曲げセンサ１０を構成する各層のヤング率及び厚さに依存する。曲げセンサ１０がＮ層（Ｎは自然数）で構成される場合、最下層を第１層として第ｉ層（ｉはＮ以下の自然数）のヤング率をＥｉ、第ｉ層の厚さをＴｉ、最下層からの第ｉ層の中央の高さをＹｉとすると、中立面ＮＰの高さλは、一般的に次の式（１）によって表される。

本実施形態において、第１層を絶縁基板１５とすると、絶縁基板１５のヤング率はＥ１、厚さはＴ１で表される。第２層の薄膜トランジスタ層２０のヤング率はＥ２、厚さはＴ２で表される。第３層の画素電極２５のヤング率はＥ３、厚さはＴ３で表される。第４層の絶縁層３０のヤング率はＥ４、厚さはＴ４で表される。第５層の圧電体層３５のヤング率はＥ５、厚さはＴ５で表される。第６層の対向電極４０のヤング率はＥ６、厚さはＴ６で表される。

このように、中立面ＮＰの高さλは、曲げセンサ１０の各層のヤング率及び厚さによって変化するため、各層のヤング率及び厚さの調整によって調整可能である。中立面ＮＰの高さλは、例えば、圧電体層３５の裏面３０ｂよりも低い位置に位置している。図２に示す例では、中立面ＮＰの高さλが、画素電極２５の裏面２５ｂの高さ（すなわち、薄膜トランジスタ層２０の表面２０ａの高さ）に位置している。従って、圧電体層３５は、中立面ＮＰの高さλよりも高い位置に位置している。（但し、各層のヤング率や膜厚が異なる場合には、中立面ＮＰの高さλは、必ずしも画素電極２５の裏面２５ｂの高さであるとは限らず、裏面２５ｂよりも高いこともあるし、裏面２５ｂよりも低いこともある。例えば、中立面ＮＰの高さλは、各層のいずれかの内部の高さとなる場合もある。）

図３（ａ）は、曲げセンサ１０が凸状に曲げられた状態を示す断面図である。図３（ａ）では、曲げセンサ１０にＸ方向の曲げが付与されることによって、ＸＺ断面において、曲げセンサ１０が上方に凸となるように曲げられている。本実施形態のように、圧電体層３５が中立面ＮＰよりも上方に位置している場合、図３（ａ）に示すように曲げセンサ１０が凸状に曲げられると、圧電体層３５にＸ方向の引張応力ＳＴ１が付与される。仮に、中立面ＮＰから圧電体層３５のＺ方向の中央までの距離をｄとした場合、すなわち圧電体層３５の中央の高さがλ＋ｄである場合、圧電体層３５の中央の曲率半径をＲとしてせん断変形を無視すれば、圧電体層３５に付与される引張応力ＳＴ１は、ｄ／Ｒと表される。従って、引張応力ＳＴ１は、曲率半径Ｒに反比例（すなわち、曲率に比例）する。

引張応力ＳＴ１によって、圧電体層３５の厚さ方向に電束密度が発生する。その結果、圧電体層３５の表面３５ａと裏面３５ｂとの間に電圧Ｖｐが生じる。電圧Ｖｐは、表面３５ａに対する裏面３５ｂの電位である。電圧Ｖｐは、電荷ｑ／静電容量Ｃｐと表すことができる。電圧Ｖｐは、引張応力ＳＴ１に比例する。対向電極４０の電圧をＶｃとすると、対向電極４０は圧電体層３５の表面３５ａと接続されているので、表面３５ａの電圧はＶｃとなる。一方、圧電体層３５の裏面３５ｂの電圧は、対向電極４０の電圧Ｖｃに圧電体層３５の電圧Ｖｐが加算された値、すなわちＶｃ＋Ｖｐとなる。裏面３５ｂの電圧Ｖｃ＋Ｖｐは、絶縁層３０を誘電体とするキャパシタを介して画素電極２５に印加される。

図３（ｂ）は、曲げセンサ１０が凹状に曲げられた状態を示す断面図である。図３（ｂ）では、曲げセンサ１０にＸ方向の曲げが付与されることによって、ＸＺ断面において、曲げセンサ１０が上方に凹となるように曲げられている。本実施形態のように、圧電体層３５が中立面ＮＰよりも上方に位置している場合、図３（ｂ）に示すように曲げセンサ１０が凹状に曲げられると、圧電体層３５にＸ方向の圧縮応力ＳＴ２が付与される。仮に、中立面ＮＰから圧電体層３５のＺ方向の中央までの距離をｄとした場合、すなわち、圧電体層３５の中央の高さがλ＋ｄである場合、圧電体層３５の中央の曲率半径をＲとしてせん断変形を無視すれば、圧電体層３５に付与される圧縮応力ＳＴ２は、ｄ／Ｒと表される。従って、圧縮応力ＳＴ２は、曲率半径Ｒに反比例（すなわち、曲率に比例）する。そして、上述した引張応力ＳＴ１と同様、圧縮応力ＳＴ２によって画素電極２５に電圧Ｖｃ＋Ｖｐが印加される。但し、圧縮応力ＳＴ２によって生じる電圧Ｖｃ＋Ｖｐは、引張応力ＳＴ１によって生じる電圧Ｖｃ＋Ｖｐとは逆向きとなる。

上述したような曲げによって生じる電圧Ｖｃ＋Ｖｐは、絶縁層３０を誘電体とするキャパシタを介して、画素電極２５に印加される。図４（ａ）は、圧電体層３５と絶縁層３０との接続関係を示す回路図である。図４（ｂ）は、図４（ａ）に示す回路の等価回路図である。図４（ａ）に示すように、表面３５ａと裏面３５ｂとの間の圧電体層３５を誘電体とするキャパシタの静電容量Ｃｐは、裏面３５ｂと表面２５ａとの間の絶縁層３０を誘電体とするキャパシタの静電容量Ｃｉに対して直列に接続される。静電容量Ｃｐと静電容量Ｃｉとの合成静電容量をＣｐｉとすると、図４（ａ）に示す回路は、図４（ｂ）に示す等価回路で表すことができる。合成静電容量Ｃｐｉは、ＣｐＣｉ／（Ｃｐ＋Ｃｉ）と表すことができる。

このように静電容量Ｃｐと静電容量Ｃｉとが直列で接続される場合、合成静電容量Ｃｐｉは、静電容量Ｃｐのみが存在する場合よりも小さくなる。しかし、圧電体層３５及び絶縁層３０によって構成されるキャパシタの漏れ電流は小さいため、圧電体層３５及び絶縁層３０を介して画素電極２５に印加される電圧は、曲げの検知に要する数秒程度の短時間であれば、一定値の（Ｖｃ＋Ｖｐ）付近に保たれる。つまり、静電容量Ｃｉが存在しても、電圧Ｖｃ＋Ｖｐが画素電極２５に入力され、曲げセンサ１０のセンシング動作は妨げられない。但し、数分程度が経過すると、キャパシタの漏れ電流によって電圧Ｖｐは徐々に減衰してゼロに近づいていく。このような電圧Ｖｐの減衰は、静電容量Ｃｉが存在しない場合においても起こり得るが、電圧Ｖｐ（すなわち、電圧Ｖｐに応じた信号）の減衰速度は、合成静電容量Ｃｐｉの大きさに依存する。具体的には、信号の減衰速度は、合成静電容量Ｃｐｉが小さくなるほど高くなり、合成静電容量Ｃｐｉが大きくなるほど低くなる。

そこで、本実施形態では、信号の減衰速度を低く抑える観点から、合成静電容量Ｃｐｉを大きくすべく、絶縁層３０を薄くして静電容量Ｃｉを大きくしている。更に、信号の減衰速度のばらつきを抑えるために、静電容量Ｃｉを静電容量Ｃｐよりも大きくしている。このように静電容量Ｃｉの絶対値を大きくすることで、当該絶対値に対して静電容量Ｃｉのばらつきが与える影響を小さくできる、その結果、信号の減衰速度のばらつきを抑えることが可能となる。信号の減衰速度が揃っていれば、信号の減衰量を補償する補正を行うことができるため、当該補正によって信号を安定的に検出することが可能となる。このようにして画素電極２５に印加された電圧Ｖｃ＋Ｖｐは、薄膜トランジスタ層２０の薄膜トランジスタ群２４に印加される。

図５は、薄膜トランジスタ層２０に含まれる１画素分の薄膜トランジスタ群２４の構成（図２におけるＡ部）の一例を示す断面図である。図６は、図５の薄膜トランジスタ群２４の構成を示す平面図である。図５及び図６に示すように、薄膜トランジスタ層２０は、薄膜トランジスタ群２４と、ゲート絶縁膜５０と、層間絶縁膜５１とを有する。薄膜トランジスタ群２４は、例えば、画素用の薄膜トランジスタ２１と、選択用の薄膜トランジスタ２２とを含む。つまり、薄膜トランジスタ群２４は、１画素に２個の薄膜トランジスタ２１，２２を含む。薄膜トランジスタ２１は、ゲート電極Ｇ１と、ソース電極Ｓ１と、半導体層ＳＣ１と、ドレイン電極Ｄ１とを含む。薄膜トランジスタ２２は、ゲート電極Ｇ２と、ソース電極Ｓ２と、半導体層ＳＣ２と、ドレイン電極Ｄ２とを含む。

図５において、ゲート電極Ｇ１及びゲート電極Ｇ２は、絶縁基板１５の表面１５ａ上に配置されており、Ｘ方向において互いに離間している。ゲート絶縁膜５０は、絶縁基板１５の表面１５ａ上においてゲート電極Ｇ１及びゲート電極Ｇ２を覆うように配置されている。ゲート絶縁膜５０は、ゲート電極Ｇ１とゲート電極Ｇ２との間、及びゲート電極Ｇ１，Ｇ２と他の電極との間を電気的に絶縁する。ソース電極Ｓ１、ドレイン電極Ｄ１、半導体層ＳＣ１、ソース電極Ｓ２、ドレイン電極Ｄ２、及び半導体層ＳＣ２は、ゲート絶縁膜５０上に配置されている。ソース電極Ｓ１、ドレイン電極Ｄ１、及び半導体層ＳＣ１は、ゲート絶縁膜５０を介してゲート電極Ｇ１上に配置されている。ソース電極Ｓ２、ドレイン電極Ｄ２、及び半導体層ＳＣ２は、ゲート絶縁膜５０を介してゲート電極Ｇ２上に配置されている。

層間絶縁膜５１は、ゲート絶縁膜５０上において、ソース電極Ｓ１、ドレイン電極Ｄ１、半導体層ＳＣ１、ソース電極Ｓ２、ドレイン電極Ｄ２、及び半導体層ＳＣ２を覆うように配置されている。層間絶縁膜５１上には、画素電極２５が配置されている。層間絶縁膜５１は、ソース電極Ｓ１、ドレイン電極Ｄ１、ソース電極Ｓ２、及びドレイン電極Ｄ２を含む電極群と、画素電極２５との間を電気的に絶縁する。ゲート電極Ｇ１は、ゲート絶縁膜５０内に形成されたビア配線５３と、層間絶縁膜５１内に形成されたビア配線５４とを介して、画素電極２５と電気的に接続されている。ゲート絶縁膜５０は、ビア配線５３の位置に開口を有する。層間絶縁膜５１は、ビア配線５４の位置に開口を有する。ソース電極Ｓ１は、接続配線５５を介して、ドレイン電極Ｄ２と電気的に接続されている。

図６に示すように、曲げセンサ１０には、ドレイン配線６０と、走査配線６１と、信号配線６２とが設けられている。ドレイン配線６０は、ドレイン電極Ｄ１と接続されてＹ方向に沿って延びる配線である。ドレイン電極Ｄ１は、ドレイン配線６０を介して電源と電気的に接続されている。走査配線６１は、ゲート電極Ｇ２と接続されてＸ方向に沿って延びる配線である。信号配線６２は、ソース電極Ｓ２と接続されてＹ方向に沿って延びる配線である。信号配線６２は、ドレイン配線６０とはＸ方向に離間して配置されている。平面視において、ドレイン配線６０及び信号配線６２は、走査配線６１と交差（例えば直交）している。

図７は、複数の薄膜トランジスタ群２４によって構成される薄膜トランジスタアレイの回路構成を示す図である。図７に示すように、複数の薄膜トランジスタ群２４は、Ｎ行Ｍ列にマトリクス状に配列されている。信号配線６２は、Ｘ方向において間隔を空けて複数（例えばＮ本）並ぶように配列されている。各信号配線６２は、Ｙ方向に一列に並ぶ複数の薄膜トランジスタ群２４のソース電極Ｓ２を接続している。各信号配線６２は、走査配線６１は、Ｙ方向において間隔を空けて並ぶ複数（例えばＭ本）並ぶように配列されており、各信号配線６２と交差（例えば直交）している。各走査配線６１は、Ｘ方向に一行に並ぶ複数の薄膜トランジスタ群２４のゲート電極Ｇ２を接続している。

曲げセンサ１０の曲げによって圧電体層３５に引張応力ＳＴ１又は圧縮応力ＳＴ２が付与されたとき、画素電極２５に印加された電圧Ｖｃ＋Ｖｐは、画素電極２５に接続された薄膜トランジスタ２１に入力される。簡単のため、１つの薄膜トランジスタ群２４に着目すると、画素電極２５の電圧Ｖｃ＋Ｖｐは、薄膜トランジスタ２１のゲート電極Ｇ１に入力される。薄膜トランジスタ２１は、ドレイン配線６０に接続される電源の電圧を基に、ゲート電極Ｇ１に入力された電圧Ｖｃ＋Ｖｐに対応する信号を、ドレイン電極Ｄ１からソース電極Ｓ１に出力する。ソース電極Ｓ１に出力された信号は、薄膜トランジスタ２２のドレイン電極Ｄ２に入力される。

薄膜トランジスタ２２は、ドレイン電極Ｄ２に入力された信号を信号配線６２に出力するか否かを制御する。薄膜トランジスタ２２のゲート電極Ｇ２には、走査配線６１から、薄膜トランジスタ２２のオン／オフを切り替えるゲート電圧が印加される。薄膜トランジスタ２２は、ゲート電極Ｇ２に印加されるゲート電圧に基づいてドレイン電極Ｄ２とソース電極Ｓ２との間のオン／オフを切り替えるスイッチの役割を有する。薄膜トランジスタ２２がオフになるゲート電圧（オフ電圧）が走査配線６１からゲート電極Ｇ２に印加された場合には、ドレイン電極Ｄ２に入力された信号は、信号配線６２に出力されない。一方、薄膜トランジスタ２２がオンになるゲート電圧（オン電圧）が走査配線６１からゲート電極Ｇ２に印加された場合には、ドレイン電極Ｄ２に入力された信号は、ソース電極Ｓ２から信号配線６２に出力される。

信号配線６２に出力された信号は、後述する検出部５（図１１参照）によって画素ごとに検出される。当該信号が示す電圧は、曲げの大きさに比例するため、当該信号からは曲げの大きさを把握できる。曲げの大きさからは、曲げの有無の他、曲げ量、及び曲げの向き（すなわち、上方に凸となる曲げであるか、下方に凹となる曲げであるか）といった曲げ情報が得られる。本実施形態では、当該信号から、Ｘ方向の曲げの大きさと、Ｙ方向の曲げの大きさとの合計値が得られる。Ｘ方向の曲げとは、Ｘ方向に応力が付与されるときの曲げである。より具体的には、Ｘ方向の曲げとは、ＸＺ断面において曲げセンサ１０がＺ方向に凸又は凹となる方向の曲げをいう。Ｙ方向の曲げとは、Ｙ方向に応力が付与されるときの曲げである。より具体的には、Ｙ方向の曲げとは、ＹＺ断面において曲げセンサ１０がＺ方向に凸又は凹となる方向の曲げをいう。

図８は、薄膜トランジスタ群２４の構成の他の例を示す断面図である。図９は、図８の薄膜トランジスタ群２４Ａの構成を示す平面図である。図８及び図９に示すように、薄膜トランジスタ層２０Ａは、薄膜トランジスタ群２４に代えて薄膜トランジスタ群２４Ａを有する。薄膜トランジスタ群２４Ａは、画素用の薄膜トランジスタ２１、及び選択用の薄膜トランジスタ２２に加えて、リセット用の薄膜トランジスタ２３を含む。リセット用の薄膜トランジスタ２３は、ゲート電極Ｇ３と、ソース電極Ｓ３と、半導体層ＳＣ３と、ドレイン電極Ｄ３とを含む。

図８において、ゲート電極Ｇ３は、絶縁基板１５の表面１５ａ上に配置されており、Ｘ方向においてゲート電極Ｇ１及びゲート電極Ｇ２から離間している。ゲート電極Ｇ３は、絶縁基板１５の表面１５ａ上において、ゲート電極Ｇ１及びゲート電極Ｇ２と共にゲート絶縁膜５０に覆われている。ソース電極Ｓ３、半導体層ＳＣ３、及びドレイン電極Ｄ３は、ゲート絶縁膜５０上に配置されている。ソース電極Ｓ３、ドレイン電極Ｄ３、及び半導体層ＳＣ３は、ゲート絶縁膜５０を介してゲート電極Ｇ３上に配置されている。ソース電極Ｓ３、ドレイン電極Ｄ３、及び半導体層ＳＣ３は、層間絶縁膜５１に覆われている。

ドレイン電極Ｄ３は、ビア配線５３，５４と接続されている。ドレイン電極Ｄ３は、ビア配線５３，５４を介して、薄膜トランジスタ２１のゲート電極Ｇ１及び画素電極２５と電気的に接続されている。図９に示すように、薄膜トランジスタ２３には、共通配線６３及びリセット配線６４が設けられている。共通配線６３は、ソース電極Ｓ３と接続されてＹ方向に沿って延びる配線である。共通配線６３は、Ｘ方向においてドレイン配線６０に対して信号配線６２とは反対側に離間した位置に配置されている。共通配線６３は、対向電極４０と同電位に設定される。リセット配線６４は、ゲート電極Ｇ３と接続されてＸ方向に沿って延びる配線である。リセット配線６４は、例えば、走査配線６１と平行に配置されている。リセット配線６４及び走査配線６１は、平面視においてドレイン配線６０、信号配線６２及び共通配線６３と交差（例えば、直交）している。リセット配線６４には、薄膜トランジスタ２３のオン／オフを切り替えるゲート電圧が印加される。

図１０は、複数の薄膜トランジスタ群２４Ａによって構成される薄膜トランジスタアレイの回路構成を示す図である。薄膜トランジスタ２３は、曲げセンサ１０による曲げ検出を行う前に、画素電極２５を共通配線６３に短絡する（すなわち、画素電極２５を対向電極４０と同電位にする）ことで、圧電体層３５の電圧をゼロにリセットする役割を有する。これにより、図１０に示す回路では、図７に示す回路よりもより精密な検出を行うことが可能となる。なお、図７及び図１０に示す回路は、薄膜トランジスタアレイの回路構成の例を示したにすぎず、他の回路であってもよい。図７及び図１０に示す回路では、圧電体層３５の電圧が、曲げセンサ１０と一体化された薄膜トランジスタアレイ内の薄膜トランジスタ２１のゲート電極Ｇ１に印加されて電流増幅されるので、出力される信号にノイズが乗りにくいという利点がある。

［曲げ検出装置］
続いて、上述した曲げセンサ１０を備える曲げ検出装置１について説明する。図１１のように、曲げ検出装置１は、曲げセンサ１０と、曲げセンサ１０からの信号を検出するための検出部５とを備える。検出部５は、各薄膜トランジスタ群２４から出力される各信号に基づいて画素ごとの曲げ情報を得るために、各信号を区別して検出する。曲げセンサ１０は、ケーブル１００を有してよい。ケーブル１００は、ドレイン配線６０に接続される電源線、走査配線６１に接続される駆動線、信号配線６２に接続される信号線、リセット配線６４に接続されるリセット線、対向電極４０及び共通配線６３に接続される対向電圧線を有してよい。また、検出部５が備える制御回路８０（後述する図１２参照）は、表示部や外部出力端子を有してよい。

図１２は、検出部５の構成を示す図である。図１２に示すように、検出部５は、信号検出回路７５と、制御回路８０と、駆動回路８５とを有する。図１２に示す例では、Ｍ本の信号配線６２は、Ｍ_１本ごとにＭ_２個のブロックＢ（図１２において破線で囲まれた部分）によって区分けされている。つまり、１個のブロックＢにＭ_１本の信号配線６２が設けられている。Ｍ_１、Ｍ_２はそれぞれ、Ｍ＝Ｍ_１×Ｍ_２の関係を満たす２以上の整数である。

信号検出回路７５は、Ｍ本の信号配線６２と電気的に接続され、Ｍ本の信号配線６２から出力される信号を検出する。信号検出回路７５は、各信号配線６２から出力される各信号を区別して検出するために、各信号を行ごとに順次読み出すように構成されている。信号検出回路７５は、例えば、Ｍ_２個の切替回路８１と、Ｍ_２個のカウンタ８２と、Ｍ_２個の負荷抵抗７６と、Ｍ_２個のアンプ７７と、１個の切替回路７８と、１個のＡＤコンバータ７９とを有する。Ｍ_２個の切替回路８１、Ｍ_２個の負荷抵抗７６、及びＭ_２個のアンプ７７は、Ｍ_２個のブロックＢによってそれぞれ区分けされている。つまり、各ブロックＢには、Ｍ_１本の信号配線６２に加えて、１個の切替回路８１と、１個の負荷抵抗７６と、１個のアンプ７７と、が設けられている。

Ｍ_２個のカウンタ８２は、ブロックＢごとに設けられている。つまり、１個のブロックＢに対して１個のカウンタ８２が設けられている。各ブロックＢにおいて、カウンタ８２は、切替回路８１及び制御回路８０と電気的に接続されている。カウンタ８２は、制御回路８０からの制御信号Ｓ８２を受けて、切替回路８１の接続先の切り替えを制御するための制御信号Ｓ８１を切替回路８１に出力する。このようにブロックＢごとにカウンタ８２が用いられる場合、ブロックＢごとに１本ずつデジタル配線が制御回路８０から各カウンタ８２に接続される。この場合、制御回路８０から多数のデジタル配線を各カウンタ８２に接続する必要がないので、制御回路８０のデジタル出力数が少ない場合に特に有効である。

切替回路８１は、例えば、Ｍ_１個の入力端と１個の出力端とを含むアナログマルチプレクサである。アナログマルチプレクサは、アナログ信号である信号の情報を失うことなく、高速で切り替えが可能である。但し、信号の電圧範囲が大きい場合など、アナログマルチプレクサによる対応が難しい場合は、アナログマルチプレクサに代えてリレーを採用してもよい。切替回路８１のＭ_１個の入力端は、ブロックＢ内のＭ_１本の信号配線６２とそれぞれ電気的に接続されている。切替回路８１は、カウンタ８２からの制御信号Ｓ８１に応じて、出力端の接続先をＭ_１個の入力端のいずれかに切り替える。換言すると、切替回路８１は、出力端の接続先として、Ｍ_１本の信号配線６２のいずれかを選択する。

アンプ７７は、例えば、電圧検出型のアンプである。アンプ７７は、例えば、ボルテージフォロワ回路である。アンプ７７の＋の入力端には、切替回路８１の出力端が接続されている。アンプ７７の－の入力端は、アンプ７７の出力端に接続されている。アンプ７７は、切替回路８１を介して信号配線６２から入力される信号を電流増幅する。負荷抵抗７６は、切替回路８１とアンプ７７との間に配置されている。負荷抵抗７６の一端は、切替回路８１の出力端とアンプ７７の一方の入力端とを接続する接続線に接続されており、負荷抵抗７６の他端は、グランド（ＧＮＤ）に接続されている。

切替回路７８は、例えば、Ｍ_２個の入力端と１個の出力端とを含むアナログマルチプレクサである。Ｍ_２個の入力端は、Ｍ_２個のブロックＢのアンプ７７の出力端とそれぞれ接続されている。切替回路７８は、制御回路８０からの制御信号Ｓ７８に応じて、出力端の接続先をＭ_２個の入力端のうちのいずれかに切り替える。換言すると、切替回路７８は、出力端の接続先として、Ｍ_２個のブロックＢのいずれかを選択する。ＡＤコンバータ７９は、切替回路７８の出力端と電気的に接続されている。従って、ＡＤコンバータ７９は、切替回路８１及び切替回路７８によって選択されたいずれかの信号配線６２と電気的に接続される。ＡＤコンバータ７９は、いずれかの信号配線６２から出力された信号をデジタル値に変換して制御回路８０に出力する。

駆動回路８５は、Ｎ本の走査配線６１と電気的に接続されている。駆動回路８５は、制御回路８０からの制御信号Ｓ８５を受けて駆動信号Ｓ６１を走査配線６１に出力することにより、Ｎ本の走査配線６１のうちいずれかの走査配線６１にオン電圧を印加しかつ他の全ての走査配線６１にオフ電圧を印加する。制御回路８０は、信号検出回路７５及び駆動回路８５と電気的に接続されており、信号検出回路７５及び駆動回路８５を制御する。制御回路８０は、例えば、ＣＰＵといったプロセッサ、及び、メモリといった記憶装置などを備えるコンピュータ（例えば、マイクロコンピュータ）によって構成される。

制御回路８０は、信号検出回路７５に対して、切替回路８１の接続先をいずれかの信号配線６２に切り替える制御信号Ｓ８２を出力する。また、制御回路８０は、切替回路７８に対して、切替回路７８の接続先をいずれかのブロックＢに切り替える制御信号Ｓ７８を出力する。そして、制御回路８０は、駆動回路８５に対して、いずれかの走査配線６１にオン電圧を印加させかつ他の全ての走査配線６１にオフ電圧を印加させる制御信号Ｓ８５を出力する。

その結果、１行の走査配線６１のみにオン電圧が印加され、当該１行に並ぶＭ個の薄膜トランジスタ群２４のそれぞれに接続される信号配線６２に信号が出力される。そして、１画素の薄膜トランジスタ２１から出力された信号は、切替回路８１及び切替回路７８などを介してＡＤコンバータ７９に入力され、制御回路８０に読み出される。これにより、１画素分の曲げ情報が得られる。次に、制御回路８０は、１行の走査配線６１のみにオン電圧が印加された状態で、１行分の各信号配線６２から信号が順次読み出されるように、切替回路８１の接続先及び切替回路７８の接続先を切り替える。これにより、１行分の曲げ情報が得られる。

次に、制御回路８０は、駆動回路８５に対して、次の行の走査配線６１にオン電圧を印加させかつ他の全ての走査配線６１にオフ電圧を印加させる制御信号Ｓ８５を出力する。この状態で、制御回路８０は、上記と同様に、切替回路８１の接続先及び切替回路７８の接続先を切り替えることにより、各信号配線６２から信号を順次読み出す。これにより、当該次の行分の曲げ情報が得られる。制御回路８０は、上記の動作を繰り返すことにより、オン電圧が印加される走査配線６１を順次切り替えながら、各行の信号を順次読み出す。これにより、行ごとに曲げ情報が順次得られる。そして、全ての行の信号が読み出されると、全画素の曲げ情報、すなわち、１画面分の画素ごとの曲げ情報が得られる。更に、以上の動作が繰り返されることで、複数画面分の画素ごとの曲げ情報、すなわち、全画素についての時間依存の曲げ情報が得られる。

図１３は、検出部５の他の例を示す図である。図１３に示す検出部５Ａでは、信号検出回路７５Ａが切替回路８１を有していない。この場合、Ｍ本の信号配線６２はブロックＢごとに区分けされないため、Ｍ本の信号配線６２に対応してＭ個の負荷抵抗７６及びＭ個のアンプ７７が必要となる。切替回路７８としては、例えば、アナログスイッチが用いられる。このような構成であっても、図１２に示す検出部５と同様に、行ごとに信号を順次読み出すことができるため、画素ごとに曲げ情報を得ることができる。なお、切替回路７８を用いずに信号配線６２と同数のＡＤコンバータ７９を用いる構成も考えられるが、切替回路７８を用いる構成とすれば、信号配線６２よりも少ない数のＡＤコンバータ７９を用いるだけで済む。また、図７及び図１０に示すように、各走査配線６１と各信号配線６２との交点を１画素として複数の薄膜トランジスタ群がマトリクス状に並ぶ構成とすれば、配線の本数を抑えて高速で多点の情報を得ることができる。

［曲げセンサの製造方法］
続いて、曲げセンサ１０の製造方法について説明する。図１４（ａ）～図１４（ｃ）、図１５（ａ）、及び図１５（ｂ）は、曲げセンサ１０の製造工程の一例を示す断面図である。まず、図１４（ａ）に示すように、絶縁基板１５を用意する。絶縁基板１５としては、上述したように、ポリエチレンテレフタレート（ＰＥＴ）などの有機絶縁フィルムを用いることができる。有機絶縁フィルムは、ガラス板への貼り付け、或いは、ガラス板上への塗布及び焼成を行うことによって形成できる。ガラス板は、曲げセンサ１０の製造工程の任意のタイミングで剥してよい。

次に、図１４（ｂ）に示すように、絶縁基板１５の表面１５ａ上に薄膜トランジスタ層２０を形成する。薄膜トランジスタ層２０は、シリコン半導体、有機半導体、又は酸化物半導体と、有機絶縁膜又は無機絶縁膜と、金属電極又は酸化物電極との組み合わせによって構成される。薄膜トランジスタ層２０は、曲げられても壊れにくくするために、有機絶縁膜を含む構成とするとよい。シリコン半導体の成膜には、例えば、ＣＶＤ（Chemical Vapor Deposition）、塗布及び焼成、並びにスパッタを使用できる。有機半導体の成膜には、塗布及び焼成、蒸着、並びに印刷を使用できる。酸化物半導体の成膜には、ＣＶＤ、塗布及び焼成、並びにスパッタを使用でき、パターニングには、フォトリソグラフィ及びエッチングを使用できる。

有機絶縁膜としては、アクリル系樹脂又はエポキシ系樹脂を使用できる。有機絶縁膜の成膜には、塗布及び焼成を使用できる。有機絶縁膜の材料が感光性である場合は、露光及び現像のみによってパターニングできる。無機絶縁膜としては、二酸化シリコン（ＳｉＯ_２）、窒化シリコン（ＳｉＮ）、窒化酸化シリコン（ＳｉＯＮ）などが使用できる。無機絶縁膜の成膜には、ＣＶＤ、スパッタ、及び蒸着を使用でき、パターニングには、フォトリソグラフィ及びエッチングを使用できる。金属電極としては、モリブデン（Ｍо）、アルミニウム（Ａｌ）、又は銀（Ａｇ）などの金属、又はそれらを含む合金を使用できる。金属電極の成膜には、スパッタ及び蒸着を使用できる。酸化物電極としては、酸化インジウムスズ（ＩＴＯ）を使用できる。酸化物電極の成膜にはスパッタが使用でき、パターニングにはフォトリソグラフィ及びエッチングを使用できる。

次に、図１４（ｃ）に示すように、薄膜トランジスタ層２０の表面２０ａ上に複数の画素電極２５を形成する。各画素電極２５としては、モリブデン（Ｍо）、アルミニウム（Ａｌ）、又は銀（Ａｇ）などの金属、又はそれらを含む合金を使用できるし、金属粒子を含有する混合物を使用することもできる。各画素電極２５の成膜には、ＣＶＤ、スパッタ、及び蒸着を使用でき、パターニングには、フォトリソグラフィ及びエッチングを使用できる。或いは、金属粒子又は金属化合物を含有するインクを印刷して焼成することによって、各画素電極２５を形成してもよい。図１４（ｃ）に示す工程では、表面２０ａ上に各画素電極２５と共に対向電極配線６５も併せて形成する。具体的には、表面２０ａ上において複数の画素電極２５から離間した位置に対向電極配線６５を形成する。

次に、図１５（ａ）に示すように、絶縁層３０を介して圧電体層３５を画素電極２５及び薄膜トランジスタ層２０に接合する。「絶縁層３０を介して接合」とは、圧電体層３５が絶縁層３０に接合し、かつ絶縁層３０が画素電極２５及び画素電極２５間の薄膜トランジスタ層２０に接合することである。圧電体層３５としては、ポリビニリデンジフルオリド（ＰＶＤＦ）、又はポリ（ビニリデンジフルオリド－トリフルオロエチレン）共重合体（Ｐ（ＶＤＦ－ＴｒＦＥ））等を使用できる。なお、圧電体層３５は、予め圧電体層３５の材料をガラス板に塗布して焼成した後に、当該材料をガラス板から剥離することによって得られる。そして、圧電体層３５には、ポーリング処理（すなわち、圧電体層３５の表裏を電極で挟み、正電圧及び負電圧を圧電体層３５に交互に印加しながら徐々に振幅を上げる処理）などによって、分極を与えておく。

図１５において、絶縁層３０は、単層の接着層である。単層の接着層としては、例えば、液状接着剤、又はホットメルト接着剤や両面テープなどのシート状接着剤を使用できる。図１５（ａ）に示す工程において、画素電極２５及び薄膜トランジスタ層２０と圧電体層３５との一方の層に絶縁層３０を接合した後、当該一方の層に接合された絶縁層３０を他方の層に接合する。このとき、薄膜トランジスタ層２０上の対向電極配線６５は、絶縁層３０に覆われずに外部に露出する。本実施形態では、絶縁層３０としてシート状接着剤を使用する。この場合、例えば、圧電体層３５の裏面３５ｂに絶縁層３０の表面３０ａを貼り付けて加圧した後、圧電体層３５に貼り付けた絶縁層３０の裏面３０ｂを、画素電極２５の表面２５ａ及び薄膜トランジスタ層２０の表面２０ａに貼り付けて加圧する。逆に、画素電極２５の表面２５ａ及び薄膜トランジスタ層２０の表面２０ａに絶縁層３０の裏面３０ｂを貼り付けて加圧した後、画素電極２５及び薄膜トランジスタ層２０に貼り付けた絶縁層３０の表面３０ａを、圧電体層３５の裏面３５ｂに貼り付けて加圧してもよい。

絶縁層３０を介して圧電体層３５を画素電極２５及び薄膜トランジスタ層２０に接合する方法は、上記の方法に限られない。例えば、絶縁層３０として液状接着剤を用いる場合には、圧電体層３５の裏面３５ｂに絶縁層３０の材料を塗布・低温焼成した後、圧電体層３５に塗布された絶縁層３０の材料を、画素電極２５の表面２５ａ及び薄膜トランジスタ層２０の表面２０ａに貼り付けて高温焼成してもよい。逆に、画素電極２５の表面２５ａ及び薄膜トランジスタ層２０の表面２０ａに絶縁層３０の材料を塗布・低温焼成した後、画素電極２５及び薄膜トランジスタ層２０に塗布された絶縁層３０の材料を、圧電体層３５の裏面３５ｂに貼り合わせて高温焼成してもよい。

次に、図１５（ｂ）に示すように、圧電体層３５の表面３５ａ上に対向電極４０を形成する。対向電極４０としては、モリブデン（Ｍо）、アルミニウム（Ａｌ）、或いは銀（Ａｇ）などの金属、又はそれらを含む合金を使用できるし、金属粒子を含有する混合物を使用することもできる。対向電極４０の成膜及びパターニングには、マスクスパッタ及びマスク蒸着を使用できる。或いは、金属粒子又は金属化合物を含有するインクを印刷して焼成することによって、対向電極４０を形成してもよい。図１５（ｂ）に示す工程では、薄膜トランジスタ層２０上の対向電極配線６５に対向電極４０が接続されるように、対向電極４０を形成する。具体的には、圧電体層３５の表面３５ａから薄膜トランジスタ層２０の表面２０ａにわたって延びるように、且つ表面２０ａ上の対向電極配線６５を覆うように、対向電極４０を形成する。

その結果、対向電極４０は、圧電体層３５の表面３５ａを覆う電極部分Ｐ１と、絶縁層３０と圧電体層３５との積層体Ｂ１の側面ＳＢ１を覆う電極部分Ｐ２と、薄膜トランジスタ層２０の表面２０ａ上の対向電極配線６５を覆う電極部分Ｐ３とを有する。電極部分Ｐ３は、対向電極配線６５を上方から覆うように形成され、対向電極配線６５と薄膜トランジスタ層２０の表面２０ａとに接触している。電極部分Ｐ３は、対向電極配線６５と電気的に接続されており、対向電極４０に電圧を供給することが可能である。つまり、対向電極配線６５を介して対向電極４０に給電することが可能である。また、対向電極配線６５は、薄膜トランジスタ層２０に含まれる薄膜トランジスタ群２４と電気的に接続されており、薄膜トランジスタ群２４の共通配線６３に電圧を供給することも可能である。なお、対向電極配線６５が形成されなくてもよく、対向電極４０及び薄膜トランジスタ群２４にそれぞれ直接給電する構成としてもよい。

図１６（ａ）及び図１６（ｂ）は、曲げセンサ１０の製造工程の他の例を示す断面図である。この例では、図１４（ａ）に示す工程と、図１４（ｂ）に示す工程とを順に行った後、図１６（ａ）に示す工程と、図１６（ｂ）に示す工程とを順に行う。図１６（ａ）に示す工程では、図１４（ｃ）と同様に、薄膜トランジスタ層２０の表面２０ａ上に各画素電極２５を形成する。このとき、例えば、図１６（ａ）に示すように、薄膜トランジスタ層２０の表面２０ａ上に対向電極配線６５を形成しなくてもよい。そして、図１６（ｂ）に示す工程では、絶縁層３０を介して圧電体層３５を薄膜トランジスタ層２０に接合する前に、圧電体層３５の表面３５ａ上に予め対向電極４０を形成する。つまり、圧電体層３５と対向電極４０との積層体Ｂ２を予め形成する。その後、図１５（ａ）に示す工程と同様の方法により、画素電極２５及び薄膜トランジスタ層２０と積層体Ｂ２との一方の層に絶縁層３０を接合した後、当該一方の層に接合された絶縁層３０を他方の層に接合する。

例えば、画素電極２５の表面２５ａ及び薄膜トランジスタ層２０の表面２０ａに絶縁層３０の裏面３０ｂを接合した後に、積層体Ｂ２の圧電体層３５の裏面３５ｂに絶縁層３０の表面３０ａを接合してもよい。或いは、積層体Ｂ２の裏面３５ｂに絶縁層３０の表面３０ａを接合した後に、画素電極２５の表面２５ａ及び薄膜トランジスタ層２０の表面２０ａに絶縁層３０の裏面３０ｂを接合してもよい。図１６（ａ）及び図１６（ｂ）に示す工程において、薄膜トランジスタ層２０上に対向電極配線６５を形成しない場合、対向電極４０及び薄膜トランジスタ群２４にそれぞれ直接給電する構成としてもよい。図１６（ａ）及び図１６（ｂ）に示す工程において、薄膜トランジスタ層２０上に対向電極配線６５を形成する場合には、対向電極４０と対向電極配線６５とを接続する工程を別途行ってもよい。図１６（ａ）及び図１６（ｂ）に示す工程を行う場合、圧電体層３５と対向電極４０との積層体Ｂ２を予め別の工程で作製することができるので、曲げセンサ１０の製造を容易にすることが可能となる。

［作用効果］
以上に説明した、本実施形態の作用効果を説明する。本実施形態では、画素電極２５と圧電体層３５との間に絶縁層３０が配置されており、絶縁層３０は、画素電極２５（及び画素電極２５間の薄膜トランジスタ層２０の表面２０ａ）と圧電体層３５とに接合されている。そのため、圧電体層３５が画素電極２５に接触しているのみの場合と比べて、圧電体層３５に対する画素電極２５の位置が安定する。ここで、上述したように、絶縁層３０は、画素電極２５と圧電体層３５とを接続するキャパシタとして機能する。そのため、曲げに応じて圧電体層３５に生じた電圧は、絶縁層３０を介して画素電極２５に印加され、曲げの状態を示す信号として検出される。従って、曲げセンサ１０では、圧電体層３５に対する画素電極２５の位置を安定させた状態（すなわち、絶縁層３０が圧電体層３５と画素電極２５（及び画素電極２５間の薄膜トランジスタ層２０の表面２０ａ）とを強固に保持した状態）で、曲げの状態を示す信号を取り出すことが可能である。この場合、曲げセンサ１０から出力される信号を安定させることができるため、当該信号に基づいて曲げを安定して検出することが可能となる。更に、画素電極２５と圧電体層３５との間に絶縁層３０が存在することによって、曲げセンサ１０の機械的強度を高めつつ、画素電極２５と他の電極との間の電気絶縁性を確保できる。

本実施形態では、絶縁層３０は、単層の接着層である。この場合、絶縁層３０が積層体である場合よりも、絶縁層３０の厚さをより薄くすることができる。絶縁層３０の厚さを薄くするほど、絶縁層３０を誘電体とするキャパシタの静電容量Ｃｉが大きくなり、曲げセンサ１０から出力される信号の減衰速度の増大を抑制することが可能となる。その結果、曲げをより安定して検出することが可能となる。

本実施形態では、絶縁層３０は、アクリル系樹脂、ポリウレタン系樹脂、ポリエステル系樹脂、又はこれらの合成樹脂によって構成されている。この場合、絶縁層３０の柔軟性を向上させることができるため、曲げに追従して絶縁層３０を変形させることができる。その結果、曲げセンサ１０の曲げに伴う絶縁層３０への損傷などの発生を抑制できる。

本実施形態では、画素電極２５と圧電体層３５との間の絶縁層３０の厚さＴ３０は、圧電体層３５の厚さＴ３５以下が望ましい。この場合、絶縁層３０を誘電体とするキャパシタの静電容量Ｃｉの低下を抑制できるため、曲げセンサ１０から出力される信号の減衰速度の増大を抑制することが可能となる。その結果、曲げをより安定して検出することが可能となる。

本実施形態では、画素電極２５と圧電体層３５との間の絶縁層３０の静電容量Ｃｉは、対向電極４０と絶縁層３０との間の圧電体層３５の静電容量Ｃｐよりも大きい。このように絶縁層３０の静電容量Ｃｉの値を大きくすることによって、当該値に対して静電容量Ｃｉのばらつきが与える影響を小さくすることができる。絶縁層３０の静電容量Ｃｉのばらつきを抑制できれば、曲げセンサ１０から出力される信号の減衰速度のばらつきを抑制することが可能となる。その結果、曲げをより安定して検出することが可能となる。

本実施形態では、画素電極２５上に圧電体層３５を形成する際、シート状接着剤によって構成される絶縁層３０を圧電体層３５に貼り付けた後、絶縁層３０を介して圧電体層３５を画素電極２５に貼り付けてもよい。この場合、圧電体層３５に絶縁層３０を貼り付けた後に、絶縁層３０を圧電体層３５の形状に合わせて切り出すことができるので、予め圧電体層３５の形状に合わせた絶縁層３０を用意する必要がない。これにより、曲げセンサ１０を容易に製造することが可能となる。

本発明に係る曲げセンサ１０、曲げ検出装置１、及び曲げセンサ１０の製造方法は、上述した実施形態に限定されず、本発明の要旨を逸脱しない範囲で種々の変形が可能である。

［変形例１］
図１７は、変形例１に係る曲げセンサ１０Ａを示す断面図である。曲げセンサ１０Ａは、絶縁層３０に代えて絶縁層３０Ａを備える。絶縁層３０Ａは、単層の絶縁層３０とは異なり、接着層３０１（第１の接着層）と基材３０２と接着層３０３（第２の接着層）とが順に積層された積層体である。基材３０２は、例えば、均一の厚さを有する電気絶縁性フィルムである。基材３０２の材料としては、基材３０２の柔軟性を確保する観点から、例えばポリエステル系樹脂が用いられる。接着層３０１，３０３は、基材３０２を挟んで両側に配置される。接着層３０１，３０３のそれぞれは、例えば、電気絶縁性の接着剤である。絶縁層３０Ａは、例えば、両面テープなどのシート状接着剤としてよい。接着層３０１，３０３の材料としては、接着層３０１，３０３の柔軟性を確保する観点から、アクリル系樹脂、ウレタン系樹脂、及びポリエステル系樹脂などが用いられる。

接着層３０１は、基材３０２の裏面３０２ｂに配置され、裏面３０２ｂに接合している。更に、接着層３０１は、薄膜トランジスタ層２０の表面２０ａ、及び表面２０ａ上の画素電極２５の表面２５ａに接合している。接着層３０３は、基材３０２の表面３０２ａに配置され、表面３０２ａに接合している。更に、接着層３０３は、圧電体層３５の裏面３５ｂに接合している。接着層３０１，３０３のそれぞれは、曲げセンサ１０Ａに曲げが付与された際に、基材３０２、圧電体層３５、各画素電極２５、及び薄膜トランジスタ層２０に対する絶縁層３０Ａの剥がれが発生しないように高い接着強度を有する。

接着層３０１の厚さＴ３０１、及び接着層３０３の厚さＴ３０３は、例えば、同じ厚さである。基材３０２の厚さＴ３０２は、例えば、厚さＴ３０１，Ｔ３０３よりも薄い。厚さＴ３０１は、表面２０ａから裏面３０２ｂまでのＺ方向の距離である。厚さＴ３０２は、裏面３０２ｂから表面３０２ａまでのＺ方向の距離である。厚さＴ３０３は、表面３０２ａから裏面３５ｂまでのＺ方向の距離である。基材３０２の厚さＴ３０２は、例えば、１μｍ以上３０μｍ以下としてよい。接着層３０１，３０３の厚さＴ３０１，Ｔ３０３はそれぞれ、１μｍ以上３０μｍ以下としてよい。

画素電極２５と圧電体層３５との間の絶縁層３０Ａの厚さＴ３０Ａは、例えば、圧電体層３５の厚さＴ３５以下である。厚さＴ３０Ａは、画素電極２５の表面２５ａから圧電体層３５の裏面３５ｂまでのＺ方向の距離である。絶縁層３０Ａを誘電体とするキャパシタの静電容量Ｃｉは、例えば、圧電体層３５を誘電体とするキャパシタの静電容量Ｃｐよりも大きい。このような構成を有する曲げセンサ１０Ａであっても、絶縁層３０Ａを介して圧電体層３５が各画素電極２５に接合されるので、上述した実施形態に係る曲げセンサ１０と同様の効果が得られる。更に、曲げセンサ１０Ａのように、絶縁層３０Ａに基材３０２が介在する場合、絶縁層が接着層のみによって構成される場合と比べて、絶縁層３０Ａの全体の厚さのばらつきを抑制できる。

［変形例２］
図１８は、変形例２に係る曲げセンサ１０Ｂを示す断面図である。曲げセンサ１０Ｂは、上述した実施形態に係る曲げセンサ１０の構成に加えて、カバーシート４５と封止材４６とを更に備える。カバーシート４５は、例えば、電気絶縁性のシート状部材である。カバーシート４５は、例えば、ゴムシートである。カバーシート４５の裏面４５ａには、接着剤が設けられている。

カバーシート４５は、対向電極４０上に配置され、対向電極４０の表面４０ａを上方から覆っている。カバーシート４５の裏面４５ａは、接着剤を介して対向電極４０の表面４０ａに接合されている。カバーシート４５は、平面視において、対向電極４０よりも一回り大きな矩形状を呈している。その結果、図１８に示す断面において、カバーシート４５は、Ｘ方向において対向電極４０よりも外側に張り出している。カバーシート４５は、対向電極４０と他の電極とを電気的に絶縁すると共に、対向電極４０の表面４０ａへの傷などの発生を防止する。カバーシート４５の厚さＴ４５は、例えば、対向電極４０よりも厚い。

封止材４６は、各画素電極２５と絶縁層３０と圧電体層３５と対向電極４０との積層体Ｂ３の側面ＳＢ３を取り囲むように設けられる。封止材４６は、積層体Ｂ３の側面ＳＢ３と薄膜トランジスタ層２０の表面２０ａとカバーシート４５の裏面４５ａとによって囲まれる空間を埋めるように設けられる。封止材４６は、側面ＳＢ３、表面２０ａ、及び裏面４５ａに接合されている。封止材４６は、例えば、電気絶縁性の樹脂材料によって構成される。封止材４６の材料としては、例えば、熱硬化性樹脂又はＵＶ硬化性樹脂が用いられる。封止材４６を構成する樹脂は、例えば、アクリル系樹脂、エポキシ系樹脂、又はシリコーン系樹脂である。封止材４６は、積層体Ｂ３及び薄膜トランジスタ層２０の表面２０ａの電気絶縁性を確保すると共に、積層体Ｂ３及び薄膜トランジスタ層２０の表面２０ａへの傷などの発生を防止する。

曲げセンサ１０Ｂを製造する際には、図１５（ｂ）に示す工程の後、カバーシート４５の裏面４５ａを接着剤によって対向電極４０の表面４０ａに貼り付ける。その後、積層体Ｂ３の側面ＳＢ３と薄膜トランジスタ層２０の表面２０ａとカバーシート４５の裏面４５ａとによって囲まれる空間に、封止材４６を構成する液状の材料を塗布する。その後、封止材４６が熱硬化性樹脂である場合には、封止材４６に熱を加えることによって封止材４６を硬化さする。封止材４６がＵＶ硬化性樹脂である場合には、封止材４６にＵＶを照射することによって封止材４６を硬化する。これにより、曲げセンサ１０Ｂが得られる。

以上の構成を有する曲げセンサ１０Ｂであっても、上述した実施形態に係る曲げセンサ１０と同様の効果を奏する。更に、曲げセンサ１０Ｂでは、電気絶縁性のカバーシート４５及び封止材４６によって、曲げセンサ１０Ｂを構成する電極と他の電極との電気絶縁性を確保できる。更に、カバーシート４５及び封止材４６によって積層体Ｂ３及び薄膜トランジスタ層２０の表面２０ａを保護することで、積層体Ｂ３及び薄膜トランジスタ層２０への傷などの発生を抑制できる。また、ゴムシートはヤング率が小さいので、中立面ＮＰの高さλへのゴムシートの影響は極めて小さく、曲げセンサ１０Ｂの動作への影響は小さい。

［変形例３］
図１９は、変形例３に係る曲げセンサ１０Ｃを示す断面図である。曲げセンサ１０Ｃは、上述した実施形態に係る曲げセンサ１０の構成に加えて、カバーシート４５Ａを更に備える。カバーシート４５Ａは、変形例２に係るカバーシート４５と同様、電気絶縁性のシート状部材（例えば、ゴムシート）である。カバーシート４５Ａは、変形例２に係るカバーシート４５の厚さＴ４５（図１８参照）よりも薄い厚さＴ４５Ａを有する。従って、カバーシート４５Ａは、カバーシート４５よりも高い柔軟性を有する。具体的には、カバーシート４５Ａは、カバーシート４５Ａに覆われる対象物の形状に追従して変形可能なヤング率を有する。カバーシート４５の裏面４５ａには、接着剤が設けられている。

カバーシート４５Ａは、対向電極４０上に配置され、対向電極４０の表面４０ａを上方から覆っている。カバーシート４５Ａは、各画素電極２５と絶縁層３０と圧電体層３５と対向電極４０との積層体Ｂ３の形状に追従して変形している。具体的には、カバーシート４５Ａは、積層体Ｂ３の対向電極４０の表面４０ａから、積層体Ｂ３の外側の薄膜トランジスタ層２０の表面２０ａにわたって覆うように設けられている。その結果、カバーシート４５Ａは、対向電極４０の表面４０ａを覆うシート部分Ｐ１１と、積層体Ｂ３の側面ＳＢ３を覆うシート部分Ｐ１２と、薄膜トランジスタ層２０の表面２０ａを覆うシート部分Ｐ１３とを有する。各シート部分Ｐ１１、Ｐ１２、及びＰ１３の裏面４５ａは、対向電極４０の表面４０ａ、積層体Ｂ３の側面ＳＢ３、及び薄膜トランジスタ層２０の表面２０ａにそれぞれ接合されている。曲げセンサ１０Ｃを製造する際には、図１５（ｂ）に示す工程の後、カバーシート４５Ａを積層体Ｂ３の形状に追従して変形させながら、カバーシート４５Ａの各シート部分Ｐ１１、Ｐ１２、及びＰ１３の裏面４５ａを、接着剤によって表面４０ａ、側面ＳＢ３、及び表面２０ａに貼り付ける。これにより、曲げセンサ１０Ｃが得られる。

以上の構成を有する曲げセンサ１０Ｃであっても、上述した実施形態に係る曲げセンサ１０と同様の効果を奏する。更に、曲げセンサ１０Ｃでは、電気気絶縁性のカバーシート４５Ａによって、曲げセンサ１０Ｃを構成する電極と他の電極との電気絶縁性を確保できる。更に、カバーシート４５Ａによって積層体Ｂ３を保護することで、積層体Ｂ３への傷などの発生を抑制できる。更に、変形例２に係る曲げセンサ１０Ｂと比べて、カバーシート４５Ａのみによって積層体Ｂ３及び薄膜トランジスタ層２０の表面２０ａを覆う簡易な構成で、積層体Ｂ３及び薄膜トランジスタ層２０の表面２０ａを保護できる。また、ゴムシートはヤング率が小さいので、中立面ＮＰの高さλへのゴムシートの影響は極めて小さく、曲げセンサ１０Ｃの動作への影響は小さい。

以下、本発明に係る曲げセンサの実施例１～７について説明する。しかし、本発明は、実施例１～７に限定されるものではない。

（実施例１）
図１４（ａ）、図１４（ｂ）、図１６（ａ）及び図１６（ｂ）に示す製造工程によって、図１に示す曲げセンサ１０を作製した。まず、絶縁基板１５としてガラス基板上のＰＩ膜を用意し（図１４（ａ）参照）、絶縁基板１５上に薄膜トランジスタ層２０Ａを作製した（図１４（ｂ）参照）。薄膜トランジスタ層２０Ａに含まれる薄膜トランジスタアレイの回路は、図１０に示す回路である。薄膜トランジスタ群２４Ａを構成するゲート電極Ｇ１、Ｇ２、及びＧ３の主成分は、モリブデン（Ｍо）である。ゲート絶縁膜５０の主成分は、有機絶縁体である。半導体層ＳＣ１、ＳＣ２、及びＳＣ３の主成分は、ＩｎＧａＺｎＯである。ソース電極Ｓ１、Ｓ２、及びＳ３の主成分は、モリブデン（Ｍо）である。ドレイン電極Ｄ１、Ｄ２、及びＤ３の主成分は、モリブデン（Ｍо）である。層間絶縁膜５１の主成分は、有機絶縁体である。

次に、画素電極２５としてモリブデン（Ｍо）系合金を薄膜トランジスタ層２０Ａ上に成膜し、リソグラフィ及びエッチングを行った（図１６（ａ）参照）。このとき、薄膜トランジスタ層２０Ａ上に対向電極配線６５も併せて形成した。次に、アクリル系樹脂製の両面テープを絶縁層３０として用いて、別途準備した対向電極４０付きの圧電体層３５を、絶縁層３０を介して画素電極２５が形成された薄膜トランジスタ層２０Ａ上に貼り付けて加圧した（図１６（ｂ）参照）。このようにして、絶縁層３０を介して圧電体層３５と画素電極２５とを接合した。対向電極４０の主成分はモリブデン（Ｍо）である。圧電体層３５としては、ＰＶＤＦフィルムを用いた。次に、対向電極４０と対向電極配線６５とをＡｇペーストにより接続した後、ガラス基板を剥すことで曲げセンサ１０を作製した。

絶縁基板１５の厚さは２０μｍ、薄膜トランジスタ層２０Ａの厚さは４μｍ、画素電極２５の厚さは０．１μｍ、絶縁層３０の厚さは５０μｍ、圧電体層３５の厚さは２０μｍ、対向電極４０の厚さは０．１μｍ、絶縁基板１５のヤング率は３ＧＰａ、薄膜トランジスタ層２０Ａのヤング率は５ＧＰａ、画素電極２５のヤング率は３００ＧＰａ、絶縁層３０のヤング率は１００ＭＰａ、圧電体層３５のヤング率は３ＧＰａ、対向電極４０のヤング率は３００ＧＰａである。この場合、中立面ＮＰは絶縁層３０の内部に位置し、圧電体層３５は中立面ＮＰよりも上側に位置する。画素のピッチは５ｍｍ、画素数は８×８である。画素電極２５は、３．６ｍｍ角の正方形状を有する。

図１３に示す検出部５Ａを用いて、曲げセンサ１０から出力される信号の検出を行い、曲げセンサ１０に付与された曲げを検出できた。圧電体層３５の上方に凸となる向きに曲率０．５ｍ^－１～２０ｍ^－１の曲げ（凸曲げ）を曲げセンサ１０に付与したとき、曲げセンサ１０から出力される信号において電圧Ｖｐに対応する部分は、曲げの曲率に比例し、その比例係数は、約０．１５Ｖｍであった。一方、圧電体層３５の上方に凹となる向きに曲率０．５ｍ^－１～２０ｍ^－１の曲げ（凹曲げ）を曲げセンサ１０に付与した。このとき、曲げセンサ１０から出力される信号において電圧Ｖｐに対応する部分は、曲げの曲率に比例し、その比例係数は、約－０．１５Ｖｍであった。信号の検出によって得られるデータ点は、凸曲げの場合には比例係数０．１～０．２の間に分布し、凹曲げの場合には比例係数－０．１～－０．２の間に分布した。

（実施例２）
図１４（ａ）、図１４（ｂ）、図１６（ａ）及び図１６（ｂ）に示す製造工程によって、図１に示す曲げセンサ１０を作製した。まず、絶縁基板１５としてガラス基板上のＰＩ膜を用意し（図１４（ａ）参照）、絶縁基板１５上に薄膜トランジスタ層２０Ａを作製した（図１４（ｂ）参照）。薄膜トランジスタ層２０Ａに含まれる薄膜トランジスタアレイの回路は、図１０に示す回路である。薄膜トランジスタ群２４Ａを構成するゲート電極Ｇ１、Ｇ２、及びＧ３の主成分は、モリブデン（Ｍо）である。ゲート絶縁膜５０の主成分は、有機絶縁体である。半導体層ＳＣ１、ＳＣ２、及びＳＣ３の主成分は、ＩｎＧａＺｎＯである。ソース電極Ｓ１、Ｓ２、及びＳ３の主成分は、モリブデン（Ｍо）である。ドレイン電極Ｄ１、Ｄ２、及びＤ３の主成分は、モリブデン（Ｍо）である。層間絶縁膜５１の主成分は、有機絶縁体である。

次に、画素電極２５としてモリブデン（Ｍо）系合金を薄膜トランジスタ層２０Ａ上に成膜し、リソグラフィ及びエッチングを行った（図１６（ａ）参照）。このとき、薄膜トランジスタ層２０Ａ上に対向電極配線６５も併せて形成した。次に、ウレタン系樹脂製の液状接着剤を絶縁層３０として用い、その液状接着剤を、画素電極２５が形成された薄膜トランジスタ層２０Ａ上に塗布して低温焼成した。その後、別途準備した対向電極４０付きの圧電体層３５を、液状接着剤が塗布された薄膜トランジスタ層２０Ａに加圧して高温焼成した（図１６（ｂ）参照）。このようにして、絶縁層３０を介して圧電体層３５と画素電極２５とを接合した。対向電極４０の主成分はモリブデン（Ｍо）である。圧電体層３５としては、ＰＶＤＦフィルムを用いた。次に、対向電極４０と対向電極配線６５とをＡｇペーストにより接続した後、ガラス基板を剥すことで曲げセンサ１０を作製した。

絶縁基板１５の厚さは２０μｍ、薄膜トランジスタ層２０Ａの厚さは４μｍ、画素電極２５の厚さは０．１μｍ、絶縁層３０の厚さは１０μｍ、圧電体層３５の厚さは２０μｍ、対向電極４０の厚さは０．１μｍ、絶縁基板１５のヤング率は３ＧＰａ、薄膜トランジスタ層２０Ａのヤング率は５ＧＰａ、画素電極２５のヤング率は３００ＧＰａ、絶縁層３０のヤング率は１００ＭＰａ、圧電体層３５のヤング率は３ＧＰａ、対向電極４０のヤング率は３００ＧＰａである。この場合、中立面ＮＰは絶縁層３０の内部に位置し、圧電体層３５は中立面ＮＰよりも上側に位置する。画素のピッチは５ｍｍ、画素数は８×８である。画素電極２５は、３．６ｍｍ角の正方形状を有する。

図１３に示す検出部５Ａを用いて、曲げセンサ１０から出力される信号の検出を行い、曲げセンサ１０に付与された曲げを検出できた。圧電体層３５の上方に凸となる向きに曲率０．５ｍ^－１～２０ｍ^－１の曲げ（凸曲げ）を曲げセンサ１０に付与したとき、曲げセンサ１０から出力される信号において電圧Ｖｐに対応する部分は、曲げの曲率に比例し、その比例係数は、約０．０６Ｖｍであった。一方、圧電体層３５の上方に凹となる向きに曲率０．５ｍ^－１～２０ｍ^－１の曲げ（凹曲げ）を曲げセンサ１０に付与した。このとき、曲げセンサ１０から出力される信号において電圧Ｖｐに対応する部分は、曲げの曲率に比例し、その比例係数は、約－０．０６Ｖｍであった。信号の検出によって得られる全データは、比例係数の±２０％以内に収まっていた。

（実施例３）
図１４（ａ）、図１４（ｂ）、図１６（ａ）及び図１６（ｂ）に示す製造工程によって、図１に示す曲げセンサ１０を作製した。まず、絶縁基板１５としてガラス基板上のＰＩ膜を用意し（図１４（ａ）参照）、絶縁基板１５上に薄膜トランジスタ層２０Ａを作製した（図１４（ｂ）参照）。薄膜トランジスタ層２０Ａに含まれる薄膜トランジスタアレイの回路は、図１０に示す回路である。薄膜トランジスタ群２４Ａを構成するゲート電極Ｇ１、Ｇ２、及びＧ３の主成分は、アルミニウム（Ａｌ）である。ゲート絶縁膜５０の主成分は、有機絶縁体である。半導体層ＳＣ１、ＳＣ２、及びＳＣ３の主成分は、ＩｎＧａＺｎＯである。ソース電極Ｓ１、Ｓ２、及びＳ３の主成分は、アルミニウム（Ａｌ）である。ドレイン電極Ｄ１、Ｄ２、及びＤ３の主成分は、アルミニウム（Ａｌ）である。層間絶縁膜５１の主成分は、有機絶縁体である。

次に、画素電極２５としてアルミニウム（Ａｌ）系合金を薄膜トランジスタ層２０Ａ上に成膜し、リソグラフィ及びエッチングを行った（図１６（ａ）参照）。次に、ポリエステル系樹脂製のシート状ホットメルト接着剤を絶縁層３０として用い、そのホットメルト接着剤を介して、別途準備した対向電極４０付きの圧電体層３５を、画素電極２５が形成された薄膜トランジスタ層２０Ａ上に加圧・焼成した（図１６（ｂ）参照）。このようにして、絶縁層３０を介して圧電体層３５と画素電極２５とを接合した。対向電極４０の主成分はアルミニウム（Ａｌ）である。圧電体層３５としては、ＰＶＤＦフィルムを用いた。そして、ガラス基板を剥すことで曲げセンサ１０を作製した。

絶縁基板１５の厚さは２０μｍ、薄膜トランジスタ層２０Ａの厚さは４μｍ、画素電極２５の厚さは０．１μｍ、絶縁層３０の厚さは３０μｍ、圧電体層３５の厚さは３０μｍ、対向電極４０の厚さは０．１μｍ、絶縁基板１５のヤング率は３ＧＰａ、薄膜トランジスタ層２０Ａのヤング率は５ＧＰａ、画素電極２５のヤング率は７０ＧＰａ、絶縁層３０のヤング率は４０ＭＰａ、圧電体層３５のヤング率は３ＧＰａ、対向電極４０のヤング率は７０ＧＰａである。この場合、中立面ＮＰは絶縁層３０の内部に位置し、圧電体層３５は中立面ＮＰよりも上側に位置する。画素のピッチは５ｍｍ、画素数は８×８である。画素電極２５は、３．６ｍｍ角の正方形状を有する。

図１３に示す検出部５Ａを用いて、曲げセンサ１０から出力される信号の検出を行い、曲げセンサ１０に付与された曲げを検出できた。圧電体層３５の上方に凸となる向きに曲率０．５ｍ^－１～２０ｍ^－１の曲げ（凸曲げ）を曲げセンサ１０に付与したとき、曲げセンサ１０から出力される信号において電圧Ｖｐに対応する部分は、曲げの曲率に比例し、その比例係数は、約０．０６Ｖｍであった。一方、圧電体層３５の上方に凹となる向きに曲率０．５ｍ^－１～２０ｍ^－１の曲げ（凹曲げ）を曲げセンサ１０に付与した。このとき、曲げセンサ１０から出力される信号において電圧Ｖｐに対応する部分は、曲げの曲率に比例し、その比例係数は、約－０．０６Ｖｍであった。信号の検出によって得られる全データは、比例係数の±２０％以内に収まっていた。

（実施例４）
図１４（ａ）～図１４（ｃ）、図１５（ａ）及び図１５（ｂ）に示す製造工程によって、図１に示す曲げセンサ１０を作製した。まず、絶縁基板１５として、常温で接着して高温で剥離できるフィルムを介してガラス基板に貼り合わせたＰＥＮ膜を用意し（図１４（ａ）参照）、絶縁基板１５上に薄膜トランジスタ層２０を作製した（図１４（ｂ）参照）。薄膜トランジスタ層２０に含まれる薄膜トランジスタアレイの回路は、図７に示す回路である。薄膜トランジスタ群２４を構成するゲート電極Ｇ１及びＧ２の主成分は、アルミニウム（Ａｌ）である。ゲート絶縁膜５０の主成分は、有機絶縁体である。半導体層ＳＣ１及びＳＣ２の主成分は、ＩｎＧａＺｎＯである。ソース電極Ｓ１及びＳ２の主成分は、アルミニウム（Ａｌ）である。ドレイン電極Ｄ１及びＤ２の主成分は、アルミニウム（Ａｌ）である。層間絶縁膜５１の主成分は、有機絶縁体である。

次に、画素電極２５としてアルミニウム（Ａｌ）系合金を薄膜トランジスタ層２０上に成膜し、リソグラフィ及びエッチングを行った（図１４（ｃ）参照）。次に、アクリル系樹脂製の単層の両面テープを絶縁層３０として用い、その両面テープを介して、別途準備した圧電体層３５を、画素電極２５が形成された薄膜トランジスタ層２０上に貼り付けて加圧した（図１５（ａ）参照）。このようにして、絶縁層３０を介して圧電体層３５と画素電極２５とを接合した。対向電極４０の主成分はアルミニウム（Ａｌ）である。圧電体層３５としては、ＰＶＤＦフィルムを用いた。次に、圧電体層３５上に対向電極４０をＡｇペーストのスクリーン印刷に沿って形成した（図１５（ｂ）参照）。そして、ガラス基板を剥すことで曲げセンサ１０を作製した。

絶縁基板１５の厚さは１００μｍ、薄膜トランジスタ層２０の厚さは４μｍ、画素電極２５の厚さは０．１μｍ、絶縁層３０の厚さは３０μｍ、圧電体層３５の厚さは３０μｍ、対向電極４０の厚さは１０μｍ、絶縁基板１５のヤング率は１０ＧＰａ、薄膜トランジスタ層２０のヤング率は５ＧＰａ、画素電極２５のヤング率は７０ＧＰａ、絶縁層３０のヤング率は１００ＭＰａ、圧電体層３５のヤング率は３ＧＰａ、対向電極４０のヤング率は１０ＧＰａである。この場合、中立面ＮＰは絶縁基板１５の内部に位置し、圧電体層３５は中立面ＮＰよりも上側に位置する。画素のピッチは５ｍｍ、画素数は８×８である。画素電極２５は、３．６ｍｍ角の正方形状を有する。

図１２に示す検出部５を用いて、曲げセンサ１０から出力される信号の検出を行い、曲げセンサ１０に付与された曲げを検出できた。圧電体層３５の上方に凸となる向きに曲率０．５ｍ^－１～１０ｍ^－１の曲げ（凸曲げ）を曲げセンサ１０に付与したとき、曲げセンサ１０から出力される信号において電圧Ｖｐに対応する部分は、曲げの曲率に比例し、その比例係数は、約０．３Ｖｍであった。一方、圧電体層３５の上方に凹となる向きに曲率０．５ｍ^－１～１０ｍ^－１の曲げ（凹曲げ）を曲げセンサ１０に付与した。このとき、曲げセンサ１０から出力される信号において電圧Ｖｐに対応する部分は、曲げの曲率に比例し、その比例係数は、約－０．３Ｖｍであった。信号の検出によって得られる全データは、比例係数の±２０％以内に収まっていた。

（実施例５）
図１４（ａ）、図１４（ｂ）、図１６（ａ）及び図１６（ｂ）に示す製造工程によって、図１７に示す曲げセンサ１０Ａを作製した。まず、絶縁基板１５としてガラス基板上のＰＩ膜を用意し（図１４（ａ）参照）、絶縁基板１５上に薄膜トランジスタ層２０Ａを作製した（図１４（ｂ）参照）。薄膜トランジスタ層２０Ａに含まれる薄膜トランジスタアレイの回路は、図１０に示す回路である。薄膜トランジスタ群２４Ａを構成するゲート電極Ｇ１、Ｇ２、及びＧ３の主成分は、アルミニウム（Ａｌ）である。ゲート絶縁膜５０の主成分は、有機絶縁体である。半導体層ＳＣ１、ＳＣ２、及びＳＣ３の主成分は、ＩｎＧａＺｎＯである。ソース電極Ｓ１、Ｓ２、及びＳ３の主成分は、アルミニウム（Ａｌ）である。ドレイン電極Ｄ１、Ｄ２、及びＤ３の主成分は、アルミニウム（Ａｌ）である。層間絶縁膜５１の主成分は、有機絶縁体である。

次に、画素電極２５としてアルミニウム（Ａｌ）系合金を薄膜トランジスタ層２０Ａ上に成膜し、リソグラフィ及びエッチングを行った（図１６（ａ）参照）。このとき、薄膜トランジスタ層２０Ａ上に対向電極配線６５も併せて形成した。次に、積層の両面テープを絶縁層３０Ａとして用いて、別途準備した対向電極４０付きの圧電体層３５を、絶縁層３０Ａを介して、画素電極２５が形成された薄膜トランジスタ層２０Ａ上に貼り付けて加圧した（図１６（ｂ）参照）。このようにして、絶縁層３０Ａを介して圧電体層３５と画素電極２５とを接合した。絶縁層３０Ａの接着層３０１，３０３の主成分はアクリル系樹脂であり、基材３０２の主成分はポリエチレンテレフタレート（ＰＥＴ）である。対向電極４０の主成分はアルミニウム（Ａｌ）である。圧電体層３５としては、ＰＶＤＦフィルムを用いた。次に、対向電極４０と対向電極配線６５とをＡｇペーストにより接続した後、ガラス基板を剥すことで曲げセンサ１０Ａを作製した。

絶縁基板１５の厚さは２０μｍ、薄膜トランジスタ層２０Ａの厚さは４μｍ、画素電極２５の厚さは０．１μｍ、絶縁層３０Ａの厚さは１０μｍ（具体的には、基材３０２の厚さが２μｍ、接着層３０１，３０３の厚さがそれぞれ４μｍ）、圧電体層３５の厚さは２０μｍ、対向電極４０の厚さは０．１μｍ、絶縁基板１５のヤング率は３ＧＰａ、薄膜トランジスタ層２０Ａのヤング率は５ＧＰａ、画素電極２５のヤング率は７０ＧＰａ、絶縁層３０Ａの接着層３０１，３０３のヤング率はそれぞれ１００ＭＰａ、絶縁層３０Ａの基材３０２のヤング率は６ＧＰａ、圧電体層３５のヤング率は３ＧＰａ、対向電極４０のヤング率は７０ＧＰａである。この場合、中立面ＮＰは絶縁層３０Ａの内部に位置し、圧電体層３５は中立面ＮＰよりも上側に位置する。画素のピッチは５ｍｍ、画素数は８×８である。画素電極２５は、３．６ｍｍ角の正方形状を有する。

図１３に示す検出部５Ａを用いて、曲げセンサ１０Ａから出力される信号の検出を行い、曲げセンサ１０Ａに付与された曲げを検出できた。圧電体層３５の上方に凸となる向きに曲率０．５ｍ^－１～２０ｍ^－１の曲げ（凸曲げ）を曲げセンサ１０Ａに付与したとき、曲げセンサ１０Ａから出力される信号において電圧Ｖｐに対応する部分は、曲げの曲率に比例し、その比例係数は、約０．０７Ｖｍであった。一方、圧電体層３５の上方に凹となる向きに曲率０．５ｍ^－１～２０ｍ^－１の曲げ（凹曲げ）を曲げセンサ１０Ａに付与した。このとき、曲げセンサ１０Ａから出力される信号において電圧Ｖｐに対応する部分は、曲げの曲率に比例し、その比例係数は、約－０．０７Ｖｍであった。信号の検出によって得られる全データは、比例係数の±２０％以内に収まっていた。

（実施例６）
実施例１において作製した曲げセンサ１０にカバーシート４５及び封止材４６を付けて、図１８に示す曲げセンサ１０Ｂを作製した。具体的には、カバーシート４５として接着剤付きゴム板を用い、カバーシート４５を対向電極４０に貼り付けた。その後、アクリル系樹脂製の封止材４６を、絶縁層３０と圧電体層３５と対向電極４０との積層体Ｂ３の側面ＳＢ３の周囲に塗布してＵＶ硬化させた。これにより、図１８に示す曲げセンサ１０Ｂを作製した。図１３に示す検出部５Ａを用いて、曲げセンサ１０Ｂから出力される信号の検出を行い、曲げセンサ１０Ｂに付与された曲げを検出できた。曲げセンサ１０Ｂによる曲げの検出結果は、カバーシート４５が設けられていない場合（すなわち、実施例１において作製した曲げセンサ１０）と同等であった。

（実施例７）
実施例４において作製した曲げセンサ１０にカバーシート４５Ａを付けて、図１９に示す曲げセンサ１０Ｃを作製した。具体的には、カバーシート４５Ａとして接着剤付きゴム板を用い、カバーシート４５Ａを積層体Ｂ３の形状に追従して変形させながら、積層体Ｂ３に貼り付けた。これにより、図１９に示す曲げセンサ１０Ｃを作製した。図１３に示す検出部５Ａを用いて、曲げセンサ１０Ｃから出力される信号の検出を行い、曲げセンサ１０Ｃに付与された曲げを検出できた。曲げセンサ１０Ｃによる曲げの検出結果は、カバーシート４５Ａが設けられていない場合（すなわち、実施例４において作製した曲げセンサ１０）と同等であった。

本発明に係る曲げセンサ、曲げ検出装置、及び曲げセンサの製造方法は、上述した実施形態及び各変形例に限られず、適宜変更可能である。上述した実施形態及び各変形例では、対向電極と画素電極との間の電圧の変化を「電気的特性の変化」として検出しているが、対向電極と画素電極との間の電流の変化を「電気的特性の変化」として検出してもよいし、対向電極と画素電極との間の抵抗値の変化を「電気的特性の変化」として検出してもよい。上述した実施形態及び各変形例では、「絶縁層」が接着剤である場合を例示したが、「絶縁層」は圧電体層及び画素電極に接合可能な構成であれば、接着剤以外の構成であってもよい。

１…曲げ検出装置
５，５Ａ…検出部
１０，１０Ａ，１０Ｂ，１０Ｃ…曲げセンサ
１５…絶縁基板（基板）
２０，２０Ａ…薄膜トランジスタ層
２１，２２，２３…薄膜トランジスタ
２５…画素電極
３０，３０Ａ…絶縁層
３５…圧電体層
４０…対向電極
４５，４５Ａ…カバーシート
４６…封止材
３０１…接着層（第１の接着層）
３０２…基材
３０３…接着層（第２の接着層）
Ｂ３…積層体
Ｃｉ，Ｃｐ…静電容量

Claims (14)

1. 曲げを検出するための曲げセンサであって、
   前記曲げによって変形可能な可撓性を有する基板と、
   前記基板上に配置され、薄膜トランジスタを含む薄膜トランジスタ層と、
   前記薄膜トランジスタ層上に配置された画素電極と、
   前記画素電極上に配置され、圧電体を含む圧電体層と、
   前記圧電体層上に配置され、前記圧電体層を介して前記画素電極に対向する対向電極と、
   前記画素電極と前記圧電体層との間に配置され、前記画素電極及び前記圧電体層に接合された絶縁層と、を備え、
   前記薄膜トランジスタは、ゲート電極を有し、
   前記画素電極は、前記薄膜トランジスタの前記ゲート電極に電気的に接続されている、曲げセンサ。
2. 前記絶縁層は、単層の接着層である、請求項１に記載の曲げセンサ。
3. 前記絶縁層は、第１の接着層と基材と第２の接着層とが順に積層された積層体である、請求項１に記載の曲げセンサ。
4. 前記基材は、ポリエステル系樹脂によって構成されている、請求項３に記載の曲げセンサ。
5. 前記絶縁層を構成する接着層は、アクリル系樹脂、ポリウレタン系樹脂、及びポリエステル系樹脂からなる群より選択される少なくとも一種の樹脂を含んで構成される、請求項２～４のいずれか一項に記載の曲げセンサ。
6. 前記画素電極と前記圧電体層との間の前記絶縁層の厚さは、前記圧電体層の厚さ以下である、請求項１～５のいずれか一項に記載の曲げセンサ。
7. 前記画素電極と前記圧電体層との間の前記絶縁層の静電容量は、前記対向電極と前記絶縁層との間の前記圧電体層の静電容量よりも大きい、請求項１～６のいずれか一項に記載の曲げセンサ。
8. 前記対向電極上に配置された電気絶縁性のカバーシートを更に備える、請求項１～７のいずれか一項に記載の曲げセンサ。
9. 前記対向電極と前記圧電体層と前記絶縁層との積層体の側面を取り囲むように配置される電気絶縁性の封止材を更に備える、請求項８に記載の曲げセンサ。
10. 前記カバーシートは、前記対向電極の表面から、前記対向電極と前記圧電体層と前記絶縁層との積層体の側面にわたって覆うように設けられている、請求項８に記載の曲げセンサ。
11. 請求項１～１０のいずれか一項に記載の曲げセンサと、
    前記曲げセンサに付与される前記曲げを検出する検出部と、を備え、
    前記薄膜トランジスタは、前記曲げに応じて生じる前記画素電極と前記対向電極との間の電気的特性の変化を示す信号を出力し、
    前記検出部は、前記信号を前記曲げの状態を示す情報として検出する、曲げ検出装置。
12. 曲げを検出するための曲げセンサの製造方法であって、
    前記曲げによって変形可能な可撓性を有する基板上に、薄膜トランジスタを含む薄膜トランジスタ層を形成する工程と、
    前記薄膜トランジスタ層上に画素電極を形成する工程と、
    前記画素電極上に、圧電体を含む圧電体層を形成する工程と、
    前記圧電体層上に、前記圧電体層を介して前記画素電極に対向するように対向電極を形成する工程と、を備え、
    前記薄膜トランジスタ層上に前記画素電極を形成する工程では、前記薄膜トランジスタが有するゲート電極に前記画素電極が電気的に接続されるように、前記画素電極を形成し、
    前記画素電極上に前記圧電体層を形成する工程では、絶縁層を介して前記圧電体層を前記画素電極に接合する、曲げセンサの製造方法。
13. 前記画素電極上に前記圧電体層を形成する工程では、シート状接着剤を前記絶縁層として用意し、前記圧電体層に前記絶縁層を接合した後、前記絶縁層を介して前記圧電体層を前記画素電極に接合する、請求項１２に記載の曲げセンサの製造方法。
14. 前記対向電極上に電気絶縁性のカバーシートを形成する工程を更に備える、請求項１２又は１３に記載の曲げセンサの製造方法。