JP7828144B2 - ハードウェア設計用のターゲットコードを開発及びテストするための仮想マシン - Google Patents

Description

本開示は、ハードウェア設計用のターゲットコードを開発及びテストするための仮想マシンに関する。

新たな組み込みシステムの設計に際し、最終ターゲットであるハードウェア設計や当該ハードウェア上で動作する組み込みソフトウェアの詳細は、初期段階では十分に明確でない。典型的には、ハードウェア設計の完成度が高まると、これと並行してソフトウェアの開発も進み、開発及びテストが何度も繰り返し行われる。開発及びテストは、最終ターゲットであるハードウェアとは別のハードウェア上で行われることが一般的であり、例えば、商用オペレーティングシステム（ＯＳ）を実行するパーソナルコンピュータ（ＰＣ）上で実現される統合開発環境（ＩＤＥ）で行われる。したがって、ハードウェア設計が未完成の段階で実施されうる少なくともいくつかのテストにおいては、テストの忠実度（fidelity）に「ギャップ」がある可能性がある。また、アプリケーションソフトウェアのリホストによれば、ターゲットハードウェアソフトウェアスタックのうち、リホストされたアプリケーションソフトウェアはＰＣ上で動作させることができるが、リアルタイムＯＳなどの他の要素についてはＰＣ上で動作させることができず、忠実度のギャップは、このような手法によっても生じることがある。このようなギャップがあると、ターゲットソフトウェア及びターゲットハードウェアを完全な忠実度でテストすることが遅れる可能性があり、結果として、問題の発見が遅れ、組み込みシステムの開発の完成間近になって開発及びテストをさらに何度も繰り返すような状況が生じうる。

本セクションは、後述され、及び／又は、請求の範囲に含まれうる本開示の様々な態様について、関連する従来技術の様々な側面を読み手に提示することを目的とする。本セクションの記載は、本開示の様々な態様を読み手が理解する上で助けとなる背景知識を提供するために有用であると考えられる。よって、本セクションの記載は、その観点で読まれるべきであって、先行技術を自認するものであると解釈されるべきではない。

一実施例は、ターゲットコードを開発し、テストし、実行するためのホストコンピュータに関する。当該ホストコンピュータは、プロキシ仮想マシンを格納するメモリと、ホスト中央処理装置と、を含む。前記プロキシ仮想マシンは、設計が未完成のターゲットハードウェアをエミュレートする。前記プロキシ仮想マシンは、ターゲットプロセッサをエミュレートするための仮想プロセッサを含む。前記プロキシ仮想マシンは、仮想メモリバスを介して前記仮想プロセッサに接続された、エミュレートされたメモリを含む。前記エミュレートされたメモリは、ターゲットコードを格納する少なくとも１つの部分を有する。前記ホスト中央処理装置は、前記プロキシ仮想マシンを実行することによって前記ターゲットハードウェアをエミュレートするよう構成されている。前記プロキシ仮想マシンは、前記ホスト中央処理装置によって実行されると、前記仮想プロセッサによって前記ターゲットコードを実行するよう構成されている。

上述の態様に関連して記載した特徴は、様々な改変が可能である。また、上述の態様に、さらに追加の特徴を組み入れることが可能である。そのような改変及び追加の特徴は、個別に存在することも、或いは、任意の組み合わせで存在することもありうる。例えば、後述する例示的な実施例に関連して記載する様々な特徴は、上述した態様のうち任意の態様に単独又は組み合わせで組み入れることが可能である。

例示的なアビオニクス装置を示すブロック図である。 図１に示すアビオニクス装置をエミュレートするための例示的なホストコンピュータを示すブロック図である。 図１に示すアビオニクス装置をエミュレートするための例示的な仮想マシンを示すブロック図である。 例示的なホストコンピュータを示すブロック図である。 図１に示すアビオニクス装置をエミュレートする仮想マシン上で実行されるターゲットコード中でグラフィクス関数呼び出しを実行する例示的な方法を示すフロー図である。

添付図面では、同様の部分は、複数の図面を通じて同様の参照符号を用いて示している。なお、様々な実施例における特定の特徴が、ある図面には示されているのに他の図面には示されていない場合があるが、これはあくまでも便宜上の理由によるものである。いずれの図面におけるいずれの特徴も、他の図面に示されている特徴と組み合わせて参照し、及び／又は、請求の範囲に記載することが可能である。

本明細書に記載の実施例は、仮想マシン（ＶＭ：virtual machine）上で仮想化されたハードウェアを利用して、開発サイクルの初期の段階で行われる少なくともいくつかのテストを提供する。仮想化とは、ハイパーバイザを介してローカル或いはホストのコンピュータ上で動作する例えばＶＭなどのソフトウェアプログラムによって所与のハードウェア部分を模倣する、つまり、エミュレートすることを指す。仮想化によれば、大規模な或いは複雑なシステムの開発においては高コストで高需要であると想定される、リホストによるソフトウェアの変更や、完全なハードウェアテストベンチ（hardware test bench）を必要とすることなく、ターゲットソフトウェアをテストすることが可能になる。例えば、シングルボードコンピュータ（ＳＢＣ）又は通信バスコントローラなどのターゲットハードウェアを仮想化する場合、現実のターゲットハードウェアと同等の機能を有するハードウェアを模倣又はエミュレートするＶＭを構築するためには、一般的には、特定のターゲットハードウェア及びファームウェアの詳細な情報が必要となる。本明細書において、ターゲットハードウェアとは、ＶＭによって仮想化された組み込みシステム又はデータ処理システム用の現実のハードウェア部分を指す。

本明細書に記載の実施例は、ターゲットハードウェアに非常に近いＶＭであって、ターゲットハードウェア又はターゲットソフトウェアの初期の開発及びテストに利用可能なＶＭを提供する。これにより、ハードウェア設計の開発段階において仮想化を活用することが可能になる。

本開示の便宜上、「仮想化」及び「エミュレーション」なる用語は、ターゲットハードウェアの任意の仕様（aspect）をエミュレートするＶＭに言及するものとして同義に用いられる。ただし、ターゲットハードウェアの１つ又は複数の他の仕様は、ホストコンピュータに組み込まれてもよい。

本開示のホストコンピュータは、組み込みシステム用の未完成ハードウェア設計のためのターゲットソフトウェア又はターゲットコードを開発及びテストするためのプロキシＶＭを提供する。より具体的には、プロキシＶＭには、設計の初期段階で明確になっているハードウェア設計に係る中核的な仕様のみが含まれる。例えば、プロセッサの種類とＯＳは、一般的に設計の初期段階、即ちハードウェア設計が未完成の段階で決定される。フィールドプログラマブルゲートアレイ（ＦＰＧＡ）及び特定用途向け集積回路（ＡＳＩＣ）用のファームウェアや入出力（Ｉ／Ｏ）装置の設計などのその他の仕様は、ハードウェアの設計プロセスがかなり先の段階に進むまで決定されないことが一般的であり、ハードウェア設計の中核的な仕様の決定から数か月から数年を要する場合もある。このため、組み込みシステム用のターゲットハードウェアの要件、設計、インターフェース、入出力データの定義など、多くの仕様は、開発の過程で変更される可能性がある。

プロキシＶＭは、少なくともターゲットプロセッサ及びターゲットＯＳのエミュレーションを含んでおり、プロキシＶＭによれば、当該ターゲットＯＳ、又は、これと同じか非常に近い他の既存のＯＳ用のＩＤＥ、コンパイラ、及び、他の開発ツールを用いて、アプリケーションソフトウェアの初期の開発及びテストを行うことが可能になる。本開示の便宜上、「開発ツール」なる用語は、開発中のソフトウェアの開発、テスト、又は、実行、或いは、ターゲットハードウェアの開発又はテストに使用可能な任意のソフトウェアモジュール、プログラム、ライブラリ、又は、他のアプリケーションを指す。例えば、プロキシＶＭ用のＯＳは、ターゲットＯＳと同じか非常に近いスタックを使用する。代替的な実施例においては、プロキシＶＭ用のＯＳは、ターゲットＯＳと類似のものである必要はない。ただし、類似のＯＳには、例えば、ターゲットＯＳ用の一組の開発ツールの開発及びテストを効率的に行えるという利点がある。他の代替的な実施例においては、プロキシＶＭは、ターゲットＯＳを含まない「ベアメタル（bare metal）型」であってもよい。そのような実施例では、ベアメタル実装用のＩＤＥ、コンパイラ、デバッガ、又は、他の開発ツールを用いて、開発及びテストを行うことができる。初期段階のアプリケーションソフトウェアは、最小限レベルの機能（atomic-level functionality）、アプリケーションプログラミングインターフェース（ＡＰＩ）、及び（ターゲットＩ／Ｏ装置の設計後であれば）デバイスドライバを含むことが多い。このような初期段階のソフトウェアコンポーネントには「ホワイトボックス」テストが適用されるため、通常は、これらのソフトウェアコンポーネントが組み込みシステムのハードウェア要素と直接やり取りする必要はない。加えて、初期段階の繰り返しにおけるターゲットハードウェア及びデバイスドライバは、エミュレーションによって、ハードウェア設計の選択肢をテストし、評価することが可能である。このように初期段階において仮想化を活用することで、典型的な開発者用ＰＣで実行されるＯＳ及びＩＤＥにおける相違に起因して後の開発段階で発生しがちな再作業やリホスト作業をなくすことができる。「リホストされた」環境である開発環境とターゲット環境との間の相違は、しばしば、開発の後期においてハードウェア設計が完成した後に解決される。

図１は、組み込みシステム１００用のターゲットハードウェアの例を示すブロック図である。組み込みシステム１００は、例えば、飛行管理コンピュータ（ＦＭＣ）又は飛行制御コンピュータ（ＦＣＣ）などのアビオニクスシステムである。なお、本開示のシステム及び方法は、アビオニクスの用語を用いて説明されているが、本開示のシステム及び方法は、開発サイクルの短縮が利益となるものであれば、例えば、陸上車両、船舶、又は、宇宙船用など、任意の他のコンピュータシステムに利用可能である。

図１に示す組み込みシステム１００の設計は、完成した設計の例である。組み込みシステム１００は、例えばレベル１キャッシュ又はレベル２キャッシュなどのメモリキャッシュ１０４に直接接続されたプロセッサ１０２を含む。組み込みシステム１００は、例えばフロントサイドバスを介してプロセッサ１０２に直接接続されたホストブリッジ１０６をさらに含む。ホストブリッジ１０６は、例えば、Ｘバスなどのメモリバス１０８、又は、Ｉ／Ｏ又はペリフェラル（peripheral）バス１１０を介したプロセッサ１０２との通信を制御するものである。ペリフェラルバスとしては、例えばペリフェラルコンポーネントインターコネクト（ＰＣＩ）バス、ＰＣＩエクスプレス、ＰＣＩ－Ｘ、インテグレーティド・ドライブ・エレクトロニクス（ＩＤＥ）バス、シリアル・アドバンスト・テクノロジー・アタッチメント（ＳＡＴＡ）バス、或いは、Ｉ／Ｏ装置１１２をプロセッサ１０２に接続するための任意の他の適当な通信媒体が挙げられる。ホストブリッジ１０６は、ＡＳＩＣ又はＦＰＧＡなどの処理チップに実装可能であり、例えば割り込みコントローラなどの追加機能を含んでもよい。Ｉ／Ｏ装置１１２は、例えば、センサ、通信インターフェース、ペリフェラルインターフェース、又は、他の周辺（peripheral）ハードウェア機器を含み、これらは、ＰＣＩメザニンカード（ＰＭＣ）１１４に実装可能である。組み込みシステム１００は、例えば、ＶＥＲＳＡモジュールユーロカード（ＶＭＥ）バスコントローラ１１６などの付加的なバスブリッジを含む。組み込みシステム１００は、通信バスを介して送受信を行うための通信インターフェースとして、少なくともイーサネットコントローラ１１８とシリアルコントローラ１２８の２つを含む。特定の実施例において、Ｉ／Ｏ装置は、例えば、オーディオ又はビデオインターフェース（audio or video interconnects）などのペリフェラルインターフェースを含む。

メモリバス１０８は、ホストブリッジ１０６を介して様々なメモリデバイスをプロセッサ１０２に接続する。メモリデバイスは、例えば、一般的には、プロセッサ１０２によってのみ利用可能なシンクロナスダイナミックＲＡＭ（ＳＤＲＡＭ）１２０などのランダムアクセスメモリ（ＲＡＭ）を含みうる。組み込みシステム１００は、プロセッサ１０２だけでなく他のデバイスからもアクセス可能な付加的なメモリデバイスとホストブリッジ１０６との間のメモリバス１０８上に、ダイレクトメモリアクセス（ＤＭＡ）バッファ１２２を含む。例えば、組み込みシステム１００は、大容量の不揮発性ＲＡＭ（ＮＶＲＡＭ）１２６用のメモリ１２４と、ＰＣＩ－Ｘバスなどの高速バス１３０に接続されたシリアルバスコントローラ１２８と、を含む。ＤＭＡバッファ１２２は、プロセッサ１０２の処理サイクルを使わずにメモリ１２４及びＮＶＲＡＭ１２６にアクセスすることを可能にする。

メモリ１２４は、例えば、組み込みシステム１００用のＯＳ１３２及びボードサポートパッケージ（ＢＳＰ）１３４を格納する。メモリ１２４は、組み込みシステム１００用の他のアプリケーションソフトウェア及びデータも格納することができる。ＮＶＲＡＭ１２６の容量は、一般的に、基本入出力システム（ＢＩＯＳ）１３６又は「ブートローダ」などの下位のコンフィグレーションデータ用に確保されているメモリ容量よりも著しく小さい。

図２は、組み込みシステム１００用のハードウェアの未完成のハードウェア設計の例を示すブロック図である。開発の初期段階においてハードウェア設計が「未完成」な状態では、例えばプロセッサ１０２とＯＳ１３２など、当該ハードウェア設計の中核的な仕様だけが分かっている。未完成のハードウェア設計には、要件によって指定される様々な仕様は含まれるが、これらの仕様に対応するハードウェア機器については、設計又は選択が未定であったり、変更の可能性があったりする。これに対し、完成後のハードウェア設計では、すべてのハードウェア機器が選択されており、且つ、すべてのハードウェア設計仕様が完成している。ハードウェア設計が進むにつれて、未完成のハードウェア設計の完成度が上がり、通信インターフェース１３８などの具体的なＩ／Ｏ装置１１２が盛り込まれる場合がある。通信インターフェース１３８は、例えば、ＡＲＩＮＣ４２９又はＭＩＬ－ＳＴＤ－１５５３ＰＣＩメザニンカードを含みうる。また、通信インターフェース１３８は、イーサネットコントローラ１１８と同じ又は類似のイーサネットコントローラであってもよい。幾つかの実施例において、通信インターフェース１３８に含まれるイーサネットコントローラは、標準イーサネットプロトコルを十分にサポートしていれば、最終ターゲットであるイーサネットコントローラ１１８と類似でないものも許容される。未完成のハードウェア設計には、一般的に、他のＩ／Ｏ装置、完全に実装されたメモリバス又はペリフェラルバス、或いは、完全に実装されたＡＳＩＣ又はＦＰＧＡ用ファームウェアは含まれない。

図３は、デスクトップテスト環境のための高忠実度のソフトウェアテストアーキテクチャ３００の例を示すブロック図である。アーキテクチャ３００は、現実のターゲットハードウェアを含むハードウェアテストベンチではなく、例えば、ＰＣなどのデスクトップコンピュータ、即ち、「ホストコンピュータ」上に実装される。アーキテクチャ３００は、ＰＣ仮想マシン又はサーバを用いたクラウドコンピュータプラットフォーム上に実装することも可能である。特定の実施例においては、アーキテクチャ３００は、例えば、タブレットコンピュータやスマートフォンなどのモバイルコンピュータ上に実装される。アーキテクチャ３００は、図２に示す組み込みシステム１００用の未完成のハードウェア設計における中核的な仕様をエミュレートするプロキシＶＭ３０２を含む。プロキシＶＭ３０２は、ホストコンピュータ用のＯＳ３０４とハードウェア抽象化レイヤにおいて実行され、或いは、動作する。本開示の便宜上、ハードウェア抽象化レイヤは全体として、例えばＯＳ３０４と対話する（interacting）ためのプロセス間通信機構（例えば、共有メモリ又はソケット）などのインターフェースを含むＡＰＩ３０６を指す。特定の実施例において、ＡＰＩ３０６は、プロキシＶＭ３０２の動作を調整するハイパーバイザをさらに含むことができる。ホストコンピュータは、通常、ホスト中央処理装置（ＣＰＵ）３０８、及び、様々なホストＩ／Ｏ装置３１０を含む。ホストＩ／Ｏ装置３１０は、例えば、グラフィックスインターフェースを含む。グラフィックスインターフェースの例としては、グラフィックス・プロセッシング・ユニット（ＧＰＵ）、オーディオ周辺機器、ネットワークインターフェースコントローラ（ＮＩＣ）、キーボード、マウス、及び、他の周辺機器が挙げられる。特定の実施例において、アーキテクチャ３００は、ホストＩ／Ｏ装置３１０にターゲットハードウェアを含んでもよい。アーキテクチャ３００は、ホストＩ／Ｏ装置３１０の間の対話を行うデバイスドライバ３１２、ＯＳ３０４、ＡＰＩ３０６、及び、実行されるとホストＩ／Ｏ装置３１０と対話する任意のアプリケーションソフトウェアを含む。例えば、プロキシＶＭ３０２は、ＡＰＩ３０６、ＯＳ３０４、及び、デバイスドライバ３１２を介して、ホストＩ／Ｏ装置３１０と対話する。

プロセッサ１０２がホストコンピュータ用のプロセッサと一致しない場合は、プロキシＶＭ３０２は、組み込みシステム１００のプロセッサ１０２をエミュレートする仮想プロセッサ３１４を含む。一方、ターゲットプロセッサ１０２がホストコンピュータのプロセッサと一致する場合には、プロキシＶＭ３０２は、仮想プロセッサ３１４を含まなくてもよい。プロキシＶＭ３０２は、さらに、エミュレートされたハードウェアとＯＳ３１６の組み合わせに対応するＯＳ３１６及びＢＳＰ３１８を含む。ＯＳ３１６及びＢＳＰ３１８は、エミュレートされたメモリにおける１つ又は複数のセクションに格納されており、このエミュレートされたメモリは、仮想メモリバスを介して仮想プロセッサ３１４に接続されている。特定の実施例において、このような仮想メモリバスは、仮想化レイヤに実装された概念的なメモリバス又はメモリ構造であって、メモリマップの構築、及び、ＶＭとホストハードウェアとの間のデータ転送を可能にするものである。ＯＳ３１６は、組み込みシステム１００のＯＳ１３２と同じか非常に近いＯＳである。ＢＳＰ３１８は、仮想プロセッサ３１４がＯＳ３１６を実行するためのコンフィグレーション情報を含み、この情報には、例えば、メモリマッピング及び割込マッピングが含まれる。なお、組み込みシステム１００の開発の初期段階においてハードウェア設計が未完成の状態では、プロキシＶＭ３０２は、一般的に、組み込みシステム１００のターゲットハードウェアＩ／Ｏ装置１１２に対応する、完全にエミュレートされたＩ／Ｏ装置３２０、又は、完全にエミュレートされたペリフェラルバスを含まない。よって、ターゲットコードは、一般的に、エミュレートされたＩ／Ｏ装置３２０又はエミュレートされたペリフェラルバスに対応するデバイスドライバ３２２を含まない。ただし、繰り返しの後期においては、これらの仮想化コンポーネントの設計の完成度が高まるので、最終的には、これらの仮想化コンポーネントがプロキシＶＭ３０２に組み込まれる。

アーキテクチャ３００は、ＯＳ３１６を実行するＩＤＥ３２６で開発されることが一般的なターゲットコード３２４を含む。前述のように、開発の初期段階では、ターゲットコード３２４は、典型的には最小限レベルの機能についてのアプリケーションソフトウェアのみを含む。開発が進んで、ターゲットＩ／Ｏ装置が設計され、エミュレートされたＩ／Ｏ装置３２０が利用可能になると、ターゲットコード３２４の開発も進み、ハードウェア抽象化レイヤ、即ち、ＡＰＩ３２８及びデバイスドライバ３２２が盛り込まれる。ターゲットコード３２４の開発及びテストは、一般的に、ＩＤＥ３２６又は他のテスト環境において基本的なテストデータ３３０を用いて行われる。テストデータ３３０は、通常はホストメモリに格納されるが、「ホワイトボックステスト」を目的として、ターゲットコード３２４とともにプロキシＶＭ３０２に格納することもできる。

一般的に、ターゲットコード３２４における低レベル機能は、エミュレートされたＩ／Ｏ装置３２０と、少なくとも直接的に対話することはない。ターゲットコード３２４は、一般的に、ＡＰＩ３２８を介してエミュレートされたＩ／Ｏ装置３２０と対話する。ハードウェア設計及び組み込みソフトウェアの両方の完成度が高まるにつれて、ターゲットコード３２４がＡＰＩ３２８を使用することが可能になり、次いでデバイスドライバ３２２及びエミュレートされたＩ／Ｏ装置３２０を使用することが可能になる。

エミュレートされたＩ／Ｏ装置３２０は、組み込みシステム１００のターゲットハードウェアとは異なる仮想ハードウェアや、完成後のターゲットハードウェアには含まれない仮想ハードウェアを含むことができる。例えば、プロキシＶＭ３０２は、組み込みシステム用のターゲットハードウェアの設計が進んで通信用のターゲットハードウェアが決まるまでの間、テスト及び開発中の通信を制御する、エミュレートされたイーサネットコントローラを含んでもよい。例えば、アビオニクスシステムでは、しばしばＡＲＩＮＣ４２９又はＭＩＬ－ＳＴＤ－１５５３バスのような標準化された通信バスが使用されるが、当該ＡＲＩＮＣ４２９又はＭＩＬ－ＳＴＤ－１５５３バスについてのターゲットハードウェアＰＣＩメザニンカードが設計又は選択されるまでは、エミュレートされたイーサネットコントローラによって通信が可能である。また、エミュレートされたイーサネットコントローラ又はエミュレートされたＩ／Ｏ装置３２０は、組み込みシステム１００の設計の後期の段階でプロキシＶＭ３０２から削除することができる。特定の実施例において、プロキシＶＭ３０２は、物理的なホストＩ／Ｏ装置などのホストハードウェアにプロキシＶＭ３０２を接続又は連結する他の仮想ペリフェラルバスを含んでもよい。これにより、ＶＭは、物理的なペリフェラルバスに仮想化レイヤにおいて接続された仮想ペリフェラルバスを介して、物理的なホストの外部装置と通信することが可能になる。

ターゲットコード３２４は、プロキシＶＭ３０２上で開発及びテストを行うことができる。仮想プロセッサ３１４は、ＯＳ３１６を実行する。また、ホストＯＳ３０４は、ＩＤＥ３２６又は他のターゲットコード開発ツールをＯＳ３１６で実行する。仮想プロセッサ３１４は、エミュレートされたイーサネットコントローラを例とする仮想通信インターフェースなどのエミュレートされたＩ／Ｏ装置３２０を介して、ターゲットコード３２４及びテストデータ３３０を、具体的にはテスト入力データを読み込む。特定の実施例において、例えば、組み込みシステム１００の開発が進んでいないなどの理由によって、プロキシＶＭ３０２におけるＩ／Ｏ装置３２０が利用可能でない場合には、ターゲットコード３２４及びテストデータ３３０は、プロキシＶＭ３０２内のエミュレートされたメモリに直接ロードされる。ロードされたコード及びデータは、プロキシＶＭ３０２においてターゲットコード３２４が起動されれば、使用可能である。次いで、仮想プロセッサ３１４は、ターゲットコード３２４を実行してテスト入力データを処理し、ターゲットコード３２４の実行に対応して、仮想通信インターフェースを介してテスト出力データを書き出す。例えば、プロキシＶＭ３０２において通信インターフェースが利用可能でない場合は、テスト出力データは、プロキシＶＭ３０２内のエミュレートされたメモリに書き出され、その後、検証と妥当性確認を行うための処理が実行される。

ハードウェア設計がさらに進んで新たなターゲットハードウェアが利用可能になると、当該ターゲットハードウェアは、ホストコンピュータにおけるホストＩ／Ｏ装置３１０に組み込まれる。これに応じて、プロキシＶＭ３０２には、当該ターゲットハードウェアに対応するＡＰＩ３２８及びデバイスドライバ３２２が組み込まれる。これらのコンポーネントは、ホストコンピュータに組み込まれたターゲットハードウェア用のＡＰＩ３０６及びデバイスドライバ３１２にマッピングされているので、ターゲットコード３２４は、これらのコンポーネントを介して対話を行うことが可能である。

図４は、図１に示す組み込みシステム１００用のターゲットハードウェアをエミュレートするためのホストコンピュータ４００の例を示すブロック図である。ホストコンピュータ４００の例としては、デスクトップＰＣ、サーバＰＣ、クラウトコンピュティングプラットフォーム（例えば、ＶＭ）、モバイルコンピューティングデバイス（例えば、タブレットコンピュータ又はスマートフォン）、トレーニングシステム、又は、他の適当なコンピューティングシステムを含むことができる。ホストコンピュータ４００は、ホストＣＰＵ３０８を含み、当該ＣＰＵは、１つ又は複数のメモリバス、通信バス、又は、ペリフェラルバスを含む物理的なバス４０６を介してＲＡＭ４０２及びホストメモリ４０４に接続されている。ホストメモリ４０４は、コンピュータ読み取り可能なメモリであって、プロキシＶＭ３０２を格納するセクションと、ＯＳ３０４を格納するセクションと、ＡＰＩ３０６を格納するセクションと、デバイスドライバ３１２を格納するセクションと、ターゲットコード３２４を格納するセクションと、を含む。代替的な実施例においては、ホストメモリ４０４の１つ又は複数のセクションを省略することができ、この場合、対応するデータは、リモートに格納することができる。例えば、特定の実施例において、ターゲットコード３２４は、サーバ又は大容量記憶装置にリモートで格納され、ネットワークを介してホストＣＰＵ３０８及びプロキシＶＭ３０２に提供される構成でもよい。

ホストコンピュータ４００は、さらに、ホストＩ／Ｏ装置３１０を含み、ホストＩ／Ｏ装置の例としては、イーサネットコントローラ４０８などの通信インターフェース、又は、ペリフェラルリンク４１２を介してホスト周辺装置４１０と通信するためのペリフェラルインターフェースを含みうる。ホストＩ／Ｏ装置３１０は、例えば、表示リンクを介して表示機器を操作するためのＧＰＵを含む。

特定の実施例において、ホストコンピュータ４００は、設計及び選択が完了又はほぼ完了した組み込みシステム１００のターゲットハードウェア用のターゲットＩ／Ｏ装置４１４を含みうる。例えば、一実施例において、ホストコンピュータ４００、より具体的には、ターゲットＩ／Ｏ装置４１４は、組み込みシステム１００用のターゲットハードウェアと同じであるか、実質的に類似するＡＲＩＮＣ４２９メザニンカード又はＭＩＬ－ＳＴＤ－１５５３ＰＣＩメザニンカードを含みうる。また、そのような実施例において、ホストコンピュータ４００は、これらのターゲットＩ／Ｏ装置４１４に対応するデバイスドライバ３１２を含む。ホストコンピュータ４００は、エミュレートされたターゲットＩ／Ｏ装置４１４と、ホストコンピュータ４００に含まれる物理的なターゲットＩ／Ｏ装置４１４と、を対応付けるマッピング情報を（例えば、ＡＰＩ又はハイパーバイザに含まれる）仮想化レイヤに含むことができる。

図５は、設計が未完成のターゲットハードウェア用のターゲットコードをテストするための方法５００の実施例を示すフロー図である。ターゲットハードウェアの例としては、図１に示す組み込みシステム１００用のターゲットハードウェアがある。方法５００は、例えば、図４に示すホストコンピュータ４００により実施されてもよい。ホストコンピュータ４００は、５０２において、プロキシＶＭ３０２を実行してターゲットハードウェアをエミュレートする。図３に示すように、プロキシＶＭ３０２は、仮想プロセッサ３１４、エミュレートされたメモリ、及び、Ｉ／Ｏ装置３２０を含む。当該Ｉ／Ｏ装置は、特定の実施例において、仮想イーサネットコントローラなどの仮想通信インターフェースを含むことが多い。ホストコンピュータ４００は、５０４において、エミュレートされたメモリに格納されているＯＳ３０４をプロキシＶＭ３０２上で実行する。ホストコンピュータ４００、より具体的には、プロキシＶＭ３０２は、５０６において、仮想通信インターフェースを介してターゲットコード３２４及びテスト入力データ３３０を読み込む。次いで、５０８において、プロキシＶＭ３０２上でターゲットコード３２４が実行されて、テスト入力データ３３０が処理される。５０８におけるターゲットコード３２４の実行に対応して、５１０においてテスト出力データが仮想通信インターフェースを介して書き出される。代替的な実施例において、テスト入力データ３３０がターゲットコード３２４とともに、プロキシＶＭ３０２に格納されており、読み出し５０６を行うことなく利用可能な構成でもよい。同様に、特定の実施例において、テスト出力データは、仮想通信インターフェースを介した書き出し５１０の代わりに、エミュレートされたメモリに書き出されてもよい。

プロキシＶＭ３０２は、さらに、仮想プロセッサ３１４に接続されたＢＩＯＳ又はブートローダを含んでもよい。ブートローダは、プロキシＶＭ３０２の起動時に、エミュレートされたメモリの該当部分からＯＳ３１６及びＢＳＰ３１８をロードする。ホストコンピュータ４００は、ホストＯＳ３０４上で実行される、例えばＩＤＥ３２６などの１つ又は複数の開発ツールを含む。特定の実施例では、ＯＳ３１６が省略されており、ＢＳＰ３１８及びターゲットコード３２４は、エミュレートされたベアメタル上で実行される。また、そのような実施例においては、ＩＤＥ３２６などの１つ又は複数の開発ツールは、ＯＳ３１６を介さずに実行される。

特定の実施例において、ターゲットコード３２４を実行すること５０８は、例えばＡＰＩ３２８などの少なくとも１つの周辺ハードウェア抽象化レイヤと対話し、例えばＩ／Ｏ装置３２０などの周辺ハードウェアとは直接に対話しない少なくとも１つの機能アプリケーション（functional application）をプロキシＶＭ３０２上で実行することを含む。そのようなＩ／Ｏ装置は、組み込みシステム１００のターゲットハードウェアの未完成なハードウェア設計には含まれていないことが一般的である。本開示の便宜上、「機能アプリケーション」なる用語は、周辺ハードウェアと直接に対話しないプログラムコードの任意の部分を指す。周辺ハードウェアは、一般的に、データバス（例えば、メモリバス、通信バス、ペリフェラルバス）を介してプロセッサ１０２と通信する任意のハードウェア部分を含むものであって、プロセッサ１０２に組み込まれているもの、或いは、フロントサイドバスを介してプロセッサ１０２と通信するものではない。例えば、図１の組み込みシステム１００を参照して説明すると、周辺ハードウェア機器は、メモリバス１０８及びペリフェラルバス１１０を介し、ホストブリッジ１０６を通じてプロセッサ１０２と通信する。プロキシＶＭ３０２では、プロキシＶＭ３０２自体をテストするために、ターゲットコード以外の付加的なコードも実行される。

本開示の方法、システム、及び装置の技術的効果としては、例えば、以下のうちの少なくとも１つが含まれる。（ａ）組み込みシステムのハードウェアをターゲットとするプロキシＶＭを、当該組み込みシステムの開発の初期段階で提供することができ、通常は、当該ターゲットハードウェアの完成前の段階で提供することができる。（ｂ）ターゲットハードウェアと同一又は非常に近いＯＳ及びＢＳＰにおいて動作するプロキシＶＭ上で開発及びテストを行うことができ、また、ターゲットハードウェアと同一のエミュレートされたプロセッサ上で実行することができる。（ｃ）リホスティングを必要とせず、また、ターゲットハードウェアの完全な仮想化を必要としないので、ターゲットハードウェア及びターゲットコードのテスト及び開発を早期に行うことができる。（ｄ）プロキシＶＭ上で忠実度の高い開発テストを早期に行うことができるので、組み込みシステムの開発後期における欠陥を低減することができる。（ｅ）ターゲットハードウェアと同じか或いは非常に近いＯＳ及びＢＳＰにおいて動作するプロキシＶＭ上でユーザトレーナー（例えば、メンテナンス又はオペレータのトレーニングシステム）を実現することができ、また、ターゲットハードウェアと同一のエミュレートされたプロセッサ上で実行することができる。

幾つかの実施例において、１つ又は複数の電子プロセッサ装置又はコンピュータ装置が使用される。本明細書に用いられる「プロセッサ」及び「コンピュータ」なる用語、及び、例えば、「プロセッサ装置」、「コンピュータ装置」、及び「コントローラ」などの関連用語は、当該技術分野において集積回路と呼ばれるものに限定されない。これらの用語は、プロセッサ、プロセッサ装置、コントローラ、汎用中央処理装置（ＣＰＵ）、グラフィックス・プロセッシング・ユニット（ＧＰＵ）、マイクロコントローラ、マイクロコンピュータ、プログラマブルロジックコントローラ（ＰＬＣ）、縮小命令セットコンピュータ（ＲＩＳＣ）プロセッサ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタルシグナルプロセッサ（ＤＳＰ）装置、特定用途向け集積回路（ＡＳＩＣ）及び、本明細書に記載の機能を実行可能な他のプログラマグル回路又はプロセッサ装置を含む広義の用語であり、これらの用語は、いずれも同義に用いられる。これらのプロセッサ装置は、概して、プログラミング又はプログラミングされることにより、或いは、実行用の命令を提供することにより、所定の機能を実行するよう構成されている。上述の例は、プロセッサ、プロセッサ装置、及び、その関連用語の定義又は意味を何ら限定することを意図していない。

本明細書に記載の実施例において、メモリは、限定するものではないが例えば、コンピュータ読み取り可能な非一時的媒体を含み、その例としては、フラッシュメモリ、ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、消去可能なプログラマブルリードオンリーメモリ（ＥＰＲＯＭ）、電気的に消去可能なリードオンリーメモリ（ＥＥＰＲＯＭ）、不揮発性ＲＡＭ（ＮＶＲＡＭ）などが挙げられる。本明細書に用いられる「コンピュータ読み取り可能な非一時的媒体」なる用語は、限定するものではないが例えばコンピュータ読み取り可能な非一時的な記憶装置を含む、コンピュータ読み取り可能な任意の有形媒体を表すことを意図しており、限定するものではないが例えば、揮発性媒体及び不揮発性媒体、取り外し可能な又は固定された媒体を含み、例えば、ファームウェア、物理的な記憶媒体及び仮想の記憶媒体、ＣＤ―ＲＯＭ、ＤＶＤ、及び、ネットワーク又はインターネットなどの他の適当なデジタルソース、加えて、今後開発されるデジタル手段を含むものであって、唯一、一時的な搬送波信号が除外される。或いは、フロッピーディスク、コンパクトディスク、例えばリードオンリーメモリ（ＣＤ－ＲＯＭ）、光磁気ディスク（ＭＯＤ）、デジタル多用途ディスク（ＤＶＤ）、又は、他の任意のコンピュータベースのデバイスであって、コンピュータで読み取り可能な命令、データ構造、プログラムモジュール及びサブモジュール、又は他の任意のデータなどの情報を短期的又は長期的に記憶するための方法又は技術で実装されたものも利用可能である。したがって、本明細書に記載の方法は、実行可能形式の命令としてコード化して、例えば、非一時的なコンピュータ可読媒体における「ソフトウェア」及び「ファームウェア」として実装することができる。さらに、本明細書において、「ソフトウェア」及び「ファームウェア」なる用語は互いに同義に用いられており、加えて、これらの用語は、メモリに格納されて、パーソナルコンピュータ、ワークステーション、クライアント装置及びサーバ装置によって実行される任意のコンピュータプログラムを含む。これらの命令は、プロセッサによって実行されると、本明細書に記載の方法の少なくとも一部を当該プロセッサに実行させる。

また、本明細書に記載の実施例において、追加の入力チャネルとして、限定するものではないが例えば、マウス及びキーボードなど、オペレータインターフェースに関連付けられたコンピュータ周辺機器を使用可能である。或いは、限定するものではないが例えば、スキャナなどの他のコンピュータ周辺機器も使用可能である。さらに、幾つかの実施例では、追加の出力チャネルとして、限定するものではないが例えば、オペレータインターフェースモニタを使用可能である。

本明細書に記載のシステム及び方法は、上述した特定の実施例に限定されるものではなく、当該システムの要素及び／又は当該方法のステップは、本明細書に記載の他の要素及び／又はステップとは独立して別個に用いることも可能である。

なお、本開示の様々な実施例における特定の特徴が、ある図面には示されているのに、他の図面には示されていない場合があるが、これはあくまでも便宜上の理由によるものである。本開示の原理にしたがって、いずれの図面に示したいずれの特徴も、他の図面に示した特徴と組み合わせて参照し、及び／又は、請求の範囲に記載することが可能である。

本明細書において、単数形で記載されている要素又はステップは、特段の記載がない限り、複数の要素又はステップを必ずしも排除するものではない。加えて、本発明の「一実施例」又は「例示的な実施例」に言及することは、その実施例に記載した特徴を取り入れた別の実施例の存在を排除することを意図するものではない。

本明細書の記載は、例を用いることで、ベストモードを含む様々な実施例を開示して、任意の装置又はシステムの作製及び使用、並びに、組み入れられた方法の実行を含む様々な例を当業者が実施できるようにするものである。本開示における特許可能な範囲は、特許請求の範囲によって規定されるものであり、当業者が想定しうる他の例を含みうる。そのような他の例は、それらが、特許請求の範囲の文言と相違のない構成要素を有する場合、又は、特許請求の範囲の文言に対して本質的でない相違を有するだけの均等な構成要素を含む場合、特許請求の範囲に包含されると考えられるべきである。

本開示の例示的な実施例は、すべてを網羅するものではないが、以下の付記に記載されるものもさらに含む。

本開示の一実施例によるホストコンピュータは、設計が未完成のターゲットハードウェアをエミュレートするプロキシ仮想マシン（ＶＭ）を格納するメモリと、前記プロキシ仮想マシンを実行することによって前記ターゲットハードウェアをエミュレートするよう構成されたホスト中央処理装置（ＣＰＵ）と、を具備している。前記プロキシ仮想マシンは、ターゲットプロセッサをエミュレートするための仮想プロセッサ、及び、仮想メモリバスを介して前記仮想プロセッサと通信するとともに、ターゲットコードを格納する少なくとも１つの部分を有する、エミュレートされたメモリを含む。前記プロキシ仮想マシンは、前記ホスト中央処理装置によって実行されると、前記仮想プロセッサによって前記ターゲットコードを実行するよう構成されている。

上述の付記による前記ホストコンピュータの選択的な構成において、前記プロキシ仮想マシンは、前記ホスト中央処理装置によって実行されると、さらに、少なくとも１つのターゲットコード開発ツールを実行するよう構成されている。

上述の付記のいずれかによる前記ホストコンピュータの選択的な構成において、前記ターゲットコードは、少なくとも１つの周辺ハードウェア抽象化レイヤと対話するが前記未完成の設計において省略されている周辺ハードウェアとは対話しない、少なくとも１つの機能アプリケーションを含む。

上述の付記のいずれかによる前記ホストコンピュータは、選択的な構成において、さらに、前記ターゲットハードウェアに含まれる周辺ハードウェア装置を含んでおり、前記プロキシ仮想マシンは、さらに、前記周辺ハードウェア装置に対応するハードウェア抽象化レイヤであって、前記ターゲットコードが前記プロキシ仮想マシンによって実行されると、前記周辺ハードウェア装置用のホストドライバを使用するよう構成されたハードウェア抽象化レイヤを含む。

上述の付記のいずれかによる前記ホストコンピュータの選択的な構成において、前記プロキシ仮想マシンは、前記ターゲットハードウェアの完成した設計には含まれない周辺ハードウェアに対応する仮想化周辺ハードウェア装置を含む。

上述の付記のいずれかによる前記ホストコンピュータの選択的な構成において、前記プロキシ仮想マシンは、さらに、前記プロキシ仮想マシンのエミュレートされた入出力装置と物理ホスト入出力装置とを接続する仮想ペリフェラルバスを含む。

上述の付記のいずれかによる前記ホストコンピュータの選択的な構成において、前記エミュレートされたメモリは、さらに、オペレーティングシステム（ＯＳ）及びボードサポートパッケージ（ＢＳＰ）を格納する部分を有する。

上述の付記のいずれかによる前記ホストコンピュータは、選択的な構成において、さらに、エミュレートされたペリフェラルバスに接続された仮想通信インターフェースを含んでおり、前記エミュレートされたメモリは、さらに、テスト入力データを格納する部分を有しており、前記プロキシ仮想マシンは、前記ホスト中央処理装置によって実行されると、さらに、前記仮想プロセッサによって前記ターゲットコードを実行して前記テスト入力データを処理し、前記ターゲットコードの実行に対応して、前記仮想通信インターフェースを介してテスト出力データを書き出すよう構成されている。

本開示の一実施例は、設計が未完成のターゲットハードウェア用のターゲットコードを実行する方法に関する。当該方法は、前記設計が未完成のターゲットハードウェアをエミュレートするためのプロキシ仮想マシン（ＶＭ）であって、仮想プロセッサ、エミュレートされたメモリ、及び、仮想通信インターフェースを含むプロキシ仮想マシンを実行することと、前記エミュレートされたメモリに格納された前記ターゲットコードを前記プロキシ仮想マシン上で実行することと、前記プロキシ仮想マシン上で入力データにアクセスすることと、前記ターゲットコードによって前記入力データを処理することと、前記ターゲットコードの実行に対応して、前記仮想通信インターフェースを介して出力データを書き出すことと、を含む。

上述の付記による前記方法は、選択的な構成において、さらに、ホストプロセッサによって、前記プロキシ仮想マシン上で仮想バスを介して出力データにアクセスすることを含む。

上述の付記による前記方法は、選択的な構成において、さらに、前記エミュレートされたメモリに格納されたオペレーティングシステム（ＯＳ）を前記プロキシ仮想マシン上で実行することを含む。

上述の付記による前記方法の選択的な構成において、前記プロキシ仮想マシンは、さらに、前記仮想プロセッサに接続されたブートローダであって、前記プロキシ仮想マシンの起動時に、前記エミュレートされたメモリの一部から前記オペレーティングシステム及びボードサポートパッケージ（ＢＳＰ）をロードするよう構成されたブートローダを含むものである。

上述の付記のいずれかによる前記方法は、選択的な構成において、さらに、前記仮想通信インターフェースを介して前記プロキシ仮想マシンに接続された少なくとも１つのターゲットコード開発ツールを実行することを含む。

上述の付記のいずれかによる前記方法の選択的な構成において、前記ターゲットコードを実行することは、少なくとも１つの周辺ハードウェア抽象化レイヤと対話するが前記未完成の設計において省略されている周辺ハードウェアとは対話しない少なくとも１つの機能アプリケーションを前記プロキシ仮想マシン上で実行することを含む。

本開示の一実施例は、ターゲットハードウェアをエミュレートするプロキシ仮想マシン（ＶＭ）を格納する、コンピュータ読み取り可能なメモリに関し、前記プロキシ仮想マシンは、ターゲットプロセッサをエミュレートするための仮想プロセッサと、仮想メモリバスを介して前記仮想プロセッサに接続されているとともに、ボードサポートパッケージ（ＢＳＰ）及びターゲットコードを格納する少なくとも１つの部分を有している、エミュレートされたメモリと、エミュレートされたペリフェラルバスを介して仮想プロセッサに接続された仮想通信インターフェースと、を含む。前記プロキシ仮想マシンは、ホスト中央処理装置（ＣＰＵ）によって実行されると、前記エミュレートされたメモリに格納された前記ターゲットコードを実行し、前記プロキシ仮想マシン上で入力データにアクセスし、前記ターゲットコードによって前記入力データを処理し、前記ターゲットコードの実行に対応して、前記仮想通信インターフェースを介して出力データを書き出すよう構成されている。

上述の付記による前記コンピュータ読み取り可能なメモリの選択的な構成において、前記プロキシ仮想マシンの前記エミュレートされたメモリは、前記仮想メモリバスを介して前記仮想プロセッサに接続された仮想ランダムアクセスメモリ（ＲＡＭ）と、前記仮想メモリバスに接続されているとともに、前記ボードサポートパッケージ及び前記ターゲットコードを格納する仮想不揮発性メモリと、を含む。

上述の付記による前記コンピュータ読み取り可能なメモリの選択的な構成において、前記プロキシ仮想マシンは、前記仮想プロセッサに接続されているとともに、起動時に、前記仮想不揮発性メモリからオペレーティングシステム（ＯＳ）及び前記ボードサポートパッケージをロードするよう構成されたブートローダを含む。

上述の付記のいずれかによる前記コンピュータ読み取り可能なメモリの選択的な構成において、前記ターゲットハードウェア及び前記プロキシ仮想マシンの各々は、周辺機器用のデバイスドライバを含まない。

上述の付記のいずれかによる前記コンピュータ読み取り可能なメモリの選択的な構成において、前記ターゲットハードウェア及び前記プロキシ仮想マシンは、未完成な設計からのものである。

上述の付記のいずれかによる前記コンピュータ読み取り可能なメモリの選択的な構成において、前記プロキシ仮想マシンは、前記ターゲットハードウェアの完成した設計には含まれない周辺ハードウェアに対応する仮想化周辺ハードウェア装置を含む。

本開示の一実施例は、ホストコンピュータに関し、当該ホストコンピュータは、ターゲットハードウェアをエミュレートするプロキシ仮想マシン（ＶＭ）を格納するメモリと、前記プロキシ仮想マシンを実行することによって前記ターゲットハードウェアをエミュレートするよう構成されたホスト中央処理装置（ＣＰＵ）と、を具備している。前記プロキシ仮想マシンは、ターゲットプロセッサをエミュレートするための仮想プロセッサ、及び、仮想メモリバスを介して前記仮想プロセッサに接続されているとともに、ターゲットコードを格納する少なくとも１つの部分を有する、エミュレートされたメモリを含む。前記プロキシ仮想マシンは、前記ホスト中央処理装置によって実行されると、前記仮想プロセッサによって前記ターゲットコードを実行するよう構成されている。

本開示の一実施例は、ターゲットハードウェア装置用のトレーナーシステム（trainer system）に関する。当該トレーナーシステムは、ユーザから入力データを受け取るよう構成されたユーザインターフェースと、前記ユーザインターフェースに接続されたホストコンピュータと、ホスト中央処理装置（ＣＰＵ）と、を具備している。前記ホストコンピュータは、前記ターゲットハードウェア装置をエミュレートするプロキシ仮想マシン（ＶＭ）を格納するメモリを含み、当該プロキシ仮想マシンは、ターゲットプロセッサをエミュレートするための仮想プロセッサと、仮想メモリバスを介して前記仮想プロセッサに接続されているとともに、ターゲットコードを格納する少なくとも１つの部分を有する、エミュレートされたメモリと、を含む。前記ホスト中央処理装置は、前記プロキシ仮想マシンを実行することによって前記ターゲットハードウェアをエミュレートするよう構成されている。前記プロキシ仮想マシンは、前記ホスト中央処理装置によって実行されると、前記仮想プロセッサによって前記ターゲットコードを実行するよう構成されている。

本開示の一実施例は、組み込みシステム用のテストベンチであって、ホストコンピュータを具備する。前記ホストコンピュータは、入力テストデータを受け取るためのホスト通信インターフェースと、設計が未完成のターゲットハードウェア装置をエミュレートするプロキシ仮想マシン（ＶＭ）を格納するメモリと、前記プロキシ仮想マシンを実行することによって前記ターゲットハードウェアをエミュレートするよう構成されたホスト中央処理装置と、を具備している。前記プロキシ仮想マシンは、ターゲットプロセッサをエミュレートするための仮想プロセッサ、及び、仮想メモリバスを介して前記仮想プロセッサに接続されているとともに、ターゲットコードを格納する少なくとも１つの部分を有する、エミュレートされたメモリを含む。前記プロキシ仮想マシンは、前記ホスト中央処理装置によって実行されると、前記仮想プロセッサによって前記ターゲットコードを実行して前記入力テストデータを実行するよう構成されている。

Claims (15)

1. 設計が未完成のターゲットハードウェアをエミュレートするプロキシ仮想マシン（ＶＭ）を格納するメモリであって、前記プロキシ仮想マシンが、
   エミュレートされたイーサネットコントローラ、
   ターゲットプロセッサをエミュレートするための仮想プロセッサ、及び、
   仮想メモリバスを介して前記仮想プロセッサと通信するとともに、ターゲットコードを格納する少なくとも１つの部分を有しているエミュレートされたメモリ、を含んでいるメモリと、
   前記プロキシ仮想マシンを実行することによって前記ターゲットハードウェアをエミュレートするよう構成されたホスト中央処理装置（ＣＰＵ）と、を具備するホストコンピュータであって、
   前記プロキシ仮想マシンは、前記ホスト中央処理装置によって実行されると、前記仮想プロセッサによって前記ターゲットコードを実行して、少なくとも前記エミュレートされたイーサネットコントローラと対話するように構成されており、
   前記ホスト中央処理装置は、前記エミュレートされたイーサネットコントローラを削除するとともに、ターゲットハードウェアであるＩ／Ｏ装置を含めるように、前記プロキシ仮想マシンをアップデートし、
   アップデートされた前記プロキシ仮想マシンは、前記仮想プロセッサにより前記ターゲットコードを実行して、少なくともターゲットハードウェアである前記Ｉ／Ｏ装置と対話するように再構成される、ホストコンピュータ。
2. 前記プロキシ仮想マシンは、前記ホスト中央処理装置によって実行されると、さらに、少なくとも１つのターゲットコード開発ツールを実行するよう構成されている、請求項１に記載のホストコンピュータ。
3. 前記ターゲットコードは、少なくとも１つの周辺ハードウェア抽象化レイヤと対話するが前記未完成の設計において省略されている周辺ハードウェアとは対話しない、少なくとも１つの機能アプリケーションを含む、請求項１又は２に記載のホストコンピュータ。
4. さらに、前記ターゲットハードウェアに含まれる周辺ハードウェア装置を含んでおり、前記プロキシ仮想マシンは、さらに、前記周辺ハードウェア装置に対応するハードウェア抽象化レイヤであって、前記ターゲットコードが前記プロキシ仮想マシンによって実行されると、前記周辺ハードウェア装置用のホストドライバを使用するよう構成されたハードウェア抽象化レイヤを含む、請求項１～３のいずれか１つに記載のホストコンピュータ。
5. 前記プロキシ仮想マシンは、前記ターゲットハードウェアの完成した設計には含まれない周辺ハードウェアに対応する仮想化周辺ハードウェア装置を含む、請求項１～４のいずれか１つに記載のホストコンピュータ。
6. 前記プロキシ仮想マシンは、さらに、前記プロキシ仮想マシンのエミュレートされた入出力装置と物理ホスト入出力装置とを接続する仮想ペリフェラルバスを含む、請求項１～５のいずれか１つに記載のホストコンピュータ。
7. 前記エミュレートされたメモリは、さらに、オペレーティングシステム（ＯＳ）及びボードサポートパッケージ（ＢＳＰ）を格納する部分を有する、請求項１～６のいずれか１つに記載のホストコンピュータ。
8. さらに、エミュレートされたペリフェラルバスに接続された仮想通信インターフェースを含んでおり、前記エミュレートされたメモリは、さらに、テスト入力データを格納する部分を有しており、前記プロキシ仮想マシンは、前記ホスト中央処理装置によって実行されると、さらに、
   前記仮想プロセッサによって前記ターゲットコードを実行して前記テスト入力データを処理し、
   前記ターゲットコードの実行に対応して、前記仮想通信インターフェースを介してテスト出力データを書き出すよう構成されている、請求項１～７のいずれか１つに記載のホストコンピュータ。
9. 設計が未完成のターゲットハードウェア用のターゲットコードを実行する方法であって、
   前記設計が未完成のターゲットハードウェアをエミュレートするためのプロキシ仮想マシン（ＶＭ）であって、仮想プロセッサ、エミュレートされたメモリ、及び、エミュレートされたイーサネットコントローラを含む仮想通信インターフェースを備えるプロキシ仮想マシンを実行することと、
   前記エミュレートされたメモリに格納された前記ターゲットコードを前記プロキシ仮想マシン上で実行して、少なくとも前記エミュレートされたイーサネットコントローラと対話するようにことと、
   前記プロキシ仮想マシン上で入力データにアクセスすることと、
   前記ターゲットコードによって前記入力データを処理することと、
   前記ターゲットコードの実行に対応して、前記仮想通信インターフェースを介して出力データを書き出すことと、
   前記エミュレートされたイーサネットコントローラを削除するとともに、ターゲットハードウェアであるＩ／Ｏ装置を含めるように、前記プロキシ仮想マシンをアップデートすることと、
   アップデートされた前記プロキシ仮想マシンにおいて、前記エミュレートされたメモリにある前記ターゲットコードを実行して、少なくともターゲットハードウェアである前記Ｉ／Ｏ装置と対話させることと、を含む方法。
10. さらに、ホストプロセッサによって、前記プロキシ仮想マシン上で仮想バスを介して出力データにアクセスすることを含む、請求項９に記載の方法。
11. さらに、前記エミュレートされたメモリに格納されたオペレーティングシステム（ＯＳ）を前記プロキシ仮想マシン上で実行することを含む、請求項９又は１０に記載の方法。
12. 前記プロキシ仮想マシンが、さらに、前記仮想プロセッサに接続されたブートローダであって、前記プロキシ仮想マシンの起動時に、前記エミュレートされたメモリの一部から前記オペレーティングシステム及びボードサポートパッケージ（ＢＳＰ）をロードするよう構成されたブートローダを含むものである、請求項１１に記載の方法。
13. さらに、前記仮想通信インターフェースを介して前記プロキシ仮想マシンに接続された少なくとも１つのターゲットコード開発ツールを実行することを含む、請求項９～１２のいずれか１つに記載の方法。
14. 前記ターゲットコードを実行することは、少なくとも１つの周辺ハードウェア抽象化レイヤと対話するが前記未完成の設計において省略されている周辺ハードウェアとは対話しない少なくとも１つの機能アプリケーションを前記プロキシ仮想マシン上で実行することを含む、請求項９～１３のいずれか１つに記載の方法。
15. 設計が未完成のターゲットハードウェアをエミュレートするプロキシ仮想マシン（ＶＭ）を格納するメモリであって、前記プロキシ仮想マシンが、
    エミュレートされたイーサネットコントローラを含む仮想通信インターフェース、
    ターゲットプロセッサをエミュレートするための仮想プロセッサ、及び、
    仮想メモリバスを介して前記仮想プロセッサに接続されているとともに、ターゲットコードを格納する少なくとも１つの部分を有しているエミュレートされたメモリ、を含んでいるメモリと、
    前記プロキシ仮想マシンを実行することによって前記ターゲットハードウェアをエミュレートするよう構成されたホスト中央処理装置（ＣＰＵ）と、を具備するホストコンピュータであって、
    前記プロキシ仮想マシンは、前記ホスト中央処理装置によって実行されると、前記仮想プロセッサによって前記ターゲットコードを実行して、少なくとも前記エミュレートされたイーサネットコントローラと対話するように構成されており、
    前記ホスト中央処理装置は、前記エミュレートされたイーサネットコントローラを削除するとともに、ターゲットハードウェアであるＩ／Ｏ装置を含めるように、前記プロキシ仮想マシンをアップデートし、
    アップデートされた前記プロキシ仮想マシンは、前記仮想プロセッサにより前記ターゲットコードを実行して、少なくともターゲットハードウェアである前記Ｉ／Ｏ装置と対話するように再構成される、ホストコンピュータ。