JP7828777B2 - 超音波診断装置 - Google Patents

Description

本明細書及び図面に開示の実施形態は、超音波診断装置に関する。

超音波診断装置では、ＣＰＵ（Central Processing Unit）が各種ハードウェア機器に対して系列的に制御データ（例えば電源投入シーケンスなど）を設定する時、制御データ間に既定の時間間隔（待ち時間）をあける場合がある。この際、ＣＰＵは、ソフトウェアタイマを利用して制御データ間に待ち時間を挿入している。

近年のＣＰＵではパワーマネージメント（Power Management）が強化されており、一定時間使用されていないときに動作停止状態（休止状態）に移行する。動作停止状態においてＣＰＵがハードウェア機器に制御データを設定しようとする場合、動作停止状態から動作可能状態に移行するために時間を要し、待ち時間を確保できないことがある。

特開２００５－３０１８１２号公報

本明細書及び図面に開示の実施形態が解決しようとする課題の一つは、系列的に制御データを設定する際に制御データ間の既定の待ち時間を確実に確保することである。ただし、本明細書及び図面に開示の実施形態により解決しようとする課題は上記課題に限られない。後述する実施形態に示す各構成による各効果に対応する課題を他の課題として位置づけることもできる。

実施形態に係る超音波診断装置は、機器部と制御部とを有する。機器部は、超音波画像診断に使用するハードウェア機器とハードウェアタイマとを有する。制御部は、前記機器部に接続され、前記ハードウェア機器に制御データを送信する。前記制御部は、第１の制御データから既定の時間間隔の経過後に第２の制御データを送信する場合、前記第１の制御データの送信を契機として前記ハードウェアタイマとの協働により前記既定の時間間隔をカウントし、前記既定の時間間隔のカウントの完了を契機として前記第２の制御データを送信する。

図１は、本実施形態に係る超音波診断装置の構成例を示す図である。 図２は、超音波診断装置内での制御データの流れを示す図である。 図３は、実施例１に係る制御データの設定処理例を示す図である。 図４は、実施例２に係る制御データの設定処理例を示す図である。 図５は、実施例３に係る複数制御データの設定処理例を示す図である。 図６は、比較例に係る制御データの設定処理例を示す図である。

以下、図面を参照しながら、超音波診断装置の実施形態について詳細に説明する。

図１は、本実施形態に係る超音波診断装置１００の構成例を示す図である。図１に示すように、超音波診断装置１００は、本体部１０とホスト部２０とを有している。本体部１０とホスト部２０とは、超音波診断装置１００の筐体に搭載されている。本体部１０は、超音波画像診断に使用する複数のハードウェア機器を収容する。本体部１０は、ハードウェア機器として、送信回路１２、受信回路１３、送受信制御回路１４、信号処理回路１５、メモリ１６及び電源回路１７等を有する。ホスト部２０は、超音波画像診断のために本体部１０を制御するコンピュータである。ホスト部２０は、本体部１０にケーブル又はバックプレーン（Back Plane）を介して接続されている。本体部１０には超音波プローブ１１が着脱可能に取り付けられている。また、ホスト部２０には生体情報収集器２００が着脱可能に取り付けられている。超音波プローブ１１及び生体情報収集器２００も超音波画像診断に使用するハードウェア機器の一例である。

図２は、超音波診断装置１００内での制御データの流れを示す図である。図２の矢印は制御データの流れを表す。図２の点線は、電気的な接続関係を表している。本実施形態に係る制御データは、各種ハードウェア機器に対してホスト制御回路２１から送信されるデータであって、当該ハードウェア機器に対する制御パラメータの設定に関するデータを意味する。

図１及び図２に示すように、超音波プローブ１１は、超音波を送受信する。超音波プローブ１１は、例えば、複数の振動子、整合層、音響レンズ及びバッキング材を有する。複数の振動子は、送信回路１２から供給される駆動信号に基づいて超音波を発生する。整合層は、複数の振動子と生体との間のインピーダンスマッチングに供される。音響レンズは、例えばシリコンゴムといった柔軟性を有する材料で形成され、超音波をビーム状に収束させる。バッキング材は、複数の振動子から放射方向に対して後方への超音波の伝搬を防止する。超音波プローブ１１から被検体に超音波が送信されると、送信された超音波は、被検体の体組織における音響インピーダンスの不連続面で次々と反射され、複数の振動子により受信されて電気信号（エコー信号）に変換される。エコー信号の振幅は、超音波が反射される不連続面における音響インピーダンスの差に依存する。また、送信された超音波パルスが、移動している血流または心臓壁等の表面で反射された場合のエコー信号は、ドプラ効果により、移動体の超音波送信方向の速度成分に依存して、周波数偏移を受ける。超音波プローブ１１は、送受信制御回路１４から供給されるプローブ制御パラメータに関する制御データに従って動作する。例えば、超音波プローブ１１の振動子数が送信回路１２及び受信回路１３のチャンネル数より多い場合、プローブ制御パラメータは、超音波プローブ１１の振動子を切り替えるためのハードウェアスイッチ制御データが該当する。超音波プローブ１１がモータで揺動させるメカプローブの場合、プローブ制御パラメータは、モータ制御データが該当する。

送信回路１２は、超音波プローブ１１に駆動信号を供給する電気回路である。送信回路１２は、送受信制御回路１４から供給されるパルス繰り返し周波数（ＰＲＦ：Pulse Repetition Frequency）や送信位置情報、送信開口、送信遅延等の送信制御パラメータに関する制御データに従って、超音波プローブ１１から所望の超音波パルスが送信されるように駆動信号を生成する。具体的には、送信回路１２は、トリガ発生回路、遅延回路及びパルサ回路等により実現される。トリガ発生回路は、所定のレート周波数で、送信超音波を形成するためのレートパルスを繰り返して発生する。遅延回路は、超音波プローブ１１から発生される超音波をビーム状に集束して送信指向性を決定するために必要な複数の振動子毎の遅延時間を、トリガ発生回路が発生する各レートパルスに対し与える。パルサ回路は、レートパルスに基づくタイミングで、超音波プローブ１１に設けられる複数の振動子へ駆動信号（駆動パルス）を印加する。遅延回路により各レートパルスに対し与える遅延時間を変化させることで、複数の振動子の表面からの送信方向が任意に調整可能となる。なお、送信制御パラメータは制御パラメータの一種である。

受信回路１３は、超音波プローブ１１から供給されるエコー信号に対して各種信号処理を施して受信信号を生成する電気回路である。受信回路１３は、超音波プローブ１１から得られるエコー信号を、送受信制御回路１４から供給される受信開口情報や受信遅延等の受信制御パラメータに関する制御データに従って、走査線に対応するデジタル信号（ビームデータ）を生成する。具体的には、受信回路１３は、プリアンプ、Ａ／Ｄ変換器、復調器及びビームフォーマ（加算器）等により実現される。プリアンプは、超音波プローブ１１が受信したエコー信号をチャネル毎に増幅してゲイン補正処理を行う。Ａ／Ｄ変換器は、ゲイン補正されたエコー信号をデジタル信号に変換する。復調器は、デジタル信号を復調する。ビームフォーマは、例えば、復調されたデジタル信号に受信指向性を決定するのに必要な遅延時間を与えて、遅延時間が与えられた複数のデジタル信号を加算する。ビームフォーマの加算処理により、受信指向性に応じた方向からの反射成分が強調されたビームデータが生成される。なお受信制御パラメータは制御パラメータの一種である。

送受信制御回路１４は、本体部１０の制御を行うプロセッサを有する。送受信制御回路１４は、ホスト制御回路２１からの命令に従い各種制御データを超音波プローブ１１、送信回路１２、受信回路１３、信号処理回路１５、メモリ１６及び電源回路１７等に送信して設定する。この際、送受信制御回路１４は、各種制御パラメータを一時的にメモリ１６に保存し、適切なタイミングでメモリ１６から読み出して超音波プローブ１１、送信回路１２、受信回路１３、信号処理回路１５、メモリ１６及び電源回路１７等に送信してもよい。

具体的には、送受信制御回路１４は、ホスト制御回路２１から指示された画像モードやビーム数、フレームレート、診断深さ等の送受信制御パラメータに関する制御データを受信し、当該送受信制御パラメータに基づいてＰＲＦを決定する。送受信制御回路１４は、メモリ１６に記憶されている送受信位置情報、送信開口、送信遅延等の送信制御パラメータに関する制御データを送信回路１２に送信する。送受信制御回路１４は、メモリ１６に記憶されている受信開口情報、受信遅延等の受信制御パラメータに関する制御データを受信回路１３に送信する。送受信制御回路１４は、メモリ１６に記憶されているデジタルフィルタ処理条件等の信号処理制御パラメータに関する制御データを信号処理回路１５に送信する。送受信制御回路１４は、信号処理回路１５から受信したビームデータをホスト制御回路２１の管理下の記憶装置２３に転送する。

メモリ１６は、送受信制御回路１４からの各種制御データを一時的に記憶する記憶装置である。メモリ１６は、各種超音波スキャンモード、接続する超音波プローブ１１、並列同時受信数等の情報に基づいて、送信回路１２、受信回路１３、信号処理回路１５に転送し、設定する各種制御パラメータに関する制御データを保存する。ここで保存される制御データの制御パラメータは、例えば、フレーム情報やベクトル情報、ビーム情報、送信素子位置、送信遅延、送信開口、受信素子位置、受信遅延、受信開口、ヘッダ情報、デジタルフィルタ係数等である。メモリ１６は、ＲＯＭ（Read Only Memory）やＲＡＭ（random access memory）、ＥＥＰＲＯＭ（登録商標）（Electrically Erasable Programmable Read Only Memory）フラッシュメモリ（flash memory）等の半導体メモリ素子、ハードディスク等によって構成することが可能である。

電源回路１７は、超音波プローブ１１、送信回路１２、受信回路１３、送受信制御回路１４、信号処理回路１５、メモリ１６、ハードウェアタイマ３１等の本体部１０に接続又は収容されているハードウェア機器に電力を供給する。本実施形態においては一例として電源回路１７は、送受信制御回路１４を介して超音波プローブ１１、送信回路１２、受信回路１３、信号処理回路１５、メモリ１６及びハードウェアタイマ３１に電力を供給するものとする。電源回路１７は、送受信回路１４から供給される画像モードの種別や各画像モードでの送信電圧値等の電源制御パラメータに関する制御データに従って動作する。画像モードとしては、一般の超音波画像診断に使用される如何なる種類のものでも適用可能であるが、一例として、ＢモードやＣモード、ＰＷモード等が挙げられる。

ハードウェアタイマ３１は、水晶発振器から発生する一定周期のクロック信号又は当該クロック信号の分周信号に基づいて時間を計数（カウント）するハードウェア機器である。ハードウェアタイマ３１は、図１に示すように、制御データの設定先又は中継器として機能する送受信制御回路１４に設けられるものとする。なお、ハードウェアタイマ３１は、制御データの設定先である超音波プローブ１１や送信回路１２、受信回路１３、信号処理回路１５、メモリ１６等の本体部１０に接続又は収容される如何なるハードウェア機器に設けられてもよい。

ホスト部２０は、ホスト制御回路２１、画像生成回路２２、記憶装置２３、表示機器２４、操作機器２５及び電源回路２６等のハードウェア機器を有する。

ホスト制御回路２１は、超音波診断装置１００の制御を行うプロセッサである。例えば、ホスト制御回路２１は、操作機器２５により設定された診断モードや各種制御データに基づいて超音波診断装置１００全体の制御を行う。ホスト制御回路２１は、一例として、ＣＰＵ（以下、ホストＣＰＵと呼ぶ）５１とＲＯＭやＲＡＭ等のメモリ（以下、ホストメモリと呼ぶ）５２とを有する。ホストＣＰＵ５１とホストメモリ５２とは任意の規格に準拠したマザーボードに取り付けられている。

ホストＣＰＵ５１は、パワーマネージメント機能を有するものが用いられる。このようなホストＣＰＵ５１としては、例えば、市販のＡＴＸ（Advanced Technology eXtended）又は超音波診断装置用に開発されたＡＴＸ等の規格に従うＣＰＵが用いられる。具体的には、ホストＣＰＵ５１は、ＣＰＵコア５３、チップセット５４及び電力制御回路５５等を含む。ＣＰＵコア５３は、ホストメモリ５２等に記憶された各種ソフトウェアプログラムを読み出して解釈し、当該ソフトウェアプログラムに記述された各種処理を実行する。ソフトウェアプログラムとしては、例えば、超音波画像診断を実行するための画像診断プログラムがある。画像診断プログラムの実行により、ＣＰＵコア５３は、各種ハードウェア機器にチップセット５４を介して一連の制御データを送信する。ＣＰＵコア５３は、他のソフトウェアプログラムとして、時間をカウントするソフトウェアプログラムであるソフトウェアタイマを実行する事も可能である。

チップセット５４は、ＣＰＵコア５３と図示しない外部バスとの間のデータ伝送を制御する集積回路である。外部バスは、ＣＰＵコア５３と本体部１０や画像生成回路２２、記憶装置２３、表示機器２４、操作機器２５、電源回路２６、生体情報収集器２００等の周辺機器との間で各種データの送受信を行うデータ伝送路（バス）である。

電力制御回路５５は、消費電力を低減するため、超音波診断装置１００内の各機器の動作を監視及び制御する集積回路である。当該機能はパワーマネージメント機能と呼ばれている。パワーマネージメント機能の実現により、電力制御回路５５は、ホスト部２０の電源回路２６から、画像生成回路２２、記憶装置２３、表示機器２４、操作機器２５、生体情報収集器２００、ホストメモリ５２、ＣＰＵコア５３、チップセット５４等のホスト部２０の各種ハードウェア機器への電力の供給を、当該ハードウェア機器の使用状況に応じて制御する。

なおホストＣＰＵ５１の構成は、上記構成のみに限定されない。ホストＣＰＵ５１は、レジスタやメモリ制御装置、ＧＰＵ（Graphical Processing Unit）等の他の構成要素を実装してもよい。

画像生成回路２２は、超音波画像を生成するプロセッサである。画像生成回路２２は、記憶装置２３に記憶されているビームデータをスキャンコンバートして２次元又は３次元のＢモード画像やカラードプラ画像を生成する。

記憶装置２３は、大容量のＨＤＤ（Hard Disk Drive）やＳＳＤ（Solid State Drive）、フラッシュメモリ等により構成される。一例として、記憶装置２３は、送受信制御回路１４から供給されるビームデータを保存する。他の例として、記憶装置２３は、画像生成回路２２から供給される超音波画像や付加情報等を記憶する。

表示機器２４は、液晶ディスプレイ、有機ＥＬディスプレイ、ＬＥＤディスプレイ、プラズマディスプレイ、ＣＲＴディスプレイ等の任意のディスプレイである。表示機器２４は、一例として、画像生成回路２２から出力される超音波画像を表示する。他の例として、表示機器２４は、各種の診断用パラメータを表示する。

操作機器２５は、操作者からの各種指示を受け付けるマンマシーンインタフェース（Man-Machine Interface）である。具体的には、操作機器２５は、マウス、キーボード、パネルスイッチ、スライダースイッチ、トラックボール、ロータリーエンコーダ、操作パネル、およびタッチコマンドスクリーン（ＴＣＳ：Touch Command Screen）である。操作機器２５は、超音波診断装置１００に対して各種の診断モードや診断モードに付随する各種のパラメータを入力する。

電源回路２６は、ホスト制御回路２１や画像生成回路２２、記憶装置２３、表示機器２４、操作機器２５、生体情報収集器２００等のホスト部２０に収容又は接続されているハードウェア機器に電力を供給する。本実施形態においては一例として電源回路２６は、ホスト制御回路２１を介して画像生成回路２２、記憶装置２３、表示機器２４、操作機器２５、生体情報収集器２００に電力を供給するものとする。

生体情報収集器２００は、ホスト部２０との間で有線又は無線を介して通信可能に接続されている。生体情報収集器２００は、被検体の血圧や脈拍等の生体情報を収集する。生体情報収集器２００にはハードウェアタイマ２０１が設けられている。ハードウェアタイマ２０１の構成は、ハードウェアタイマ３１と同様である。なお、生体情報収集器２００は、本体部１０に接続されてもよい。

本体部１０と生体情報収集器２００とは機器部に分類する事が可能である。機器部は、超音波画像診断に使用するハードウェア機器とハードウェアタイマとを有する。ハードウェア機器としては、超音波プローブ１１や送信回路１２、受信回路１３、送受信制御回路１４、信号処理回路１５、メモリ１６、電源回路１７、ハードウェアタイマ３１、生体情報収集器２００が挙げられる。ハードウェアタイマとしては、送受信制御回路１４に含まれるハードウェアタイマ３１や生体情報収集器２００に含まれるハードウェアタイマ２０１が挙げられる。ホスト部２０は当該機器部に接続され、当該ハードウェア機器に制御データを送信する。

以下、本実施形態に係る超音波診断装置１００の詳細について説明する。

上記の通り、ホスト制御回路２１は、超音波診断装置１００に収容され又は接続される各種ハードウェア機器に一連の制御データの系列を送信する。ホスト制御回路２１と本体部１０とは高速通信が可能な外部バスにより接続されている。このような外部バスとしては、例えば、高速シリアル通信が可能なＰＣＩ＿Ｅｘｐｒｅｅｓ（以下、ＰＣＩｅと表記する）が用いられる。一方、本体部１０内のハードウェア機器間、本体部１０と超音波プローブ１１との間、ホスト部２０と生体情報収集器２００との間は、ＰＣＩｅに比してデータ転送速度が低い低速シリアル通信で接続されている。従って、ホスト制御回路２１が本体部１０のハードウェア機器に一連の制御データの系列を送信する際、制御データの渋滞を回避するため、制御データの間に既定の時間間隔（以下、待ち時間と呼ぶ）をあける必要がある。

また、消費電力削減のため、電力制御回路５５によるパワーマネージメント機能により、ホスト制御回路２１に収容又は接続されているハードウェア機器が使われていない時や使用頻度が少ないときには、当該ハードウェア機器への電力の供給を低減又は停止させている。動作停止状態（休止状態）から動作可能状態に移行するために電力の供給を再開したとしても、ハードウェア機器が安定して動作可能な活動可能に移行するまでに時間を要する。動作停止状態から動作可能状態に移行するまでの間、ハードウェア機器への制御データの設定を待つことになる。この移行期間の影響で、連続する制御データ間に予め設けていた待ち時間が変わってしまう。そこで、変わってしまった待ち時間の補正を行う。制御データ間待ち時間は、制御するハードウェア機器に応じて異なるが、数usecから数msecまでの値に設定されることが多い。

ここで、制御データの設定処理の問題点について２点の具体例を示す。具体例１：生体情報収集器２００は独立マイコン制御機器になっている。電源回路２６から電源が供給されたり、解除されたりすると、生体情報収集器２００のマイコンが起動する。動作停止状態から動作可能状態への移行時間としては、数usec～数msecを要する。マイコンが完全に立ち上がる前にホスト制御回路２１が生体情報収集開始命令を送信すると、生体情報収集器２００が当該命令を失う場合がある。具体例２：上記の通り、ホスト制御回路２１と本体部１０との間は高速ＰＣＩｅにより接続されているが、本体部内のハードウェア機器はＰＣＩｅ通信に比してデータ転送速度の遅い通信手段を用いて接続されている。遅い通信に対して読み書き（Read/Write）する時には、通信速度を考慮して、通信完了までの待ち時間が必要だが、これを待たずに次のアクセスをしてしまうと、転送中のデータが変わってしまったり、読み出し値が間違ったりして、ハードウェア機器の誤動作を起こす恐れがある。

ここで、図６を参照しながら、本実施形態に対する比較例に係る制御データの設定処理の問題点について説明する。図６は、比較例に係る制御データの設定処理の流れを示す図である。より詳細には、図６は、一連の制御データＤ１と制御データＤ２とを待ち時間ＷＴをあけて、超音波診断装置１００のあるハードウェア機器に設定するときの流れを示している。ハードウェア機器は、超音波プローブ１１、送信回路１２、受信回路１３、送受信制御回路１４、信号処理回路１５、メモリ１６、電源回路１７、生体情報収集器２００等の超音波診断装置１００に収容又は接続される如何なる機器でもよい。ホストＣＰＵ５１は、動作停止状態にある機器と動作可能状態にある機器とに分けて記述される。動作停止状態にある機器の一例としてチップセット５４が記述され、動作可能状態にある機器の一例としてソフトウェアが記述される。ソフトウェアは、ホストＣＰＵ５１のうちのＣＰＵコア５３により実現されるため、ハードウェアとしてはＣＰＵコア５３を意味する。

操作者が操作機器２５を介して超音波診断装置のモード変更等を指示した場合、ＣＰＵコア５３は、画像診断プログラム等のソフトウェアを実行する。チップセット５４は、電力制御回路５５により瞬時に動作停止状態から動作可能状態に復帰することはできず、動作停止状態から動作可能状態への移行期にあるものとする。ソフトウェアは、制御データＤ１を設定先のハードウェア機器に送信するため、まず、制御データＤ１の設定命令をチップセット５４に送信する（ステップＳＺ１）。チップセット５４は、動作可能状態にないため、ハードウェア機器に制御データＤ１を送信することはできない。ステップＳＺ１が行われるとホストＣＰＵのソフトウェアは、ソフトウェアタイマを使用して待ち時間ＷＴのカウントを開始する（ステップＳＺ２）。ソフトウェアタイマとしては、例えば、Ｃ言語のsleep関数が使用される。ステップＳＺ２の後、チップセット５４が動作可能状態に復帰するものとする。

動作可能状態に復帰するとチップセット５４は、設定命令に従い制御データＤ１を、ＰＣＩｅ等の外部バスを介して、設定先のハードウェア機器に送信する。当該ハードウェア機器が制御データＤ１を受信すると、当該ハードウェア機器に制御データＤ１が設定される。ソフトウェアは、待ち時間ＷＴのカウントが完了すると（ステップＳＺ４）、制御データＤ２の設定命令をチップセット５４に供給し（ステップＳＺ５）、チップセット５４は、設定命令に従い制御データＤ２を、ＰＣＩｅ等の外部バスを介して、設定先のハードウェア機器に供給し、当該ハードウェア機器に設定する。

上記の通り比較例においては、ＣＰＵコア５３がソフトウェアタイマを使用することにより待ち時間ＷＴを確保することを試みている。動作停止状態から動作可能状態に移行するまでに時間を要するので、ソフトウェアが制御データＤ１の設定命令を下す時点（ステップＳＺ１）から、実際にチップセット５４等がこれを実行し、本体部１０等のハードウェア機器にＰＣＩｅ等の外部バスを介して送信する時点（ステップＳＺ３）までにタイムラグが生じる場合がある。一方、ソフトウェアは、設定命令を下した後（ステップＳＺ１）、待ち時間ＷＴのカウントを行っている（ステップＳＺ２）。従って、実際に制御データＤ１をハードウェア機器に送信する時点（ステップＳＺ３）と制御データＤ２をハードウェア機器に送信する時点（ステップＳＺ６）との時間間隔が待ち時間ＷＴより短くなる。このため、設定先のハードウェア機器が誤動作する場合がある。

本実施形態に係る超音波診断装置１００は、本体部１０とホスト制御回路２１とを有する。本体部１０は、超音波画像診断に使用するハードウェア機器とハードウェアタイマ３１とを有する。ホスト制御回路２１は、第１の制御データから既定の待ち時間の経過後に第２の制御データを送信する場合、第１の制御データの送信を契機としてハードウェアタイマ３１，２０１との協働により既定の待ち時間をカウントし、既定の待ち時間のカウントの完了を契機として第２の制御データを送信する。上記の構成により、待ち時間を確実に確保することを試みる。以下、本実施形態に係る制御データの設定処理例を詳細に説明する。なお、以下の説明においては、具体的に説明するため、制御データの設定先のハードウェア機器は、本体部１０の送受信制御回路１４、又は送受信制御回路１４に接続されている超音波プローブ１１、送信回路１２、受信回路１３、信号処理回路１５、メモリ１６、電源回路１７等であり、ハードウェアタイマは送受信制御回路１４に設けられたハードウェアタイマ３１であるとする。なお、本実施形態は他のハードウェア機器及び他のハードウェアタイマにも同様に適用可能である。

（実施例１）
実施例１に係るホスト制御回路２１は、ハードウェアタイマ３１とソフトウェアタイマとの協働により待ち時間ＷＴをカウントする。より詳細には、ホスト制御回路２１は、ソフトウェアタイマによる時間のカウントとハードウェアタイマ３１に対するポーリング（Polling）とに基づいて、待ち時間ＷＴをカウントする。なお、実施例１に係るハードウェアタイマ３１は、例えば１usecや１msec単位のカウンタを想定する。ハードウェアタイマ３１は、インクリメントによりカウントするように構成されている。

図３は、実施例１に係る制御データの設定処理例を示す図である。図３の設定処理は、一連の制御データＤ１と制御データＤ２とをハードウェア機器に設定する処理を例示している。ステップＳＡ１前においてホストＣＰＵ５１のチップセット５４は、電力制御回路５５により動作停止状態にあり、操作機器２５による操作者からのモード変更指示を契機として、電力制御回路５５により動作可能状態への復帰を開始する。しかし、チップセット５４は、ステップＳＡ１の開始時において動作停止状態から動作可能状態に移行している途中であるものとする。ＣＰＵコア５３は、ステップＳＡ１の開始時において動作可能状態にあるとする。

図３に示すように、まず、ホスト制御回路２１のホストＣＰＵ５１のソフトウェア（ＣＰＵコア５３）は、操作機器２５による操作者からの指示に従い、制御データＤ１を設定先のハードウェア機器に送信するため、制御データＤ１の設定命令をチップセット５４に送信する（ステップＳＡ１）。チップセット５４は、ステップＳＡ１の時点では動作可能状態になく、制御データＤ１をハードウェア機器に送信することはできないものとする。

ステップＳＡ１が行われるとソフトウェアは、ソフトウェアタイマを使用して、待ち時間ＷＴのカウントを開始する（ステップＳＡ２）。待ち時間ＷＴは、制御データＤ１及びＤ２の種類に応じて予め設定されている。

ステップＳＡ２が行われるとソフトウェアは、ハードウェアタイマ３１からの時刻情報ＨＴ１の要求命令をチップセットに送信する（ステップＳＡ３）。チップセット５４は、ステップＳＡ３の時点でも動作可能状態に復帰しておらず、時刻情報ＨＴ１の要求をハードウェア機器に送信できていないものとする。

ステップＳＡ３の後、チップセット５４が動作可能状態に復帰するものとする。動作可能状態に復帰するとチップセット５４は、ステップＳＡ１の設定命令に従い、ハードウェア機器に制御データＤ１を送信する（ステップＳＡ４）。ハードウェア機器が制御データＤ１を受信すると、当該ハードウェア機器に制御データＤ１が設定される。

また、チップセット５４は、ステップＳＡ３の要求命令に従い、ハードウェアタイマ３１に時刻情報ＨＴ１を要求する（ステップＳＡ５）。ハードウェアタイマ３１は、当該要求に応答して、当該要求を受けた時刻又はそれに近接する時刻を時刻情報ＨＴ１としてチップセットに供給する（ステップＳＡ６）。時刻情報ＨＴ１は、制御データＤ１がハードウェア機器に送信された時刻と同視することが可能である。チップセット５４は、時刻情報ＨＴ１をソフトウェアに供給する（ステップＳＡ７）。ソフトウェアは、時刻情報ＨＴ１を保持する。

その後、ソフトウェアは、ソフトウェアタイマによる待ち時間ＷＴのカウントを完了する（ステップＳＡ８）。ステップＳＡ８が行われるとソフトウェアは、ハードウェアタイマ３１からの時刻情報ＨＴ２の要求命令をチップセット５４に送信し（ステップＳＡ９）、チップセット５４は、当該要求命令に従い時刻情報ＨＴ２をハードウェアタイマ３１に要求する（ステップＳＡ１０）。ハードウェアタイマ３１は、当該要求に応答して、当該要求を受けた時刻を時刻情報ＨＴ２としてチップセット５４に送信し（ステップＳＡ１１）、チップセット５４は時刻情報ＨＴ２をソフトウェアに送信する（ステップＳＡ１２）。

ステップＳＡ１２が行われるとソフトウェアは、時刻情報ＨＴ２と時刻情報ＨＴ１との差分が待ち時間ＷＴ以上であるか否かを判定する（ステップＳＡ１３）。差分が待ち時間ＷＴ以上でないと判定した場合（ステップＳＡ１３：ＮＯ）、ソフトウェアは、ステップＳＡ９～ＳＡ１２を繰り返し、ハードウェアタイマ３１から最新の時刻情報ＨＴ２を要求する。ステップＳＡ１３において時刻情報ＨＴ２と時刻情報ＨＴ１との差分が待ち時間ＷＴ以上であると判定された場合（ステップＳＡ１３：ＹＥＳ）、ソフトウェアは、制御データＤ２の設定命令をチップセット５４に送信し（ステップＳＡ１４）、チップセット５４は、当該要求に従い制御データＤ２をハードウェア機器に送信する（ステップＳＡ１５）。

以上により、実施例１に係る制御データの設定処理が終了する。なお、図３に示す時系列は一例でありこれに限定されない。チップセット５４が活動停止状態から活動可能状態に復帰するまでの時間は、状況に応じて種々様々であり、制御データＤ１及び時刻情報ＨＴ１をハードウェア機器に送信する時刻は、図３に示すような要求命令（ステップＳＡ３）の後であることに限定されず、待ち時間ＷＴのカウントの開始（ステップＳＡ２）から要求命令（ステップＳＡ３）の間の場合もあるし、設定命令（ステップＳＡ１）と待ち時間ＷＴのカウントの開始（ステップＳＡ２）との間の場合もある。

上記の通り、実施例１に係るホスト制御回路２１は、制御データＤ１の送信を契機として、ソフトウェアタイマを使用して待ち時間ＷＴのカウントを開始すると共に、ハードウェアタイマ３１から時刻情報ＨＴ１を収集する。ホスト制御回路２１は、ソフトウェアタイマを使用した待ち時間ＷＴのカウントの完了を契機として、ハードウェアタイマ３１から時刻情報ＨＴ２を収集する。ホスト制御回路２１は、時刻情報ＨＴ１と時刻情報ＨＴ２との差分が待ち時間ＷＴ以上でない場合、所定時間の経過を契機として、待ち時間ＷＴを再び収集し、差分が待ち時間ＷＴ以上である場合、制御データＤ２をハードウェア機器に送信する。このように、ホスト制御回路２１は、ソフトウェアタイマによる待ち時間ＷＴのカウントの完了を確認すると共に、制御データＤ１及びＤ２の供給先のハードウェア機器に設けられたハードウェアタイマ３１をポーリングすることにより待ち時間ＷＴを確保する。これにより、ホストＣＰＵ５１が動作停止状態から動作可能状態に移行した直後であっても、制御データＤ１と制御データＤ２との間に確実に待ち時間ＷＴを確保することが可能になる。

（実施例２）
実施例２に係るホスト制御回路２１は、ハードウェアタイマ３１による待ち時間のカウントの完了を契機とした割り込み（Interrupt）を利用して、待ち時間をカウントする。実施例２に係るハードウェアタイマ３１は、デクリメントによりカウントするように構成されている。デクリメントカウンタの場合、ハードウェアタイマ３１は、値が０になったことを契機として、ホスト制御回路２１のホストＣＰＵへ割り込みを送信することにより、カウントが完了したことを通知する。

図４は、実施例２に係る制御データの設定処理例を示す図である。図４の設定処理は、図３の設定処理と同様、一連の制御データＤ１と制御データＤ２とを送受信制御回路１４等の本体部１０に設けられているハードウェア機器に設定する処理を例示している。ステップＳＢ１前においてホストＣＰＵ５１のチップセット５４は、電力制御回路５５により動作停止状態にあり、操作機器２５による操作者からのモード変更指示を契機として、電力制御回路５５により動作可能状態への復帰を開始する。しかし、チップセット５４は、ステップＳＢ１の開始時において動作停止状態から動作可能状態に移行している途中であるものとする。ＣＰＵコア５３は、ステップＳＢ１の開始時において動作可能状態にあるとする。

図４に示すように、まず、ホスト制御回路２１のホストＣＰＵ５１のソフトウェアは、操作機器２５による操作者からの指示に従い、制御データＤ１を設定先のハードウェア機器に送信するため、制御データＤ１の設定命令をチップセット５４に送信する（ステップＳＢ１）。チップセット５４は、ステップＳＢ１の時点では動作可能状態に復帰しておらず、制御データＤ１をハードウェア機器に送信することはできないものとする。

ステップＳＢ１が行われるとソフトウェアは、待ち時間ＷＴをハードウェアタイマ３１に送信するため、待ち時間ＷＴと共にカウント命令をチップセット５４に送信する（ステップＳＢ２）。チップセット５４は、ステップＳＢ２の時点でも動作可能状態に復帰しておらず、カウント命令をハードウェアタイマ３１に送信することはできないものとする。

ステップＳＢ２の後、チップセット５４が動作可能状態に移行するものとする。動作可能状態に復帰するとチップセット５４は、ステップＳＢ１の設定命令に従い、ハードウェア機器に制御データＤ１を送信する（ステップＳＢ３）。ハードウェア機器が制御データＤ１を受信すると、当該ハードウェア機器に制御データＤ１が設定される。

また、チップセット５４は、ステップＳＢ２のカウント命令に従い、ハードウェアタイマ３１に待ち時間ＷＴを送信してカウントを指示する（ステップＳＢ４）。ステップＳＢ４が行われるとハードウェアタイマ３１は、待ち時間ＷＴのカウントを開始する（ステップＳＢ５）。ハードウェアタイマ３１は、待ち時間ＷＴをデクリメントすることによりカウントする。そして待ち時間ＷＴが０になるとハードウェアタイマ３１は、待ち時間ＷＴのカウントを完了する（ステップＳＢ６）。

ステップＳＢ６が行われるとハードウェアタイマ３１は、カウントが完了した旨を表す完了情報を、チップセット５４を経由してソフトウェアに送信する。具体的には、ハードウェアタイマ３１は、完了情報をチップセット５４に送信し（ステップＳＢ７）、チップセットは、完了情報をソフトウェアに送信する（ステップＳＢ８）。ステップＳＢ８が行われるとソフトウェアは、制御データＤ２の設定命令をチップセット５４に供給し（ステップＳＢ９）、チップセット５４は、当該要求に従い制御データＤ２をハードウェア機器に供給する（ステップＳＢ１０）。

以上により、実施例２に係る制御データの設定処理が終了する。なお、図４に示す時系列は一例でありこれに限定されない。チップセット５４が活動停止状態から活動可能状態に復帰するまでの時間は、状況に応じて種々様々であり、制御データＤ１をハードウェア機器に送信する時刻は、図４に示すようなカウント命令（ステップＳＢ２）の後であることに限定されず、設定命令（ステップＳＢ１）とカウント命令（ステップＳＢ２）との間の場合もある。

上記の通り、実施例２に係るホスト制御回路２１は、制御データＤ１の送信を契機として、ハードウェアタイマ３１に対して待ち時間ＷＴのカウントの要求を送信し、ハードウェアタイマ３１は、当該要求の受信を契機として、待ち時間ＷＴのカウントを開始し、待ち時間ＷＴのカウントの完了を契機として、カウントが完了した事を表す完了情報を送信する。ホスト制御回路２１は、完了情報の受信を契機として、制御データＤ２をハードウェア機器に送信する。このようにホスト制御回路２１は、制御データＤ１及びＤ２の供給先のハードウェアタイマ３１に待ち時間ＷＴをカウントさせ、ハードウェアタイマ３１からカウントが完了した事が割り込みとして通知させることにより、待ち時間ＷＴを確保する。これにより、ホストＣＰＵ５１が動作停止状態から動作可能状態に移行した直後であっても、制御データＤ１と制御データＤ２との間に確実に待ち時間ＷＴを確保することが可能になる。

（実施例３）
実施例３に係るホスト制御回路２１は、複数種類の制御データ系列をハードウェア機器に設定する。制御データ系列の種類の個数は、２以上であれば幾つでも構わない。また、設定対象のハードウェア機器は、同一機器でもよいし、異なる機器でもよい。実施例３に係る本体部１０は、ハードウェアタイマ３１として、複数個のハードウェアタイマ３１を有する。ホスト制御回路２１は、複数の待ち時間で複数の制御データ系列を送信する場合、複数個のハードウェアタイマ３１を利用して複数の待ち時間をカウントする。

一例として、ホスト制御回路２１は、第１種の制御データ系列ＤＡと第２種の制御データ系列ＤＢとを単一のハードウェア機器に送信するものとする。制御データＤＡについては、第１の制御データＤＡ１と第１の制御データＤＡ１に後続する第２の制御データＤＡ２とを待ち時間ＷＴＡを空けて設定するものとし、制御データＤＢについては、第１の制御データＤＢ１と第１の制御データＤＢ１に後続する第２の制御データＤＢ２とを待ち時間ＷＴＢを空けて設定するものとする。

図５は、実施例３に係る複数制御データの設定処理例を示す図である。図５に示すように、ホスト制御回路２１は、制御データ系列ＤＡと制御データ系列ＤＢとについて、実施例１に係る設定処理を並列的に実行する。制御データ系列ＤＡのためのハードウェアタイマ３１を「ハードウェアタイマＡ」と表記し、制御データ系列ＤＢのためのハードウェアタイマ３１を「ハードウェアタイマＢ」と表記する。ハードウェアタイマＡとハードウェアタイマＢとは、カウントの単位時間が異なっているものとする。より詳細には、ハードウェアタイマＡの単位時間は１usecであり、ハードウェアタイマＢの単位時間は１msecであるとする。また、図５のステップＳＣ１前においてホストＣＰＵ５１のチップセット５４は、電力制御回路５５により動作停止状態にあり、操作機器２５による操作者からのモード変更指示を契機として、電力制御回路５５により動作可能状態への復帰を開始する。しかし、チップセット５４は、ステップＳＣ１の開始時において動作停止状態から動作可能状態に移行している途中にあるものとする。ＣＰＵコア５３は、ステップＳＣ１の開始時において動作可能状態にあるとする。なお、図５においては、簡便のため、チップセット５４とソフトウェアとを区別して表記せず、チップセット５４とソフトウェアとを包含するホスト制御回路５１を表記し、これに伴いタイムラグの図示も省略している。

図５に示すように、ホスト制御回路２１は、制御データＤＡ１をハードウェア機器に供給する（ステップＳＣ１）。ステップＳＣ１が行われるとホスト制御回路２１は、ソフトウェアタイマを使用して待ち時間ＷＴＡのカウントを開始する（ステップＳＣ２）。待ち時間ＷＴＡのカウントと同時にホスト制御回路２１は、ハードウェアタイマＡに時刻情報ＨＴＡ１を要求し（ステップＳＣ３）、ハードウェアタイマＡは第１の時刻情報ＨＴＡ１をホスト制御回路２１に送信する（ステップＳＣ４）。ホスト制御回路２１は、受信した第１の時刻情報ＨＴＡ１を保持する。

また、ホスト制御回路２１は、制御データＤＡ１の供給（ステップＳＣ１）後、制御データＤＢ１をハードウェア機器に供給する（ステップＳＤ１）。ステップＳＤ１が行われるとホスト制御回路２１は、ソフトウェアタイマを使用して待ち時間ＷＴＢのカウントを開始する（ステップＳＤ２）。待ち時間ＷＴＢのカウントと同時にホスト制御回路２１は、ハードウェアタイマＢに時刻情報ＨＴＢ１を要求し（ステップＳＤ３）、ハードウェアタイマＢは第１の時刻情報ＨＴＢ１をホスト制御回路２１に送信する（ステップＳＤ４）。ホスト制御回路２１は、受信した第１の時刻情報ＨＴＢ１を保持する。

待ち時間ＷＴＡのカウントが完了すると（ステップＳＣ５）、ホスト制御回路２１は、ハードウェアタイマＡに時刻情報ＨＴＡ２を要求し（ステップＳＣ６）、ハードウェアタイマＡは第２の時刻情報ＨＴＡ２をホスト制御回路２１に送信する（ステップＳＣ７）。そしてホスト制御回路２１は、時刻情報ＨＴＡ２と時刻情報ＨＴＡ１との差分が待ち時間ＷＴＡ以上であるか否かを判定する（ステップＳＣ８）。差分が待ち時間ＷＴＡ以上でないと判定した場合（ステップＳＣ８：ＮＯ）、ホスト制御回路２１は、ステップＳＣ６～ＳＣ７を繰り返し、ハードウェアタイマ３１から最新の時刻情報ＨＴＡ２を要求する。ステップＳＣ８において時刻情報ＨＴＡ２と時刻情報ＨＴＡ１との差分が待ち時間ＷＴＡ以上であると判定された場合（ステップＳＣ８：ＹＥＳ）、ホスト制御回路２１は、制御データＤＡ２を、ハードウェア機器に供給する（ステップＳＣ９）。

待ち時間ＷＴＢのカウントが完了すると（ステップＳＤ５）、ホスト制御回路２１は、ハードウェアタイマＢに時刻情報ＨＴＢ２を要求し（ステップＳＤ６）、ハードウェアタイマＢは第２の時刻情報ＨＴＢ２をホスト制御回路２１に送信する（ステップＳＤ７）。そしてホスト制御回路２１は、時刻情報ＨＴＢ２と時刻情報ＨＴＢ１との差分が待ち時間ＷＴＢ以上であるか否かを判定する（ステップＳＤ８）。差分が待ち時間ＷＴＢ以上でないと判定した場合（ステップＳＤ８：ＮＯ）、ホスト制御回路２１は、ステップＳＤ６～ＳＤ７を繰り返し、ハードウェアタイマ３１から最新の時刻情報ＨＴＢ２を要求する。ステップＳＤ８において時刻情報ＨＴＢ２と時刻情報ＨＴＢ１との差分が待ち時間ＷＴＢ以上であると判定された場合（ステップＳＤ８：ＹＥＳ）、ホスト制御回路２１は、制御データＤＢ２を、ハードウェア機器に供給する（ステップＳＤ９）。

以上により、実施例３に係る複数制御データの設定処理が終了する。

なお、複数制御データの設定処理は上記処理例に限定されない。例えば、ホスト制御回路２１は、制御データ系列ＤＡと制御データ系列ＤＢとについて、実施例２に係る設定処理を並列的に実行してもよい。また、ハードウェアタイマＡ及びＢは、単位時間が異なるものとしたが、同一でもよい。また、実施例３は、１個のハードウェアタイマのみを使用して待ち時間ＷＴＡ及びＷＴＢをカウントしてもよい。実施例３に係るホスト制御回路２１は、３種以上の制御データ系列について並列的に実施例１又は実施例２の設定処理を実行してもよい。

（総括）
本実施形態に係る超音波診断装置１００によれば、パワーマネージメントが強化されたホストＣＰＵ２１を使用する場合に起きる制御データの設定遅れに伴う待ち時間が確保できない問題を解決することができる。ひいては、待ち時間を確保できないことで起きていた超音波診断装置１００の誤動作を回避又は低減することができる。

ホストＣＰＵ２１のパワーマネージメントを無効にするか、パワーマネージメントを一時停止することで、上記問題を解決することも可能ではある。しかし、パワーマネージメントを無効にする場合は、消費電力を下げる機能が働なくなるので、消費電力を下げる要求にこたえることができない。また、パワーマネージメントを一時停止する場合、ＢＩＯＳ（Basic Input/ Output System）を変更する必要があるため、市販のＡＴＸを使用することができず、カスタムＡＴＸを開発する必要があり、ホストＣＰＵ２１の開発コストが増加する。

本実施形態に係るホストＣＰＵ５１は市販のＡＴＸ規格に準拠したＣＰＵを用いることができるので、低消費電力の要求も満たしながら、制御データ設定の仕様をも満足させ、ひいては、低価格、低消費電力、安定的な超音波診断装置１００を実現することができる。

以上説明した少なくとも１つの実施形態によれば、系列的に制御データを設定する際に制御データ間の既定の待ち時間を確実に確保することができる。

上記説明において用いた「プロセッサ」という文言は、例えば、ＣＰＵ、ＧＰＵ、或いは、特定用途向け集積回路（Application Specific Integrated Circuit：ＡＳＩＣ））、プログラマブル論理デバイス（例えば、単純プログラマブル論理デバイス（Simple Programmable Logic Device：ＳＰＬＤ）、複合プログラマブル論理デバイス（Complex Programmable Logic Device：ＣＰＬＤ）、及びフィールドプログラマブルゲートアレイ（Field Programmable Gate Array：ＦＰＧＡ））等の回路を意味する。プロセッサは記憶回路に保存されたプログラムを読み出し実行することで機能を実現する。なお、記憶回路にプログラムを保存する代わりに、プロセッサの回路内にプログラムを直接組み込むよう構成しても構わない。この場合、プロセッサは回路内に組み込まれたプログラムを読み出し実行することで機能を実現する。一方、プロセッサが例えばＡＳＩＣである場合、プログラムが記憶回路に保存される代わりに、当該機能がプロセッサの回路内に論理回路として直接組み込まれる。なお、本実施形態の各プロセッサは、プロセッサごとに単一の回路として構成される場合に限らず、複数の独立した回路を組み合わせて１つのプロセッサとして構成し、その機能を実現するようにしてもよい。さらに、図１における複数の構成要素を１つのプロセッサへ統合してその機能を実現するようにしてもよい。

いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更、実施形態同士の組み合わせを行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１０ 本体部
１１ 超音波プローブ
１２ 送信回路
１３ 受信回路
１４ 送受信制御回路
１５ 信号処理回路
１６ メモリ
１７ 電源回路
２０ ホスト部
２１ ホスト制御回路
２２ 画像生成回路
２３ 記憶装置
２４ 表示機器
２５ 操作機器
２６ 電源回路
３１ ハードウェアタイマ
５１ ホスト制御回路
５２ ホストメモリ
５３ ＣＰＵコア
５４ チップセット
５５ 電力制御回路
１００ 超音波診断装置
２００ 生体情報収集器
２０１ ハードウェアタイマ

Claims (8)

1. 超音波画像診断に使用するハードウェア機器とハードウェアタイマとを有する機器部と、
   前記機器部に接続され、前記ハードウェア機器に制御データを送信する制御部と、を具備し、
   前記制御部は、
   第１の制御データから既定の時間間隔の経過後に第２の制御データを送信する場合、前記第１の制御データの送信を契機として、ソフトウェアにより時間をカウントするソフトウェアタイマを使用して前記既定の時間間隔のカウントを開始すると共に、前記ハードウェアタイマから第１の時刻情報を収集し、
   前記ソフトウェアタイマを使用した前記既定の時間間隔のカウントの完了を契機として、前記ハードウェアタイマから第２の時刻情報を収集し、
   前記第１の時刻情報と前記第２の時刻情報との差分が前記既定の時間間隔以上でない場合、前記第２の時刻情報を再び収集し、
   前記差分が前記既定の時間間隔以上である場合、前記第２の制御データを前記ハードウェア機器に送信する、
   超音波診断装置。
2. 超音波画像診断に使用するハードウェア機器とハードウェアタイマとを有する機器部と、
   前記機器部に接続され、前記ハードウェア機器に制御データを送信する制御部と、を具備し、
   前記制御部は、
   第１の制御データから既定の時間間隔の経過後に第２の制御データを送信する場合、前記第１の制御データの送信を契機として、前記ハードウェアタイマに対して前記既定の時間間隔のカウントの要求を送信し、
   前記ハードウェアタイマは、前記要求の受信を契機として、前記既定の時間間隔のカウントを開始し、前記既定の時間間隔のカウントの完了を契機として、カウントが完了した事を表す完了情報を送信し、
   前記制御部は、前記完了情報の受信を契機として、前記第２の制御データを前記ハードウェア機器に送信する、
   超音波診断装置。
3. 超音波画像診断に使用するハードウェア機器とハードウェアタイマとを有する機器部と、
   前記機器部に接続され、前記ハードウェア機器に制御データを送信する制御部と、を具備し、
   前記制御部は、第１の制御データから既定の時間間隔の経過後に第２の制御データを送信する場合、前記第１の制御データの送信を契機として前記ハードウェアタイマとの協働により前記既定の時間間隔をカウントし、前記既定の時間間隔のカウントの完了を契機として前記第２の制御データを送信し、
   前記機器部と前記制御部とは、第１のデータ伝送路で接続され、
   前記機器部の前記ハードウェア機器間は、第２のデータ伝送路で接続され、
   前記第２のデータ伝送路のデータ転送速度は、前記第１のデータ伝送路のデータ転送速度に比して低い、
   超音波診断装置。
4. 前記機器部は、前記ハードウェアタイマとして、複数のハードウェアタイマを有し、
   前記制御部は、複数の既定の時間間隔で複数の制御データ系列を送信する場合、前記複数のハードウェアタイマを利用して前記複数の既定の時間間隔をカウントする、
   請求項１乃至３の何れか一項記載の超音波診断装置。
5. 前記複数のハードウェアタイマは、複数の単位時間で時間をカウントする、請求項４記載の超音波診断装置。
6. 前記ハードウェア機器は、超音波プローブ、送信回路、受信回路、送受信制御回路、信号処理回路、電源回路及びメモリの何れか一つを含む、請求項１乃至３の何れか一項記載の超音波診断装置。
7. 前記ハードウェア機器は、前記機器部又は前記制御部に接続される生体情報収集器の何れか一つを含む、請求項６記載の超音波診断装置。
8. 前記制御部は、パワーマネージメント機能を有する、請求項１乃至３の何れか一項記載の超音波診断装置。