Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7828882B2 - 情報処理装置 - Google Patents
[go: Go Back, main page]

JP7828882B2 - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JP7828882B2
JP7828882B2 JP2022205804A JP2022205804A JP7828882B2 JP 7828882 B2 JP7828882 B2 JP 7828882B2 JP 2022205804 A JP2022205804 A JP 2022205804A JP 2022205804 A JP2022205804 A JP 2022205804A JP 7828882 B2 JP7828882 B2 JP 7828882B2
Authority
JP
Japan
Prior art keywords
motherboard
switch
switching unit
maintenance
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022205804A
Other languages
English (en)
Other versions
JP2024090125A (ja
Inventor
直也 三沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Tec Corp
Original Assignee
Toshiba Tec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Tec Corp filed Critical Toshiba Tec Corp
Priority to JP2022205804A priority Critical patent/JP7828882B2/ja
Priority to US18/359,919 priority patent/US20240211007A1/en
Publication of JP2024090125A publication Critical patent/JP2024090125A/ja
Application granted granted Critical
Publication of JP7828882B2 publication Critical patent/JP7828882B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • G06F1/183Internal mounting support structures, e.g. for supporting printed circuit boards
    • G06F1/185Mounting of expansion boards
    • G06F1/186Securing of expansion boards in correspondence to slots provided at the computer enclosure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

本発明の実施形態は、情報処理装置に関する。
従来、1台の筐体に2台分のマザーボードを収容し、これらマザーボードを切換えて使用できるようにしたパソコンなどの情報処理装置が知られている(例えば、特許文献1)。また、1台の情報処理装置の機能を実現する処理を分散させるために複数のマザーボードを備えたものも知られている。
ところで、サーバ装置などの情報処理装置では、サービスマン等によって定期的あるいは不定期にメンテナンスが行われる。メンテナンスでは、情報処理装置のメンテナンス用ハードウェアが使用される。メンテナンス用ハードウェアとしては、外部機器が接続されるUSB(Universal Serial Bus)コネクタ、プロセッサをリセットするリセットスイッチ、ハードウェアの異常状態などを示すステータスLED(Light Emitting Diode)などがある。
複数のマザーボードを備える上記従来の情報処理装置は、上記メンテナンス用ハードウェアを各マザーボードにそれぞれ搭載するものであった。このため、装置が大型化してしまうという問題があった。
本発明が解決しようとする課題は、メンテナンス用ハードウェアを制御基板間で共有することにより小型化を可能とする情報処理装置を提供することである。
実施形態の情報処理装置は、プロセッサとメモリとが搭載された複数の制御基板を筐体内に備え、当該複数の制御基板に搭載された各プロセッサの処理によって機能する情報処理装置であって、自装置のメンテナンス時に使用されるメンテナンス用ハードウェアと、前記複数の制御基板のいずれかの入出力ポートを前記メンテナンス用ハードウェアに選択的に接続する切換部と、を備える。また、前記メンテナンス用ハードウェアは、外部機器を接続可能なコネクタと、メモリダンプを指示するためのダンプスイッチとを有し、当該ダンプスイッチの操作を受け付けると、前記切換部により接続された前記制御基板が搭載するメモリのメモリダンプを、前記コネクタに接続された外部機器に出力させる。
図1は、実施形態に係るサーバ装置を含むPOSシステムの構成を示す図である。 図2は、実施形態に係るサーバ装置の主たる電気的構成を示すブロック図である。 図3は、実施形態に係るサーバ装置の筐体の外面を示す図である。 図4は、実施形態に係るサーバ装置の制御基板の入出力ポートとメンテナンス用ハードウェアの切換えを説明するための図である。 図5は、実施形態に係るサーバ装置による切換処理の流れを示すフローチャートである。
以下、図面を参照して、実施形態の情報処理装置について詳細に説明する。なお、以下に説明する実施形態によりこの発明が限定されるものではない。例えば、以下に説明する実施形態においては、情報処理装置を店舗のPOS(Point Of Sales)システムに用いられるサーバ装置に適用した例について説明するが、これに限らない。情報処理装置は、POS端末、パソコン、各種サーバ装置などプロセッサを備えてデータを処理する装置に広く適用可能である。
図1は、POSシステム1の構成を示す図である。POSシステム1は、商品あるいはサービス(以下、総称して「商品」ともいう)を販売する店舗に適用される。POSシステム1は、サーバ装置2と、複数のPOS端末3とを備える。これらサーバ装置2およびPOS端末3は、LAN(Local Area Network)などのネットワークを介して互いに通信可能に接続される。
サーバ装置2は、店舗の各種情報を管理するための処理を実行する。例えば、サーバ装置2は、各POS端末3から、会計処理にて決済された商品の商品情報や決済情報を受信する。また、サーバ装置2は、各POS端末3から、所定期間(例えば一日)の売上を精算した精算情報を受信する。サーバ装置2は、各POS端末3から受信した商品情報、決済情報、精算情報等を集中的に管理して、一店舗での売上管理等を行う。
また、サーバ装置2は、各POS端末3から商品コードを受信し、当該商品コードに対応する商品情報(商品名、価格など)を、当該商品コードを送信したPOS端末3に送信する。サーバ装置2は、情報処理装置の一例である。
POS端末3は、店舗に1または複数台配置されている。オペレータ(例えば、店員)がPOS端末3を操作することで、POS端末3は、販売される商品の商品登録を実行する。POS端末3は、登録した商品情報に基づき会計処理を実行し、当該会計処理にて決済された商品の商品情報や決済情報をサーバ装置2に送信する。
次に、サーバ装置2について詳細に説明する。図2は、サーバ装置2の主たる電気的構成を示すブロック図である。サーバ装置2は、第1のマザーボード20、第2のマザーボード30、ベース基板40、およびフロント基板50を備える。
第1のマザーボード20は、CPU(Central Processing Unit)201、メモリ202、インターフェイス部203等を搭載する。CPU201は、サーバ装置2を制御する。メモリ202は、各種プログラムや各種データを記憶する。インターフェイス部203は、POS端末3などと通信するためのインターフェイスである。第1のマザーボード20は、サーバ装置2の処理を実行するために必要なその他の電子部品を搭載する。
第1のマザーボード20において、CPU201は、メモリ202に記憶された制御プログラムにしたがって動作することによって、サーバ装置2が行う各種制御処理の一部を実行する。CPU201はプロセッサの一例であり、第1のマザーボード20は制御基板の一例である。
第2のマザーボード30は、第1のマザーボード20と同様の構成を備えている。すなわち、第2のマザーボード30は、CPU301、メモリ302、インターフェイス部303等を搭載する。CPU301は、サーバ装置2を制御する。メモリ302は、各種プログラムや各種データを記憶する。インターフェイス部303は、POS端末3などと通信するためのインターフェイスである。第2のマザーボード30は、サーバ装置2の処理を実行するために必要なその他の電子部品を搭載する。
第2のマザーボード30において、CPU301は、メモリ302に記憶された制御プログラムにしたがって動作することによって、サーバ装置2が行う各種制御処理の一部を実行する。第2のマザーボード30のCPU301が実行する制御処理は、第1のマザーボード20のCPU201が実行する制御処理とは異なる。サーバ装置2の機能は、CPU201およびCPU301が制御処理を実行することによって実現される。言い換えれば、サーバ装置2が実行する各種制御処理は、第1のマザーボード20のCPU201と第2のマザーボード30のCPU301とに分散されて実行される。CPU301はプロセッサの一例であり、第2のマザーボード30は制御基板の一例である。
ベース基板40は、第1のマザーボード20および第2のマザーボード30と電気的および物理的に接続される。例えば、ベース基板40は、第1のマザーボード20および第2のマザーボード30と電気的に接続されつつ、第1のマザーボード20および第2のマザーボード30を支持する。
また、ベース基板40は、切換部401および電源回路部402を搭載する。切換部401は、複数の制御基板のいずれかの入出力ポートをフロント基板50に搭載されたメンテナンス用ハードウェア502に接続する。具体的には、切換部401は、フロント基板50に搭載されたスライドスイッチ501の操作に応じて、第1のマザーボード20の入出力ポートまたは第2のマザーボード30の入出力ポートと、メンテナンス用ハードウェア502とを選択的に接続する。
ここで、第1のマザーボード20の入出力ポートとは、フロント基板50に搭載されたメンテナンス用ハードウェア502からの制御信号をCPU201に入力するポート、および/または、CPU201からの制御信号をメンテナンス用ハードウェア502に出力するポートを意味するものとする。第1のマザーボード20の入出力ポートは、各メンテナンス用ハードウェア502に対応して複数設けられている。なお、第2のマザーボード30の入出力ポートは、第1のマザーボード20の入出力ポートと同様の構成であるので、重複する説明は省略する。
切換部401による切換えは、ソフトウェアの処理によって実現されてもよいし、ハードウェアによって実現されてもよい。
電源回路部402は、商用電源を適宜電圧変換して供給電力を生成する。電源回路部402は、第1のマザーボード20、第2のマザーボード30、フロント基板50、およびベース基板40の各部に生成した電力を供給する。
フロント基板50は、サーバ装置2の筐体内であって外面26(図3参照)に臨む位置に設けられる。フロント基板50は、スライドスイッチ501およびメンテナンス用ハードウェア502を搭載する。
スライドスイッチ501は、筐体の外面26に露出する摺動自在な操作子を備える。スライドスイッチ501は、上記操作子によって2つの接点のいずれかを選択するスイッチである。ベース基板40の切換部401には、選択された接点に応じて第1信号または第2信号が入力される。
一方の接点が選択された場合、ベース基板40の切換部401には第1信号が入力される。切換部401は、第1信号が入力されると、メンテナンス用ハードウェア502を第1のマザーボードの入出力ポートに接続する。他方の接点が選択された場合、ベース基板40の切換部401には第2信号が入力される。切換部401は、第2信号が入力されると、メンテナンス用ハードウェア502を第2のマザーボードの入出力ポートに接続する。
メンテナンス用ハードウェア502は、例えば、サービスマンがサーバ装置2のメンテナンスを行う際に操作される電子部品である。本実施形態においては、メンテナンス用ハードウェア502として、リセットスイッチ5021、USBコネクタ5022、ダンプスイッチ5023、ディップスイッチ5024、およびステータスLED5025がフロント基板50に搭載されている。
リセットスイッチ5021は、例えばメンテナンス時にサーバ装置2がフリーズ状態となってしまった際に操作される。リセットスイッチ5021が操作されると、当該リセットスイッチ5021に接続された入力ポートに対応する第1のマザーボード20のCPU201または第2のマザーボード30のCPU301はリセットされる。
なお、以下の説明において、メンテナンス用ハードウェア502の全てあるいはいずれかが第1のマザーボード20の入出力ポートに接続されることを「メンテナンス用ハードウェア502が第1のマザーボード20に接続される」という場合がある。同様に、メンテナンス用ハードウェア502の全てあるいはいずれかが第2のマザーボード30の入出力ポートに接続されることを「メンテナンス用ハードウェア502が第2のマザーボード30に接続される」という場合がある。
USBコネクタ5022は、外部機器のUSBコネクタが接続される。例えば、USBコネクタ5022は、サーバ装置2にエラーが発生したときのメモリ202またはメモリ302のデータを出力するディスプレイや記憶装置(ともに図示せず)のUSBコネクタが接続される。
ダンプスイッチ5023は、メモリダンプを指示するスイッチである。例えば、ダンプスイッチ5023は、サーバ装置2にエラーが発生したときのメモリ202またはメモリ302のデータを出力する際に操作される。具体的には、切換部401によってダンプスイッチ5023が第1のマザーボード20に接続された状態でダンプスイッチ5023が操作されると、メモリ202のデータは、USBコネクタ5022を介して外部装置に出力される。
ディップスイッチ5024は、第1のマザーボード20や第2のマザーボード30に搭載された電子機器の各種設定を指示するスイッチである。例えば、ディップスイッチ5024は、第1のマザーボード20や第2のマザーボード30に搭載された電子機器の初期化を指示する。
ステータスLED5025は、1または複数のLEDで構成される。本実施形態のステータスLED5025は、図3に示すように3個のLEDで構成されている。ステータスLED5025は、CPU201またはCPU301の指示にしたがって発光し、その発光パターンによって各種情報をユーザに報知する。
例えば、ステータスLED5025は、一の発光パターンで発光することよって、第1のマザーボード20または第2のマザーボード30に搭載された電子部品の異常を報知する。ステータスLED5025は、発光する色の変化、点灯および点滅の組み合わせの変化、点滅速度の変化などによって発光パターンを変化させ、各発光パターンで示される各種情報をユーザに報知する。
フロント基板50には、その他電子部品も搭載されている。例えば、フロント基板50には、第1のマザーボード20に対応して、第1電源LED505および第1アクセスLED506(ともに図3参照)が搭載されている。第1電源LED505および第1アクセスLED506は、第1のマザーボード20の入出力ポートに常時接続されている。
第1電源LED505は、第1のマザーボード20に電源が供給されている際に点灯する。第1アクセスLED506は、CPU201がメモリ202にアクセスして情報(データ)を読み書きしている際に点灯する。
また、フロント基板50には、第2のマザーボード30に対応して、第2電源LED507および第2アクセスLED508(ともに図3参照)が搭載されている。第2電源LED507および第2アクセスLED508は、第2のマザーボード30の入出力ポートに常時接続されている。
第2電源LED507は、第2のマザーボード30に電源が供給されている際に点灯する。第2アクセスLED508は、CPU301がメモリ302にアクセスして情報(データ)を読み書きしている際に点灯する。
第1電源LED505、第1アクセスLED506、第2電源LED507および第2アクセスLED508は、サーバ装置2の通常動作中に情報を常時報知する必要がある。このため、第1電源LED505および第1アクセスLED506は、第1のマザーボード20に常時接続される必要があり、第2電源LED507および第2アクセスLED508は、第2のマザーボード30に常時接続される必要がある。
これに対して、メンテナンス用ハードウェア502は、例えばサービスマンがサーバ装置2をメンテナンスする際に必要に応じて第1のマザーボード20または第2のマザーボード30に接続されればよい。本実施形態は、この点に着目して切換部41を設けて、メンテナンス用ハードウェア502を第1のマザーボード20あるいは第2のマザーボード30に選択的に接続可能としたものである。その結果、メンテナンス用ハードウェア502は、第1のマザーボード20と第2のマザーボード30とで共用することができる。
図3は、サーバ装置2の筐体の外面26、例えば前面を示す図である。筐体の外面26には複数の通気口261が形成されている。通気口261は、筐体内の空気を排出して外気を取り入れることによって当該筐体内の温度上昇を防止する。
複数の通気口261の下方には、電子部品配設部262が設けられている。電子部品配設部262には、フロント基板50に搭載された各種電子部品が露出して設けられている。
図3に示すように、電子部品配設部262には右端から順に、第1電源LED505、第1アクセスLED506、リセットスイッチ5021、USBコネクタ5022、ダンプスイッチ5023、ステータスLED5025、スライドスイッチ501、ディップスイッチ5024、第2電源LED507、および第2アクセスLED508が配設されている。
リセットスイッチ5021、USBコネクタ5022、ダンプスイッチ5023、ディップスイッチ5024、およびステータスLED5025はメンテナンス時に使用されるメンテナンス用ハードウェア502の一例である。なお、USBコネクタ5022は、メンテナンス時以外にも利用可能である。
次に、切換部41による切換えについて説明する。図4は、サーバ装置2の制御基板(第1のマザーボード20、第2のマザーボード30)の入出力ポートとメンテナンス用ハードウェア502の接続の切換えを説明するための図である。なお、各メンテナンス用ハードウェア502と上記制御基板の各入出力ポートとの接続の切換えは同様の動作であるので、ここでは代表してリセットスイッチ5021と上記制御基板との接続の切換えについてのみ説明することとする。
図4に示すように、第1のマザーボード20は、リセット信号入力ポート21、USB信号入出力ポート22、ダンプ信号入力ポート23、ディップ信号入力ポート24、およびステータス信号出力ポート25を備える。
リセット信号入力ポート21は、フロント基板50のリセットスイッチ5021の操作に基づく信号が入力される。USB信号入出力ポート22は、フロント基板50のUSBコネクタ5022からの信号が入力される。また、USB信号入出力ポート22は、CPU201からフロント基板50のUSBコネクタ5022に対する信号を出力する。
ダンプ信号入力ポート23は、フロント基板50のダンプスイッチ5023の操作に基づく信号が入力される。ディップ信号入力ポート24は、フロント基板50のディップスイッチ5024の操作に基づく信号が入力される。ステータス信号出力ポート25は、CPU201からフロント基板50のステータスLEDに対する信号を出力する。
第2のマザーボード30は、第1のマザーボード20と同様の構成を備える。すなわち、第2のマザーボード30は、リセット信号入力ポート31、USB信号入出力ポート32、ダンプ信号入力ポート33、ディップ信号入力ポート34、およびステータス信号出力ポート35を備える。これら入出力ポートの機能は、第1のマザーボード20の入出力ポートの機能と同様であるので、重複する説明は省略する。
ベース基板40は、切換部41を備える。図4では、切換部41の構成を概念的に示している。切換部41は、スライドスイッチ501の操作に基づいて入力される信号に応じて、接続子413が第1接点411または第2接点412に接続される。
切換部41は、スライドスイッチ501から第1信号が入力されると、接続子413を第1接点411に接続させる。これにより、メンテナンス用ハードウェア502は第1のマザーボード20に接続される。また、切換部41は、スライドスイッチ501から第2信号が入力されると、接続子413を第2接点412に接続させる。これにより、メンテナンス用ハードウェア502は第2のマザーボード30に接続される。
フロント基板50は、スライドスイッチ501およびメンテナンス用ハードウェア502を備える。なお、図4には、リセットスイッチ5021を図示し、他のメンテナンス用ハードウェア502については省略する。
スライドスイッチ501は、接続子5013が第1接点5011または第2接点5012に接続される。ユーザの操作により接続子5013が第1接点5011に接続されると、スライドスイッチ501は、第1信号を出力する。また、ユーザの操作により接続子5013が第2接点5012に接続されると、スライドスイッチ501は、第2信号を出力する。
図4において、サービスマンは、第1のマザーボード20に対するメンテナンスを行う際、スライドスイッチ501を操作して接続子5013を第1接点5011に接続する。スライドスイッチ501は、切換部41に対して第1信号を出力する。
切換部41は、スライドスイッチ501から第1信号が入力されると、接続子413を第1接点411に接続する。これにより、リセットスイッチ5021は、切換部41を介してリセット信号入力ポート21に接続される。
この状態でサービスマンがリセットスイッチ5021を操作してオンさせると、リセット信号入力ポート21を介してCPU201に当該CPU201のリセットを指示するリセット信号が入力される。
接続子413が第1接点411に接続された状態で、USBコネクタ5022に外部機器のUSBコネクタが接続されると、外部機器からUSB信号入出力ポート22を介してCPU201に情報が入力され、あるいはCPU201から外部機器に情報が入力される。接続子413が第1接点411に接続された状態で、ダンプスイッチ5023が操作されると、ダンプ信号入力ポート23を介してCPU201にメモリダンプを指示するダンプ信号が入力される。
接続子413が第1接点411に接続された状態で、ディップスイッチ5024が操作されると、ディップ信号入力ポート24を介してCPU201に設定情報を示すディップ信号が入力される。接続子413が第1接点411に接続された状態で、CPU201からステータス信号が出力されると、ステータス信号出力ポート25を介してステータスLED5025に当該ステータス信号が入力される。
スライドスイッチ501の接続子5013が第2接点5012に接続されると、スライドスイッチ501は、切換部41に対して第2信号を出力する。切換部41は、スライドスイッチ501から第2信号が入力されると、接続子413を第2接点412に接続する。これにより、リセットスイッチ5021は、切換部41を介してリセット信号入力ポート31に接続される。
接続子413が第2接点412に接続された状態における、USBコネクタ5022、ダンプスイッチ5023、ディップスイッチ5024、およびステータスLED5025のCPU301との信号の入出力は、接続子413が第1接点411に接続された状態におけるCPU201における信号の入出力と同様である。
図5は、切換部41による切換処理の流れを示すフローチャートである。切換部41は、スライドスイッチ501の操作により第1信号が入力されると(ステップS1のY)、各メンテナンス用ハードウェア502を第1のマザーボード20の各入出力ポートに接続させる(ステップS2)。具体的には、切換部41は、接続子413を第1接点411に接続する。そして、切換部41は切換処理を終える。
また、切換部41は、第1信号が入力されない場合(ステップS1のN)、言い換えると第2信号が入力された場合、各メンテナンス用ハードウェア502を第2のマザーボード30の各入出力ポートに接続させる(ステップS3)。具体的には、切換部41は、接続子413を第2接点412に接続する。そして、切換部41は切換処理を終える。
上記切換処理により、スライドスイッチ501の操作に基づいて、メンテナンス用ハードウェア502を第1のマザーボード20あるいは第2のマザーボード30に接続することができる。したがって、メンテナンス用ハードウェア502を第1のマザーボード20と第2のマザーボード30とで共用することができる。
以上説明したとおり、実施形態のサーバ装置2は、プロセッサ(CPU201、301)とメモリ202、302とが搭載された複数の制御基板(第1のマザーボード20、第2のマザーボード30)を筐体内に備え、当該複数の制御基板に搭載された各プロセッサの処理によって機能する情報処理装置(サーバ装置2)であって、自装置のメンテナンス時に使用されるメンテナンス用ハードウェア502と、前記複数の制御基板のいずれかの入出力ポートを前記メンテナンス用ハードウェア502に選択的に接続する切換部41と、を備える。
これにより、サーバ装置2は、メンテナンス用ハードウェア502を第1のマザーボード20と第2のマザーボード30とで共用することができる。このため、サーバ装置2は、第1のマザーボード20と第2のマザーボード30とのそれぞれにメンテナンス用ハードウェア502を設ける必要がない。したがって、サーバ装置2は、小型化が可能となる。
また、実施形態のサーバ装置2において、メンテナンス用ハードウェア502は、筐体の外面26に設けられる電子部品である。
これにより、サーバ装置2は、筐体の外面26に設けられる電子部品を第1のマザーボード20と第2のマザーボード30とで共用することで、当該筐体の外面26に設けられる電子部品を減少させることができる。このため、サーバ装置2の外観が向上するとともに筐体の外面26に設けられる電子部品に対する操作性を良好とすることができる。
さらに、実施形態のサーバ装置2において、切換部41は、筐体の外面26に設けられたスライドスイッチ501の操作に基づいて、メンテナンス用ハードウェア502に接続する制御基板(マザーボード)の入出力ポートを切換える。
これにより、メンテナンスを行うサービスマンによる切換操作を容易にすることができる。
以上、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態やその変形例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
2 サーバ装置(情報処理装置)
20 第1のマザーボード(制御基板)
30 第2のマザーボード(制御基板)
201 CPU(プロセッサ)
202 メモリ
301 CPU(プロセッサ)
302 メモリ
502 メンテナンス用ハードウェア
実用新案登録第3102175号公報

Claims (4)

  1. プロセッサとメモリとが搭載された複数の制御基板を筐体内に備え、当該複数の制御基板に搭載された各プロセッサの処理によって機能する情報処理装置であって、
    自装置のメンテナンス時に使用されるメンテナンス用ハードウェアと、
    前記複数の制御基板のいずれかの入出力ポートを前記メンテナンス用ハードウェアに選択的に接続する切換部と、
    を備え
    前記メンテナンス用ハードウェアは、外部機器を接続可能なコネクタと、メモリダンプを指示するためのダンプスイッチとを有し、当該ダンプスイッチの操作を受け付けると、前記切換部により接続された前記制御基板が搭載するメモリのメモリダンプを、前記コネクタに接続された外部機器に出力させる、情報処理装置。
  2. 前記メンテナンス用ハードウェアは、前記筐体の外面に設けられる電子部品である、
    請求項1に記載の情報処理装置。
  3. 前記切換部は、前記筐体の外面に設けられたスライドスイッチの操作に基づいて、前記メンテナンス用ハードウェアに接続する制御基板の入出力ポートを切換える、
    請求項1または請求項2に記載の情報処理装置。
  4. 前記メンテナンス用ハードウェアは、リセットスイッチ、ディップスイッチ、ステータスLEDのいずれかを更に有する
    請求項3に記載の情報処理装置。
JP2022205804A 2022-12-22 2022-12-22 情報処理装置 Active JP7828882B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022205804A JP7828882B2 (ja) 2022-12-22 2022-12-22 情報処理装置
US18/359,919 US20240211007A1 (en) 2022-12-22 2023-07-27 Information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022205804A JP7828882B2 (ja) 2022-12-22 2022-12-22 情報処理装置

Publications (2)

Publication Number Publication Date
JP2024090125A JP2024090125A (ja) 2024-07-04
JP7828882B2 true JP7828882B2 (ja) 2026-03-12

Family

ID=91584379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022205804A Active JP7828882B2 (ja) 2022-12-22 2022-12-22 情報処理装置

Country Status (2)

Country Link
US (1) US20240211007A1 (ja)
JP (1) JP7828882B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002202897A (ja) 2000-12-28 2002-07-19 Yokogawa Electric Corp 切換装置
JP3102175U (ja) 2003-12-09 2004-07-02 敏彦 原田 組立パソコン用の筺体
US20080078669A1 (en) 2006-09-15 2008-04-03 Nokia Corporation Providing maintenance access via an external connector
CN114090360A (zh) 2022-01-20 2022-02-25 苏州浪潮智能科技有限公司 一种服务器调试装置、方法及其介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131032A (ja) * 1997-07-09 1999-02-02 Hitachi Ltd 接続切り替え装置
IES990431A2 (en) * 1999-05-26 2000-11-26 Cybex Comp Products Internat L High end KVM switching system
JP4299975B2 (ja) * 2001-02-22 2009-07-22 株式会社日立国際電気 無線基地局の保守方法
DE10222843B4 (de) * 2001-05-23 2006-11-02 Lite-On Automotive Corp. Kontrollsystem für eine Fahrzeuggeschwindigkeits-Regeleinrichtung
JP4910989B2 (ja) * 2007-10-26 2012-04-04 ソニー株式会社 撮像装置
US7751183B2 (en) * 2007-12-14 2010-07-06 Harris Technology, Llc USB stacking devices and applications
US8712626B2 (en) * 2009-05-05 2014-04-29 Goodrich Corporation Autobrake and decel control built-in test equipment
JP6432767B2 (ja) * 2014-09-22 2018-12-05 カシオ計算機株式会社 電子機器及びその制御方法、制御プログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002202897A (ja) 2000-12-28 2002-07-19 Yokogawa Electric Corp 切換装置
JP3102175U (ja) 2003-12-09 2004-07-02 敏彦 原田 組立パソコン用の筺体
US20080078669A1 (en) 2006-09-15 2008-04-03 Nokia Corporation Providing maintenance access via an external connector
CN114090360A (zh) 2022-01-20 2022-02-25 苏州浪潮智能科技有限公司 一种服务器调试装置、方法及其介质

Also Published As

Publication number Publication date
JP2024090125A (ja) 2024-07-04
US20240211007A1 (en) 2024-06-27

Similar Documents

Publication Publication Date Title
US6915362B2 (en) System to aggregate keyboard video mouse (KVM) control across multiple server blade chassis
JP2004519770A (ja) サーバアレイハードウェアアーキテクチャおよびシステム
US20080126597A1 (en) Alternative Local Card, Central Management Module and System Management Architecture For Multi-Mainboard System
US20050015632A1 (en) Rack-level power management of computer systems
US10251303B2 (en) Server display for displaying server component information
US11157427B2 (en) Configurable method to associate drive slot to bus number
US20070255857A1 (en) Fabric interposer for blade compute module systems
KR20110011250U (ko) 고집적 컴퓨터 시스템
CN113204510A (zh) 一种服务器管理架构和服务器
CN119356490A (zh) 主板、主板系统、服务器、节点互连结构和服务器系统
CN102479140A (zh) 计算机系统及其硬盘状态显示方法
JP7828882B2 (ja) 情報処理装置
US9836423B2 (en) Adaptive circuit board assembly and flexible PCI express bus
US6954358B2 (en) Computer assembly
US20070032100A1 (en) Replaceable input/output interface for circuit board
JP2013069269A (ja) 複数のデータ接続ポートを備えた電気装置
US20070237071A1 (en) Input-output fabric conflict detection and resolution in a blade compute module system
CN111338911A (zh) 服务器硬盘指示灯控制系统及其控制方法
KR20230112662A (ko) 미점용 프로세서 인터커넥트를 사용하는 신호 브리징 방법
US20210157609A1 (en) Systems and methods for monitoring and validating server configurations
CN116955264A (zh) 通信连接的建立方法及装置、存储介质、电子设备
TW202022613A (zh) 伺服器硬碟指示燈控制系統及其控制方法
CN103677152A (zh) 存储服务器及其机架系统
CN115098435A (zh) 一种兼容不同服务器机型的板卡和服务器
US10409940B1 (en) System and method to proxy networking statistics for FPGA cards

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20250212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20251119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20251125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20260122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20260210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20260302

R150 Certificate of patent or registration of utility model

Ref document number: 7828882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150