Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7829145B2 - 窒化物半導体エピタキシャル基板、その製造方法、及び、窒化物半導体装置 - Google Patents
[go: Go Back, main page]

JP7829145B2 - 窒化物半導体エピタキシャル基板、その製造方法、及び、窒化物半導体装置 - Google Patents

窒化物半導体エピタキシャル基板、その製造方法、及び、窒化物半導体装置

Info

Publication number
JP7829145B2
JP7829145B2 JP2023500600A JP2023500600A JP7829145B2 JP 7829145 B2 JP7829145 B2 JP 7829145B2 JP 2023500600 A JP2023500600 A JP 2023500600A JP 2023500600 A JP2023500600 A JP 2023500600A JP 7829145 B2 JP7829145 B2 JP 7829145B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
substrate
mixed crystal
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023500600A
Other languages
English (en)
Other versions
JPWO2022176412A1 (ja
Inventor
尚慶 松尾
英之 大来
正洋 引田
康裕 上本
学 柳原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2022176412A1 publication Critical patent/JPWO2022176412A1/ja
Application granted granted Critical
Publication of JP7829145B2 publication Critical patent/JP7829145B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3254—Graded layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3446—Transition metal elements; Rare earth elements

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)

Description

本開示は、Ｓｉ基板を用いた窒化物半導体エピタキシャル基板、その製造方法、及び、窒化物半導体エピタキシャル基板を用いて製造された電界効果トランジスタに代表される窒化物半導体装置に関する。
窒化物半導体は、Ｓｉ半導体又はＧａＡｓなどの化合物半導体に比べてバンドギャップが大きく、高い絶縁破壊電解及び飽和度リフト速度を有しており、高耐圧パワーデバイス及び高速高出力トランジスタなどの電子デバイスへの応用がなされている。
電子デバイスに応用される窒化物半導体を成長させる基板としては、サファイア基板、ＳｉＣ基板及びＳｉ基板などが用いられるが、Ｓｉ基板は、大口径基板の製造技術が確立されており、コストにも優れているため、量産に向けては最も有利である。
しかしながら、Ｓｉ基板は、その他の基板と比較して窒化物半導体との格子不整合及び熱膨張係数差が大きいため、Ｓｉ基板の上方に結晶性に優れた窒化物半導体エピタキシャル層を形成することが困難である。窒化物半導体エピタキシャル層の結晶性は、電子デバイスの特性及び信頼性に大きく影響するため、Ｓｉ基板の上方へ結晶性に優れた窒化物半導体エピタキシャル層を形成することが大きな課題である。
Ｓｉ基板の上方への窒化物半導体エピタキシャル層の形成については、窒化物半導体層構造及びバッファ層の導入などが検討されている。例えば、特許文献１及び特許文献２では、Ｓｉ基板の上方へ形成された窒化物半導体エピタキシャル層の初期層に、高濃度にＣ又はＦｅがドープされることで、リーク電流の低減及び高周波特性の改善が実現されている。特許文献３では、Ｓｉ基板の表面に単結晶ＳｉＣ膜を形成した半導体基板の上方に窒化物半導体エピタキシャル層を形成することで、窒化物半導体エピタキシャル層の結晶性が改善されている。
特開２０１８－４６２０７号公報 特開２０１１－１６６０６７号公報 特許第６１５６８３３号公報
しかしながら、特許文献１及び特許文献２で記載された半導体基板では、窒化物半導体エピタキシャル層の初期層にＣ又はＦｅをドープしない場合と比較して、窒化物半導体エピタキシャル層の結晶性は同程度以下になる。つまり、窒化物半導体エピタキシャル層の高品質化に課題が残る。
特許文献３で記載された半導体基板では、Ｓｉ基板の上方への単結晶ＳｉＣの高品質化が困難であり、またコストが大きく増加してしまうという課題がある。
本開示は、上記課題に鑑み、Ｓｉ基板上方に形成され結晶性に優れた層を備える窒化物半導体エピタキシャル基板、その製造方法、及び上記窒化物半導体エピタキシャル基板を用いた窒化物半導体装置を実現することを目的とする。
上記課題を解決するために、本開示の一態様に係る窒化物半導体エピタキシャル基板は、Ｓｉ基板と、前記Ｓｉ基板の上方に形成された窒化物半導体エピタキシャル層と、前記Ｓｉ基板と前記窒化物半導体エピタキシャル層との間に配置され、高濃度にＣを含むＳｉとＩＩＩ族金属元素との混晶層と、を備え、前記混晶層におけるＣ濃度が１．０×１０＋２１ｃｍ－３以上であり、前記混晶層における遷移金属元素濃度が５．０×１０＋１６ｃｍ－３以下である。
また、本開示の一態様に係る窒化物半導体エピタキシャル基板は、Ｓｉ基板と、前記Ｓｉ基板の上方に形成された窒化物半導体エピタキシャル層を含むヘテロ構造エピタキシャル層と、前記Ｓｉ基板と前記窒化物半導体エピタキシャル層との間に配置され、高濃度にＣを含むＳｉとＩＩＩ族金属元素との混晶層と、を備え、前記混晶層におけるＣ濃度が前記ヘテロ構造エピタキシャル層が含む層のそれぞれのＣ濃度よりも高く、前記混晶層における遷移金属元素濃度が５．０×１０＋１６ｃｍ－３以下である。
また、本開示の一態様に係る窒化物半導体装置は、上記窒化物半導体エピタキシャル基板を用いて形成される。
また、本開示の一態様に係る窒化物半導体エピタキシャル基板の製造方法は、Ｓｉ基板の温度を５００℃以上に昇温する工程と、前記Ｓｉ基板の表面にＣ原料を供給する工程と、前記Ｓｉ基板の上方へ第１の窒化物半導体層を結晶成長させる工程と、前記Ｓｉ基板及び前記第１の窒化物半導体層の温度を９００℃以上に保持して前記第１の窒化物半導体層からＩＩＩ族金属元素を前記Ｓｉ基板へ拡散する工程と、前記第１の窒化物半導体層の上方に第２の窒化物半導体層を結晶成長する工程とを含む。
本開示により、Ｓｉ基板上方に形成され結晶性に優れた層を備える窒化物半導体エピタキシャル基板などを提供する。
本開示の実施形態１に係る窒化物半導体エピタキシャル基板の断面図 本開示の実施形態１に係る各構成要素におけるＣ濃度、Ｆｅ濃度及びＳｉ濃度の模式図 混晶層中のＣ濃度と遷移金属元素であるＦｅ濃度とのＡｌＮ層の結晶性への依存性を評価した結果を示す図 本開示の実施形態１に係る各構成要素におけるＣ濃度及びＳｉ濃度の２次イオン質量分析結果を示す図 本開示の実施形態１の変形例１に係る窒化物半導体エピタキシャル基板の断面図 本開示の実施形態１の変形例１に係る各構成要素におけるＣ濃度及びＳｉ濃度の模式図 本開示の実施形態１の変形例２に係る窒化物半導体エピタキシャル基板の断面図 本開示の実施形態２に係る窒化物半導体ヘテロ構造エピタキシャル基板の断面図 混晶層中のＣ濃度とヘテロ構造エピタキシャル層中のＣ濃度とがＧａＮチャネル層の結晶性に与える影響を評価した結果を示す図 本開示の実施形態３に係る窒化物半導体装置の断面図
以下、本開示の実施形態について図面を参照して詳細に説明する。なお、以下説明する実施形態はいずれも包括的又は具体的な例を示すものである。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本開示を限定する主旨ではない。また、本開示の実施形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
なお、各図は模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付し、重複する説明は省略又は簡略化される場合がある。
また、以下の実施形態において、「上方」という用語は、絶対的な空間認識における上方向（鉛直上方）を指すものではない。また、「上方」という用語は、２つの構成要素が互いに間隔をあけて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
（実施形態１）
［構成］
まずは、本実施形態に係る窒化物半導体エピタキシャル基板１００の構成について説明する。
図１は、本開示の実施形態１に係る窒化物半導体エピタキシャル基板１００の断面図である。図１に示すように、本実施形態に係る窒化物半導体エピタキシャル基板１００では、Ｓｉ基板１０１の上方にＡｌ、Ｓｉ及びＣを主成分とする混晶層１０２を介して、窒化物半導体エピタキシャル層、例えばＡｌＮ層１０３がエピタキシャル成長されている。つまり、本実施形態に係る窒化物半導体エピタキシャル基板１００は、Ｓｉ基板１０１、Ｓｉ基板１０１の上方に設けられた混晶層１０２、及び、混晶層１０２の上方に設けられた窒化物半導体エピタキシャル層（ここではＡｌＮ層１０３）、を備えている。つまり、混晶層１０２は、Ｓｉ基板１０１とＡｌＮ層１０３との間に、Ｓｉ基板１０１とＡｌＮ層１０３とに接して配置されている。
Ｓｉ基板１０１は、Ｓｉによって構成されている基板である。
混晶層１０２は、ＩＩＩ族金属元素（ここではＡｌ）とＳｉとを含む層であり、さらに、高濃度にＣを含む層である。また、上記の「主成分」とは、混晶層１０２において、混晶層１０２の全ての元素量に対するＩＩＩ族金属元素とＳｉとＣとの合計の元素量の比率が、例えば、５０％以上であることを意味する。なお当該比率は、９０％以上であることを意味してもよい。
ここで、混晶層１０２の構成元素は、ＩＩＩ族金属元素の一例であるＡｌに限定されず、混晶層１０２の構成元素は、Ａｌに替えて他のＩＩＩ族金属元素（例えば、Ｇａ及びＩｎ）でもよく、これらのうちの１種又は複数で構成されてもよい。
混晶層１０２は、Ａｌ、Ｓｉ及びＣを主成分とする多結晶層であり、混晶層１０２の格子定数がＳｉの格子定数よりもＡｌＮの格子定数に近い。このため、この多結晶層（混晶層１０２）をバッファ層として、混晶層１０２の上方にＡｌＮ層１０３をエピタキシャル成長させることで、従来と比較して結晶性に優れた窒化物半導体エピタキシャル層（ＡｌＮ層１０３）を実現することができる。
なお、混晶層１０２は、窒化物半導体エピタキシャル層であるＡｌＮ層１０３を形成する成長炉内で形成される。そのため、混晶層１０２の構成元素としてのＩＩＩ族金属元素は、その上方に形成する窒化物半導体エピタキシャル層の構成元素としてのＩＩＩ族金属元素のうちの１種又は複数と同一であるとよい。つまり、本実施形態においては、混晶層１０２のＩＩＩ族金属元素が窒化物半導体エピタキシャル層のＩＩＩ族金属元素と同一である。これにより、大きく工程を増加させることなく本実施形態に係る窒化物半導体エピタキシャル基板１００を実現することができる。
窒化物半導体エピタキシャル層であるＡｌＮ層１０３のＩＩＩ族金属元素は、Ａｌに限定されるものではなく、Ａｌに替えて他のＩＩＩ族金属元素（例えば、Ｇａ及びＩｎ）でもよく、これらのうちの１種又は複数で構成されてもよい。しかし、ＧａとＳｉとの反応による異常成長を防ぐために、ＡｌＮ層１０３のうち混晶層１０２と接する部分のＩＩＩ族金属元素はＡｌのみであるとよい。なお、混晶層１０２には、Ｓｉ基板１０１表面に酸化膜又は窒化膜の構成元素として存在するＮ又はＯが含まれても構わない。
図２は、本開示の実施形態１に係る各構成要素におけるＣ濃度、Ｆｅ濃度及びＳｉ濃度の模式図である。図２に示すように、混晶層１０２に含まれるＣ濃度は１．０×１０＋２１ｃｍ－３以上、Ｆｅ濃度は５．０×１０＋１６ｃｍ－３以下である。また、混晶層１０２に含まれるＣ濃度は１．０×１０＋２２ｃｍ－３以下である。なお、混晶層１０２に含まれるＣ濃度は、混晶層１０２中で最も高い値と定義される。また、本実施形態では、混晶層１０２は、高濃度にＣを含む。ここで「高濃度」とは、上記の通りＣ濃度が１．０×１０＋２１ｃｍ－３以上であることを意味する。このように、本実施形態に係る混晶層１０２は、上記のＩＩＩ族金属元素（ここではＡｌ）とＳｉとＣと、さらに遷移金属元素（ここではＦｅ）とを含む。また、混晶層１０２が含む遷移金属元素を、混晶層１０２における遷移金属元素と記載する場合がある。
混晶層１０２に含まれる遷移金属元素は、Ｆｅに限定されない。混晶層１０２に含まれる遷移金属元素は、ＡｌＮ層１０３を形成する成長炉の一例であるＭＯＣＶＤ炉内にて混入の可能性のある遷移金属元素であるＣｒ、Ｃｕ、Ｎｉ、Ｍｎ及びＣｏのいずれかであるとよい。なお、ＭＯＣＶＤとは、Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎを意味する。混晶層１０２がこのように構成されることでＡｌＮ層１０３の結晶性の安定性が確保できる。つまり、本実施形態では、混晶層１０２における遷移金属元素がＦｅ、Ｃｒ、Ｃｕ、Ｎｉ、Ｍｎ及びＣｏのうち少なくとも１種であることで、ＡｌＮ層１０３の結晶性の安定性が確保できる。
また、混晶層１０２が含む遷移金属元素がＦｅ、Ｃｒ、Ｃｕ、Ｎｉ、Ｍｎ及びＣｏのうち少なくとも１種である場合に、当該遷移金属元素のいずれの濃度も５．０×１０＋１６ｃｍ－３以下にすることで、更にＡｌＮ層１０３の結晶性の安定性が確保できる。一例として、本実施形態に係る混晶層１０２が、上記のＦｅと、さらに遷移金属元素であるＣｒとを含む場合に、Ｆｅ濃度は５．０×１０＋１６ｃｍ－３以下であり、かつ、Ｃｒ濃度も５．０×１０＋１６ｃｍ－３以下である。つまり、混晶層１０２における遷移金属元素が１種である場合、当該１種の遷移金属元素の濃度が５．０×１０＋１６ｃｍ－３以下であり、混晶層１０２における遷移金属元素が２種以上である場合、当該２種以上の遷移金属元素の濃度のそれぞれが５．０×１０＋１６ｃｍ－３以下である。このように混晶層１０２における遷移金属元素がＦｅ、Ｃｒ、Ｃｕ、Ｎｉ、Ｍｎ及びＣｏのうち少なくとも１種であり、当該遷移金属元素のそれぞれの元素濃度が５．０×１０＋１６ｃｍ－３以下である。これにより、更にＡｌＮ層１０３の結晶性の安定性が確保できる。以下に混晶層１０２中のＣ濃度とＦｅを含む遷移金属元素の数値の規定について説明する。
混晶層１０２は、Ｓｉ基板１０１の表面へＣ原料及びＡｌ原料が供給されて形成されるため、これらの供給が不足するとバッファ層として十分に寄与しないことが予測される。また、ＡｌＮ層１０３の結晶品質には混晶層１０２中に含まれる遷移金属元素の濃度も影響すると考えられる。そこで、この影響について図３を用いて説明する。図３は、混晶層中のＣ濃度と遷移金属元素であるＦｅ濃度とのＡｌＮ層の結晶性への依存性を評価した結果を示す図である。ここでは、サンプル１、２及び３について結晶性が評価された。
サンプル１とは、比較例１に係る窒化物半導体エピタキシャル基板である。サンプル１は、サンプル１が備える混晶層におけるＣ濃度が本実施形態に係る混晶層１０２におけるＣ濃度とは異なる点を除いて、本実施形態に係る窒化物半導体エピタキシャル基板１００と同じ構成を有する。同様に、サンプル２とは、比較例２に係る窒化物半導体エピタキシャル基板である。サンプル２は、サンプル２が備える混晶層におけるＦｅ濃度が本実施形態に係る混晶層１０２におけるＦｅ濃度とは異なる点を除いて、本実施形態に係る窒化物半導体エピタキシャル基板１００と同じ構成を有する。サンプル３とは、本実施形態に係る窒化物半導体エピタキシャル基板１００を意味する。
サンプル１及びサンプル２のＡｌＮ層及びサンプル３のＡｌＮ層１０３の結晶性は、（０００２）面のＸＲＤロッキングカーブの半値幅により評価された。なお、ＸＲＤは、Ｘ線回折（Ｘ－ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）を意味する。図３のサンプル１とサンプル２との評価結果とは、混晶層１０２中のＣ濃度依存を評価した結果の一例である。つまり、図３のサンプル１とサンプル２とが比較されることで、混晶層中のＣ濃度がＡｌＮ層の結晶性へ与える影響が評価される。
サンプル１の混晶層中のＣ濃度は１．５×１０＋１８ｃｍ－３、サンプル２の混晶層中のＣ濃度は１．８×１０＋２１ｃｍ－３である。サンプル１では、ＡｌＮ（０００２）半値幅が１７５０ａｒｃｓｅｃであり従来とかわらないが、サンプル２ではＡｌＮ（０００２）半値幅が１４００ａｒｃｓｅｃであり改善がみられた。さらに混晶層中のＦｅ濃度の依存性を確認するために、サンプル３が作製された。サンプル２の混晶層中のＦｅ濃度は１．０×１０＋１７ｃｍ－３、サンプル３の混晶層１０２中のＦｅ濃度は２．０×１０＋１６ｃｍ－３である。図３からわかるように、サンプル１及びサンプル２に比べて、サンプル３ではＡｌＮ（０００２）半値幅が１０２０ａｒｃｓｅｃと大幅な改善が確認できた。このようにＡｌＮ（０００２）半値幅が評価された結果、混晶層１０２中のＣ濃度が１．０×１０＋２１ｃｍ－３以上、遷移金属元素濃度が５．０×１０＋１６ｃｍ－３以下で、ＡｌＮ層１０３の顕著な結晶性の改善を確認することができた。
以上のように、本実施形態においては、混晶層１０２におけるＣ濃度が１．０×１０＋２１ｃｍ－３以上であり、混晶層１０２における遷移金属元素濃度が５．０×１０＋１６ｃｍ－３以下である。これにより、混晶層１０２の上方に設けられているＡｌＮ層１０３は、結晶性に優れている。本実施形態に係る窒化物半導体エピタキシャル基板１００は、Ｓｉ基板１０１と、Ｓｉ基板１０１の上方にこのようなＡｌＮ層１０３（窒化物半導体エピタキシャル層の一例）とを備える。つまりは、本実施形態が示すように、Ｓｉ基板１０１上方に形成され結晶性に優れた層を備える窒化物半導体エピタキシャル基板１００が実現される。
なお、ここでの混晶層１０２中の遷移金属元素の量は、ドーパント材料が用いられた意図的なドープと、炉内環境からの自動的なドープとの合計の量である。なお、混晶層１０２は、結晶性に優れた窒化物半導体エピタキシャル層を実現する多結晶Ａｌ－Ｓｉ－Ｃであり、Ａｌ、Ｓｉ及びＣを主成分とする。そのため、混晶層１０２中のＣ濃度は、単結晶ＳｉＣのＣ濃度である４．０×１０＋２２ｃｍ－３と比べて小さい値となる。
以下で、混晶層１０２中のＣ濃度の数値について説明する。図４は、本開示の実施形態１に係る各構成要素におけるＣ濃度及びＳｉ濃度の２次イオン質量分析（ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ））結果を示す図である。混晶層１０２は、Ｓｉ基板１０１の表面にＣ原料が供給され熱拡散によりＣがＳｉ基板１０１側に拡散されることにより形成される。そのため、図４に示すように混晶層１０２中におけるＣ濃度分布は、混晶層１０２とＡｌＮ層１０３との界面付近でＣ濃度が最も高く、Ｓｉ基板１０１側に向けてＣ濃度が連続的に減少する分布となる。なお、混晶層１０２とＡｌＮ層１０３との界面付近とは、例えば当該界面から２０ｎｍ以内の混晶層１０２の領域を意味する。つまり、混晶層１０２中のＣ濃度分布は、窒化物半導体エピタキシャル層（ＡｌＮ層１０３）側でＣ濃度が高く、Ｓｉ基板１０１側でＣ濃度が低くなるように連続的に減少する分布である。なお、このように混晶層１０２中のＣ濃度分布について説明する場合のみ、「Ｃ濃度」は上記とは異なり当該場所でのＣ濃度を意味する。なお、その他の説明については、混晶層１０２中のＣ濃度は、上記の通り、混晶層１０２中で最も高い値と定義される。また、混晶層１０２の膜厚はＣ濃度が１．０×１０＋２１ｃｍ－３以上の範囲と定義する。例えば本実施形態では、混晶層１０２中のＣ濃度は１．８×１０＋２１ｃｍ－３、混晶層１０２の膜厚は４０ｎｍとなる。混晶層１０２の厚さはＣの拡散量で制御されることが可能であり、例えば熱拡散温度又は熱拡散時間などで制御されることができる。混晶層１０２の厚さが５０ｎｍ以下となることが窒化物半導体エピタキシャル層であるＡｌＮ層１０３の結晶性の安定性の観点からはよい。つまり、本実施形態では混晶層１０２の厚さが５０ｎｍ以下であり、これにより、窒化物半導体エピタキシャル層であるＡｌＮ層１０３の結晶性の更なる安定性が確保できる。
なお、混晶層１０２中の遷移金属元素も同様の濃度分布（つまり、ＡｌＮ層１０３側で遷移金属元素濃度が高く、Ｓｉ基板１０１側で遷移金属元素濃度が低くなるように連続的に減少する濃度分布）である。なお、このように混晶層１０２中の遷移金属元素濃度分布について説明する場合のみ、「遷移金属元素濃度」は当該場所での遷移金属元素濃度を意味する。また、その他の説明については、混晶層１０２中の最も高い値を混晶層１０２中の遷移金属元素濃度と定義する。なお、混晶層１０２中のＩＩＩ族金属元素もＣと同様に熱拡散により供給するため、ＩＩＩ族金属元素濃度は、ＡｌＮ層１０３との界面付近で最も高く、Ｓｉ基板１０１側に向けて減少する濃度分布となる。このように混晶層１０２の形成が熱拡散で行われることで、工程を簡略化できる。
［製造方法］
さらにここで、実施形態１に係る窒化物半導体エピタキシャル基板１００に関わる製造方法について図１を用いて具体的に説明する。
Ｓｉ基板１０１が有機金属気相成長（ＭＯＣＶＤ）炉にセッティングされて、Ｓｉ基板１０１の温度が５００℃以上に昇温される。この後、５００℃以上の温度においてＳｉ基板１０１の表面にＣ原料及びＡｌ原料が供給される。Ｃ原料としては、一例として、有機金属原料であるトリメチルアルミニウム（ＴＭＡ（Ｔｒｉｍｅｔｈｙｌａｌｕｍｉｎｉｕｍ））、もしくは、トリエチルアルミニウム（ＴＥＡ（Ｔｒｉｅｔｈｙｌａｌｕｍｉｎｉｕｍ））、四臭化炭素（ＣＢｒ４）又はプロパン（Ｃ３Ｈ８）が使用されることができる。これらは、ＩＩＩ族元素の供給源又はドーパント供給源としてＭＯＣＶＤ炉に備えられている原料であり、工程が簡略化できる。Ａｌ原料としてはＴＭＡ又はＴＥＡが使用される。キャリアガスとしてＨ２、Ｎ２、又はその混合が用いられて、上記のＣ原料とＡｌ原料とがＳｉ基板１０１表面に供給される。これにより、Ｓｉ基板１０１の表面での熱分解反応により分離したＣ及びＡｌがＳｉ基板１０１の表面に吸着する。その後ＮＨ３及びキャリアガスが供給された雰囲気で、Ｓｉ基板１０１の温度を９００℃以上に保持することにより、Ｓｉ基板１０１の表面に供給されたＣ及びＡｌをＳｉ基板１０１の表面から裏面方向に熱拡散させる。これにより、Ａｌ、Ｓｉ及びＣを主成分とする混晶層１０２が形成される。このように混晶層１０２は、Ｓｉ基板１０１表面に吸着したＣ及びＡｌが熱拡散されて形成されるために、混晶層１０２中のＣ濃度分布及びＡｌ濃度分布はＡｌＮ層１０３との界面付近で濃度が最も高く、Ｓｉ基板１０１側に向けて濃度が減少する分布となる。混晶層１０２中のＣ濃度の最も高い値は、Ｃ原料の供給量により制御されることが可能である。混晶層１０２中の遷移金属元素については、例えばＦｅ原料であるＣｐ２Ｆｅの供給量による意図的なドープ制御に加え、成長温度、成長圧力及びキャリアガス流量などの反応炉内雰囲気によるオートドープ制御によって、遷移金属元素濃度の制御が可能である。なお、Ｃｐ２Ｆｅとは、フェロセン（Ｆｅｒｒｏｃｅｎｅ）を意味する。
その後、Ｓｉ基板１０１がＡｌＮ層１０３の成長温度、例えば１０００℃以上に昇温される。そして、Ａｌ原料としてＴＭＡ又はＴＥＡが、Ｎ原料としてＮＨ３が、Ｈ２、Ｎ２、又はその混合がキャリアガスとして供給される。この工程により、窒化物半導体エピタキシャル層としてＡｌＮ層１０３が形成される。
このようにして実施形態１の構造（つまりは窒化物半導体エピタキシャル基板１００）を製造することができる。また、ＭＯＣＶＤ炉内で混晶層１０２及び窒化物半導体エピタキシャル層（例えば、ＡｌＮ層１０３）を連続して形成することにより工数を大きく増加することなく実施形態１に係る窒化物半導体エピタキシャル基板１００を実現することができる。
（実施形態１の変形例１）
次に、実施形態１の変形例１に係る窒化物半導体エピタキシャル基板５００について、図５を用いて説明する。窒化物半導体エピタキシャル基板５００は、主に、窒化物半導体エピタキシャル層の一例であるＡｌＮ層５０３の構造が実施形態１に係るＡｌＮ層１０３と異なる点を除いては、実施形態１に係る窒化物半導体エピタキシャル基板１００と同じ構成を備える。
［構成］
図５は、本開示の実施形態１の変形例１に係る窒化物半導体エピタキシャル基板５００の断面図である。図５に示すように、本変形例では、Ｓｉ基板５０１の上方にＡｌ、Ｓｉ及びＣを主成分とする混晶層５０２を介して、窒化物半導体エピタキシャル層の一例であるＡｌＮ層５０３がエピタキシャル成長されている。実施形態１に係る混晶層１０２と同じく、混晶層５０２に含まれるＣ濃度は１．０×１０＋２１ｃｍ－３以上、Ｆｅ濃度は５．０×１０＋１６ｃｍ－３以下である。ＡｌＮ層５０３は、第１のＡｌＮ層５０４と第２のＡｌＮ層５０５とからなる。第１のＡｌＮ層５０４のＣ濃度は、第２のＡｌＮ層５０５のＣ濃度よりも高いことを特徴とする。なお、第１のＡｌＮ層５０４のＣ濃度、及び、第２のＡｌＮ層５０５のＣ濃度はいずれも、１．０×１０＋２１ｃｍ－３以上である。
つまり、本変形例では、窒化物半導体エピタキシャル層（ＡｌＮ層５０３）が第１の窒化物半導体層（第１のＡｌＮ層５０４）と第２の窒化物半導体層（第２のＡｌＮ層５０５）とからなる。さらに、第１の窒化物半導体層のＣ濃度が第２の窒化物半導体層のＣ濃度より高い。また、本変形例では、窒化物半導体エピタキシャル層（ＡｌＮ層５０３）は、混晶層５０２側にＡｌＮ層（第１のＡｌＮ層５０４）を有する。
図６Ａは、本開示の実施形態１の変形例１に係る各構成要素におけるＣ濃度及びＳｉ濃度の模式図である。図６Ａに示すように、第１のＡｌＮ層５０４のＣ濃度は１．０×１０＋１９ｃｍ－３、第２のＡｌＮ層５０５のＣ濃度は１．０×１０＋１６ｃｍ－３である。第１のＡｌＮ層５０４、及び第２のＡｌＮ層５０５のＣ濃度を上記の濃度にするための制御は、例えば第１のＡｌＮ層５０４を低温で成長させ、第２のＡｌＮ層５０５を高温で成長させることで実現される。
このように本変形例では、ＡｌＮ層５０３の初期層（つまりは第１のＡｌＮ層５０４）がＣ濃度の高いＡｌＮで構成されている。これにより、ＡｌＮ層５０３（より具体的には、第１のＡｌＮ層５０４）と混晶層５０２との界面に低抵抗層が形成されることが抑制された窒化物半導体エピタキシャル基板５００が提供される。また、この窒化物半導体エピタキシャル基板５００が用いられて作製されたパワートランジスタは、リーク電流を低減することができる。また、ＡｌＮ層５０３の初期層を低温で成長させることにより、再現性が高く生産性に優れた窒化物半導体エピタキシャル基板５００を実現することができる。
［製造方法］
さらにここで、実施形態１の変形例１に係る窒化物半導体エピタキシャル基板５００に関わる製造方法について図５を用いて具体的に説明する。
Ｓｉ基板５０１がＭＯＣＶＤ炉にセッティングされて５００℃以上に昇温される。これがＳｉ基板５０１の温度を５００℃以上に昇温する工程である。この後、Ｓｉ基板５０１の表面にＣ原料を供給する工程が行われる。より具体的には、５００℃以上の温度においてＳｉ基板５０１の表面にＣ原料及びＡｌ原料が供給される。Ｃ原料としては、一例として、ＴＭＡ、ＴＥＡ、ＣＢｒ４又はＣ３Ｈ８が使用されることができる。Ａｌ原料としてはＴＭＡ又はＴＥＡが使用される。キャリアガスとしてＨ２、Ｎ２、又はその混合が用いられて、上記のＣ原料とＡｌ原料とがＳｉ基板５０１表面に供給される。さらに、Ａｌ原料としてＴＭＡ又はＴＥＡが、Ｎ原料としてＮＨ３が、キャリアガスとしてＨ２、Ｎ２又はその混合が用いられて、第１のＡｌＮ層５０４が形成される。これがＳｉ基板５０１の上方へ第１の窒化物半導体層を結晶成長させる工程である。その後、ＮＨ３及びキャリアガスが供給された雰囲気で、Ｓｉ基板５０１の温度を９００℃以上に保持することにより、Ｓｉ基板５０１の表面に供給されたＣ及びＡｌをＳｉ基板５０１の表面から裏面方向に熱拡散させる。これが、Ｓｉ基板５０１及び第１の窒化物半導体層の温度を９００℃以上に保持して第１の窒化物半導体層からＩＩＩ族金属元素をＳｉ基板５０１へ拡散する工程である。これにより、Ａｌ、Ｓｉ及びＣを主成分とする混晶層５０２が形成される。第１のＡｌＮ層５０４の形成は、表面の安定化のために、９００℃以上の熱拡散工程の前に行われるとよく、熱拡散温度よりも少なくとも１００℃以上低温の温度で行われるとよい。また、第１のＡｌＮ層５０４の膜厚は、１０ｎｍ以下であることが結晶性改善の観点からはよい。混晶層５０２中のＣ濃度の最も高い値は、Ｃ原料の供給量により制御されることが可能である。混晶層５０２中の遷移金属元素については、例えばＦｅ原料であるＣｐ２Ｆｅの供給量による意図的なドープ制御に加え、成長温度、成長圧力及びキャリアガス流量などの反応炉内雰囲気によるオートドープ制御によって、遷移金属元素濃度の制御が可能である。
その後、Ｓｉ基板５０１が第２のＡｌＮ層５０５の成長温度、たとえば１０００℃以上に昇温され、Ａｌ原料としてはＴＭＡ又はＴＥＡが、Ｎ原料としてＮＨ３が、Ｈ２、Ｎ２又はその混合がキャリアガスとして供給される。これが第１の窒化物半導体層の上方に第２の窒化物半導体層（窒化物半導体エピタキシャル層）を結晶成長する工程である。これにより、第２のＡｌＮ層５０５が形成される。
このようにして実施形態１の変形例１に係る窒化物半導体エピタキシャル基板５００の構造を製造することができる。
以上のように、本実施形態に係る窒化物半導体エピタキシャル基板５００の製造方法によれば、結晶性に優れているＡｌＮ層５０３が実現される。本実施形態に係る窒化物半導体エピタキシャル基板５００は、Ｓｉ基板５０１と、Ｓｉ基板５０１の上方にこのようなＡｌＮ層５０３（窒化物半導体エピタキシャル層の一例）とを備える。つまりは、本実施形態が示すように、Ｓｉ基板５０１上方に形成され結晶性に優れた層を備える窒化物半導体エピタキシャル基板５００の製造方法が実現される。
（実施形態１の変形例２）
次に、実施形態１の変形例２に係る窒化物半導体エピタキシャル基板５００ａについて、図６Ｂを用いて説明する。窒化物半導体エピタキシャル基板５００ａは、主に、窒化物半導体エピタキシャル層の一例であるＡｌＮ層５０３ａの構造が変形例１に係るＡｌＮ層５０３と異なる点を除いては、変形例１に係る窒化物半導体エピタキシャル基板５００と同じ構成を備える。
［構成］
図６Ｂは、本開示の実施形態１の変形例２に係る窒化物半導体エピタキシャル基板５００ａの断面図である。図６Ｂに示すように、本変形例では、Ｓｉ基板５０１の上方にＡｌ、Ｓｉ及びＣを主成分とする混晶層５０２を介して、窒化物半導体エピタキシャル層の一例であるＡｌＮ層５０３ａがエピタキシャル成長されている。実施形態１に係る混晶層１０２と同じく、混晶層５０２に含まれるＣ濃度は１．０×１０＋２１ｃｍ－３以上、Ｆｅ濃度は５．０×１０＋１６ｃｍ－３以下である。ＡｌＮ層５０３ａは、第１のＡｌＮ層５０４ａと第２のＡｌＮ層５０５ａとからなる。第１のＡｌＮ層５０４ａのＣ濃度は、第２のＡｌＮ層５０５ａのＣ濃度よりも高い。さらに、第１のＡｌＮ層５０４ａのＣ濃度分布は、第１のＡｌＮ層５０４ａ中で混晶層５０２から第２のＡｌＮ層５０５ａに向かってＣ濃度が連続的に減少する分布であることを特徴とする。
実施形態１の変形例１と同様に、例えば成長温度の制御により、第１のＡｌＮ層５０４ａに含まれるＣ濃度は１．０×１０＋１９ｃｍ－３、第２のＡｌＮ層５０５ａに含まれるＣ濃度は１．０×１０＋１６ｃｍ－３である。ここで、第１のＡｌＮ層５０４ａの成長中に成長を中断させずにかつ、成長条件が変更されることにより、第１のＡｌＮ層５０４ａ中のＣ濃度が連続的に減少する濃度分布が実現される。
このように本変形例では、ＡｌＮ層５０３ａの初期層（つまりは第１のＡｌＮ層５０４ａ）をＣ濃度の高いＡｌＮで構成し、混晶層５０２からその上方のＣ濃度の低いＡｌＮ層（第２のＡｌＮ層５０５ａ）へ向けてＣ濃度を連続的に変化させる。これにより、ＡｌＮ層５０３ａ（より具体的には、第１のＡｌＮ層５０４ａ）と混晶層５０２との界面に低抵抗層が形成されることがない表面の平坦性に優れた欠陥数の少ない窒化物半導体エピタキシャル基板５００ａが提供される。
また、この窒化物半導体エピタキシャル基板５００ａが用いられて作製されたパワートランジスタはリーク電流を低減し、欠陥数の低減による歩留りの改善を実現することができる。また、ＡｌＮ層５０３ａの初期層を低温で成長することにより、再現性が高く生産性に優れた窒化物半導体エピタキシャル基板５００ａを実現することができる。
［製造方法］
さらにここで、実施形態１の変形例２に係る窒化物半導体エピタキシャル基板５００ａに関わる製造方法について図６Ｂを用いて具体的に説明する。
Ｓｉ基板５０１がＭＯＣＶＤ炉にセッティングされて５００℃以上に昇温される。この後、５００℃以上の温度においてＳｉ基板５０１の表面にＣ原料及びＡｌ原料が供給される。Ｃ原料としては、一例として、ＴＭＡ、ＴＥＡ、ＣＢｒ４又はＣ３Ｈ８が使用されることができる。Ａｌ原料としてはＴＭＡ又はＴＥＡが使用される。キャリアガスとしてＨ２、Ｎ２、又はその混合が用いられて、上記のＣ原料とＡｌ原料とがＳｉ基板５０１表面に供給される。さらに、Ａｌ原料としてＴＭＡ又はＴＥＡが、Ｎ原料としてＮＨ３が、キャリアガスとしてＨ２、Ｎ２又はその混合が用いられて、第１のＡｌＮ層５０４ａが形成される。その後、Ｓｉ基板５０１の温度を９００℃以上に昇温、保持することにより、Ｓｉ基板５０１の表面に供給されたＣ及びＡｌをＳｉ基板５０１の表面から裏面方向に熱拡散させる。これにより、Ａｌ、Ｓｉ及びＣを主成分とする混晶層５０２が形成される。この熱拡散工程の際に、ＮＨ３と、ＴＭＡ又はＴＥＡと、キャリアガスとの供給が継続される。これにより第１のＡｌＮ層５０４ａの形成が中断されることなく、熱拡散工程を実施することができる。よって、第１のＡｌＮ層５０４ａ中の混晶層５０２側から第２のＡｌＮ層５０５ａ側に向けてＣ濃度が連続的に減少するＣ濃度分布を実現することができる。混晶層５０２中のＣ濃度の最も高い値は、Ｃ原料の供給量により制御されることが可能である。混晶層５０２中の遷移金属元素については、例えばＦｅ原料であるＣｐ２Ｆｅの供給量による意図的なドープ制御に加え、成長温度、成長圧力及びキャリアガス流量などの反応炉内雰囲気によるオートドープ制御によって、遷移金属元素濃度の制御が可能である。
その後、Ｓｉ基板５０１が第２のＡｌＮ層５０５ａの成長温度、たとえば１０００℃以上に昇温され、Ａｌ原料としてはＴＭＡ又はＴＥＡが、Ｎ原料としてＮＨ３が、Ｈ２、Ｎ２又はその混合がキャリアガスとして供給される。これにより、第２のＡｌＮ層５０５ａが形成される。このようにして実施形態１の変形例２に係る窒化物半導体エピタキシャル基板５００ａの構造を製造することができる。
（実施形態２）
結晶性に優れた窒化物半導体エピタキシャル基板を半導体装置として活用するためには、当該窒化物半導体エピタキシャル基板の上方に目的に応じたヘテロ構造エピタキシャル層を形成することが必要となる。本開示では、ヘテロ構造エピタキシャル層を備える窒化物半導体エピタキシャル基板を、特に窒化物半導体ヘテロ構造エピタキシャル基板と呼ぶ。以下で、パワートランジスタに活用する窒化物半導体ヘテロ構造エピタキシャル基板の具体例について説明する。ここでは、窒化物半導体エピタキシャル基板の一例である実施形態２に係る窒化物半導体ヘテロ構造エピタキシャル基板７００について、図７を用いて説明する。
図７は、本開示の実施形態２に係る窒化物半導体ヘテロ構造エピタキシャル基板７００の断面図である。
本実施形態に係る窒化物半導体ヘテロ構造エピタキシャル基板７００は、実施形態１に係るＳｉ基板１０１と同じ構成である、Ｓｉ基板７０１を備える。また、窒化物半導体ヘテロ構造エピタキシャル基板７００は、実施形態１に係る混晶層１０２とはＣ濃度のみが異なる構成である、混晶層７０２を備える。さらに、本実施形態では、Ｓｉ基板７０１上方にＡｌ、Ｓｉ及びＣを主成分とする混晶層７０２を介して、窒化物半導体エピタキシャル層の一例であるＡｌＮ層７０３、ＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）の単層又は複数層からなるバッファ層７０６、ＧａＮチャネル層７０７及びＡｌＧａＮバリア層７０８がヘテロ構造としてエピタキシャル成長により形成されている。つまり、本実施形態に係る窒化物半導体ヘテロ構造エピタキシャル基板７００が備えるヘテロ構造エピタキシャル層７２０は、ＡｌＮ層７０３、バッファ層７０６、ＧａＮチャネル層７０７及びＡｌＧａＮバリア層７０８を含む。さらに、ヘテロ構造エピタキシャル層７２０は、混晶層７０２に上方に接して配置されており、ＡｌＮ層７０３、バッファ層７０６、ＧａＮチャネル層７０７及びＡｌＧａＮバリア層７０８の順に積層されることによって構成されている。また、バッファ層７０６がＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）の複数層によって構成されている場合、層毎にｘの値は異なっていてもよい。なお、本実施形態では、ＧａＮチャネル層７０７は、窒化物半導体エピタキシャル層（ＡｌＮ層７０３）の上方に形成された第３の窒化物半導体層の一例である。また、ＡｌＧａＮバリア層７０８層は、第３の窒化物半導体層（ＧａＮチャネル層７０７）の上方に形成された第４の窒化物半導体層の一例である。さらに、ＧａＮチャネル層７０７及びＡｌＧａＮバリア層７０８の界面においては、ピエゾ分極と自発分極との効果により高濃度の２次元電子ガスが形成されている。つまり、本実施形態に係る窒化物半導体ヘテロ構造エピタキシャル基板７００は、第３の窒化物半導体層と第４の窒化物半導体層との界面に２次元電子ガスを有する。バッファ層７０６中には、最大で１．０×１０＋２０ｃｍ－３のＣがドープされて、バッファ層７０６は、高抵抗化している。上記のバッファ層７０６のＣ濃度が、ヘテロ構造エピタキシャル層７２０中で最大のＣ濃度である。
本実施形態に係る混晶層７０２のＣ濃度は、ヘテロ構造エピタキシャル層７２０が含む層のそれぞれのＣ濃度よりも高い。上記の通り、ヘテロ構造エピタキシャル層７２０が含む層とは、ＡｌＮ層７０３、バッファ層７０６、ＧａＮチャネル層７０７及びＡｌＧａＮバリア層７０８である。つまり、混晶層７０２のＣ濃度は、ＡｌＮ層７０３、バッファ層７０６、ＧａＮチャネル層７０７及びＡｌＧａＮバリア層７０８のどの層のＣ濃度よりも高い。なお、ＡｌＮ層７０３、バッファ層７０６、ＧａＮチャネル層７０７及びＡｌＧａＮバリア層７０８のそれぞれのＣ濃度とは、それぞれの層中で最も高い値と定義されている。
以下で、混晶層７０２中のＣ濃度とバッファ層７０６中のＣ濃度の最も高い値との関係が、ＧａＮチャネル層７０７の結晶性に与える影響を検討した結果を説明する。ＧａＮチャネル層７０７の結晶性は、（０００２）面及び（１０－１１）面のＸＲＤロッキングカーブの半値幅により評価された。その結果を図８に示す。図８は、混晶層７０２中のＣ濃度とヘテロ構造エピタキシャル層７２０中のＣ濃度とがＧａＮチャネル層７０７の結晶性に与える影響を評価した結果を示す図である。ここでは、バッファ層７０６中のＣ濃度の最大値を１．０×１０＋２０ｃｍ－３とし、混晶層７０２中のＣ濃度をそれぞれ１．５×１０＋１８ｃｍ－３及び１．８×１０＋２１ｃｍ－３としたサンプルＡ及びサンプルＢの結晶性評価結果を図８に示す。より具体的には、サンプルＡとは、比較例１に係る窒化物半導体ヘテロ構造エピタキシャル基板である。サンプルＡは、サンプルＡが備える混晶層におけるＣ濃度が本実施形態に係る混晶層７０２におけるＣ濃度とは異なる点を除いて、本実施形態に係る窒化物半導体ヘテロ構造エピタキシャル基板７００と同じ構成を有する。サンプルＢとは、本実施形態に係る窒化物半導体ヘテロ構造エピタキシャル基板７００を意味する。
図８からわかるように、混晶層７０２中のＣ濃度がバッファ層７０６中のＣ濃度と比較して十分に大きいサンプルＢにおいて（０００２）面半値幅及び（１０－１１）面半値幅ともに大幅な改善が確認できた。本実施形態ではバッファ層７０６の高抵抗化のためバッファ層７０６に高濃度にＣがドープされているが、バッファ層７０６の高抵抗化を必要としない用途においては、Ｃ濃度はこれよりも低い値であっても構わない。
バッファ層７０６のＣ濃度が低ければ、ＧａＮチャネル層７０７の結晶性は、改善する傾向がある。そのため、混晶層７０２中のＣ濃度はバッファ層７０６のＣ濃度と比較して高い値であれば、ＧａＮチャネル層７０７の結晶性改善に効果がある。なお、本実施形態においても、混晶層７０２中に含まれる遷移金属元素濃度は５．０×１０＋１６ｃｍ－３以下である。
このようにＡｌ、Ｓｉ及びＣを主成分とする混晶層７０２をバッファ層としてヘテロ構造エピタキシャル層７２０が形成されることにより、能動層（ここでは、ＧａＮチャネル層７０７）の結晶性に優れた窒化物半導体ヘテロ構造エピタキシャル基板７００を実現することができる。
以上まとめると、窒化物半導体ヘテロ構造エピタキシャル基板７００は、窒化物半導体エピタキシャル基板の一例である。さらに、混晶層７０２におけるＣ濃度がヘテロ構造エピタキシャル層７２０が含む層のそれぞれのＣ濃度よりも高く、混晶層７０２における遷移金属元素濃度が５．０×１０＋１６ｃｍ－３以下である。これにより、混晶層７０２の上方に設けられている能動層（ここでは、ＧａＮチャネル層７０７）は、結晶性に優れている。つまりは、本実施形態が示すように、Ｓｉ基板７０１上方に形成され結晶性に優れた層を備える窒化物半導体エピタキシャル基板（窒化物半導体ヘテロ構造エピタキシャル基板７００）が実現される。
また結晶性に優れた窒化物半導体ヘテロ構造エピタキシャル基板７００を用いてパワートランジスタを形成することにより、結晶欠陥を起因として発生するデバイスの破壊を抑制し、信頼性に優れた窒化物半導体装置を実現することができる。
（実施形態３）
次に、実施形態３に係る窒化物半導体装置９００について、図９を用いて説明する。窒化物半導体装置９００は、窒化物半導体ヘテロ構造エピタキシャル基板を備える半導体装置の一例である。
図９は、本開示の実施形態３に係る窒化物半導体装置９００の断面図である。本実施形態に係る窒化物半導体装置９００は、実施形態２に係るＳｉ基板７０１及び混晶層７０２と同じ構成である、Ｓｉ基板９０１及び混晶層９０２を備える。
さらに、本実施形態では、Ｓｉ基板９０１の上方にＡｌ、Ｓｉ及びＣを主成分とする混晶層９０２を介して、ＡｌＮ層９０３、ＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）の単層又は複数層からなるバッファ層９０６、ＧａＮチャネル層９０７及びＡｌＧａＮバリア層９０８がヘテロ構造としてエピタキシャル成長により形成されている。つまり、本実施形態に係る窒化物半導体装置９００が備えるヘテロ構造エピタキシャル層９２０は、ＡｌＮ層９０３、バッファ層９０６、ＧａＮチャネル層９０７及びＡｌＧａＮバリア層９０８を含む。さらに、ヘテロ構造エピタキシャル層９２０は、混晶層９０２に上方に接して配置されており、ＡｌＮ層９０３、バッファ層９０６、ＧａＮチャネル層９０７及びＡｌＧａＮバリア層９０８の順に積層されることによって構成されている。また、バッファ層９０６がＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）の複数層によって構成されている場合、層毎にｘの値は異なっていてもよい。ＧａＮチャネル層９０７及びＡｌＧａＮバリア層９０８の界面においては、ピエゾ分極と自発分極との効果により高濃度の２次元電子ガスが形成されている。混晶層９０２は、ヘテロ構造エピタキシャル層９２０のどの層よりも高い濃度のＣを有する。つまり、本実施形態に係る混晶層９０２のＣ濃度は、ヘテロ構造エピタキシャル層９２０が含む層のそれぞれのＣ濃度よりも高い。例えば、バッファ層９０６中には最大で１．０×１０＋２０ｃｍ－３のＣがドープされており、混晶層９０２中に含まれるＣ濃度は１．０×１０＋２１ｃｍ－３以上、遷移金属元素濃度は５．０×１０＋１６ｃｍ－３以下である。
さらに、本実施形態に係る窒化物半導体装置９００は、ゲート電極９１１、ソース電極９０９及びドレイン電極９１０を備える。より具体的には、ＡｌＧａＮバリア層９０８の上方にはゲート電極９１１の左右に離間してソース電極９０９及びドレイン電極９１０が形成される。つまり、本実施形態に係る窒化物半導体装置９００は、Ｓｉ基板９０１上方に形成され結晶性に優れた層を備える窒化物半導体エピタキシャル基板を用いた半導体装置である。
このように、結晶性に優れた窒化物半導体ヘテロ構造エピタキシャル基板を用いてパワートランジスタを形成することにより、結晶欠陥を起因として発生するデバイスの破壊を抑制し、信頼性に優れた窒化物半導体装置９００を実現することができる。
（その他の実施形態）
以上、実施形態について説明したが、本開示は、上記実施形態に限定されるものではない。
その他、各実施形態に対して当業者が思いつく各種変形を施して得られる形態、又は、本開示の趣旨を逸脱しない範囲で各実施形態における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。
本開示は、高品質な窒化物半導体エピタキシャル基板を実現し、これを用いた窒化物半導体装置のデバイス性能の向上、デバイス長寿命化を実現することができる。
１００、５００、５００ａ 窒化物半導体エピタキシャル基板
１０１、５０１、７０１、９０１ Ｓｉ基板
１０２、５０２、７０２、９０２ 混晶層
１０３、５０３、５０３ａ、７０３、９０３ ＡｌＮ層
５０４、５０４ａ 第１のＡｌＮ層
５０５、５０５ａ 第２のＡｌＮ層
７００ 窒化物半導体ヘテロ構造エピタキシャル基板
７０６、９０６ バッファ層
７０７、９０７ ＧａＮチャネル層
７０８、９０８ ＡｌＧａＮバリア層
７２０、９２０ ヘテロ構造エピタキシャル層
９００ 窒化物半導体装置
９０９ ソース電極
９１０ ドレイン電極
９１１ ゲート電極

Claims (14)

  1. Ｓｉ基板と、
    前記Ｓｉ基板の上方に形成された窒化物半導体エピタキシャル層と、
    前記Ｓｉ基板と前記窒化物半導体エピタキシャル層との間に配置され、高濃度にＣを含むＳｉとＩＩＩ族金属元素との混晶層と、を備え、
    前記混晶層におけるＣ濃度が１．０×１０＋２１ｃｍ－３以上であり、
    前記混晶層における遷移金属元素濃度が５．０×１０＋１６ｃｍ－３以下である
    窒化物半導体エピタキシャル基板。
  2. 前記遷移金属元素がＦｅ、Ｃｒ、Ｃｕ、Ｎｉ、Ｍｎ及びＣｏのうち少なくとも１種である
    請求項１に記載の窒化物半導体エピタキシャル基板。
  3. 前記遷移金属元素がＦｅ、Ｃｒ、Ｃｕ、Ｎｉ、Ｍｎ及びＣｏのうち少なくとも１種であり、
    前記遷移金属元素のそれぞれの元素濃度が５．０×１０＋１６ｃｍ－３以下である
    請求項１又は２に記載の窒化物半導体エピタキシャル基板。
  4. 前記ＩＩＩ族金属元素が前記窒化物半導体エピタキシャル層のＩＩＩ族金属元素と同一である
    請求項１から３のいずれかの１項に記載の窒化物半導体エピタキシャル基板。
  5. 前記混晶層中のＣ濃度分布は、前記窒化物半導体エピタキシャル層側でＣ濃度が高く、前記Ｓｉ基板側でＣ濃度が低くなるように連続的に減少する分布である
    請求項１から４のいずれか１項に記載の窒化物半導体エピタキシャル基板。
  6. 前記混晶層の厚さが５０ｎｍ以下である
    請求項１から５のいずれか１項に記載の窒化物半導体エピタキシャル基板。
  7. 前記混晶層中のＣ濃度が１．０×１０＋２２ｃｍ－３以下である
    請求項１から６のいずれか１項に記載の窒化物半導体エピタキシャル基板。
  8. 前記窒化物半導体エピタキシャル層は、前記混晶層側にＡｌＮ層を有する
    請求項１から７のいずれか１項に記載の窒化物半導体エピタキシャル基板。
  9. 前記窒化物半導体エピタキシャル層が第１の窒化物半導体層と第２の窒化物半導体層とからなり、
    前記第１の窒化物半導体層は前記混晶層側に配置され、
    前記第２の窒化物半導体層は前記第１の窒化物半導体層の上方に配置され、
    前記第１の窒化物半導体層のＣ濃度が前記第２の窒化物半導体層のＣ濃度より高い
    請求項１から８のいずれか１項に記載の窒化物半導体エピタキシャル基板。
  10. Ｓｉ基板と、
    前記Ｓｉ基板の上方に形成された窒化物半導体エピタキシャル層を含むヘテロ構造エピタキシャル層と、
    前記Ｓｉ基板と前記窒化物半導体エピタキシャル層との間に配置され、高濃度にＣを含むＳｉとＩＩＩ族金属元素との混晶層と、を備え、
    前記混晶層におけるＣ濃度が前記ヘテロ構造エピタキシャル層が含む層のそれぞれのＣ濃度よりも高く、
    前記混晶層における遷移金属元素濃度が５．０×１０＋１６ｃｍ－３以下である
    窒化物半導体エピタキシャル基板。
  11. 前記窒化物半導体エピタキシャル層の上方に形成された第３の窒化物半導体層と、
    前記第３の窒化物半導体層の上方に形成された第４の窒化物半導体層と、
    をさらに備え、
    前記第３の窒化物半導体層と前記第４の窒化物半導体層との界面に２次元電子ガスを有する
    請求項１から１０のいずれか１項に記載の窒化物半導体エピタキシャル基板。
  12. 請求項１１に記載の窒化物半導体エピタキシャル基板を用いて形成された
    窒化物半導体装置。
  13. Ｓｉ基板の温度を５００℃以上に昇温する工程と、
    前記Ｓｉ基板の表面にＣ原料を供給する工程と、
    前記Ｓｉ基板の上方へ第１の窒化物半導体層を結晶成長させる工程と、
    前記Ｓｉ基板及び前記第１の窒化物半導体層の温度を９００℃以上に保持して前記第１の窒化物半導体層からＩＩＩ族金属元素を前記Ｓｉ基板へ拡散する工程と、
    前記第１の窒化物半導体層の上方に第２の窒化物半導体層を結晶成長する工程とを含む
    窒化物半導体エピタキシャル基板の製造方法。
  14. 前記Ｃ原料は、トリメチルアルミニウム、トリエチルアルミニウム、四臭化炭素、又はプロパンである
    請求項１３に記載の窒化物半導体エピタキシャル基板の製造方法。
JP2023500600A 2021-02-22 2022-01-04 窒化物半導体エピタキシャル基板、その製造方法、及び、窒化物半導体装置 Active JP7829145B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021025907 2021-02-22
JP2021025907 2021-02-22
PCT/JP2022/000030 WO2022176412A1 (ja) 2021-02-22 2022-01-04 窒化物半導体エピタキシャル基板、その製造方法、及び、窒化物半導体装置

Publications (2)

Publication Number Publication Date
JPWO2022176412A1 JPWO2022176412A1 (ja) 2022-08-25
JP7829145B2 true JP7829145B2 (ja) 2026-03-13

Family

ID=82930703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023500600A Active JP7829145B2 (ja) 2021-02-22 2022-01-04 窒化物半導体エピタキシャル基板、その製造方法、及び、窒化物半導体装置

Country Status (3)

Country Link
US (1) US20240112909A1 (ja)
JP (1) JP7829145B2 (ja)
WO (1) WO2022176412A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069156A (ja) 2001-08-29 2003-03-07 Sharp Corp 窒素化合物半導体積層物、発光素子、光ピックアップシステム、および窒素化合物半導体積層物の製造方法。
JP2010030877A (ja) 2008-07-03 2010-02-12 Furukawa Co Ltd Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2011082494A (ja) 2009-09-14 2011-04-21 Covalent Materials Corp 化合物半導体基板
JP2012151401A (ja) 2011-01-21 2012-08-09 Sumco Corp 半導体基板及びその製造方法
WO2017002317A1 (ja) 2015-06-29 2017-01-05 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
JP2018113358A (ja) 2017-01-12 2018-07-19 三菱電機株式会社 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069156A (ja) 2001-08-29 2003-03-07 Sharp Corp 窒素化合物半導体積層物、発光素子、光ピックアップシステム、および窒素化合物半導体積層物の製造方法。
JP2010030877A (ja) 2008-07-03 2010-02-12 Furukawa Co Ltd Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2011082494A (ja) 2009-09-14 2011-04-21 Covalent Materials Corp 化合物半導体基板
JP2012151401A (ja) 2011-01-21 2012-08-09 Sumco Corp 半導体基板及びその製造方法
WO2017002317A1 (ja) 2015-06-29 2017-01-05 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
JP2018113358A (ja) 2017-01-12 2018-07-19 三菱電機株式会社 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ

Also Published As

Publication number Publication date
JPWO2022176412A1 (ja) 2022-08-25
WO2022176412A1 (ja) 2022-08-25
US20240112909A1 (en) 2024-04-04

Similar Documents

Publication Publication Date Title
US8426893B2 (en) Epitaxial substrate for electronic device and method of producing the same
US8785942B2 (en) Nitride semiconductor substrate and method of manufacturing the same
US8860038B2 (en) Nitride semiconductor device and manufacturing method for the same
US9312341B2 (en) Compound semiconductor device, power source device and high frequency amplifier and method for manufacturing the same
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
CN116314278B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN114250510A (zh) 一种用于氮化镓基射频器件的外延结构及其制备方法
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
CN111009579A (zh) 半导体异质结构及半导体器件
CN111863945A (zh) 一种高阻氮化镓及其异质结构的制备方法
CN114709261B (zh) 一种硅基高电子迁移率晶体管及其制备方法
JP5378128B2 (ja) 電子デバイス用エピタキシャル基板およびｉｉｉ族窒化物電子デバイス用エピタキシャル基板
JP7829145B2 (ja) 窒化物半導体エピタキシャル基板、その製造方法、及び、窒化物半導体装置
JP7458904B2 (ja) 窒化物半導体基板
CN115148581B (zh) 一种外延片制备方法、外延片及高电子迁移率晶体管
CN116741822A (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
KR102880255B1 (ko) 고품질의 고저항 버퍼 영역을 구비한 GaN HEMT 전력반도체 에피택시 웨이퍼 제조 방법
TWI728498B (zh) 氮化物半導體基板
US12389621B2 (en) Semiconductor structure with diffusion blocking layer and preparing method for semiconductor structure
JP2005191477A (ja) 高電子移動度トランジスタ用エピタキシャルウェハ
KR102823966B1 (ko) Hemt 전력반도체용 그룹3족 질화물계 에피택시 웨이퍼 및 그 제조 방법
JP5119644B2 (ja) Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ
CN112342524B (zh) 一种氮化镓高铝组分的外延生长方法
CN212010976U (zh) 一种GaN基外延结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20251202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20260109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20260203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20260217

R150 Certificate of patent or registration of utility model

Ref document number: 7829145

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150