Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7832558B2 - Waveguide device inspection system - Google Patents
[go: Go Back, main page]

JP7832558B2 - Waveguide device inspection system - Google Patents

Waveguide device inspection system

Info

Publication number
JP7832558B2
JP7832558B2 JP2024543646A JP2024543646A JP7832558B2 JP 7832558 B2 JP7832558 B2 JP 7832558B2 JP 2024543646 A JP2024543646 A JP 2024543646A JP 2024543646 A JP2024543646 A JP 2024543646A JP 7832558 B2 JP7832558 B2 JP 7832558B2
Authority
JP
Japan
Prior art keywords
image
waveguide
inspection
pixel
waveguide device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024543646A
Other languages
Japanese (ja)
Other versions
JPWO2024047740A1 (en
Inventor
雅 太田
慶太 山口
藍 柳原
祥江 森本
摂 森脇
賢哉 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
NTT Inc USA
Original Assignee
Nippon Telegraph and Telephone Corp
NTT Inc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, NTT Inc USA filed Critical Nippon Telegraph and Telephone Corp
Publication of JPWO2024047740A1 publication Critical patent/JPWO2024047740A1/ja
Application granted granted Critical
Publication of JP7832558B2 publication Critical patent/JP7832558B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Description

本開示は、導波路デバイス検査システムに関する。This disclosure relates to a waveguide device inspection system.

光ファイバ通信の進展により、光トランシーバや光スイッチなどの光通信デバイスの実用化が進められている。これらの光通信デバイスに実装される光デバイスは、シリコンや化合物半導体などのウエハ上に形成されるが、これはフォトリソグラフィとドライエッチングなどの電子デバイスの製造技術で培われた技術を効果的に利用でき、量産性に優れるという特徴を持つためである。With the advancement of optical fiber communication, the practical application of optical communication devices such as optical transceivers and optical switches is progressing. These optical devices are formed on wafers made of silicon or compound semiconductors. This is because it allows for the effective use of technologies cultivated in the manufacturing of electronic devices, such as photolithography and dry etching, and offers excellent mass-production capabilities.

光デバイスは、それが扱う光信号の波長(約1μm)が電子の波長(速度にもよるが、約0.1nm)に比べて圧倒的に長いため、信号伝達を行う経路(すなわち導波路)を急峻に曲げることができない。したがって、光デバイスの経路は、電子デバイスの経路に比べて圧倒的に粗であり、回路パタンが占有する面積も、光デバイス(cmオーダー)は、電子デバイス(mmオーダー)に比べて非常に大きくなる。このことから、光デバイスでは、製造時の自動外見検査に必要な演算コストも電子デバイスに比べて1桁増大し、検査スループットが劣化するという課題があった。 Optical devices handle optical signals with wavelengths (approximately 1 μm), which are significantly longer than the wavelengths of electrons (approximately 0.1 nm, depending on the velocity). Therefore, the signal transmission path (i.e., waveguide) cannot be bent sharply. Consequently, the paths in optical devices are significantly coarser than those in electronic devices, and the area occupied by the circuit pattern is also much larger in optical devices (on the order of cm² ) compared to electronic devices (on the order of mm² ). This has led to a problem where the computational cost required for automated visual inspection during manufacturing of optical devices is an order of magnitude higher than that of electronic devices, resulting in a deterioration of inspection throughput.

また、信号の搬送を担う素粒子の波長違いから、電子デバイスと光デバイスのウエハ製造における外観検査においても、求められる性能が異なる。とりわけ、導波路パタンが形成された導波路デバイスにおいては、微細領域であるエバネセント場を含む導波路パタン上の検査において、高い精度が要求される。Furthermore, due to differences in the wavelengths of the elementary particles responsible for signal transport, the required performance differs even in the visual inspection of wafers manufactured for electronic and optical devices. In particular, in waveguide devices where waveguide patterns are formed, high precision is required in the inspection of the waveguide pattern, including the evanescent field, which is a minute region.

導波路パタンに沿って伝搬する光信号は、コアとクラッドの界面で生じる全反射によってコア領域内に閉じ込められる。しかしながら、光信号の光電界はクラッド層に浸み出しており、この浸み出している電場はエバネセント場と呼ばれる。エバネセント場のクラッド層への侵入長(以下、エバネセント長という)は、コアとクラッドの屈折率差にもよるが、通常数μm~数十μmである。このエバネセント場を含んだ導波路パタンの領域に存在する異物や欠陥は、導波路デバイスの光学特性(光信号の伝播特性等)に影響を及ぼす。したがって、このエバネセント場を含んだ導波路パタン領域の外観検査は、高い判定精度を有することが求められる。Optical signals propagating along a waveguide pattern are confined within the core region by total internal reflection at the core-cladding interface. However, the optical electric field of the optical signal seeps into the cladding layer, and this seeping electric field is called the evanescent field. The penetration length of the evanescent field into the cladding layer (hereinafter referred to as the evanescent length) is usually several micrometers to tens of micrometers, depending on the refractive index difference between the core and cladding. Foreign matter and defects present in the waveguide pattern region containing this evanescent field affect the optical properties of the waveguide device (such as the propagation characteristics of optical signals). Therefore, visual inspection of the waveguide pattern region containing this evanescent field requires high judgment accuracy.

このような導波路デバイスウエハの製造における導波路パタンの外観検査では、肉眼による目視観察によって合否を判定することも考えられる。しかしながら、肉眼による目視観察では微細領域であるエバネセント場まで含めた検査は、判定精度が低くなり、工程稼働の増加に伴ってコストも増加し得る。In the visual inspection of waveguide patterns during the manufacturing of such waveguide device wafers, it is conceivable to determine acceptance or rejection by visual inspection with the naked eye. However, visual inspection with the naked eye results in low accuracy in inspecting even minute areas such as the evanescent field, and costs may increase as process operations increase.

特開平3-026945号公報Japanese Patent Application Publication No. 3-026945

M. Ota, K. Yamaguchi, and K. Suzuki, “Generative-adversarial-network-based dimensional measurement of optical waveguides,” Opt. Express 30, 6365-6373 (2022).M. Ota, K. Yamaguchi, and K. Suzuki, “Generative-adversarial-network-based dimensional measurement of optical waveguides,” Opt. Express 30, 6365-6373 (2022).

本開示は、上記のような課題に対して鑑みてなされたものであり、その目的とするところは、導波路デバイスにおける導波路パタンのエバネセント場を含む領域に存在する異物や欠陥の検査を、高精度かつ高効率に実現するための導波路デバイス検査システムを提供することにある。This disclosure has been made in view of the above-mentioned problems, and its purpose is to provide a waveguide device inspection system that enables highly accurate and efficient inspection of foreign matter and defects present in the region of the waveguide pattern including the evanescent field in a waveguide device.

上記のような課題に対し、本開示では、差分画像を用いて検査結果を判定する導波路デバイス検査システムであって、検査対象の被検査領域の画像を取得する撮像装置と、取得した画像を記憶する記憶装置と、取得した画像と撮像装置で予め取得した参照画像とを比較して差分画像を生成するように構成された計算装置とを含み、計算装置は、検査対象が構成する導波路パタンが形成された導波路デバイスの設計画像を参照し、導波路デバイスの性能に影響を及ぼす部分のみが抽出された差分画像を生成するようにさらに構成され、導波路デバイスの性能に影響を及ぼす部分のみを抽出することにおいて、導波路デバイスの性能に影響を及ぼす部分の幅が、導波路パタンの導波路幅(W)とエバネセント長(d)の2倍の和(W+2d)で求められる実効的な導波路幅(We)を用いて設定されることを特徴とする導波路デバイス検査システムを提供する。To address the above-mentioned challenges, this disclosure provides a waveguide device inspection system for determining inspection results using difference images, comprising: an imaging device for acquiring an image of the area under inspection; a storage device for storing the acquired image; and a computing device configured to generate a difference image by comparing the acquired image with a reference image previously acquired by the imaging device. The computing device is further configured to refer to a design image of a waveguide device on which the waveguide pattern formed by the object under inspection is formed, and to generate a difference image in which only the portion affecting the performance of the waveguide device is extracted. In extracting only the portion affecting the performance of the waveguide device, the width of the portion affecting the performance of the waveguide device is set using the effective waveguide width (We), which is the sum of the waveguide width (W) of the waveguide pattern and twice the evanescent length (d) (W + 2d).

例示的な光デバイスのウエハの製造工程を概略的に説明する図である。This diagram schematically illustrates the manufacturing process of a wafer for an example optical device. 図2は、本開示の第1および第2の実施形態における導波路デバイス検査システム200の構成の一例を示すブロック図である。Figure 2 is a block diagram showing an example of the configuration of the waveguide device inspection system 200 in the first and second embodiments of this disclosure. 図1で説明したフォトリソグラフィパタン検査(図1における工程4に相当)において取得した画像から、パタンに予期せず発生した異物や欠損を検出する第1の実施形態の導波路デバイス検査システム200が実行する処理の一例を説明する図である。This figure illustrates an example of the process performed by the waveguide device inspection system 200 of the first embodiment, which detects foreign objects or defects that unexpectedly occur in the pattern from the image acquired in the photolithography pattern inspection (corresponding to step 4 in Figure 1) described in Figure 1. エバネセント場を含む実効的な導波路幅Weを適用した導波路パタンのマスキングを概念的に示す上面図である。This is a top view conceptually illustrating the masking of a waveguide pattern when an effective waveguide width We, including the evanescent field, is applied. 本開示の第1の実施形態における導波路デバイス検査システム200が実行する処理をフローとして示した図である。This diagram shows a flowchart illustrating the processes performed by the waveguide device inspection system 200 in the first embodiment of this disclosure. 本開示の第2の実施形態における、導波路デバイス検査システム200による異物や欠損を検出する処理を一例として説明する図である。This figure illustrates, as an example, the process by which the waveguide device inspection system 200 detects foreign objects or defects in a second embodiment of the present disclosure. 本開示の第2の実施形態における導波路デバイス検査システム200が実行する検査処理のフロー図である。This is a flowchart of the inspection process performed by the waveguide device inspection system 200 in the second embodiment of the present disclosure.

以下に、図面を参照しながら本開示の種々の実施形態について詳細に説明する。同一または類似の参照符号は同一または類似の要素を示し重複する説明を省略する場合がある。材料および数値は例示を目的としており本開示の技術的範囲の限定を意図していない。以下の説明は、一例であって本開示の一実施形態の要旨を逸脱しない限り、一部の構成を省略若しくは変形し、または追加の構成とともに実施することができる。Various embodiments of this disclosure are described in detail below with reference to the drawings. Identical or similar reference numerals indicate identical or similar elements, and redundant descriptions may be omitted. Materials and numerical values are illustrative and not intended to limit the technical scope of this disclosure. The following description is illustrative and may involve omitting or modifying some configurations, or implementing them with additional configurations, without departing from the spirit of one embodiment of this disclosure.

(第1の実施形態)
以下に、本開示による導波路デバイス検査システムの第1の実施形態について、図面を参照して詳細に説明する。
(First embodiment)
A first embodiment of the waveguide device inspection system according to this disclosure will be described in detail below with reference to the drawings.

図1は、例示的な光デバイスのウエハの製造工程を概略的に説明する図である。尚、図1は例として、石英系導波路の製造工程を図示している。図1に示される通り、石英系導波路の例示的な製造工程は、基板101上に、導波路を形成する下部クラッド102及びコア103となるガラス膜を成膜すること(工程1)と、コア103となるガラス層の上にフォトレジスト104を塗布すること(工程2)と、フォトリソグラフィにより回路パタンを転写すること(工程3)と、フォトリソグラフィにより形成された回路パタンに異物や欠損がないかを確認するフォトリソグラフィパタン検査を行うこと(工程4)と、を含む。Figure 1 is a schematic diagram illustrating the manufacturing process of an exemplary optical device wafer. Figure 1 specifically illustrates the manufacturing process of a silica waveguide. As shown in Figure 1, the exemplary manufacturing process of a silica waveguide includes: forming a glass film on a substrate 101 that will form the lower cladding 102 and core 103 of the waveguide (Step 1); applying a photoresist 104 onto the glass layer that will form the core 103 (Step 2); transferring a circuit pattern by photolithography (Step 3); and performing a photolithographic pattern inspection to check for foreign matter or defects in the circuit pattern formed by photolithography (Step 4).

工程1において、コア103となるガラス膜には、下部クラッド102となるガラスより若干屈折率が高くなるように、ゲルマニウムなどの添加物が添加される。また、図1において、工程3の丸枠で示した部分は、工程3において回路パタンを形成した状態のウエハを上面から見た図を示している。図1では、検査対象となるウエハに、一例として、回路パタン105-1~105-4の4つを形成する被検査ウエハの場合を示している。In step 1, an additive such as germanium is added to the glass film that will become the core 103 so that its refractive index is slightly higher than that of the glass that will become the lower cladding 102. Also, in Figure 1, the area indicated by the circle in step 3 shows a view from above of the wafer in the state in which the circuit pattern has been formed in step 3. In Figure 1, as an example, a wafer to be inspected is shown in which four circuit patterns 105-1 to 105-4 are formed.

工程4では、被検査領域(後述する画像(参照画像や被検査画像)を取得する領域)は、ウエハ上に複数転写された回路パタンの全体(図1に示す例では、4つの領域106-1~106-4のすべて)であってもよく、分割された領域(図1に示す例では、例えば、4つの領域106-1~106-4の各々)であってもよい。被検査領域の画像は、顕微鏡やカメラなど、被検査領域を観察可能な撮像装置を用いて撮影され得る。そして、この撮影された画像を用いて、ウエハ上に存在する異物や欠陥の有無を判定する。検出される異物や欠損は、例えば、工程2におけるレジスト塗布時に混入したごみや、工程3におけるフォトリソグラフィ時にウエハ上に付着したごみなどによって生じ得る。In step 4, the area to be inspected (the area from which images (reference images and inspected images) described later are acquired) may be the entirety of the multiple circuit patterns transferred onto the wafer (in the example shown in Figure 1, all four areas 106-1 to 106-4), or it may be a divided area (in the example shown in Figure 1, for example, each of the four areas 106-1 to 106-4). Images of the area to be inspected can be captured using an imaging device capable of observing the area to be inspected, such as a microscope or camera. Then, the presence or absence of foreign matter or defects on the wafer is determined using these captured images. The detected foreign matter or defects may be caused, for example, by dust mixed in during resist coating in step 2, or by dust adhering to the wafer during photolithography in step 3.

図2は、本開示の第1の実施形態における導波路デバイス検査システム200の構成の一例を示すブロック図である。図2に示される通り、工程4で用いられる導波路デバイス検査システム200は、検査対象の被検査領域の画像(参照画像や被検査画像)を取得する撮像装置201と、取得した画像を記憶する記憶装置205と、取得した被検査画像と参照画像とを比較して差分画像(検査画像)を生成するように構成された計算装置202と、を含み、生成された検査画像を用いて検査対象の異物や欠損を検出する検査システムである。尚、図2では、被検査画像や参照画像等を表示するための表示装置203を含む形態が例示されている。Figure 2 is a block diagram showing an example of the configuration of a waveguide device inspection system 200 in a first embodiment of the present disclosure. As shown in Figure 2, the waveguide device inspection system 200 used in step 4 includes an imaging device 201 that acquires an image of the area to be inspected (reference image and inspection image), a storage device 205 that stores the acquired image, and a computing device 202 configured to compare the acquired inspection image and the reference image to generate a difference image (inspection image), and is an inspection system that detects foreign objects and defects in the inspection object using the generated inspection image. In Figure 2, an example configuration is shown that includes a display device 203 for displaying the inspection image, reference image, etc.

撮像装置201は、参照画像および被検査画像を撮影するものであって、被検査領域を観察可能なもの(例えば、カメラ、光学顕微鏡などの拡大鏡等)であり得る。計算装置202は、導波路デバイス検査システム200をコントロールする装置であり、撮像装置201や記憶装置205を制御し、参照画像や被検査画像を用いた様々な処理(後述するマスク用設計画像の生成、マスキング、差分画像の生成等)を実行する。The imaging device 201 captures a reference image and an image under inspection, and may be capable of observing the area under inspection (for example, a camera, a magnifying glass such as an optical microscope, etc.). The computing device 202 is a device that controls the waveguide device inspection system 200, and controls the imaging device 201 and the storage device 205, and performs various processes using the reference image and the image under inspection (such as generating a design image for masks, masking, and generating a difference image, as described later).

記憶装置205は、設計画像記憶部206、マスク用設計画像記憶部207、被検査画像記憶部208、参照画像記憶部209、および差分画像記憶部210を含む。撮像装置201、計算装置202、表示装置203および記憶装置205は、互いにバス212によって通信可能に接続されている。計算装置202は、1つまたは複数の処理ユニットを含み、処理ユニットは、例えば、中央演算処理装置(CPU)、マイクロプロセッサユニット(MPU)、グラフィック処理装置(GPU)、CISC(Complex Instruction Set Computer)型のCPUや、RISC(Reduced Instruction Set Computer)型のCPUなどを使用することができる。表示装置203は、例えば、液晶ディスプレイ(LCD)やプラズマディスプレイ(PDP)などを使用することができる。記憶装置204は、半導体メモリ、ハードディスクなどを使用することができる。The storage device 205 includes a design image storage unit 206, a mask design image storage unit 207, an image under inspection storage unit 208, a reference image storage unit 209, and a differential image storage unit 210. The imaging device 201, the computing device 202, the display device 203, and the storage device 205 are communicated with each other by a bus 212. The computing device 202 includes one or more processing units, which can be, for example, a central processing unit (CPU), a microprocessor unit (MPU), a graphics processing unit (GPU), a CISC (Complex Instruction Set Computer) type CPU, or a RISC (Reduced Instruction Set Computer) type CPU. The display device 203 can be, for example, a liquid crystal display (LCD) or a plasma display (PDP). The storage device 204 can be a semiconductor memory, a hard disk, or the like.

図3は、図1で説明したフォトリソグラフィパタン検査(図1における工程4に相当)において取得した画像から、パタンに予期せず発生した異物や欠損を検出する第1の実施形態の導波路デバイス検査システム200が実行する処理の一例を説明する図である。図3は、図1における分割された4つの領域106-1~106-4を一つずつ被検査画像として用いる場合を例にして説明している。図3に示される通り、本実施形態における導波路デバイス検査システム200が実行する処理では、まず、光デバイス特性に影響するパタン以外の部分をマスクするために、マスク用設計画像301を生成する。このマスク用設計画像301は、検査対象となるウエハの回路設計が反映された設計データから作成される設計画像を用いて生成される。設計画像からマスク用設計画像301を生成するためのピクセル演算は、設計画像の各ピクセルに対して、光デバイスの性能に影響しない領域に対応するピクセルをすべて“0”(すなわち“偽”)となるように設定し、それ以外の部分を“1”(すなわち“真”)となるように設定する。言い換えれば、光デバイスの性能に影響する部分として考え得る領域のみを抽出するようにマスクを設定する。Figure 3 illustrates an example of the processing performed by the waveguide device inspection system 200 of the first embodiment, which detects foreign objects or defects that unexpectedly occur in a pattern from an image acquired in the photolithography pattern inspection (corresponding to step 4 in Figure 1) described in Figure 1. Figure 3 illustrates an example where the four divided regions 106-1 to 106-4 in Figure 1 are used one by one as the image to be inspected. As shown in Figure 3, in the processing performed by the waveguide device inspection system 200 of this embodiment, first, a mask design image 301 is generated in order to mask the parts other than the pattern that affect the optical device characteristics. This mask design image 301 is generated using a design image created from design data that reflects the circuit design of the wafer to be inspected. The pixel calculation for generating the mask design image 301 from the design image is performed by setting all pixels corresponding to areas that do not affect the performance of the optical device to "0" (i.e., "false") and setting the other parts to "1" (i.e., "true") for each pixel of the design image. In other words, the mask is set to extract only the areas that are likely to affect the performance of the optical device.

本実施形態では、導波路パタンを形成する場合のフォトリソグラフィプロセスのパタン検査を例に説明しているが、このような場合には、光デバイスの性能に影響を与える(マスク用設計画像の“1”となる)領域は、上述のエバネセント場を考慮し、導波路の幅よりも少し広い幅を設定することが好ましい。この導波路パタンに対する、マスキングの領域の設定については、後述において詳細に説明する。In this embodiment, the pattern inspection of a photolithography process when forming a waveguide pattern is described as an example. In such cases, it is preferable to set the region that affects the performance of the optical device (which becomes "1" in the mask design image) to a width slightly wider than the waveguide width, taking into account the evanescent field described above. The setting of the masking region for this waveguide pattern will be described in detail later.

参照画像302は、例えば、図1に示した工程4において撮影した画像を目視で検査し、異物や欠損のない理想的な状態の光デバイスを撮像装置201で撮影した画像とすることができる。この参照画像302に対して、先に生成したマスク用設計画像301とのピクセルごとの積演算処理を行うことで、マスクされた参照画像303を生成する。Reference image 302 can be, for example, an image of an optical device in an ideal state free of foreign matter or defects, as captured by the imaging device 201 after visually inspecting the image taken in step 4 shown in Figure 1. A masked reference image 303 is generated by performing a pixel-by-pixel multiplication operation on this reference image 302 with the previously generated mask design image 301.

次いで、検査対象となる被検査画像304、307を取得する。被検査画像304、307は、撮像装置201を用いて撮影され得る。この被検査画像304、307に対して、参照画像302と同様に、マスク用設計画像301とのピクセルごとの積演算処理を行うことでマスクされた被検査画像305、308を生成する。Next, the images to be inspected, 304 and 307, are acquired. These images can be captured using the imaging device 201. Similar to the reference image 302, a pixel-by-pixel multiplication operation is performed on these images 304 and 307 with the mask design image 301 to generate masked images 305 and 308.

マスク用設計画像301と参照画像302、または被検査画像304、307との積算処理は、マスク用設計画像301と参照画像302、および、マスク用設計画像301と被検査画像304、307との位置合わせを行なったうえで実行されてもよい。この位置合わせには、例えば、マスク用設計画像301と同じ座標系を持つ設計画像の回路パタンと、撮像装置201より取得された参照画像302または被検査画像304、307の回路パタンに対するパタンマッチング手法が使用される。具体的には、設計画像の回路パタンの回路パタンが一致するように設計画像の座標系に参照画像302または被検査画像304、307の座標系を合わせるようにして位置ずれを検出する。The integration process between the mask design image 301 and the reference image 302, or the images under inspection 304, 307, may be performed after aligning the mask design image 301 with the reference image 302, and the mask design image 301 with the images under inspection 304, 307. For this alignment, for example, a pattern matching method is used for the circuit pattern of the design image having the same coordinate system as the mask design image 301 and the circuit pattern of the reference image 302 or the images under inspection 304, 307 acquired from the imaging device 201. Specifically, the positional misalignment is detected by aligning the coordinate system of the reference image 302 or the images under inspection 304, 307 with the coordinate system of the design image so that the circuit patterns of the design image match.

最後に、マスクされた参照画像303とマスクされた被検査画像305、307とを比較処理して検査画像306、309を得る。Finally, the masked reference image 303 and the masked images under examination 305 and 307 are compared to obtain the examination images 306 and 309.

第1の被検査画像304は、光デバイスの性能に影響のない異物Aがあるウエハを図1に示す工程4において撮像した画像である。この第1の被検査画像304とマスク用設計画像301との積算処理により生成された、マスクされた被検査画像305と上述のマスクされた参照画像303とを比較することにより、第1の検査画像306が取得される。図3に示す例では、第1の検査画像306では、光デバイスの性能に影響のない異物Aは、マスクされた領域に存在しているため、検出されない。尚、第1の検査画像306には、参考のため、もとの回路パタンを二点鎖線で示しているが、実際の検査画像には、回路パタンは表示されない。The first inspection image 304 is an image taken in step 4 shown in Figure 1 of a wafer containing foreign matter A that does not affect the performance of the optical device. The first inspection image 306 is obtained by comparing the masked inspection image 305, which is generated by integrating the first inspection image 304 and the mask design image 301, with the aforementioned masked reference image 303. In the example shown in Figure 3, the foreign matter A that does not affect the performance of the optical device is not detected in the first inspection image 306 because it is located in the masked area. For reference, the original circuit pattern is shown as a dashed line in the first inspection image 306, but the circuit pattern is not displayed in the actual inspection image.

一方、第2の被検査画像307は、光デバイスの性能に影響のない異物Bと光デバイスの性能に影響のある異物Cおよび欠損があるウエハを撮像した画像である。第2の被検査画像307に対しても同様に、設計画像とのピクセルごとの積演算処理を行い、マスクされた第2の被検査画像308を生成する。第1の検査画像306と同じく、第2の被検査画像308とマスクされた参照画像303との比較処理を行うことで、第2の検査画像309を得る。第2の検査画像309にも参考のため、もとの回路パタンを二点鎖線で示している。第2の検査画像309において、異物Bはマスクされる領域に存在しているため、検出はされない。一方、異物Cおよび欠損は、マスクされていない領域に存在しているため、検出される。このようにして、第2の被検査画像307を含む光デバイスチップは、当該光デバイスの性能に影響のある異物Cおよび欠陥のみが検出されるため、適切に不合格と判定される。一方、異物Bに対しては、光デバイスの性能に影響のない異物と判定される。On the other hand, the second inspection image 307 is an image of a wafer containing foreign matter B, which does not affect the performance of the optical device, and foreign matter C, which does affect the performance of the optical device, as well as defects. Similarly, a pixel-by-pixel multiplication operation is performed on the second inspection image 307 with the design image to generate a masked second inspection image 308. As with the first inspection image 306, the second inspection image 309 is obtained by comparing the second inspection image 308 with the masked reference image 303. For reference, the original circuit pattern is also shown in the second inspection image 309 with a dashed line. In the second inspection image 309, foreign matter B is located in the masked area and is therefore not detected. On the other hand, foreign matter C and defects are located in the unmasked area and are therefore detected. In this way, the optical device chip including the second inspection image 307 is appropriately judged as unacceptable because only foreign matter C and defects that affect the performance of the optical device are detected. On the other hand, foreign object B is determined to be a foreign object that does not affect the performance of the optical device.

上記のマスクされた参照画像303と、マスクされた第1の被検査画像305または第2の被検査画像308との比較処理としては、例えば、単純に各画像のピクセルごとの差分処理による差分画像を検査画像306,309として生成するようにしてもよい。また、この差分画像に対してある閾値を設け、閾値以下の値のピクセルを“0”に、閾値以上の値のピクセルを“1”にするようにして検査画像を生成してもよい。なお、被検査画像304,307をあらかじめ二値化したのちに、同様の処理を行っても構わない。As a comparison process between the masked reference image 303 and the masked first image to be inspected 305 or second image to be inspected 308, for example, the difference images may be generated as inspection images 306 and 309 by simply performing a pixel-by-pixel difference process on each image. Alternatively, a threshold may be set for these difference images, and the inspection images may be generated by setting pixels with values below the threshold to "0" and pixels with values above the threshold to "1". It is also possible to perform the same processing after pre-binarizing the images to be inspected 304 and 307.

以上述べた通り、図3に示される導波路デバイス検査システム200は、検査対象となるウエハの設計データから作成される設計画像を用いて、光デバイスの性能に影響のない領域をマスキングすることを含む。そして、導波路のコアパタンを形成するフォトリソグラフィプロセスのパタン検査の場合、マスキングの領域は、導波路の幅よりも少し広い幅を設定することが好ましい。ここで、当該設計データが導波路パタンである場合、導波路のコアとクラッドの屈折率をあらかじめ設定しておくことで、上述したクラッドに浸み出す光電界のエバネセント場を含む実効的な導波路幅Weを求めることができる。導波路パタンのマスキングの領域(ピクセルの値を“1”(すなわち“真”)とする領域)を設定する際、このエバネセント場を含む実効的な導波路幅Weを適用すれば、効率的に導波路パタンをマスキングすることができる。As described above, the waveguide device inspection system 200 shown in Figure 3 includes masking areas that do not affect the performance of the optical device using a design image created from the design data of the wafer to be inspected. In the case of pattern inspection of the photolithography process that forms the core pattern of the waveguide, it is preferable to set the masking area to a width slightly wider than the waveguide width. Here, if the design data is a waveguide pattern, by pre-setting the refractive indices of the waveguide core and cladding, the effective waveguide width We, which includes the evanescent field of the optical electric field seeping into the cladding as described above, can be determined. When setting the masking area of the waveguide pattern (the area where the pixel value is "1" (i.e., "true")), applying this effective waveguide width We, which includes the evanescent field, allows for efficient masking of the waveguide pattern.

特に伝播損失の低き弱導波路におけるWeは、(式1)で求めることができる。In particular, We in a weak waveguide with low propagation loss can be calculated using (Equation 1).

ここで、Wは設計データ上の導波路幅、λは光電界の波長、neffは導波路の実効屈折率、ncladはクラッドの屈折率を示す。また、伝播モードの偏光がTE(Transverse Electric)モードのときはσ=0、TM(Transverse Magnetic)モードのときはσ=1である。 Here, W is the waveguide width in the design data, λ is the wavelength of the optical electric field, n ef is the effective refractive index of the waveguide, and n clad is the refractive index of the cladding. Also, σ = 0 when the polarization of the propagation mode is TE (Transverse Electric) mode, and σ = 1 when it is TM (Transverse Magnetic) mode.

図4は、エバネセント場を含む実効的な導波路幅Weを適用した導波路パタンのマスキングを概念的に示す上面図であり、(a)はマスキング前の画像を、(b)はマスキング後の画像を、それぞれ示している。上述の通り、コア103内を伝播する光信号の電界は、クラッド側にエバネセント場として浸み出しており、その長さ(エバネセント長)をdとすると、エバネセント場を含む実効的な導波路幅Weは、W+2dに相当する。上述の通り、コア103およびエバネセント場の領域に存在する異物および欠損は、光の伝播特性に影響を及ぼすため、設計データ上での導波路幅がWである場合、設計画像で1(すなわち“真”)とする領域の幅をWeと設定することで、効率的な導波路パタンのマスキングが可能となる。Figure 4 is a conceptual top view showing the masking of a waveguide pattern when an effective waveguide width We including the evanescent field is applied, where (a) is the image before masking and (b) is the image after masking. As described above, the electric field of the optical signal propagating within the core 103 seeps out to the cladding side as an evanescent field, and if its length (evanescent length) is d, then the effective waveguide width We including the evanescent field corresponds to W + 2d. As described above, foreign matter and defects present in the core 103 and the evanescent field region affect the optical propagation characteristics, so when the waveguide width in the design data is W, by setting the width of the region that is 1 (i.e., "true") in the design image to We, efficient waveguide pattern masking becomes possible.

次いで、図5を参照して、以下に本実施形態における導波路デバイス検査システム200が実行する処理のフローの一例を説明する。Next, with reference to Figure 5, an example of the processing flow performed by the waveguide device inspection system 200 in this embodiment will be described below.

図5は、本開示の第1の実施形態における導波路デバイス検査システム200が実行する処理をフローとして示した図である。ウエハの検査(図1における工程4に相当)の実行に際して、設計データから、設計画像を生成し(S401)、生成した設計画像を参照して、光デバイスの性能に影響を及ぼす領域のピクセルの値を“1”(すなわち“真”)とし、それ以外の領域のピクセルを“0”(すなわち“偽”)に設定したマスク用設計画像Cを得る(S402)。このとき、マスク用設計画像Cのx-y座標によりあらわした各ピクセルの値をC(x,y)とする。加えて、導波路パタンのマスキングにおいてピクセルの値を“1”(すなわち“真”)とする領域は、エバネセント場を含む実効的な導波路幅Weを用いて設定する。Figure 5 is a flowchart showing the processes performed by the waveguide device inspection system 200 in the first embodiment of this disclosure. When performing wafer inspection (corresponding to step 4 in Figure 1), a design image is generated from the design data (S401), and a mask design image C is obtained by referring to the generated design image and setting the pixel values of the regions that affect the performance of the optical device to "1" (i.e., "true") and the pixels of the other regions to "0" (i.e., "false") (S402). At this time, the value of each pixel expressed by the x-y coordinates of the mask design image C is defined as C(x,y). In addition, the regions in which the pixel value is set to "1" (i.e., "true") in the waveguide pattern masking are set using an effective waveguide width We that includes the evanescent field.

また、検査対象となるウエハのいくつかに対して被検査領域を撮像した画像のうち、異物や欠損等のないことを確認した良品の画像を当該被検査領域における参照画像Bとする(S403)。このとき、検査画像Bのx-y座標によりあらわした各ピクセルの値をB(x,y)とする。Furthermore, from the images of the inspection area of several wafers to be inspected, the image of a good product that has been confirmed to be free of foreign objects or defects is designated as reference image B of the inspection area (S403). At this time, the value of each pixel expressed by the x-y coordinates of inspection image B is defined as B(x,y).

つぎに、参照画像Bとマスク用設計画像Cの各ピクセルについて積算処理を行う。参照画像Bとマスク用設計画像Cの各ピクセルの積算処理を行うことで、参照画像Bをマスキングして、マスクされた参照画像を生成する(S404)。ここで、マスキングした参照画像のx,y座標によりあらわした各ピクセルの値は、画像のピクセルごとの積演算を示す記号として“∧”と用いて、B(x,y)∧C(x,y)と定義できる。検査を実行するにあたって、検査対象の画像を取得して被検査画像Aとする(S405)。なお、マスク設計画像Cを得ること(S401、S402)と、参照画像Bを取得すること(S403、S404)および被検査画像Aを取得すること(S405)とは、その順序が逆転してもよいし、並行に行われてもよい。Next, integration is performed on each pixel of reference image B and mask design image C. By performing integration on each pixel of reference image B and mask design image C, reference image B is masked to generate a masked reference image (S404). Here, the value of each pixel expressed by the x,y coordinates of the masked reference image can be defined as B(x,y)∧C(x,y), using "∧" as a symbol to indicate the multiplication operation for each pixel of the image. To perform the inspection, the image to be inspected is acquired and designated as the inspected image A (S405). Note that the order in which the mask design image C is obtained (S401, S402), the reference image B is obtained (S403, S404), and the inspected image A is obtained (S405) may be reversed or performed in parallel.

次に、被検査画像Aとマスク用設計画像Cの各ピクセルについて積算処理を行うことで、被検査画像Aをマスキングし、マスクされた被検査画像を生成する(S406)。ここでも、導波路パタンのマスキングにおいて、ピクセルの値を“1”(すなわち“真”)とする領域はエバネセント場を含む実効的な導波路幅Weを用いて設定する。また、このときの被検査画像Aは、例えば、図1の工程4において、本実施形態の導波路デバイス検査システム200の撮像装置201を用いて撮影される。ここで、被検査画像Aの各ピクセルの値をA(x,y)とすると、マスクされた被検査画像の各ピクセルの値は、同様にA(x,y)∧C(x,y)と定義できる。Next, by performing integration processing on each pixel of the image under inspection A and the mask design image C, the image under inspection A is masked, and a masked image under inspection is generated (S406). Here again, in the masking of the waveguide pattern, the region in which the pixel value is set to "1" (i.e., "true") is set using the effective waveguide width We which includes the evanescent field. At this time, the image under inspection A is captured, for example, in step 4 of Figure 1, using the imaging device 201 of the waveguide device inspection system 200 of this embodiment. Here, if the value of each pixel of the image under inspection A is A(x,y), then the value of each pixel of the masked image under inspection can similarly be defined as A(x,y)∧C(x,y).

そして、最後に、マスクされた被検査画像とマスクされた参照画像との差分、すなわち、B(x,y)∧C(x,y)とA(x,y)∧C(x,y)との差分をとることで、その差分画像である検査画像を生成する(S407)。Finally, the difference between the masked image under test and the masked reference image, that is, the difference between B(x,y) ∧ C(x,y) and A(x,y) ∧ C(x,y), is taken to generate the test image, which is the difference image (S407).

この導波路デバイス検査システム200が実行する検査方法の処理では、検査画像を用いて検査結果を判定する。すなわち、差分画像である検査画像内に異物または欠損が存在するか否かで、合否判定を行う(S408)。この合否判定は、検査画像内に存在する異物および欠損の面積を算出し、その面積が所定の閾値を超える異物および欠損が存在するか否かで、合否判定を行うようにしてもよい。これにより、光デバイスの性能に影響のある部分のみを検査対象として、その部分に存在する異物および欠損のみを対象とした検査の合否判定を行うことができる。In the inspection method performed by this waveguide device inspection system 200, the inspection result is determined using the inspection image. That is, a pass/fail determination is made based on whether or not foreign matter or defects exist in the inspection image, which is a difference image (S408). This pass/fail determination may also be made by calculating the area of foreign matter and defects present in the inspection image and determining whether or not foreign matter and defects exist whose area exceeds a predetermined threshold. This makes it possible to target only the parts that affect the performance of the optical device for inspection and to make a pass/fail determination for inspections targeting only the foreign matter and defects present in those parts.

なお、上記の処理においては、被検査画像Aおよび参照画像Bの両方をマスク用設計画像Cによりマスキングしたが、被検査画像Aのみをマスキングし、このマスクされた被検査画像と参照画像Bとの差分により検査画像を抽出するようにしても同様の検査を実施することができる。In the above process, both the image under inspection A and the reference image B were masked using the mask design image C. However, the same inspection can be performed by masking only the image under inspection A and extracting the inspection image from the difference between the masked image under inspection and the reference image B.

以上のように、本実施形態における導波路デバイス検査システム200によれば、光デバイス性能に影響のある部分のみを検査対象とし、その部分に存在する異物および欠損のみを対象として合否判定を行うことができる。そのため、光デバイスの製造時における自動外見検査に必要な演算コストが抑制され、検査スループットの劣化が軽減される。As described above, the waveguide device inspection system 200 in this embodiment allows for inspection only of parts that affect the performance of the optical device, and enables pass/fail judgments to be made only for foreign matter and defects present in those parts. Therefore, the computational cost required for automated visual inspection during the manufacturing of optical devices is reduced, and the degradation of inspection throughput is mitigated.

さらに、本実施形態における導波路デバイス検査システム200では、導波路パタンのマスキングの領域を、エバネセント場を含む実効的な導波路幅Weを用いて設定する。そのため、エバネセント場を含む導波路パタンの領域を効率的かつ高精度に検査することが可能となる。Furthermore, in the waveguide device inspection system 200 of this embodiment, the region for masking the waveguide pattern is set using the effective waveguide width We, which includes the evanescent field. Therefore, it becomes possible to efficiently and accurately inspect the region of the waveguide pattern that includes the evanescent field.

(第2の実施形態)
以下に、本開示による導波路デバイス検査システムの第1の実施形態について、図面を参照して詳細に説明する。なお、本実施形態においても、図1に示したウエハの製造工程におけるフォトリソグラフィ工程の検査に本実施の形態の導波路デバイス検査システムを適用する場合を例にとって説明する。第1の実施形態と同様に、本実施形態における導波路デバイス検査システムは、図2に示される導波路デバイス検査システム200と同じ構成を有する。また、第1の実施形態と同様に、図3に示されるような方法で、マスク用設計画像301および参照画像302が予め生成される。加えて、導波路パタンのマスキングの領域は、エバネセント場を含む実効的な導波路幅Weを用いて設定されるという点においても、第1の実施形態と同様である。
(Second embodiment)
A first embodiment of the waveguide device inspection system according to this disclosure will be described in detail below with reference to the drawings. In this embodiment as well, the description will be based on the example of applying the waveguide device inspection system of this embodiment to the inspection of the photolithography process in the wafer manufacturing process shown in Figure 1. Similar to the first embodiment, the waveguide device inspection system of this embodiment has the same configuration as the waveguide device inspection system 200 shown in Figure 2. Also, similar to the first embodiment, the mask design image 301 and the reference image 302 are generated in advance in the manner shown in Figure 3. In addition, the area of the waveguide pattern to be masked is set using an effective waveguide width We that includes the evanescent field, which is also the same as in the first embodiment.

図6は、本開示の第2の実施形態における、導波路デバイス検査システム200による異物や欠損を検出する処理を一例として説明する図である。本実施形態では、第1の実施形態と異なり、まず、撮像装置201で撮影した被検査画像304、307と参照画像302の比較処理を行うことにより、比較画像501、504を生成する。比較処理に当たっては、第1の実施形態と同様に、ピクセルごとの差分演算を用いてもよく、予め二値化を施してもよい。このようにして生成した比較画像501、504には、光デバイス性能に影響を及ぼさない異物Aまたは異物Bが含まれる。次に、比較画像501、504にマスク用設計画像301を積演算することによってマスクされた比較画像502、505を生成し、最終的に検査画像503、506を得る。Figure 6 illustrates, as an example, the process of detecting foreign objects and defects by the waveguide device inspection system 200 in a second embodiment of the present disclosure. In this embodiment, unlike the first embodiment, comparison images 501 and 504 are first generated by comparing the images under inspection 304 and 307 captured by the imaging device 201 with the reference image 302. In the comparison process, pixel-by-pixel difference calculation may be used, as in the first embodiment, or binarization may be performed in advance. The comparison images 501 and 504 thus generated include foreign object A or foreign object B that does not affect the performance of the optical device. Next, masked comparison images 502 and 505 are generated by multiplying the comparison images 501 and 504 with the mask design image 301, and finally inspection images 503 and 506 are obtained.

比較画像501、504とマスク用設計画像301との積算処理を行う際には、第1の実施形態と同様に、両画像の位置合わせを行ったうえで、比較画像のマスキングを行うことにより、マスクされた比較画像502、505を得るようにしてもよい。位置合わせには、例えば、マスク用設計画像301と同じ座標系を持つ設計画像の回路パタンと、撮像装置201より取得された参照画像302または被検査画像304、307の回路パタンに対するパタンマッチング手法が使用される。具体的には、設計画像の回路パタンの回路パタンが一致するように設計画像の座標系に参照画像302または被検査画像304、307の座標系を合わせるようにして位置ずれを検出する。When performing integration processing between comparison images 501 and 504 and the mask design image 301, similar to the first embodiment, the masked comparison images 502 and 505 may be obtained by first aligning the two images and then masking the comparison image. For alignment, for example, a pattern matching method is used for the circuit pattern of the design image having the same coordinate system as the mask design image 301 and the circuit pattern of the reference image 302 or the images under inspection 304 and 307 acquired from the imaging device 201. Specifically, the positional misalignment is detected by aligning the coordinate system of the reference image 302 or the images under inspection 304 and 307 with the coordinate system of the design image so that the circuit patterns of the design image match.

なお、図3と同様に、比較画像501、504、マスクされた比較画像502、505、および検査画像503、506には、それぞれ参考のため、もとの回路パタンを点線で示しているが、実際の画像には、回路パタンは表示されない。Note that, as with Figure 3, the original circuit patterns are shown as dotted lines in comparison images 501 and 504, the masked comparison images 502 and 505, and the inspection images 503 and 506 for reference, but the circuit patterns are not displayed in the actual images.

第1の被検査画像304は、光デバイスの性能に影響のない異物Aがあるウエハを図1に示す工程4において撮像した画像である。この第1の被検査画像304と参照画像302とを比較処理して生成された第1の比較画像501には、光デバイスの性能に影響しない異物Aが存在している。しかしながら、この第1の比較画像501にマスク用設計画像301を積演算して生成された第1の検査画像503では、光デバイスの性能に影響しない異物Aがマスキングされて除去されている。したがって、第1の実施形態と同様に、第1の検査画像503では、異物Aは検出されない。The first inspection image 304 is an image taken in step 4 shown in Figure 1 of a wafer containing foreign matter A that does not affect the performance of the optical device. The first comparison image 501, generated by comparing this first inspection image 304 with the reference image 302, contains foreign matter A that does not affect the performance of the optical device. However, in the first inspection image 503, generated by multiplying this first comparison image 501 with the mask design image 301, the foreign matter A that does not affect the performance of the optical device is masked and removed. Therefore, similar to the first embodiment, foreign matter A is not detected in the first inspection image 503.

また、光デバイスの性能に影響のない異物Bと、光デバイスの性能に影響のある異物Cおよび欠損が存在するエハの画像である第2の被検査画像307に対して、参照画像との比較処理を行い生成した第2の比較画像504においては、異物B、Cおよび欠損が存在している。しかしながら、第2の比較画像504にマスク用設計画像301を積演算することにより生成された第2の検査画像506では、光デバイスの性能に影響しない異物Bがマスキングされて除去される。したがって、光デバイスの性能に影響する異物Cおよび欠損のみが最終的に検出される。この結果、本実施形態における導波路デバイス検査システム200は、第2の被検査画像307を含む光デバイスチップは適切に不合格と判定することができる。Furthermore, in the second comparison image 504, generated by comparing the second inspection image 307, which is an image of EHA containing foreign matter B that does not affect the performance of the optical device, and foreign matter C and defects that do affect the performance of the optical device, with the reference image, foreign matter B, C and defects are present. However, in the second inspection image 506, generated by multiplying the second comparison image 504 with the mask design image 301, foreign matter B, which does not affect the performance of the optical device, is masked and removed. Therefore, only foreign matter C and defects that affect the performance of the optical device are ultimately detected. As a result, the waveguide device inspection system 200 in this embodiment can appropriately determine that the optical device chip including the second inspection image 307 is unacceptable.

次いで、図7を参照して、以下に本実施形態における導波路デバイス検査システム200が実行する処理のフローの一例を説明する。Next, with reference to Figure 7, an example of the processing flow performed by the waveguide device inspection system 200 in this embodiment will be described below.

図7は、本開示の第2の実施形態における導波路デバイス検査システム200が実行する検査処理のフロー図である。本実施形態においても、第1の実施形態と同様に、検査に先立って、設計データから設計画像を生成し(S601)、生成した設計画像を参照して、マスク用設計画像Cを得る(S602)。また、検査対象となるウエハのいくつかに対して被検査領域を撮影した画像のうち、異物や欠損等のないことを確認した良品の画像を参照画像Bとする(S603)。Figure 7 is a flowchart of the inspection process performed by the waveguide device inspection system 200 in the second embodiment of this disclosure. In this embodiment as in the first embodiment, prior to inspection, a design image is generated from design data (S601), and a mask design image C is obtained by referring to the generated design image (S602). In addition, from the images of the inspection area taken for several wafers to be inspected, an image of a good product that has been confirmed to be free of foreign matter or defects is designated as reference image B (S603).

つぎに、撮像装置201を用いて被検査画像Aを取得する(S604)。続いて、被検査画像Aと参照画像Bとを比較処理して差分画像D(x、y)=A(x,y)-B(x,y)を生成する(S605)。尚、第1の実施形態における説明と同様に、例えば、D(x,y)は、検査画像Dのx-y座標によりあらわした各ピクセルの値である。生成された差分画像Dとマスク用設計画像Cとの積算処理であるD(x、y)∧C(x,y)を演算することにより、マスクされた差分画像、すなわち検査画像を生成する(S606)。尚、ここでも第1の実施形態における説明と同様に、“∧”は、画像のピクセルごとの積演算を示す記号として用いている。Next, the image under inspection A is acquired using the imaging device 201 (S604). Subsequently, the image under inspection A and the reference image B are compared to generate a difference image D(x,y) = A(x,y) - B(x,y) (S605). As described in the first embodiment, for example, D(x,y) is the value of each pixel expressed by the x-y coordinates of the inspection image D. By calculating D(x,y) ∧ C(x,y), which is the integration process of the generated difference image D and the mask design image C, a masked difference image, i.e., the inspection image, is generated (S606). Here again, as described in the first embodiment, "∧" is used as a symbol to indicate the pixel-by-pixel integration operation of the image.

なお、マスク設計画像Cを得ること(S601、S602)と、参照画像Bを取得すること(S603)および被検査画像Aを取得すること(S604)並びに被検査画像と参照画像の差分を演算し検査画像を生成すること(S605)とは、実行される順序が逆転してもよいし、並行に行われてもよい。Furthermore, the order in which the steps of obtaining the mask design image C (S601, S602), obtaining the reference image B (S603), obtaining the image under inspection A (S604), and calculating the difference between the image under inspection and the reference image to generate the inspection image (S605) are executed may be reversed or performed in parallel.

本実施形態において導波路デバイス検査システム200が実行する検査方法の処理では、マスクされた差分画像を用いて検査結果を判定する。すなわち、マスクされた差分画像である検査画像503、506内に異物または欠損が存在するか否かで、合否判定を行う。(S607)。この合否判定は、検査画像503、506内に存在する異物および欠損の面積を算出し、その面積が所定の閾値を超える異物および欠損が存在するか否かで、合否判定を行うようにしてもよい。これにより、光デバイスの性能に影響のある部分のみを検査対象として、その部分に存在する異物および欠損のみを対象とした合否判定を行うことができる。In this embodiment, the inspection method performed by the waveguide device inspection system 200 determines the inspection result using a masked difference image. That is, a pass/fail determination is made based on whether or not foreign matter or defects exist in the inspection images 503 and 506, which are masked difference images (S607). This pass/fail determination may also be made by calculating the area of foreign matter and defects present in the inspection images 503 and 506 and determining whether or not foreign matter and defects exist whose area exceeds a predetermined threshold. This makes it possible to inspect only the parts that affect the performance of the optical device and to make a pass/fail determination based only on foreign matter and defects present in those parts.

以上述べたように、本実施形態によっても、光デバイス性能に影響のある部分のみを検査対象とし、その部分に存在する異物および欠損のみを対象として合否判定を行うことができる。そのため、光デバイスの製造時における自動外見検査に必要な演算コストが抑制され、検査スループットの劣化が軽減される。As described above, this embodiment also allows for inspection of only the parts that affect the performance of the optical device, and enables pass/fail judgments to be made only for foreign matter and defects present in those parts. Therefore, the computational cost required for automated visual inspection during the manufacturing of optical devices is reduced, and the degradation of inspection throughput is mitigated.

さらに、本実施形態においても、第1の実施形態と同様に、導波路デバイス検査システム200では、導波路パタンのマスキングの領域を、エバネセント場を含む実効的な導波路幅Weを用いて設定する。そのため、エバネセント場を含む導波路パタンの領域を効率的かつ高精度に検査することが可能となる。Furthermore, in this embodiment as well, similar to the first embodiment, the waveguide device inspection system 200 sets the region of the waveguide pattern masking using an effective waveguide width We that includes the evanescent field. Therefore, it becomes possible to efficiently and accurately inspect the region of the waveguide pattern that includes the evanescent field.

第1および第2の実施形態では、図1の導波路回路パタンのフォトリソグラフィ工程により生成された導波路コアパタンの外観検査を例示して説明したが、これに限らず、さらに導波路層の加工後や、光スイッチや光可変減衰器など、導波路上にその制御用の配線を形成したウエハを検査する場合などにも同様に本開示による導波路デバイス検査システムを用いることができる。特に、検査の対象とするパタンの下層にほかのパタンが形成されている場合などは、その個所の下層の凹凸が検査の対象とするパタンに反映されて、検査対象となる上層のパタンの見え方が異なる場合がある。このような場合において、見え方の異なる上層のパタンの部分をマスクすることにより誤検出を減らすようにしてもよい。In the first and second embodiments, the visual inspection of a waveguide core pattern generated by the photolithography process of the waveguide circuit pattern in Figure 1 was used as an example. However, the waveguide device inspection system according to this disclosure can also be used to inspect wafers with control wiring formed on the waveguide, such as after the processing of the waveguide layer or for optical switches and optical variable attenuators. In particular, when other patterns are formed in the layer below the pattern to be inspected, the irregularities of the layer below at that location may be reflected in the pattern to be inspected, causing the appearance of the upper layer pattern to be inspected to differ. In such cases, false detections may be reduced by masking the parts of the upper layer pattern that appear different.

以上述べた通り、本開示による導波路デバイス検査システムは、光デバイスの性能に影響を及ぼさない領域をマスキングすることにより、効率的に異物や欠陥を検出することを特徴とする。さらに、導波路パタンのマスキングの領域を、エバネセント場を考慮した実効的な導波路幅Weに基づいて設定することにより、エバネセント場を含む導波路パタンの領域を効率的かつ高精度に検査することが可能となる。このような特徴を有する、本開示による導波路デバイス検査システムは、導波路デバイスの製造時における高効率、高精度な検査システムとして適用が見込まれる。As described above, the waveguide device inspection system according to this disclosure is characterized by its ability to efficiently detect foreign matter and defects by masking areas that do not affect the performance of optical devices. Furthermore, by setting the area of the waveguide pattern to be masked based on the effective waveguide width We, which takes the evanescent field into consideration, it becomes possible to efficiently and accurately inspect the area of the waveguide pattern that includes the evanescent field. Having these features, the waveguide device inspection system according to this disclosure is expected to be applied as a highly efficient and accurate inspection system during the manufacturing of waveguide devices.

Claims (4)

差分画像を用いて検査結果を判定する導波路デバイス検査システムであって、
検査対象の被検査領域の画像を取得する撮像装置と、
前記取得した画像を記憶する記憶装置と、
前記取得した画像と前記撮像装置で予め取得した参照画像とを比較して差分画像を生成するように構成された計算装置と
を備え、
前記計算装置は、前記検査対象が構成する導波路パタンが形成された導波路デバイスの設計画像を参照し、前記導波路デバイスの性能に影響を及ぼす部分のみが抽出された前記差分画像を生成するようにさらに構成され、
前記導波路デバイスの性能に影響を及ぼす部分のみを前記抽出することにおいて、前記導波路デバイスの性能に影響を及ぼす部分の幅が、前記導波路パタンの導波路幅(W)とエバネセント長(d)の2倍の和(W+2d)で求められる実効的な導波路幅(We)を用いて設定される、
ことを特徴とする導波路デバイス検査システム。
A waveguide device inspection system that determines inspection results using difference images,
An imaging device that acquires an image of the area to be inspected,
A storage device for storing the acquired image,
The system includes a computing device configured to generate a difference image by comparing the acquired image with a reference image previously acquired by the imaging device,
The computing device is further configured to refer to a design image of a waveguide device on which the waveguide pattern of the object to be inspected is formed, and to generate a difference image in which only the portion that affects the performance of the waveguide device is extracted.
In extracting only the portion that affects the performance of the waveguide device, the width of the portion that affects the performance of the waveguide device is set using the effective waveguide width (We), which is obtained by the sum of the waveguide width (W) of the waveguide pattern and twice the evanescent length (d) (W + 2d).
A waveguide device inspection system characterized by the following features.
前記計算装置は、前記設計画像を参照して抽出されたマスク設計画像を用いて前記導波路デバイスの性能に影響を及ぼす部分のみが抽出された前記差分画像を生成するようにさらに構成されており、
前記マスク設計画像は、前記導波路デバイスに影響を及ぼす部分の各ピクセル座標の値が真ないしは1であり、それ以外の部分の各ピクセル座標の値が偽ないし0であり、
前記取得した画像の各ピクセルの値をA(x,y)、前記参照画像の各ピクセルの値をB(x、y)、前記マスク設計画像の各ピクセルの値をC(x,y)、画像のピクセルごとの積演算を∧と表記したとき、
前記計算装置は、
A(x,y)∧C(x,y)の演算によって生成された画像と前記参照画像との差分、
または、
A(x,y)∧C(x,y)の演算によって生成された画像とB(x,y)∧C(x,y)の演算によって生成された画像との差分、
のいずれかによって前記差分画像を生成する
ことを特徴とする請求項1に記載された導波路デバイス検査システム。
The computing device is further configured to generate a difference image in which only the portion affecting the performance of the waveguide device is extracted, using a mask design image extracted by referring to the design image.
The aforementioned mask design image has true or 1 values for the pixel coordinates in the portion that affects the waveguide device, and false or 0 values for the pixel coordinates in the other portions.
When the value of each pixel in the acquired image is denoted as A(x,y), the value of each pixel in the reference image is B(x,y), the value of each pixel in the mask design image is C(x,y), and the pixel-wise product operation of the images is denoted as ∧,
The aforementioned computing device is
The difference between the image generated by the operation A(x,y) ∧ C(x,y) and the reference image,
or
The difference between the image generated by the operation A(x,y) ∧ C(x,y) and the image generated by the operation B(x,y) ∧ C(x,y),
The waveguide device inspection system according to claim 1, characterized in that the difference image is generated by any of the following methods.
前記計算装置は、
前記設計画像を参照して抽出されたマスク設計画像を用いて前記導波路デバイスの性能に影響を及ぼす部分のみが抽出された前記差分画像を生成するようにさらに構成されており、
前記マスク設計画像は、前記導波路デバイスの性能に影響を及ぼす部分の各ピクセル座標の値が真ないしは1であり、それ以外の部分の各ピクセル座標の値が偽ないし0であり、
前記取得した画像と前記参照画像の画像との差分画像の各ピクセルの値をD(x、y)、前記マスク設計画像の各ピクセルの値をC(x,y)、画像のピクセルごとの積演算を∧と表記したとき、
前記計算装置は、D(x,y)∧C(x,y)の演算によって、前記差分画像を生成する
ことを特徴とする請求項1に記載された導波路デバイス検査システム。
The aforementioned computing device is
The system is further configured to generate a difference image in which only the portion affecting the performance of the waveguide device is extracted, using a mask design image extracted by referring to the aforementioned design image.
The aforementioned mask design image has a pixel coordinate value of true or 1 in the portion that affects the performance of the waveguide device, and a pixel coordinate value of false or 0 in the other portion.
When the values of each pixel in the difference image between the acquired image and the reference image are denoted as D(x, y), the values of each pixel in the mask design image are denoted as C(x, y), and the pixel-wise product operation of the images is denoted as ∧,
The waveguide device inspection system according to claim 1, characterized in that the calculation device generates the difference image by the calculation D(x,y) ∧ C(x,y).
前記検査対象の被検査領域の画像は、ウエハ上に形成されている導波路デバイスの画像であることを特徴とする請求項1から3のいずれか一項に記載の導波路デバイス検査システム。The waveguide device inspection system according to any one of claims 1 to 3, characterized in that the image of the area to be inspected is an image of a waveguide device formed on a wafer.
JP2024543646A 2022-08-30 2022-08-30 Waveguide device inspection system Active JP7832558B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/032565 WO2024047740A1 (en) 2022-08-30 2022-08-30 Waveguide device inspection system

Publications (2)

Publication Number Publication Date
JPWO2024047740A1 JPWO2024047740A1 (en) 2024-03-07
JP7832558B2 true JP7832558B2 (en) 2026-03-18

Family

ID=90098924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024543646A Active JP7832558B2 (en) 2022-08-30 2022-08-30 Waveguide device inspection system

Country Status (2)

Country Link
JP (1) JP7832558B2 (en)
WO (1) WO2024047740A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014219536A (en) 2013-05-08 2014-11-20 日立化成株式会社 Optical waveguide
CN104360438A (en) 2014-11-14 2015-02-18 四川飞阳科技有限公司 Method for measuring etching depth of forks of Y structures and base material
WO2018235200A1 (en) 2017-06-21 2018-12-27 三菱電機株式会社 Optical waveguide, optical circuit and semiconductor laser

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3187107B2 (en) * 1992-01-23 2001-07-11 株式会社東芝 Pattern inspection equipment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014219536A (en) 2013-05-08 2014-11-20 日立化成株式会社 Optical waveguide
CN104360438A (en) 2014-11-14 2015-02-18 四川飞阳科技有限公司 Method for measuring etching depth of forks of Y structures and base material
WO2018235200A1 (en) 2017-06-21 2018-12-27 三菱電機株式会社 Optical waveguide, optical circuit and semiconductor laser

Also Published As

Publication number Publication date
JPWO2024047740A1 (en) 2024-03-07
WO2024047740A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
TWI608554B (en) Setting up a wafer inspection process using programmed defects
TWI627397B (en) Wafer inspection method, wafer inspection tool, and non-transitory computer readable medium
US9091935B2 (en) Multistage extreme ultra-violet mask qualification
CN109752390B (en) Inspection equipment and inspection method for detecting defects in photomasks and die
CN113412485B (en) System, computer-readable medium, and method for selecting design files
CN111426701A (en) A wafer defect detection method and device thereof
JP4529365B2 (en) Substrate inspection system and substrate inspection method
JP2000082729A (en) Integrated repair system, automatic failure detection system and control method thereof
US20160110859A1 (en) Inspection method for contact by die to database
JP7832558B2 (en) Waveguide device inspection system
JP2002014459A (en) Photomask defect transfer characteristic evaluation method, photomask defect correction method, and semiconductor device manufacturing method
JP2001281161A (en) Defect inspection device and inspection method
JP2009294123A (en) Pattern discriminator, pattern discriminating method and inspection device of sample
JP5318046B2 (en) Sample inspection apparatus and sample inspection method
JP2015078894A (en) Testing system
WO2024042686A1 (en) Device inspection system
TW201802713A (en) Design sensing system, method and computer program product for detecting defects associated with coincidence in multi-pattern manufacturing apparatus
JP2004012365A (en) Substrate inspection system and substrate inspection method
CN109219871B (en) Electrically Dependent Placement of Metrology Targets Using Design Analysis
JP4664996B2 (en) Sample inspection apparatus and sample inspection method
JP4977123B2 (en) Sample inspection apparatus, sample inspection method, and program
JP4968720B2 (en) Electronic device substrate shape inspection apparatus, electronic device substrate shape inspection method, and mask blank glass substrate manufacturing method
JP4755833B2 (en) Sample defect inspection and sample inspection method
JP5359981B2 (en) Substrate inspection system and substrate inspection method
CN111312604B (en) Residual glue detection tool, manufacturing method and residual glue detection method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20260203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20260216

R150 Certificate of patent or registration of utility model

Ref document number: 7832558

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150