JP7833930B2 - Manufacturing method for encapsulation substrates - Google Patents
Manufacturing method for encapsulation substratesInfo
- Publication number
- JP7833930B2 JP7833930B2 JP2022044634A JP2022044634A JP7833930B2 JP 7833930 B2 JP7833930 B2 JP 7833930B2 JP 2022044634 A JP2022044634 A JP 2022044634A JP 2022044634 A JP2022044634 A JP 2022044634A JP 7833930 B2 JP7833930 B2 JP 7833930B2
- Authority
- JP
- Japan
- Prior art keywords
- support substrate
- substrate
- redistribution layer
- groove
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Dicing (AREA)
Description
本発明は、支持基板を利用した封止基板の製造方法に関する。 This invention relates to a method for manufacturing a encapsulation substrate using a support substrate.
集積回路等のデバイスを備えるデバイスチップは、例えば、パッケージ用の基板に設けられた電極に対してフェイスダウンで接続（フリップチップボンディング）された後に、モールド樹脂によって封止される。このように、モールド樹脂によってデバイスチップを封止してパッケージデバイスチップを形成することで、衝撃、光、熱、水等の外的な要因からデバイスチップを保護している。 Device chips, such as integrated circuits, are connected face-down to electrodes on a package substrate (flip-chip bonding), and then sealed with molding resin. This sealing of the device chip with molding resin forms a packaged device chip, protecting it from external factors such as impact, light, heat, and water.
近年ではデバイスを構成する配線の微細化に伴ってデバイスチップの電極や電極間の距離等が縮小され、基板に外部接続用の端子をデバイスチップの電極に合わせて形成するのが現実的ではなくなってきている。そこで、ウェーハレベルの再配線技術を用いてデバイスチップより広い領域に外部接続用の端子を形成するファンアウト（Ｆａｎ－Ｏｕｔ）パッケージ技術の開発が進められている（例えば、特許文献１参照）。 In recent years, with the miniaturization of wiring constituting devices, the electrodes of device chips and the distances between electrodes have decreased, making it impractical to form external connection terminals on the substrate to match the device chip's electrodes. Therefore, fan-out packaging technology is being developed to form external connection terminals over a wider area than the device chip using wafer-level redistribution technology (see, for example, Patent Document 1).
ファンアウトパッケージ技術では、例えば、支持部材の表面に再配線層を形成し、この再配線層に対してデバイスチップをフェイスダウンで配設する。その後、デバイスチップをモールド樹脂によって封止し、再配線層とともにモールド樹脂を切断してパッケージデバイスチップを形成する。 In fan-out packaging technology, for example, a redistribution layer is formed on the surface of a support member, and the device chip is positioned face-down relative to this redistribution layer. Then, the device chip is sealed with molding resin, and the molding resin is cut together with the redistribution layer to form the packaged device chip.
ところで、再配線層の形成に利用する成膜装置やエッチング装置等の半導体デバイス製造装置は、半導体ウェーハを加工対象としている。一方で、モールド封止を行うモールディング装置は、従来、パッケージ用の基板を加工対象としており、半導体デバイス製造装置よりも小さいサイズの被加工物しか加工できない装置も多い。 Incidentally, semiconductor device manufacturing equipment such as film deposition and etching systems used for forming redistribution layers are designed to process semiconductor wafers. On the other hand, molding equipment used for mold encapsulation has traditionally been designed to process substrates for packages, and many of these machines can only process workpieces smaller than those processed by semiconductor device manufacturing equipment.
このために、なるべく大きな支持基板上に再配線層を形成する方が小さな支持基板を使用するよりも効率がよいが、モールディング装置では大きな支持基板を加工できない場合がある。 For this reason, forming the redistribution layer on the largest possible support substrate is more efficient than using a small support substrate; however, molding equipment may not be able to process large support substrates.
そこで、再配線層形成工程を行った後、再配線層が形成された支持基板を分割して小さくした上でモールディング工程を行うことが考えられる。しかし、分割によって支持基板の下面側に欠けやクラックが発生すると、後のモールディング工程において欠けやクラックが伸長して支持基板が破損するおそれがある。 Therefore, after the redistribution layer formation process, it is conceivable to divide the support substrate with the redistribution layer formed into smaller pieces before performing the molding process. However, if chips or cracks occur on the underside of the support substrate due to the division, these chips or cracks may prolong during the subsequent molding process, potentially damaging the support substrate.
本発明の目的は、工程中の支持基板の破損を抑制することができる封止基板の製造方法を提供することである。 The object of the present invention is to provide a method for manufacturing a sealing substrate that can suppress damage to the support substrate during the manufacturing process.
本発明の封止基板の製造方法は、第１面と該第１面の背面の第２面とを含む支持基板を分割して小支持基板を形成するための分割予定ラインを該支持基板に設定し、該分割予定ラインに沿って該支持基板の該第１面に該支持基板を分断しない溝を形成する溝形成ステップと、該溝形成ステップを実施した後、該支持基板の該第２面側に再配線層を形成する再配線層形成ステップと、該再配線層形成ステップを実施した後、該再配線層上にデバイスチップを配設するデバイスチップ配設ステップと、該再配線層形成ステップを実施した後、且つ、該デバイスチップ配設ステップを実施する前または後に、該支持基板を該第２面側から該溝に沿って分割し、複数の小支持基板を形成する分割ステップと、該分割ステップと該デバイスチップ配設ステップとを実施した後、該小支持基板上のデバイスチップをモールド封止して該再配線層と該デバイスチップとがモールド封止された封止基板を該小支持基板上に形成するモールド封止ステップと、を備えたことを特徴とする。 The present invention provides a method for manufacturing an encapsulated substrate, comprising: setting a division line on the support substrate for dividing the support substrate, which includes a first surface and a second surface behind the first surface, to form smaller support substrates; forming a groove on the first surface of the support substrate along the division line without dividing the support substrate; forming a redistribution layer on the second surface side of the support substrate after performing the groove formation step; placing a device chip on the redistribution layer after performing the redistribution layer formation step; dividing the support substrate along the groove from the second surface side to form a plurality of smaller support substrates after performing the redistribution layer formation step and before or after performing the device chip placement step; and molding and sealing the device chips on the smaller support substrates after performing the division step and the device chip placement step to form an encapsulated substrate on the smaller support substrate in which the redistribution layer and the device chips are molded and sealed.
前記封止基板の製造方法において、該再配線層形成ステップを実施する前、且つ、該溝形成ステップを実施する前または後に、該支持基板の該第２面側に仮接着剤層を形成する仮接着剤層形成ステップと、該モールド封止ステップを実施した後、該小支持基板から該封止基板を該仮接着剤層によって剥離する剥離ステップと、を備えても良い。 The manufacturing method for the encapsulated substrate may include a temporary adhesive layer formation step, in which a temporary adhesive layer is formed on the second surface side of the support substrate before the redistribution layer formation step and before or after the groove formation step; and a peeling step, in which the encapsulated substrate is peeled off the small support substrate using the temporary adhesive layer after the mold encapsulation step.
前記封止基板の製造方法において、該溝形成ステップでは、該支持基板に該溝を形成するとともに該支持基板の残存部が形成され、該残存部は、該支持基板の厚みの２割以上でかつ７割以下でも良い。 In the method for manufacturing the sealing substrate, the groove forming step involves forming the groove in the support substrate and forming a remaining portion of the support substrate. This remaining portion may be 20% or more and 70% or less of the thickness of the support substrate.
本発明は、工程中の支持基板の破損を抑制することができるという効果を奏する。 This invention has the effect of suppressing damage to the support substrate during the manufacturing process.
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。 The embodiments for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited to the embodiments described below. Furthermore, the components described below include those that are easily conceivable to those skilled in the art, and those that are substantially the same. Moreover, the components described below can be combined as appropriate. In addition, various omissions, substitutions, or modifications of the components can be made without departing from the spirit of the present invention.
〔実施形態１〕
本発明の実施形態１に係る加工方法である封止基板の製造方法を図面に基づいて説明する。図１は、実施形態１に係る加工方法である封止基板の製造方法により製造される封止基板の要部の構成を模式的に示す断面図である。図２は、実施形態１に係る加工方法である封止基板の製造方法の流れを示すフローチャートである。
[Embodiment 1]
A method for manufacturing a encapsulated substrate, which is a processing method according to Embodiment 1 of the present invention, will be described based on the drawings. Figure 1 is a schematic cross-sectional view showing the configuration of the main part of a encapsulated substrate manufactured by the method for manufacturing a encapsulated substrate according to Embodiment 1. Figure 2 is a flowchart showing the flow of the method for manufacturing a encapsulated substrate according to Embodiment 1.
（封止基板）
実施形態１に係る加工方法である封止基板の製造方法は、図１に要部の断面が示された封止基板１を製造する方法である。封止基板１は、再配線層２と、再配線層２上に配設されたデバイスチップ３と、再配線層２上及びデバイスチップ３を封止したモールド樹脂４とを備える。再配線層２は、互いに積層されかつ銅などの導電性の金属により構成された導体層と、導体層間に配設されかつ絶縁性の絶縁層とを備えている。再配線層２は、デバイスチップ３と電気的に接続される電極及び配線基板等と電気的に接続される電極が形成されている。
(Sealing substrate)
The manufacturing method for a sealed substrate, which is a processing method according to Embodiment 1, is a method for manufacturing a sealed substrate 1, the cross-section of which is shown in Figure 1. The sealed substrate 1 comprises a redistribution layer 2, a device chip 3 disposed on the redistribution layer 2, and a molded resin 4 that seals the redistribution layer 2 and the device chip 3. The redistribution layer 2 comprises conductive layers that are laminated together and made of a conductive metal such as copper, and an insulating layer disposed between the conductive layers and providing insulation. The redistribution layer 2 has electrodes formed thereon that are electrically connected to the device chip 3 and electrodes that are electrically connected to a wiring board or the like.
デバイスチップ３は、例えば、ＩＣ（Integrated Circuit）、又はＬＳＩ（Large Scale Integration）等の集積回路を備え、再配線層２の電極に電気的に接続されて、再配線層２の表面上に実装される。 The device chip 3 comprises an integrated circuit, such as an IC (Integrated Circuit) or LSI (Large Scale Integration), and is electrically connected to the electrodes of the redistribution layer 2 and mounted on the surface of the redistribution layer 2.
モールド樹脂４は、絶縁性の樹脂により構成されて、再配線層２の表面上に積層されて、再配線層２の表面及びデバイスチップ３を封止している（覆っている）。 The mold resin 4 is made of an insulating resin and is laminated onto the surface of the redistribution layer 2, sealing (covering) the surface of the redistribution layer 2 and the device chip 3.
（封止基板の製造方法）
実施形態１に係る加工方法である封止基板の製造方法は、図２に示すように、溝形成ステップ１０１と、仮接着剤層形成ステップ１０２と、再配線層形成ステップ１０３と、デバイスチップ配設ステップ１０４と、分割ステップ１０５と、モールド封止ステップ１０６と、剥離ステップ１０７とを備える。
(Method of manufacturing a encapsulated substrate)
The manufacturing method for a sealed substrate, which is a processing method according to Embodiment 1, comprises, as shown in Figure 2, a groove forming step 101, a temporary adhesive layer forming step 102, a redistribution layer forming step 103, a device chip placement step 104, a division step 105, a mold sealing step 106, and a peeling step 107.
（溝形成ステップ）
図３は、図２に示された封止基板の製造方法の溝形成ステップにおいて溝が形成される支持基板を示す斜視図である。図４は、図２に示された封止基板の製造方法の溝形成ステップにおいて分割予定ラインが設定された支持基板を示す斜視図である。図５は、図２に示された封止基板の製造方法の溝形成ステップを模式的に示す側面図である。図６は、図２に示された封止基板の製造方法の溝形成ステップ後の支持基板の要部を模式的に示す断面図である。
(Groove forming step)
Figure 3 is a perspective view showing a support substrate in which grooves are formed during the groove formation step of the manufacturing method for sealing substrates shown in Figure 2. Figure 4 is a perspective view showing a support substrate in which division lines are set during the groove formation step of the manufacturing method for sealing substrates shown in Figure 2. Figure 5 is a schematic side view showing the groove formation step of the manufacturing method for sealing substrates shown in Figure 2. Figure 6 is a schematic cross-sectional view showing the main part of the support substrate after the groove formation step of the manufacturing method for sealing substrates shown in Figure 2.
溝形成ステップ１０１は、第１面１１と第１面１１の背面の第２面１２とを含む支持基板１０（図３に示す）を分割して小支持基板１３（図４に示す）を形成するための分割予定ライン１４を支持基板１０に設定し、分割予定ライン１４に沿って支持基板１０の第１面１１に支持基板１０を分断しない溝２０（図５及び図６に示す）を形成するステップである。溝形成ステップ１０１では、図３に示す支持基板１０に図４に示すように分割予定ライン１４を設定する。なお、実施形態１では、支持基板１０の厚み１５は、０．７ｍｍ以上でかつ１．５ｍｍ以下である。 The groove forming step 101 involves setting a division line 14 on the support substrate 10 (shown in Figure 3), which includes the first surface 11 and the second surface 12 behind the first surface 11, to form a smaller support substrate 13 (shown in Figure 4). This step involves forming a groove 20 (shown in Figures 5 and 6) along the division line 14 on the first surface 11 of the support substrate 10, without dividing the support substrate 10. In the groove forming step 101, the division line 14 is set on the support substrate 10 shown in Figure 3, as shown in Figure 4. In this embodiment 1, the thickness 15 of the support substrate 10 is 0.7 mm or more and 1.5 mm or less.
実施形態１では、支持基板１０は、ガラスにより構成され、第１面１１と第１面１１の背面の第２面１２とが平坦に形成されている。実施形態１では、支持基板１０は、第１面１１と第２面１２とが平行即ち、厚み１５が一定の平板状に形成されている。実施形態１では、支持基板１０は、平面形状が四角形（実施形態１では、正方形）に形成されている。また、実施形態１では、支持基板１０は、モールド封止ステップ１０６において、モールド樹脂４で封止するモールド装置に搬入することができない大きさに形成されている。 In Embodiment 1, the support substrate 10 is made of glass, and its first surface 11 and the second surface 12 behind the first surface 11 are formed flat. In Embodiment 1, the support substrate 10 is formed as a flat plate with the first surface 11 and the second surface 12 parallel, i.e., with a constant thickness 15. In Embodiment 1, the support substrate 10 has a rectangular (square in Embodiment 1) planar shape. Furthermore, in Embodiment 1, the support substrate 10 is formed to a size that prevents it from being transported into the molding apparatus for sealing with the molding resin 4 in the molding sealing step 106.
実施形態１において、溝形成ステップ１０１では、図４に示すように、一点鎖線で示された分割予定ライン１４を分割予定ライン１４に設定する。なお、実施形態１では、分割予定ライン１４は、支持基板１０の幅と長さとの双方を２等分する位置に設定される。実施形態１では、分割予定ライン１４によって支持基板１０を複数の小支持基板１３に区画する。なお、小支持基板１３は、モールド封止ステップ１０６において、モールド樹脂４で封止するモールド装置に搬入することが可能な大きさに形成されている。なお、分割予定ライン１４は、支持基板１０に仮想的に設定された線であって、実際には支持基板１０に形成されていない。 In Embodiment 1, during the groove forming step 101, as shown in Figure 4, the division line 14, indicated by a dashed-dotted line, is set as the division line 14. In Embodiment 1, the division line 14 is set at a position that divides both the width and length of the support substrate 10 into two equal parts. In Embodiment 1, the division line 14 divides the support substrate 10 into a plurality of small support substrates 13. The small support substrates 13 are formed to a size that allows them to be transported into the molding apparatus for sealing with molding resin 4 during the mold sealing step 106. Note that the division line 14 is a line virtually set on the support substrate 10 and is not actually formed on the support substrate 10.
実施形態１において、溝形成ステップ１０１では、図５に示す切削装置５０が、支持基板１０の第２面１２を保持テーブル５１の保持面５２に吸引保持し、切削ブレード５３と支持基板１０とを分割予定ライン１４に沿って相対的に移動させながら切削ブレード５３を第１面１１側から支持基板１０の分割予定ライン１４に支持基板１０の厚み方向の中央まで切り込ませる。実施形態１において、溝形成ステップ１０１では、切削ブレード５３を支持基板１０の全ての分割予定ライン１４に支持基板１０の厚み方向の中央まで切り込ませる。 In Embodiment 1, during the groove forming step 101, the cutting device 50 shown in Figure 5 holds the second surface 12 of the support substrate 10 by suction to the holding surface 52 of the holding table 51. While moving the cutting blade 53 and the support substrate 10 relative to each other along the planned division line 14, the cutting blade 53 cuts into the planned division line 14 of the support substrate 10 from the first surface 11 side to the center of the support substrate 10 in the thickness direction. In Embodiment 1, during the groove forming step 101, the cutting blade 53 cuts into all of the planned division lines 14 of the support substrate 10 to the center of the support substrate 10 in the thickness direction.
実施形態１において、溝形成ステップ１０１では、図６に示すように、支持基板１０に第１面１１から凹でかつ分割予定ライン１４に沿って延在しているとともに支持基板１０を分断しない（即ち、非貫通の）溝２０を形成する。また、実施形態１において、溝形成ステップ１０１では、溝２０の底から第２面１２までの残存部２１の厚み２２が、支持基板１０の厚み１５の２割以上でかつ７割以下、望ましくは、６割となる溝２０を支持基板１０に形成する。 In Embodiment 1, the groove forming step 101, as shown in Figure 6, forms a groove 20 in the support substrate 10 that is concave from the first surface 11 and extends along the planned division line 14, without dividing the support substrate 10 (i.e., non-penetrating). Furthermore, in Embodiment 1, the groove forming step 101 forms a groove 20 in the support substrate 10 such that the thickness 22 of the remaining portion 21 from the bottom of the groove 20 to the second surface 12 is 20% or more and 70% or less of the thickness 15 of the support substrate 10, preferably 60%.
このように、実施形態１において、溝形成ステップ１０１では、切削ブレード５３により支持基板１０を切削して溝２０を形成するが、本発明では、切削に限らず、レーザ加工やエッチング等により溝２０を形成しても良い。また、本発明では、支持基板１０の第２面１２にテープを貼着し、テープを介して支持基板１０を保持テーブル５１の保持面５２に保持して、溝２０を形成しても良い。 As described above, in Embodiment 1, the groove formation step 101 involves cutting the support substrate 10 with a cutting blade 53 to form the groove 20. However, in the present invention, the groove 20 may be formed not only by cutting, but also by laser processing, etching, or other methods. Furthermore, in the present invention, the groove 20 may be formed by attaching tape to the second surface 12 of the support substrate 10 and holding the support substrate 10 on the holding surface 52 of the holding table 51 via the tape.
（仮接着剤層形成ステップ）
図７は、図２に示された封止基板の製造方法の仮接着剤層形成ステップ後の支持基板の要部を模式的に示す断面図である。仮接着剤層形成ステップ１０２は、再配線層形成ステップ１０３を実施する前、且つ、溝形成ステップ１０１を実施した後に、支持基板１０の第２面１２側に仮接着剤層３０を形成するステップである。
(Temporary adhesive layer formation step)
Figure 7 is a schematic cross-sectional view showing the main part of the support substrate after the temporary adhesive layer formation step in the method for manufacturing the encapsulating substrate shown in Figure 2. The temporary adhesive layer formation step 102 is a step in which a temporary adhesive layer 30 is formed on the second surface 12 side of the support substrate 10 before the redistribution layer formation step 103 is carried out and after the groove formation step 101 is carried out.
実施形態１において、仮接着剤層形成ステップ１０２では、図７に示すように、支持基板１０の第２面１２全体を接着剤として機能する樹脂膜により被覆して、支持基板１０の第２面１２全体に再配線層２を接着する仮接着剤層３０を形成する。このように、実施形態１では、仮接着剤層３０は、接着剤として機能する樹脂膜により構成される。なお、本発明では、仮接着剤層３０は、金属膜や絶縁体膜等を重ねることによって構成されても良い。 In Embodiment 1, in the temporary adhesive layer formation step 102, as shown in Figure 7, the entire second surface 12 of the support substrate 10 is covered with a resin film that functions as an adhesive, thereby forming a temporary adhesive layer 30 that adheres the rewiring layer 2 to the entire second surface 12 of the support substrate 10. Thus, in Embodiment 1, the temporary adhesive layer 30 is composed of a resin film that functions as an adhesive. In this invention, the temporary adhesive layer 30 may also be formed by layering a metal film, an insulating film, or the like.
（再配線層形成ステップ）
図８は、図２に示された封止基板の製造方法の再配線層形成ステップ後の支持基板の要部を模式的に示す断面図である。再配線層形成ステップ１０３は、溝形成ステップ１０１を実施した後、支持基板１０の第２面１２側に再配線層２を形成するステップである。
(Redistribution layer formation step)
Figure 8 is a schematic cross-sectional view showing the main part of the support substrate after the redistribution layer formation step in the manufacturing method of the encapsulating substrate shown in Figure 2. The redistribution layer formation step 103 is a step in which the redistribution layer 2 is formed on the second surface 12 side of the support substrate 10 after performing the groove formation step 101.
実施形態１において、再配線層形成ステップ１０３では、支持基板１０の第２面１２上の仮接着剤層３０にメッキ用シード層を形成し、シード層上にレジストで回路パターンを形成し、銅などの導電性の金属をメッキし、レジスト除去、シード層をエッチングした後に絶縁層を形成し、ビアを形成する。実施形態１において、再配線層形成ステップ１０３では、上記工程を繰り返して、導電性の金属膜と絶縁性の絶縁体膜等を積層することで、図８に示すように、仮接着剤層３０上に再配線層２を形成する。 In Embodiment 1, in the redistribution layer formation step 103, a plating seed layer is formed on the temporary adhesive layer 30 on the second surface 12 of the support substrate 10. A circuit pattern is formed on the seed layer with resist, a conductive metal such as copper is plated, the resist is removed, the seed layer is etched, and then an insulating layer is formed to form vias. In Embodiment 1, in the redistribution layer formation step 103, the above process is repeated to laminate a conductive metal film and an insulating film, etc., thereby forming a redistribution layer 2 on the temporary adhesive layer 30, as shown in Figure 8.
なお、実施形態１では、再配線層形成ステップ１０３は、溝形成ステップ１０１を実施した後、支持基板１０の第２面１２側に第１加工である再配線層２の形成加工を施す第１加工ステップでもある。 In Embodiment 1, the redistribution layer formation step 103 is also a first processing step in which, after performing the groove formation step 101, the first processing step of forming the redistribution layer 2 is performed on the second surface 12 side of the support substrate 10.
（デバイスチップ配設ステップ）
図９は、図２に示された封止基板の製造方法のデバイスチップ配設ステップ後の支持基板の要部を模式的に示す断面図である。デバイスチップ配設ステップ１０４は、再配線層形成ステップ１０３を実施した後、再配線層２上にデバイスチップ３を配設するステップである。
(Device chip placement step)
Figure 9 is a schematic cross-sectional view showing the main part of the support substrate after the device chip placement step in the manufacturing method of the encapsulated substrate shown in Figure 2. The device chip placement step 104 is a step in which the device chip 3 is placed on the redistribution layer 2 after the redistribution layer formation step 103 has been performed.
実施形態１において、デバイスチップ配設ステップ１０４では、再配線層２の所定の電極にデバイスチップ３の電極を接合するなどして、図９に示すように、再配線層２上にデバイスチップ３を配設する。 In Embodiment 1, in the device chip placement step 104, the device chip 3 is placed on the redistribution layer 2 as shown in Figure 9, by, for example, joining the electrodes of the device chip 3 to predetermined electrodes of the redistribution layer 2.
なお、実施形態１では、デバイスチップ配設ステップ１０４は、溝形成ステップ１０１を実施した後、支持基板１０の第２面１２側に第１加工であるデバイスチップ３の配設加工を施す第１加工ステップでもある。 In Embodiment 1, the device chip placement step 104 is also a first processing step in which, after performing the groove forming step 101, the device chip 3 is placed on the second surface 12 side of the support substrate 10.
（分割ステップ）
図１０は、図２に示された封止基板の製造方法の分割ステップを模式的に示す側面図である。分割ステップ１０５は、再配線層形成ステップ１０３を実施した後、且つ、デバイスチップ配設ステップ１０４を実施した後に、支持基板１０を第２面１２側から溝２０に沿って分割し、複数の小支持基板１３を形成するステップである。
(Division step)
Figure 10 is a schematic side view showing the division step of the manufacturing method of the encapsulated substrate shown in Figure 2. The division step 105 is a step in which, after performing the redistribution layer formation step 103 and the device chip placement step 104, the support substrate 10 is divided along the groove 20 from the second surface 12 side to form a plurality of small support substrates 13.
実施形態１において、分割ステップ１０５では、図１０に示す切削装置６０が、支持基板１０の第１面１１を保持テーブル６１の保持面６２に吸引保持し、切削ブレード６３と支持基板１０とを分割予定ライン１４に沿って相対的に移動させながら切削ブレード６３を第２面１２側から支持基板１０の残存部２１に溝２０に到達するまで切り込ませる。実施形態１において、分割ステップ１０５では、切削ブレード６３を支持基板１０の全ての残存部２１に溝２０に到達するまで切り込ませる。 In Embodiment 1, during the splitting step 105, the cutting device 60 shown in Figure 10 holds the first surface 11 of the support substrate 10 by suction to the holding surface 62 of the holding table 61. While moving the cutting blade 63 and the support substrate 10 relative to each other along the planned splitting line 14, the cutting blade 63 cuts into the remaining portion 21 of the support substrate 10 from the second surface 12 side until it reaches the groove 20. In Embodiment 1, during the splitting step 105, the cutting blade 63 cuts into the entire remaining portion 21 of the support substrate 10 until it reaches the groove 20.
実施形態１において、分割ステップ１０５では、切削ブレード６３を支持基板１０の全ての残存部２１に溝２０に到達するまで切り込ませて、支持基板１０を小支持基板１３に分割する。このように、実施形態１において、分割ステップ１０５では、切削ブレード５３により支持基板１０を切削して支持基板１０を小支持基板１３に分割するが、本発明では、切削に限らず、レーザ加工やエッチング等により支持基板１０を小支持基板１３に分割しても良い。また、本発明では、支持基板１０の第１面１１にテープを貼着し、テープを介して支持基板１０を保持テーブル６１の保持面６２に保持して、支持基板１０を小支持基板１３に分割しても良い。 In Embodiment 1, in the splitting step 105, the cutting blade 63 is used to cut into the entire remaining portion 21 of the support substrate 10 until it reaches the groove 20, thereby splitting the support substrate 10 into a small support substrate 13. Thus, in Embodiment 1, the splitting step 105 involves cutting the support substrate 10 with the cutting blade 53 to split it into a small support substrate 13. However, in the present invention, the support substrate 10 may be split into a small support substrate 13 not only by cutting, but also by laser processing, etching, or other methods. Furthermore, in the present invention, tape may be attached to the first surface 11 of the support substrate 10, and the support substrate 10 may be held on the holding surface 62 of the holding table 61 via the tape, thereby splitting the support substrate 10 into a small support substrate 13.
（モールド封止ステップ）
図１１は、図２に示された封止基板の製造方法のモールド封止ステップ後の支持基板等の要部を模式的に示す断面図である。モールド封止ステップ１０６は、分割ステップ１０５とデバイスチップ配設ステップ１０４とを実施した後、小支持基板１３上のデバイスチップ３をモールド封止して再配線層２とデバイスチップ３とがモールド封止された封止基板１を小支持基板１３上に形成するステップである。
(Mold sealing step)
Figure 11 is a schematic cross-sectional view showing the main parts of the manufacturing method of the encapsulated substrate shown in Figure 2, such as the support substrate, after the mold-encapsulation step. The mold-encapsulation step 106 is a step in which, after performing the division step 105 and the device chip placement step 104, the device chip 3 on the small support substrate 13 is mold-encapsulated to form an encapsulated substrate 1 on the small support substrate 13 in which the redistribution layer 2 and the device chip 3 are mold-encapsulated.
実施形態１において、モールド封止ステップ１０６では、モールド装置に再配線層２が形成されかつデバイスチップ３が配設された小支持基板１３を搬入し、モールド装置が再配線層２の表面にモールド樹脂４を供給して、図１１に示すように、再配線層２の表面上及びデバイスチップ３をモールド樹脂４により封止して、小支持基板１３の第２面１２上に封止基板１を形成する。 In Embodiment 1, during the mold sealing step 106, a small support substrate 13 with a redistribution layer 2 and a device chip 3 is loaded into the molding apparatus. The molding apparatus then supplies molding resin 4 to the surface of the redistribution layer 2, sealing the surface of the redistribution layer 2 and the device chip 3 with the molding resin 4, as shown in Figure 11, thereby forming a sealed substrate 1 on the second surface 12 of the small support substrate 13.
なお、実施形態１では、モールド封止ステップ１０６は、分割ステップ１０５を実施した後、小支持基板１３に第２の加工であるモールド樹脂４による封止加工を施す第２加工ステップでもある。 In Embodiment 1, the mold sealing step 106 is also a second processing step in which, after the division step 105 is performed, the small support substrate 13 is sealed with the mold resin 4, which is a second processing step.
（剥離ステップ）
図１２は、図２に示された封止基板の製造方法の剥離ステップ後の封止基板等の要部を模式的に示す断面図である。剥離ステップ１０７は、モールド封止ステップ１０６を実施した後、小支持基板１３から封止基板１を仮接着剤層３０によって剥離するステップである。実施形態１において、剥離ステップ１０７では、図１２に示すように、仮接着剤層３０を起点に封止基板１を小支持基板１３の第２面１２から剥離する。剥離後の封止基板１は、仮接着剤層３０が除去され、個々のデバイスチップ３毎に分割された後等に、配線基板等の実装基板に実装される。
(Peeling step)
Figure 12 is a schematic cross-sectional view showing the main parts of the encapsulated substrate after the peeling step in the manufacturing method of the encapsulated substrate shown in Figure 2. The peeling step 107 is a step in which the encapsulated substrate 1 is peeled off from the small support substrate 13 by the temporary adhesive layer 30 after the mold encapsulation step 106 has been performed. In Embodiment 1, in the peeling step 107, as shown in Figure 12, the encapsulated substrate 1 is peeled off from the second surface 12 of the small support substrate 13, starting from the temporary adhesive layer 30. After peeling, the encapsulated substrate 1 has the temporary adhesive layer 30 removed and is divided into individual device chips 3, and then mounted on a mounting substrate such as a wiring board.
以上説明した実施形態１に係る封止基板の製造方法は、溝形成ステップ１０１において支持基板１０の第１面１１側に溝２０を形成し、支持基板１０の第２面１２に仮接着剤層３０及び再配線層２の形成、デバイスチップ３の配設を施した後、分割ステップ１０５において溝２０に沿って支持基板１０を分割する。このために、実施形態１に係る封止基板の製造方法は、分割ステップ１０５において溝２０の底の残存部２１を切断するために、支持基板１０全体を切断する場合よりも分割ステップ１０５において分割する支持基板１０の厚みを抑制することができる。 The manufacturing method for the encapsulated substrate according to Embodiment 1 described above involves forming a groove 20 on the first surface 11 side of the support substrate 10 in the groove forming step 101, forming a temporary adhesive layer 30 and a redistribution layer 2 on the second surface 12 of the support substrate 10, and then arranging the device chip 3. In the division step 105, the support substrate 10 is divided along the groove 20. Therefore, in the manufacturing method for the encapsulated substrate according to Embodiment 1, the thickness of the support substrate 10 to be divided in the division step 105 can be reduced compared to cutting the entire support substrate 10, because the remaining portion 21 at the bottom of the groove 20 is cut in the division step 105.
その結果、実施形態１に係る封止基板の製造方法は、支持基板１０全体を分割する場合に比べて、分割ステップ１０５において生じる欠けやチッピング等の発生を抑えることが可能となり、モールド封止ステップ１０６などの工程中の支持基板１０の破損を抑制することができるという効果を奏する。 As a result, the manufacturing method of the encapsulated substrate according to Embodiment 1 has the effect of suppressing the occurrence of chipping and other damage that occurs in the dividing step 105 compared to the case where the entire support substrate 10 is divided, and suppressing damage to the support substrate 10 during processes such as the mold encapsulation step 106.
次に、本発明の発明者らは実施形態１に係る封止基板の製造方法の効果を確認した。結果を以下の表１に示す。 Next, the inventors of the present invention confirmed the effectiveness of the manufacturing method for the encapsulation substrate according to Embodiment 1. The results are shown in Table 1 below.
なお、比較例１は、残存部２１の厚み２２を支持基板１０の厚み１５の１割とし、比較例２は、残存部２１の厚み２２を支持基板１０の厚み１５の８割として実施形態１に係る封止基板の製造方法を実施して、封止基板１を製造した。本発明品１は、残存部２１の厚み２２を支持基板１０の厚み１５の２割とし、本発明品２は、残存部２１の厚み２２を支持基板１０の厚み１５の６割とし、本発明品３は、残存部２１の厚み２２を支持基板１０の厚み１５の７割として実施形態１に係る封止基板の製造方法を実施して、封止基板１を製造した。 In Comparative Example 1, the thickness 22 of the remaining portion 21 was set to 10% of the thickness 15 of the support substrate 10. In Comparative Example 2, the thickness 22 of the remaining portion 21 was set to 80% of the thickness 15 of the support substrate 10. The sealing substrate 1 was manufactured by carrying out the manufacturing method of the sealing substrate according to Embodiment 1. In Invention 1, the thickness 22 of the remaining portion 21 was set to 20% of the thickness 15 of the support substrate 10. In Invention 2, the thickness 22 of the remaining portion 21 was set to 60% of the thickness 15 of the support substrate 10. In Invention 3, the thickness 22 of the remaining portion 21 was set to 70% of the thickness 15 of the support substrate 10. The sealing substrate 1 was manufactured by carrying out the manufacturing method of the sealing substrate according to Embodiment 1.
比較例１では、再配線層形成ステップ１０３において再配線層２を形成する際に支持基板１０が破損した。比較例２では、分割ステップ１０５後に生じる欠けやチッピングによりモールド封止ステップ１０６において小支持基板１３が破損した。これらの比較例１及び比較例２に対して、本発明品１、本発明品２及び本発明品３では、支持基板１０が破損することなく再配線層２を形成でき、小支持基板１３が破損することなくモールド封止ステップ１０６を実施して封止基板１を製造する８ことができた。 In Comparative Example 1, the support substrate 10 was damaged during the redistribution layer formation step 103 when the redistribution layer 2 was formed. In Comparative Example 2, the small support substrate 13 was damaged during the mold sealing step 106 due to chipping and breakage that occurred after the division step 105. Compared to Comparative Examples 1 and 2, in the present invention products 1, 2, and 3, the redistribution layer 2 could be formed without damage to the support substrate 10, and the mold sealing step 106 could be performed without damage to the small support substrate 13 to manufacture the sealed substrate 1.
従いまして、表１によれば、残存部２１の厚み２２が支持基板１０の厚み１５の２割以上でかつ７割以下である溝２０を溝形成ステップ１０１において形成することにより、工程中に支持基板１０，１３が破損することなく封止基板１を製造できることが明らかとなった。 Therefore, as shown in Table 1, it became clear that by forming a groove 20 in the groove forming step 101 such that the thickness 22 of the remaining portion 21 is 20% or more and 70% or less of the thickness 15 of the support substrate 10, the sealing substrate 1 can be manufactured without damage to the support substrates 10 and 13 during the process.
なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。例えば、本発明では、仮接着剤層形成ステップ１０２を再配線層形成ステップ１０３を実施する前、且つ、溝形成ステップ１０１を実施する前に実施しても良い。また、本発明では、分割ステップ１０５を再配線層形成ステップ１０３を実施した後、且つ、デバイスチップ配設ステップ１０４を実施する前に実施しても良い。 Furthermore, the present invention is not limited to the embodiments described above. That is, it can be implemented with various modifications without departing from the core principles of the present invention. For example, in the present invention, the temporary adhesive layer formation step 102 may be performed before the redistribution layer formation step 103 and before the groove formation step 101. Also, in the present invention, the division step 105 may be performed after the redistribution layer formation step 103 and before the device chip placement step 104.
１ 封止基板
２ 再配線層
３ デバイスチップ
１０ 支持基板
１１ 第１面
１２ 第２面
１３ 小支持基板
１４ 分割予定ライン
１５ 厚み
２０ 溝
２１ 残存部
３０ 仮接着剤層
１０１ 溝形成ステップ
１０２ 仮接着剤層形成ステップ
１０３ 再配線層形成ステップ（第１加工ステップ）
１０４ デバイスチップ配設ステップ（第１加工ステップ）
１０５ 分割ステップ
１０６ モールド封止ステップ
１０７ 剥離ステップ
1. Encapsulation substrate 2. Redistribution layer 3. Device chip 10. Support substrate 11. First surface 12. Second surface 13. Small support substrate 14. Planned division line 15. Thickness 20. Groove 21. Remaining portion 30. Temporary adhesive layer 101. Groove formation step 102. Temporary adhesive layer formation step 103. Redistribution layer formation step (first processing step)
104 Device chip placement step (first processing step)
105 Dividing step 106 Mold sealing step 107 Peeling step
Claims (3)
該溝形成ステップを実施した後、該支持基板の該第２面側に再配線層を形成する再配線層形成ステップと、
該再配線層形成ステップを実施した後、該再配線層上にデバイスチップを配設するデバイスチップ配設ステップと、
該再配線層形成ステップを実施した後、且つ、該デバイスチップ配設ステップを実施する前または後に、該支持基板を該第２面側から該溝に沿って分割し、複数の小支持基板を形成する分割ステップと、
該分割ステップと該デバイスチップ配設ステップとを実施した後、該小支持基板上のデバイスチップをモールド封止して該再配線層と該デバイスチップとがモールド封止された封止基板を該小支持基板上に形成するモールド封止ステップと、を備えた封止基板の製造方法。 A groove forming step involves setting a division line on the support substrate for dividing the support substrate, which includes a first surface and a second surface on the back of the first surface, to form a sub-support substrate, and forming a groove along the division line on the first surface of the support substrate that does not divide the support substrate.
After performing the groove forming step, a redistribution layer forming step is performed to form a redistribution layer on the second surface side of the support substrate,
After performing the redistribution layer formation step, a device chip placement step is performed in which a device chip is placed on the redistribution layer,
After performing the redistribution layer formation step, and before or after performing the device chip placement step, a division step is performed in which the support substrate is divided along the groove from the second surface side to form a plurality of small support substrates,
A method for manufacturing a sealed substrate, comprising: a molding and sealing step, after performing the division step and the device chip placement step, molding and sealing the device chip on the small support substrate to form a sealed substrate on the small support substrate in which the redistribution layer and the device chip are molded and sealed.
該モールド封止ステップを実施した後、該小支持基板から該封止基板を該仮接着剤層によって剥離する剥離ステップと、を備えた請求項１に記載の封止基板の製造方法。 A temporary adhesive layer formation step, which involves forming a temporary adhesive layer on the second surface side of the support substrate before performing the rewiring layer formation step and before or after performing the groove formation step,
A method for manufacturing a sealed substrate according to claim 1 , comprising a peeling step of peeling the sealed substrate from the small support substrate using the temporary adhesive layer after performing the mold sealing step.
該残存部は、該支持基板の厚みの２割以上でかつ７割以下である、請求項１または請求項２に記載の封止基板の製造方法。 In the groove forming step, the groove is formed in the support substrate and the remaining portion of the support substrate is formed.
The method for manufacturing a sealing substrate according to claim 1 or claim 2 , wherein the remaining portion is 20% or more and 70% or less of the thickness of the support substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022044634A JP7833930B2 (en) | 2022-03-18 | 2022-03-18 | Manufacturing method for encapsulation substrates |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022044634A JP7833930B2 (en) | 2022-03-18 | 2022-03-18 | Manufacturing method for encapsulation substrates |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023138115A JP2023138115A (en) | 2023-09-29 |
| JP7833930B2 true JP7833930B2 (en) | 2026-03-23 |
Family
ID=88145041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022044634A Active JP7833930B2 (en) | 2022-03-18 | 2022-03-18 | Manufacturing method for encapsulation substrates |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7833930B2 (en) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124168A (en) | 1998-10-21 | 2000-04-28 | Oki Electric Ind Co Ltd | Method for manufacturing semiconductor device |
| US20050202651A1 (en) | 2004-03-10 | 2005-09-15 | Salman Akram | Methods and apparatus relating to singulating semiconductor wafers and wafer scale assemblies |
| JP4696595B2 (en) | 2005-02-28 | 2011-06-08 | ヤマハ株式会社 | Semiconductor wafer, semiconductor element, and method for manufacturing semiconductor element |
| JP2013247175A (en) | 2012-05-24 | 2013-12-09 | Mitsubishi Electric Corp | Semiconductor device manufacturing method and semiconductor device |
| US20140248745A1 (en) | 2011-08-23 | 2014-09-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-Dimensional Integrated Circuit (3DIC) |
| JP2017162876A (en) | 2016-03-07 | 2017-09-14 | 株式会社ジェイデバイス | Method for manufacturing semiconductor package |
| JP2020031211A (en) | 2018-08-24 | 2020-02-27 | 株式会社ディスコ | Method of processing substrate |
| JP2020194959A (en) | 2019-05-23 | 2020-12-03 | ローム株式会社 | Semiconductor device |
-
2022
- 2022-03-18 JP JP2022044634A patent/JP7833930B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124168A (en) | 1998-10-21 | 2000-04-28 | Oki Electric Ind Co Ltd | Method for manufacturing semiconductor device |
| US20050202651A1 (en) | 2004-03-10 | 2005-09-15 | Salman Akram | Methods and apparatus relating to singulating semiconductor wafers and wafer scale assemblies |
| JP4696595B2 (en) | 2005-02-28 | 2011-06-08 | ヤマハ株式会社 | Semiconductor wafer, semiconductor element, and method for manufacturing semiconductor element |
| US20140248745A1 (en) | 2011-08-23 | 2014-09-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-Dimensional Integrated Circuit (3DIC) |
| JP2013247175A (en) | 2012-05-24 | 2013-12-09 | Mitsubishi Electric Corp | Semiconductor device manufacturing method and semiconductor device |
| JP2017162876A (en) | 2016-03-07 | 2017-09-14 | 株式会社ジェイデバイス | Method for manufacturing semiconductor package |
| CN107170690A (en) | 2016-03-07 | 2017-09-15 | 株式会社吉帝伟士 | The manufacture method and semiconductor package part of semiconductor package part |
| JP2020031211A (en) | 2018-08-24 | 2020-02-27 | 株式会社ディスコ | Method of processing substrate |
| JP2020194959A (en) | 2019-05-23 | 2020-12-03 | ローム株式会社 | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023138115A (en) | 2023-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9478472B2 (en) | Substrate components for packaging IC chips and electronic device packages of the same | |
| KR101583819B1 (en) | Semiconductor device and manufacturing method thereof | |
| TWI634821B (en) | Substrate tape and method for forming coreless substrate | |
| CN103117250B (en) | For the method that carrier is peeled off | |
| US8877523B2 (en) | Recovery method for poor yield at integrated circuit die panelization | |
| US8866285B2 (en) | Fan-out package comprising bulk metal | |
| KR20080089311A (en) | Semiconductor device package and method having die receiving through holes for JP and double side build up layers on both surfaces | |
| CN113793812A (en) | Fan-out packaging method and fan-out packaging structure | |
| WO1995019645A1 (en) | Methods and apparatus for producing integrated circuit devices | |
| CN105514038A (en) | Methods for dicing semiconductor wafer | |
| US9455159B2 (en) | Fabrication method of packaging substrate | |
| US20130210239A1 (en) | Pre-cut wafer applied underfill film | |
| KR20040097899A (en) | Method of production of semiconductor device | |
| US10211071B2 (en) | IC packaging method and a packaged IC device | |
| JP2018056285A (en) | Electronic device, manufacturing method for the same, and electronic equipment | |
| WO2020094096A1 (en) | Method for encapsulating ultrathin incoming material | |
| CN103065984B (en) | For the method for packing of semiconducter device | |
| KR102935164B1 (en) | Hybrid panel method of manufacturing electronic devices and electronic devices manufactured thereby | |
| US7906833B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7846776B2 (en) | Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods | |
| US8912653B2 (en) | Plasma treatment on semiconductor wafers | |
| JP7833930B2 (en) | Manufacturing method for encapsulation substrates | |
| US6341070B1 (en) | Wafer-scale packing processes for manufacturing integrated circuit (IC) packages | |
| US20250079282A1 (en) | Packages with notched, interdigitated, and retracted metal layers | |
| JP3651362B2 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20250121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20251104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20251215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20260217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20260310 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7833930 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |