JP7834178B2 - 回路基板、半導体装置及び電子モジュール - Google Patents

Description

本開示は、回路基板、半導体装置及び電子モジュールに関する。

特開２００１－１５９３０号公報には、第１の基板面に位置する電極と、第２の基板面に位置する電極と、第１の基板面の電極と第２の基板面と電極とを電気的に接続する内部導体とを有する回路基板が示されている。

本開示に係る回路基板は、
第１面と前記第１面の反対側に位置する第２面とを有する絶縁基体と、
前記第１面に位置しかつ半導体集積回路である電子部品が搭載される第１領域と、
前記第１面における前記第１領域よりも外側に位置しかつ前記第１領域と間隔を開けて位置する第２領域と、
前記第１面における前記第１領域と前記第２領域との間に位置する第３領域と、
前記第２領域に位置しかつ前記電子部品に電気的に接続される第１電極と、
前記第２面に位置しかつ外部の部品に電気的に接続される第２電極と、
前記第１面から前記第２面にわたって位置しかつ前記第１電極と前記第２電極とを電気的に接続する複数の層間ビア導体と、
を備え、
平面視において前記第２電極が前記第２領域よりも内側に位置し、
前記第１電極は、前記電子部品の端子と配線接続されるパッド部と、平面視における前記パッド部と異なる箇所に位置し層間ビア導体に接続されるコンタクト部と、を有し、
前記パッド部は前記コンタクト部よりも前記第１面の縁の近くに位置する。

本開示に係る半導体装置は、
上記の回路基板と、
前記第１領域に搭載された半導体集積回路と、
を備える。

本開示に係る電子モジュールは、
上記の半導体装置と、
前記半導体装置が搭載されたモジュール用基板と、
を備える。

本開示の実施形態１の回路基板及び半導体装置を示す平面図である。 本開示の実施形態１の回路基板及び半導体装置を示す側面図である。 本開示の実施形態１の回路基板及び半導体装置を示す裏面図である。 実施形態１の回路基板を示す平面図である。 実施形態１の回路基板を示す裏面図である。 実施形態１の回路基板を示す平面透視図である。 回路基板の電極部分の詳細を示すもので第１電極の拡大図である。 回路基板の電極部分の詳細を示すもので第２電極の拡大図である。 実施形態１の回路基板の側面図である。 図４ＡのＡ－Ａ線における平面図である。 図４ＡのＢ－Ｂ線における断面図である。 図４ＡのＣ－Ｃ線における断面図である。 図４ＡのＤ－Ｄ線における断面図である。 図４ＡのＥ－Ｅ線における平面図である。 図４Ｂの一部分Ｃ３を側方から透視した断面図である。 図６ＡのＦ－Ｆ線における断面図である。 本開示の実施形態２の回路基板を示す平面図である。 本開示の実施形態２の回路基板を示す裏面図である。 本開示の実施形態２の回路基板を示す平面透視図である。 本開示の実施形態３の回路基板を示す平面図である。 本開示の実施形態３の回路基板を示す裏面図である。 本開示の実施形態３の回路基板を示す平面透視図である。 本開示の実施形態４の回路基板を示す平面図である。 本開示の実施形態４の回路基板を示す裏面図である。 本開示の実施形態４の回路基板を示す平面透視図である。 実施形態４の回路基板の第１面の平面図である。 実施形態４の回路基板の第１断面図である。 実施形態４の回路基板の第２断面図である。 実施形態４の回路基板の第３断面図である。 実施形態４の回路基板の第４断面図である。 実施形態４の回路基板の第２面の平面図である。 本開示の実施形態に係る半導体装置及び電子モジュールを示す縦断面図である。

以下、本開示の各実施形態について図面を参照して詳細に説明する。

（実施形態１）
図１Ａ～図１Ｃはそれぞれ、本開示の実施形態１の回路基板及び半導体装置を示す平面図、側面図及び裏面図である。

本開示の実施形態に係る半導体装置６０は、回路基板１０と、回路基板１０に搭載された電子部品６３とを備える。

電子部品６３は、半導体集積回路であってもよい。電子部品６３は、平面視において対角線の長さが１インチ以上、４インチ以上、或いは、８インチ以上の大型の半導体集積回路であってもよい。

本開示の実施形態１に係る回路基板１０は、第１面１１と当該第１面１１の反対側に位置する第２面１２とを有する絶縁基体１４を備える。絶縁基体１４は、電子部品６３を搭載する第１領域３１を第１面１１に有する。図１Ａにおいて、第１領域３１の外枠Ａ３１を一点鎖線で示す。第１領域３１は、平面視において電子部品６３と重なる領域を意味してもよい。平面視とは、第１面１１に垂直な方向から透視することを意味する。絶縁基体１４は、板状であってもよい。

絶縁基体１４は、例えば、酸化アルミニウム質焼結体（例えばアルミナセラミックス）、窒化アルミニウム質焼結体、窒化珪素質焼結体、ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。絶縁基体１４は、例えば酸化アルミニウム質焼結体である場合であれば、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化珪素（ＳｉＯ_２）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿物を作製する。この泥漿物を、従来周知のドクターブレード法またはカレンダーロール法等を採用してシート状に成形することによってセラミックグリーンシートを作製する。次に、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに、セラミックグリーンシートを複数枚積層して生成形体を形成し、この生成形体を高温（例えば約１６００℃）で焼成することによって絶縁基体１４が製作される。

回路基板１０は、さらに、第１面１１に位置する第１電極２１を有する。回路基板１０は、複数の第１電極２１を有し、複数の第１電極２１が第１領域３１の縁に沿って第１領域３１の全周にわたって並んでいてもよい。第１電極２１は、例えばボンディングワイヤーなどの導線を介して電子部品６３の端子と電気的に接続されていてもよい。電子部品６３の端子は、電子部品６３の上面に位置してもよい。

回路基板１０は、さらに、第２面１２に位置する第２電極２２を有する。回路基板１０は、複数の第２電極２２を有し、平面視において、複数の第２電極２２が第１領域３１の縁に沿って第１領域３１の全周にわたって並んでいてもよい。第２電極２２は、外部の部品（例えばコネクタ部品）に接続される電極であってもよい。第２電極２２には、外部の部品に接続されるピン端子６５が接合されていてもよい。

第１電極２１及び第２電極２２は、薄膜導体であってもよい。薄膜導体であることで、第１電極２１及び第２電極２２の微細化が図れ、第１電極２１及び第２電極２２の密度を高くすることができる。したがって、多数の第１電極２１及び多数の第２電極２２を要する場合でも、第１電極２１及び第２電極２２が位置する領域の面積を小さくできる。よって、回路基板１０の面積の削減を図ることができる。なお、第１電極２１及び第２電極２２の一方のみが、薄膜導体であってもよい。

薄膜導体である第１電極２１及び第２電極２２は、次のような方法で製造されてもよい。まず、絶縁基体１４の第１面１１及び第２面１２に樹脂膜を形成する。樹脂膜は、例えばポリイミド樹脂、ポリアミドイミド樹脂、シロキサン変性ポリアミドイミド樹脂、シロキサン変性ポリイミド樹脂、ポリフェニレンサルファイド樹脂、全芳香族ポリエステル樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリフェニレンエーテル樹脂、ポリキノリン樹脂およびフッ素樹脂等の絶縁樹脂から適宜選択された材料からなるものである。上記樹脂からなる２０μｍ～５０μｍ程度のシートの下面に、シロキサン変性ポリアミドイミド樹脂、シロキサン変性ポリイミド樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂またはエポキシ樹脂等の樹脂接着剤を乾燥厚みで５μｍ～２０μｍ程度にドクターブレード法等の塗布法にて塗布して乾燥させることで接着剤層を形成し、これを絶縁基体１４の第１面１１及び第２面１２に重ねて加熱プレスすることで絶縁基体１４の第１面１１上及び第２面１２上に樹脂膜を形成できる。

次にＲＩＥ（リアクティブ イオン エッチング）法やレーザー法もしくはこれらを組み合わせる等で、樹脂膜の第１電極２１及び第２電極２２に対応する部分に樹脂貫通孔を形成後、上面からおよび下面からスパッタリング法等の方法で密着層を絶縁基体１４の露出面に形成する。密着層はチタン、クロムおよびモリブデン等の活性金属又は当該活性金属の少なくとも１種を例えば０．１～１μｍの厚みで形成する。

その後、絶縁基体１４の表裏に主導体層を形成するためのめっきレジストを形成し、めっき法で銅、金、銀およびニッケル等の金属材料又は当該金属材料の少なくとも１種からなる主導体層を密着層上の必要部分に１～１５μｍ被着させる。めっきレジストを剥離した後に必要に応じ再度保護層を形成するためのめっきレジストを形成し、めっき法でニッケルや金等の保護層を１～５μｍ形成する。保護層は、上記のようにニッケルおよび金等からなり、主導体層の酸化等を抑制する機能を有する。その後レジストを剥離してから、露出している密着層をエッチングで除去する。以上の方法で第１電極２１及び第２電極２２を形成することができる。

あるいは、薄膜導体である第１電極２１及び第２電極２２は、例えば次のような方法で製造してもよい。まず、後述の内部導体２４が形成された絶縁基体１４の第１面１１及び第２面１２の全体に、例えばスパッタ法等の薄膜形成法を用いて、０．１～３μｍ程度のチタンやクロム等の接合金属層を形成する。次に、この接合金属層の全面に２～１０μｍ程度の銅等の主導体層を形成して、導電性薄膜層を形成する。必要に応じて接合金属層と主導体層との間にバリア層等を形成してもよい。そして、フォトリソグラフィーにより導電性薄膜層をパターン加工することで第１電極２１及び第２電極２２を形成することができる。

薄膜導体とは、蒸着法、スパッタリング法、イオンプレーティング法等の薄膜形成法によって形成される５０μｍ以下の厚みを有する導体を意味してもよい。第１電極２１及び第２電極２２は、例えば銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、クロム（Ｃｒ）またはチタン（Ｔｉ）等の金属材料の一種類または複数種類の金属からなるものとすることができる。例えば、クロム、チタンを下地金属層として銅を主導体層とする導体であってもよい。

回路基板１０は、さらに、絶縁基体１４の内部に位置する内部導体２４を有してもよい（図６Ａを参照）。内部導体２４には、第１電極２１と第２電極２２とを電気的に接続する導体であってもよい。内部導体２４は、第１電極２１のいずれか、第２電極２２のいずれか、又は、これら両方を接地電位に接続する導体であってもよい。絶縁基体１４は複数の絶縁層を含んだ多層構造を有し、内部導体２４は絶縁基体１４の任意な絶縁層の一方の面からもう一方の面にわたって延びる層間ビア導体２４ａと、隣接する一対の絶縁層間に位置する膜状導体２４ｂとを含んでもよい。そして、層間ビア導体２４ａと膜状導体２４ｂとが繋がって内部導体２４が構成されてもよい。

内部導体２４は、例えばタングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）または銅（Ｃｕ）等を主成分とする金属粉末メタライズであってもよい。例えば、絶縁基体１４が酸化アルミニウム質焼結体から成る場合であれば、Ｗ、ＭｏまたはＭｎ等の高融点金属粉末に適当な有機バインダーおよび溶媒等を添加混合して得たメタライズペーストを、絶縁基体１４用のセラミックグリーンシートに予めスクリーン印刷法によって所定のパターンに印刷塗布して、絶縁基体１４用のセラミックグリーンシートと同時に焼成することによって、絶縁基体１４の所定位置に被着形成される。膜状導体２４ｂは、例えば、絶縁基体１４用のセラミックグリーンシートに膜状導体２４ｂ用のメタライズペーストをスクリーン印刷法等の印刷手段によって印刷塗布し、絶縁基体１４用のセラミックグリーンシートとともに焼成することによって形成される。また、層間ビア導体２４ａは、例えば、絶縁基体１４用のセラミックグリーンシートに金型またはパンチングによる打ち抜き加工またはレーザー加工等の加工方法によって貫通孔を形成し、この貫通孔に層間ビア導体２４ａ用のメタライズペーストを上記印刷手段によって充填しておき、絶縁基体１４用のセラミックグリーンシートとともに焼成することによって形成される。メタライズペーストは、上述の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、絶縁基体１４との接合強度を高めるために、ガラス粉末、セラミック粉末を含んでいても構わない。

＜第１電極２１と第２電極２２の詳細＞
図２Ａ～図２Ｃはそれぞれ、実施形態１の回路基板を示す平面図、裏面図及び平面透視図である。図３Ａ及び図３Ｂは、回路基板の電極部分の詳細を示すもので、図３Ａは第１電極の拡大図、図３Ｂは第２電極の拡大図である。

絶縁基体１４の第１面１１は、前述した第１領域３１に加え、第１領域３１よりも外側に位置しかつ第１領域３１と間隔を開けて位置する第２領域３２と、第１領域３１と第２領域３２との間に位置する第３領域３３とを有してもよい。図２Ａ及び図２Ｃにおいて、第１領域３１の外枠Ａ３１と第２領域３２の内枠Ａ３２とを一点鎖線で示す。第３領域３３は、上記の外枠Ａ３１と内枠Ａ３２との間の領域を意味する。

第１電極２１は、第２領域３２に位置してもよい。第２領域３２と第１領域３１との間に間隔があることで、電子部品６３と第１電極２１との間に間隔が設けられ、電子部品６３（図１Ａを参照）の端子と第１電極２１との配線接続が容易になる。

一方、第２電極２２は、平面視において、第２領域３２よりも内側に位置してもよい（図２Ｃを参照）。すなわち、第２電極２２は、平面視において、第１領域３１又は第３領域３３に位置してもよい。第２電極２２が第２領域３２よりも内側に位置することで、第２電極２２が拡がらず、回路基板１０の面積（平面視したときの面積）の削減を図ることができる。

さらに、平面視において、第１電極２１と第２電極２２とが内方と外方とに分かれた領域に位置するので、第１電極２１と第２電極２２とを接続する内部導体２４（図６Ａを参照）が、平面視において第２領域３２とその内側の領域とに分散する。したがって、内部導体２４が、第２領域３２、第１領域３１又は第３領域３３に集中する構成と比較して、回路基板１０の第１面１１及び第２面１２の平坦性を向上できる。

平坦性が向上する理由は、次の通りである。仮に、セラミックの一部の領域にメタライズによる複数の層間ビア導体２４ａ（図６Ａを参照）を有する基板を作製した場合、セラミックと導体との熱収縮率に違いに起因して、焼成時の高温から常温に戻る際、層間ビア導体２４ａを有さない領域と複数の層間ビア導体２４ａが集中した領域とで収縮量の差が生じる。そして、上記の収縮量の差によって、基板の平坦性が劣化する。したがって、複数の層間ビア導体２４ａを分散させることで、基板の平坦性が向上する。

なお、複数の第１電極２１と複数の第２電極２２とは、全てが上記のように配置されてもよい。当該構成により、第１面１１及び第２面１２の平坦性をより向上できる。また、複数の第１電極２１の大半及び複数の第２電極２２の大半が上記のように配置されてもよく、当該構成により、第１面１１及び第２面１２の平坦性が向上するという効果が奏される。大半とは、８０％以上、９０％以上、９５％以上とすることができ、値が大きくなるほど上記の効果がより奏される。

図１Ａ～図１Ｃ、図２Ａ～図２Ｃに示した第１電極２１及び第２電極２２は、単純化して示しており、図２Ａの部分Ｃ１は、図３Ａに示すように複数の第１電極２１を含んでいてもよい。個々の第１電極２１は、ワイヤーボンディング等の配線接続が行われるパッド部２１ａと、層間ビア導体２４ａと接続されたコンタクト部２１ｂと、パッド部２１ａとコンタクト部２１ｂとを接続するリード部２１ｃとを有してもよい。なお、リード部２１ｃが省略され、パッド部２１ａの一部にコンタクト部２１ｂが含まれていてもよい。パッド部２１ａはコンタクト部２１ｂよりも第１面１１の縁の近くに位置し、コンタクト部２１ｂはパッド部２１ａよりも第１面１１の中央の近くに位置してもよい。

図２Ｂの部分Ｃ２は、図３Ｂに示すように複数の第２電極２２を有してもよい。複数の第２電極２２は、複数行複数列に並んでいてもよい。個々の第２電極２２は、図２Ｂに示すように、パッド形状であり、パッド形状の一部の部分が層間ビア導体２４ａ（図６Ａを参照）に接続された構成であってもよい。あるいは、図示を省略するが、個々の第２電極２２は、パッド部と、層間ビア導体２４ａに接続されたコンタクト部と、パッド部とコンタクト部とを接続するリード部と、を有する構成であってもよい。

＜層間ビア導体２４ａの詳細＞
図４Ａ～図４Ｃ、図５Ａ～図５Ｃ、図６Ａ～図６Ｂは、実施形態１の回路基板の配線構造を説明する図である。図４Ａは回路基板の側面図、図４Ｂは図４ＡのＡ－Ａ線における平面図、図４Ｃは図４ＡのＢ－Ｂ線における断面図を示す。図５Ａは図４ＡのＣ－Ｃ線における断面図、図５Ｂは図４ＡのＤ－Ｄ線における断面図、図５Ｃは図４ＡのＥ－Ｅ線における平面図を示す。また、図６Ａは図４Ｂの一部分Ｃ３を側方から透視した断面図であり、図６Ｂは図６ＡのＦ－Ｆ線における断面図である。以下では、第２面１２から第１面１１に向かう方向を高さ方向とし、第１面１１に沿った方向を平面方向として説明する。

図６Ａ及び図６Ｂに示すように、内部導体２４は、第１電極２１に接続された層間ビア導体２４ａ－１と、第２電極２２に接続された層間ビア導体２４ａ－２と、当該２つの層間ビア導体２４ａ－１、２４ａ－２の間に介在する膜状導体２４ｂとを有してもよい。図６Ａに示すように、上記のように構成された内部導体２４は、側方から見て、１ステップの階段形状を有する。

図示を省略するが、複数の内部導体２４には、側方から見て、複数ステップの階段形状を有する内部導体２４が含まれてもよい。すなわち、当該内部導体２４は、異なる高さ範囲に位置する３つ以上の層間ビア導体２４ａと、高さ方向において隣接する各対の層間ビア導体２４ａの間にそれぞれ介在する複数の膜状導体２４ｂとを有してもよい。当該内部導体２４は、側方から見て複数ステップの階段形状となる。

さらに、図６Ａ及び図６Ｂに示すように、複数の内部導体２４には、第２電極２２に接続される一方、第１電極２１には接続されない内部導体２４（図６Ａでは層間ビア導体２４ａ－３）を有してもよい。当該内部導体２４は、回路基板１０に含まれる図示しない接地導体（例えばベタ導体等）に接続されていてもよい。また、図示を省略するが、複数の内部導体２４には、第１電極２１に接続される一方、第２電極２２には接続されない内部導体２４が含まれてもよい。当該内部導体２４は、前述の接地導体に接続されていてもよい。

上記のように階段形状を有する内部導体２４は、水平方向における位置が、高さによって異なる。したがって、図４Ａの各断面線の高さにおいて層間ビア導体２４ａの個数を計数すると、各領域において層間ビア導体２４ａの個数は高さによって異なることとなる。

図４Ｂ、図４Ｃ、図５Ａ～図５Ｃにおいて破線で示した複数のブロック４１、４２は、内部導体２４の層間ビア導体２４ａの数を模式的に表わす。すなわち、図４Ｂ、図４Ｃ、図５Ａ～図５Ｃは、複数のブロック４１を枠状に結んだ領域に、複数のブロック４１の面積に略比例した数の層間ビア導体２４ａが位置することを表わしている。同様に、図４Ｂ、図４Ｃ、図５Ａ～図５Ｃは、複数のブロック４２を枠状に結んだ領域に、複数のブロック４２の面積に略比例した数の層間ビア導体２４ａが位置することを示している。

実施形態１の回路基板１０は、図４Ｂ、図４Ｃ、図５Ａ～図５Ｃに示すように、平面視で、第２領域３２と重なる層間ビア導体２４ａの数が、第２面１２に近づくに従って減少してもよい。さらに、平面視で、第１領域３１又は第３領域３３と重なる層間ビア導体２４ａの数が、第２面１２に近づくに従って増加してもよい。当該構成においては、層間ビア導体２４ａの分布が高さ方向において段階的に変化する。よって、層間ビア導体２４ａをより分散させることができ、層間ビア導体２４ａが集中することに起因して基板面の平坦性が劣化してしまうことをより低減できる。したがって、回路基板１０の第１面１１及び第２面１２の平坦性をより向上できる。

以上のように、実施形態１の回路基板１０によれば、回路基板１０の第１面１１に電子部品６３を搭載し、電子部品６３と第１電極２１とを配線接続（例えばワイヤーボンディング等）することで、電子部品６３の信号線を回路基板１０の第２面１２側に配置できる。さらに、実施形態１の回路基板１０によれば、前述したように、回路基板１０の面積（具体的には平面視したときの面積）を削減でき、かつ、第１面１１及び第２面１２の平坦性を向上できる。平坦性の向上により、第１面１１における電子部品６３の接続の信頼性を向上でき、さらに、第２電極２２を介した外部部品（例えばコネクタ部品）との接続の信頼性を向上できる。

（実施形態２）
図７Ａ～図７Ｃはそれぞれ、本開示の実施形態２の回路基板を示す平面図、裏面図及び平面透視図である。実施形態２の回路基板１０Ａは、平面視において第１領域３１の中央部と重なる範囲に第２電極２２Ａが位置する点が異なる他は、実施形態１と同様であってもよい。

図７Ｂ及び図７Ｃでは、第２電極２２を模式的に表わしており、当該図において第２電極２２Ａと示された部位に、多数の微細な第２電極２２Ａが位置していてもよい。第２電極２２Ａは、内部導体２４を介して第１電極２１と電気的に接続されていてもよいし、複数の第２電極２２Ａの中には、第１電極２１と電気的に接続されていない電極が含まれていてもよい。

実施形態２の回路基板１０Ａにおいても、実施形態１の回路基板１０と同様の効果が奏される。さらに、実施形態２の回路基板１０Ａによれば、外部の部品（例えばコネクタ部品など）と接続される複数の第２電極２２、２２Ａが広い領域に位置するので、複数の第２電極２２、２２Ａの個々の寸法を大きくすることができる。よって、外部の部品との接続の信頼性を向上できる。

さらに、実施形態２の回路基板１０Ａにおいては、平面視において第１領域３１の中央部と重なる範囲にも内部導体２４の層間ビア導体２４ａが位置する。したがって、第１領域３１の周辺部と、第２領域３２とに加えて、第１領域３１の中央部においても、層間ビア導体２４ａの分布の差を小さくすることができる。したがって、絶縁基体１４と内部導体２４との熱膨張率の差に起因する応力の均一化を図ることができ、回路基板１０Ａの第１面１１及び第２面１２の平坦性をより向上できる。よって、電子部品６３の実装の信頼性の向上、並びに、第２電極２２、２２Ａを介した外部部品（例えばコネクタ部品）との接続の信頼性を向上できる。

（実施形態３）
図８Ａ～図８Ｃはそれぞれ、本開示の実施形態３の回路基板を示す平面図、裏面図及び平面透視図である。実施形態３の回路基板１０Ｂは、平面視における第２電極２２の位置が異なる他は、実施形態１、２の回路基板１０、１０Ａと同様であってもよい。

実施形態３の複数の第２電極２２は、平面視において第３領域３３に位置してもよい。当該構成においても、実施形態１の回路基板１０と同様の効果が奏される。さらに、実装された電子部品６３と重ならない第２領域３２に、第２電極２２が位置するので、第２電極２２に加わる応力が電子部品６３の実装部に影響を及ぼすことを低減できる。したがって、電子部品６３の実装の信頼性をより向上できる。

（実施形態４）
図９Ａ～図９Ｃはそれぞれ、本開示の実施形態４の回路基板を示す平面図、裏面図及び平面透視図である。図１０Ａ～図１０Ｃ及び図１１Ａ～図１１Ｃは、実施形態４の回路基板の配線構造を説明する図であり、図１０Ａは第１面の平面図、図１０Ｂは第１断面の図、図１０Ｃは第２断面の図、図１１Ａは第３断面の図、図１１Ｂは第４断面の図、図１１Ｃは第２面の平面図である。第１断面から第４断面は、回路基板１０Ｃを高さ方向において５等分したときの各層の断面をそれぞれ示す。第１面１１から第２面１２にかけて第１断面図～第４断面図の順で並ぶ。図１０Ａ～図１０Ｃ、図１１Ａ～図１１Ｃに示すブロック４１、４２は、図４Ｂ、図４Ｃ、図５Ａ～図５Ｃに示したブロック４１、４２と同様に層間ビア導体２４ａの分布を表わす。

実施形態４の回路基板１０Ｃは、複数のビア導体２５を有する点が異なる他は実施形態１、３の回路基板１０、１０Ｂと同様であってもよい。

実施形態４の回路基板１０Ｃは、図９Ａ～図９Ｃに示すように、平面視において第１領域３１に重なる複数のビア導体２５を有してもよい。当該構成によれば、第１領域３１と第２領域３２と第３領域３３とに、層間ビア導体２４ａ又はビア導体２５が分布した構成が得られる。したがって、絶縁基体１４と内部導体２４及びビア導体２５との熱膨張率の差に起因する応力を、第１領域３１～第３領域３３において均一化できる。したがって、回路基板１０Ｃの第１面１１及び第２面１２の平坦性をより向上できる。よって、電子部品６３の実装の信頼性の向上、並びに、第２電極２２を介した外部部品（例えばコネクタ部品）との接続の信頼性を向上できる。

ビア導体２５は、接地導体（すなわち接地電位）に接続された構成、または第１電極２１から絶縁された構成の、少なくとも一方であってもよい。すなわち、ビア導体２５は、接地導体に接続されかつ第１電極２１から絶縁された構成であってもよい。ビア導体２５は、信号を伝送しないダミーパターンであってもよい。

ビア導体２５は、第１面１１又は第２面１２の少なくとも一方に露出していてもよい。当該構成により、絶縁基体１４の焼成時における脱バインダーを促進できる。

ビア導体２５は、第２面１２に露出しない構成としてもよい。例えば、ビア導体２５は、第１面１１から第２面１２の直前にかけて延在してもよい。ビア導体２５が第２面１２に露出しないことで、ビア導体２５に外部の部品（例えばコネクタ部品）の一部が接触してしまうなど、想定しない電気的な接続が生じる恐れを低減できる。図示は省略するが、ビア導体２５は、第１面１１に露出しない構成としてもよいし、第２面１２に露出する構成としてもよい。

ビア導体２５は、第１領域３１において均一に分布するとよい。均一に分布とは、厳密に均一な分布に限られず、複数のビア導体２５が含まれる大きさの任意な複数の領域を抽出してビア導体２５の分布密度を比較したときに、分布密度の差が±１０％以内である場合を含むものとする。ビア導体２５が均一に分布する構成により、回路基板１０Ｃの第１面１１及び第２面１２の平坦性をより向上できる。

（半導体装置及び電子モジュール）
図１２は、本開示の実施形態に係る半導体装置及び電子モジュールを示す縦断面図である。本開示の実施形態に係る半導体装置６０Ａは、回路基板１０と、回路基板１０に搭載された電子部品６３と、回路基板１０を装着可能なコネクタ部品５１とを備える。コネクタ部品５１は、ソケットと呼んでもよい。回路基板１０はコネクタ部品５１に対して脱着可能な構成であってもよい。半導体装置６０Ａは、電子部品６３を封止する蓋体６７を更に備えてもよい。回路基板１０は、実施形態２から実施形態４の回路基板１０Ａ～１０Ｃに代替されてもよい。

図１２の例では、複数の第２電極２２それぞれにピン端子６５が接合され、当該ピン端子６５がコネクタ部品５１の凹部に挿入され、かつ、コネクタ部品５１の接続端子に接触することで、回路基板１０とコネクタ部品５１とが電気的に接続される構造が適用されている。なお、コネクタ部品５１と回路基板１０との接続態様は、上記の例に限られず、種々の接続態様が適用されてもよい。例えば、コネクタ部品５１が複数のピン端子を有し、当該ピン端子が回路基板１０の第２電極２２に接触することで、コネクタ部品５１と回路基板１０とが電気的に接続される構造が適用されてもよい。

本開示の実施形態に係る電子モジュール１００は、モジュール用基板１１０と、モジュール用基板１１０に搭載された半導体装置６０Ａとを備える。モジュール用基板１１０には、半導体装置６０Ａに加えて、他の電子部品及び電気部品等が搭載されてもよい。図１２の例では、コネクタ部品５１がモジュール用基板１１０に実装され、コネクタ部品５１に回路基板１０が装着されている。コネクタ部品５１は多数の端子を有し、当該多数の端子とモジュール用基板１１０の配線導体とが半田等の導電性接合材を介して接合されてもよい。

なお、半導体装置６０Ａは、コネクタ部品５１を有さず、モジュール用基板１１０に直接に回路基板１０が実装されてもよい。

本実施形態の半導体装置６０Ａによれば、面積が削減された回路基板１０によって、実装領域の縮小化を図ることができる。さらに、回路基板１０の第１面１１及び第２面１２の平坦性の向上により、電子部品６３の接続の信頼性、並びに、回路基板１０の接続の信頼性を向上できる。

本実施形態の電子モジュール１００によれば、半導体装置６０Ａの実装領域の面積が削減されることから、モジュール全体のコンパクト化を図ることができる。さらに、電子部品６３及び回路基板１０の接続の信頼性が向上されることから、電子モジュール１００の信頼性が向上される。

以上、本開示の各実施形態について説明した。しかし、本開示の回路基板、半導体装置並びに電子モジュールは、上記実施形態に限られるものでない。実施形態で示した細部は、発明の趣旨を逸脱しない範囲で適宜変更可能である。

以下、本開示の一実施形態を示す。一実施形態において、
（１）回路基板は、
第１面と前記第１面の反対側に位置する第２面とを有する絶縁基体と、
前記第１面に位置しかつ電子部品が搭載される第１領域と、
前記第１面における前記第１領域よりも外側に位置しかつ前記第１領域と間隔を開けて位置する第２領域と、
前記第１面における前記第１領域と前記第２領域との間に位置する第３領域と、
前記第２領域に位置しかつ前記電子部品に電気的に接続される第１電極と、
前記第２面に位置しかつ外部の部品に電気的に接続される第２電極と、
を備え、
平面視において前記第２電極が前記第２領域よりも内側に位置する。

（２）上記（１）の回路基板は、
平面視において前記第２電極が前記第３領域に位置する。

（３）上記（１）又は（２）の回路基板は、
前記第１面から前記第２面にわたって位置しかつ前記第１電極と前記第２電極とを電気的に接続する複数の層間ビア導体を更に備え、
前記複数の層間ビア導体のうち、平面視で前記第２領域と重なる層間ビア導体の数が、前記第２面に近づくに従って減少し、
前記複数の層間ビア導体のうち、平面視で前記第１領域又は前記第３領域と重なる層間ビア導体の数が、前記第２面に近づくに従って増加する。

（４）上記（２）の回路基板は、
前記第１面から前記第２面にわたって位置しかつ前記第１電極と前記第２電極とを電気的に接続する複数の層間ビア導体を更に備え、
前記複数の層間ビア導体のうち、平面視で前記第２領域と重なる層間ビア導体の数が、前記第２面に近づくに従って減少し、
前記複数の層間ビア導体のうち、平面視で前記第３領域と重なる層間ビア導体の数が、前記第２面に近づくに従って増加する。

（５）上記（１）から（４）の回路基板は、
平面視において前記第１領域に重なる複数のビア導体を有し、
前記複数のビア導体の各々は、接地導体に接続される構成、または前記第１電極から絶縁される構成の、少なくとも一方である。

（６）上記（１）から（５）の回路基板は、
前記第１電極及び前記第２電極の少なくとも一方は、薄膜導体である。

一実施形態において、
（７）半導体装置は、
（１）から（６）のいずれか一つの回路基板と、
前記第１領域に搭載された半導体集積回路と、
を備える。

（８）上記（７）の半導体装置は、
前記回路基板を装着可能なコネクタ部品を更に備える。

一実施形態において、
（９）電子モジュールは、
（７）又は（８）の半導体装置と、
前記半導体装置が搭載されたモジュール用基板と、
を備える。

本開示は、回路基板、半導体装置及び電子モジュールに利用できる。

１０、１０Ａ～１０Ｃ 回路基板
１１ 第１面
１２ 第２面
１４ 絶縁基体
２１ 第１電極
２２、２２Ａ 第２電極
２４ 内部導体
２４ａ 層間ビア導体
２４ｂ 膜状導体
２５ ビア導体
３１ 第１領域
３２ 第２領域
３３ 第３領域
５１ コネクタ部品
６０、６０Ａ 半導体装置
６３ 電子部品
６５ ピン端子
１００ 電子モジュール
１１０ モジュール用基板

Claims (9)

1. 第１面と前記第１面の反対側に位置する第２面とを有する絶縁基体と、
   前記第１面に位置しかつ半導体集積回路である電子部品が搭載される第１領域と、
   前記第１面における前記第１領域よりも外側に位置しかつ前記第１領域と間隔を開けて位置する第２領域と、
   前記第１面における前記第１領域と前記第２領域との間に位置する第３領域と、
   前記第２領域に位置しかつ前記電子部品に電気的に接続される第１電極と、
   前記第２面に位置しかつ外部の部品に電気的に接続される第２電極と、
   前記第１面から前記第２面にわたって位置しかつ前記第１電極と前記第２電極とを電気的に接続する複数の層間ビア導体と、
   を備え、
   平面視において前記第２電極が前記第２領域よりも内側に位置し、
   前記第１電極は、前記電子部品の端子と配線接続されるパッド部と、平面視における前記パッド部と異なる箇所に位置し層間ビア導体に接続されるコンタクト部とを有し、
   前記パッド部は前記コンタクト部よりも前記第１面の縁の近くに位置する、
   回路基板。
2. 平面視において前記第２電極が前記第３領域に位置する、
   請求項１記載の回路基板。
3. 前記複数の層間ビア導体のうち、平面視で前記第２領域と重なる層間ビア導体の数が、前記第２面に近づくに従って減少し、
   前記複数の層間ビア導体のうち、平面視で前記第１領域又は前記第３領域と重なる層間ビア導体の数が、前記第２面に近づくに従って増加する、
   請求項１記載の回路基板。
4. 前記複数の層間ビア導体のうち、平面視で前記第２領域と重なる層間ビア導体の数が、前記第２面に近づくに従って減少し、
   前記複数の層間ビア導体のうち、平面視で前記第３領域と重なる層間ビア導体の数が、前記第２面に近づくに従って増加する、
   請求項２記載の回路基板。
5. 平面視において前記第１領域に重なり、前記第１領域において均一に分布した複数のビア導体を有し、
   前記複数のビア導体の各々は、接地導体に接続される構成、または前記第１電極から絶縁される構成の、少なくとも一方である、
   請求項１記載の回路基板。
6. 前記第１電極及び前記第２電極の少なくとも一方は、薄膜導体である、
   請求項１記載の回路基板。
7. 請求項１記載の回路基板と、
   前記第１領域に搭載された半導体集積回路と、
   を備える半導体装置。
8. 前記回路基板を装着可能なコネクタ部品を更に備える、
   請求項７記載の半導体装置。
9. 請求項７記載の半導体装置と、
   前記半導体装置が搭載されたモジュール用基板と、
   を備える電子モジュール。