Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7834232B2 - Manufacturing method for semiconductor devices - Google Patents
[go: Go Back, main page]

JP7834232B2 - Manufacturing method for semiconductor devices - Google Patents

Manufacturing method for semiconductor devices

Info

Publication number
JP7834232B2
JP7834232B2 JP2025502319A JP2025502319A JP7834232B2 JP 7834232 B2 JP7834232 B2 JP 7834232B2 JP 2025502319 A JP2025502319 A JP 2025502319A JP 2025502319 A JP2025502319 A JP 2025502319A JP 7834232 B2 JP7834232 B2 JP 7834232B2
Authority
JP
Japan
Prior art keywords
solder
semiconductor device
bisn
manufacturing
sncu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2025502319A
Other languages
Japanese (ja)
Other versions
JPWO2024176947A5 (en
JPWO2024176947A1 (en
Inventor
純司 藤野
稔 江草
智香 川添
裕基 滝下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2024176947A1 publication Critical patent/JPWO2024176947A1/ja
Publication of JPWO2024176947A5 publication Critical patent/JPWO2024176947A5/ja
Application granted granted Critical
Publication of JP7834232B2 publication Critical patent/JP7834232B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations

Landscapes

  • Die Bonding (AREA)

Description

本開示は、はんだ接合を用いて製造される半導体装置およびその製造方法に関するものである。This disclosure relates to a semiconductor device manufactured using solder joints and a method for manufacturing the same.

パワーモジュールをはじめとする半導体装置には、小型軽量化および高い放熱性が求められる。はんだ接合は、放熱グリスに比較して熱伝導に優れる一方で、接合プロセス温度と耐熱温度とがほぼ等しいため、パワーモジュールの内部実装に用いられているはんだ(以下「内部実装はんだ」という)を溶融させることなく、パワーモジュールを放熱板などに接合させることは難しい。特に昨今では、環境問題を考慮して高温Pbはんだの使用が制限されており、融点差を利用した段階的なはんだ付け(ステップはんだ付け)がますます困難となっている。Semiconductor devices, including power modules, require miniaturization, weight reduction, and high heat dissipation. While soldering offers superior thermal conductivity compared to thermal grease, the bonding process temperature and heat resistance temperature are nearly equal. Therefore, it is difficult to bond power modules to heat sinks or other components without melting the solder used for internal mounting (hereinafter referred to as "internal mounting solder"). In particular, with the recent restrictions on the use of high-temperature Pb solder due to environmental concerns, step soldering using melting point differences is becoming increasingly difficult.

また、SiC半導体を材料として用いる半導体装置は、動作温度が高く、効率に優れているため、今後の主流となる可能性が高い。そのため、半導体装置には、SiC半導体に適用可能なパッケージ形態であることも求められている。Furthermore, semiconductor devices using SiC semiconductors as materials have high operating temperatures and excellent efficiency, making them highly likely to become the mainstream in the future. Therefore, semiconductor devices are also required to have package forms that are compatible with SiC semiconductors.

特開2002-94242号公報Japanese Patent Publication No. 2002-94242

半導体装置の放熱性を確保するために、半導体装置の底面とベース板とをはんだ接合することが必要となることがある。特に、トランスファーモールドタイプの半導体装置の場合、半導体装置とベース板とをはんだ接合する際に、半導体装置の内部実装はんだが再溶融すると、その体積が膨張して封止樹脂の隙間から内部実装はんだが漏れることが懸念される。そのため、半導体装置とベース板とのはんだ接合は、基本的には内部実装はんだの融点以下のプロセス温度で実施する必要がある。To ensure proper heat dissipation in semiconductor devices, it is sometimes necessary to solder the bottom surface of the semiconductor device to the base plate. In particular, with transfer-molded semiconductor devices, there is a concern that if the internal solder of the semiconductor device remelts during the soldering process, its volume will expand, causing it to leak through gaps in the sealing resin. Therefore, soldering the semiconductor device to the base plate should generally be performed at a process temperature below the melting point of the internal solder.

従来ははんだが含有するPbの比率を高めることにより、はんだの融点をある程度自由に調整可能であったが、上述のように現在はPbはんだの使用が制限されている。また、BiSnはんだ(融点139℃)を用いることで、はんだ接合の低温プロセス化は可能である。しかし、BiSnはんだは、耐熱性が低く、SnAgCuはんだに比べて熱伝導が低いため、BiSnはんだを用いる場合は、はんだ接合部の脆性破壊が問題となる。Traditionally, the melting point of solder could be adjusted to some extent by increasing the proportion of lead (Pb) it contained. However, as mentioned above, the use of lead (Pb) solder is currently restricted. Furthermore, using biSn solder (melting point 139°C) allows for low-temperature soldering processes. However, biSn solder has low heat resistance and lower thermal conductivity compared to SnAgCu solder, so brittle fracture of the solder joint becomes a problem when using biSn solder.

上記の特許文献1には、Cuの芯材にBiSnはんだの液相をネッキング(接続)させる技術が開示されている。この技術によれば、BiSnはんだにCuが拡散することで、はんだの融点が上昇して耐熱性が向上することが期待できる。しかし、特許文献1の技術はスルーホールを埋め込む材料に関するものであり、BiSnはんだの耐熱性の低さや脆さの問題は考慮されていない。Patent Document 1 discloses a technique for necking (connecting) the liquid phase of BiSn solder to a Cu core material. According to this technique, it is expected that the melting point of the solder will increase and its heat resistance will improve as Cu diffuses into the BiSn solder. However, the technique in Patent Document 1 concerns materials for filling through-holes, and does not take into account the problems of BiSn solder's low heat resistance and brittleness.

本開示は以上のような課題を解決するためになされたものであり、半導体装置の製造における接合プロセスの低温化を図りつつ、はんだ接合部の耐熱性および信頼性を確保することを目的とする。This disclosure was made to solve the above-mentioned problems, and aims to ensure the heat resistance and reliability of solder joints while lowering the temperature of the bonding process in the manufacturing of semiconductor devices.

本開示に係る半導体装置の製造方法は、(a)第1の回路要素と第2の回路要素との間に、第1のはんだの粒子と前記第1のはんだよりも融点の高い第2のはんだの粒子とを溶媒に混合して成る混合ソルダーペーストと、前記第2のはんだとを積層する工程と、(b)前記混合ソルダーペーストおよび前記第2のはんだを、前記第1のはんだの融点と前記第2のはんだの融点との間の温度に加熱することで、前記第1の回路要素と前記第2の回路要素とのはんだ接合を行う工程とを備え、前記工程(b)において、前記第2のはんだの一部が前記第1のはんだの液相へ拡散し、部分的に前記第2のはんだが残存するはんだ接合層が形成される。 A method for manufacturing a semiconductor device according to the present disclosure comprises the steps of (a) laminating a mixed solder paste, which is made by mixing first solder particles and second solder particles having a higher melting point than the first solder in a solvent, and the second solder between a first circuit element and a second circuit element, and (b) performing a solder joint between the first circuit element and the second circuit element by heating the mixed solder paste and the second solder to a temperature between the melting point of the first solder and the melting point of the second solder, wherein in step (b), a portion of the second solder diffuses into the liquid phase of the first solder, forming a solder joint layer in which the second solder partially remains.

本開示に係る半導体装置は、第1の回路要素および第2の回路要素と、前記第1の回路要素と前記第2の回路要素とを接合し、第1のはんだに前記第1のはんだよりも融点の高い第2のはんだが拡散した層と前記第2のはんだから成る層とを含むはんだ接合層と、を備え、前記第1のはんだは、ビスマスを10wt%以上含むスズ基のはんだである
The semiconductor device according to this disclosure comprises a first circuit element and a second circuit element, and a solder joint layer that joins the first circuit element and the second circuit element, and includes a layer in which a second solder having a higher melting point than the first solder is diffused into the first solder, and a layer consisting of the second solder , wherein the first solder is a tin-based solder containing 10 wt% or more of bismuth .

本開示によれば、半導体装置の製造における接合プロセスの低温化を図りつつ、はんだ接合部の耐熱性および信頼性を確保することができる。According to this disclosure, it is possible to lower the temperature of the bonding process in the manufacturing of semiconductor devices while ensuring the heat resistance and reliability of the solder joints.

実施の形態1に係る半導体装置の製造方法における半導体素子の接合プロセスを示す概念図である。This is a conceptual diagram showing the semiconductor element bonding process in the semiconductor device manufacturing method according to Embodiment 1. 実施の形態1に係る半導体装置の製造方法における半導体素子の接合プロセスを示す概念図である。This is a conceptual diagram showing the semiconductor element bonding process in the semiconductor device manufacturing method according to Embodiment 1. 実施の形態1に係る半導体装置の製造方法における半導体素子の接合プロセスを示す概念図である。This is a conceptual diagram showing the semiconductor element bonding process in the semiconductor device manufacturing method according to Embodiment 1. Bi-Snの平衡状態図である。This is the Bi-Sn equilibrium phase diagram. 実施の形態1に係る半導体装置の製造方法の変形例を示す概念図である。This is a conceptual diagram showing a modified example of the method for manufacturing a semiconductor device according to Embodiment 1. 実施の形態2に係る半導体装置の製造方法における半導体素子の接合プロセスを示す概念図である。This is a conceptual diagram showing the semiconductor element bonding process in the semiconductor device manufacturing method according to Embodiment 2. 実施の形態2に係る半導体装置の製造方法における半導体素子の接合プロセスを示す概念図である。This is a conceptual diagram showing the semiconductor element bonding process in the semiconductor device manufacturing method according to Embodiment 2. 実施の形態2に係る半導体装置の製造方法における半導体素子の接合プロセスを示す概念図である。This is a conceptual diagram showing the semiconductor element bonding process in the semiconductor device manufacturing method according to Embodiment 2. 実施の形態2に係る半導体装置の製造方法における半導体素子の接合プロセスを示す概念図である。This is a conceptual diagram showing the semiconductor element bonding process in the semiconductor device manufacturing method according to Embodiment 2. 実施の形態3に係る半導体装置の製造方法における半導体素子の接合プロセスを示す概念図である。This is a conceptual diagram showing the semiconductor element bonding process in the semiconductor device manufacturing method according to Embodiment 3. 実施の形態3に係る半導体装置の製造方法における半導体素子の接合プロセスを示す概念図である。This is a conceptual diagram showing the semiconductor element bonding process in the semiconductor device manufacturing method according to Embodiment 3. 実施の形態3に係る半導体装置の製造方法における半導体素子の接合プロセスを示す概念図である。This is a conceptual diagram showing the semiconductor element bonding process in the semiconductor device manufacturing method according to Embodiment 3. 実施の形態3に係る半導体装置の製造方法における半導体素子の接合プロセスを示す概念図である。This is a conceptual diagram showing the semiconductor element bonding process in the semiconductor device manufacturing method according to Embodiment 3. 実施の形態3に係る半導体装置の製造方法における半導体素子の接合プロセスを示す概念図である。This is a conceptual diagram showing the semiconductor element bonding process in the semiconductor device manufacturing method according to Embodiment 3. 実施の形態3に係る半導体装置の製造方法における半導体素子の接合プロセスを示す概念図である。This is a conceptual diagram showing the semiconductor element bonding process in the semiconductor device manufacturing method according to Embodiment 3. 実施の形態4に係る半導体装置としてのパワーモジュールの製造方法を示す概念図である。This is a conceptual diagram showing a method for manufacturing a power module as a semiconductor device according to Embodiment 4. 実施の形態4に係る半導体装置としてのパワーモジュールの製造方法を示す概念図である。This is a conceptual diagram showing a method for manufacturing a power module as a semiconductor device according to Embodiment 4. 実施の形態4に係る半導体装置としてのパワーモジュールの製造方法を示す概念図である。This is a conceptual diagram showing a method for manufacturing a power module as a semiconductor device according to Embodiment 4. 実施の形態4に係る半導体装置としてのパワーモジュールの製造方法を示す概念図である。This is a conceptual diagram showing a method for manufacturing a power module as a semiconductor device according to Embodiment 4. 実施の形態4に係る半導体装置としてのパワーモジュールの製造方法を示す概念図である。This is a conceptual diagram showing a method for manufacturing a power module as a semiconductor device according to Embodiment 4. 実施の形態5に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。This is a block diagram showing the configuration of a power conversion system to which the power conversion device according to Embodiment 5 is applied.

<実施の形態1>
図1から図5は、実施の形態1に係る半導体装置の製造方法における半導体素子の接合プロセスを示す概念図である。これらの図を参照しつつ、当該接合プロセスを説明する。
<Embodiment 1>
Figures 1 to 5 are conceptual diagrams showing the semiconductor element bonding process in the semiconductor device manufacturing method according to Embodiment 1. The bonding process will be explained with reference to these figures.

まず、図1に示すように、第1の回路要素としてのセラミック基板10と第2の回路要素としての半導体素子20の間に積層はんだ30を配置して重ね合わせる。積層はんだ30は、ビスマス(Bi)を含むスズ(Sn)基のはんだである第1のはんだとしてのBiSnはんだ31を、第2のはんだとしてのSnCuはんだ32の両面に設けた構成となっている。First, as shown in Figure 1, a laminated solder 30 is placed and superimposed between a ceramic substrate 10, which is a first circuit element, and a semiconductor element 20, which is a second circuit element. The laminated solder 30 has a configuration in which a first solder, BiSn solder 31, which is a tin (Sn)-based solder containing bismuth (Bi), is provided on both sides of a second solder, SnCu solder 32.

本実施の形態では、セラミック基板10として、窒化アルミ基材の両面にCu導体層を形成してなり、サイズが25mm×25mmであるのものが用いられている。半導体素子20としては、Si製で、裏面にはんだ付け用メタライズとしてNi/Auめっきが施され、サイズが13mm×13mm×0.4mmであるものが用いられている。積層はんだ30としては、サイズが13mm×13mm×0.176mmのものが用いられている。BiSnはんだ31としては、組成比が57wt%Bi-43wt%Sn、融点が139℃、厚さが0.012mmのものが用いられている。SnCuはんだ32としては、組成比が99.3wt%Sn-0.7wt%Cu、融点が229℃、厚さが0.21mmのものが用いられている。なお、半導体素子20は、SiCやGaN、ダイヤモンドなどのワイドバンドギャップ半導体製であってもよい。半導体材料としてワイドバンドギャップ半導体を用いた半導体素子20は、Si製の半導体素子に対して、高電圧、大電流、高温での動作に優れている。In this embodiment, the ceramic substrate 10 is made of an aluminum nitride substrate with Cu conductive layers formed on both sides, and has a size of 25 mm x 25 mm. The semiconductor element 20 is made of Si, with Ni/Au plating applied to the back surface as a metallization for soldering, and has a size of 13 mm x 13 mm x 0.4 mm. The multilayer solder 30 has a size of 13 mm x 13 mm x 0.176 mm. The BiSn solder 31 has a composition ratio of 57 wt% Bi - 43 wt% Sn, a melting point of 139°C, and a thickness of 0.012 mm. The SnCu solder 32 has a composition ratio of 99.3 wt% Sn - 0.7 wt% Cu, a melting point of 229°C, and a thickness of 0.21 mm. Note that the semiconductor element 20 may be made of a wide-bandgap semiconductor such as SiC, GaN, or diamond. The semiconductor device 20, which uses a wide-bandgap semiconductor as the semiconductor material, exhibits superior operation at high voltage, high current, and high temperature compared to semiconductor devices made of Si.

SnCuはんだ32は、共晶である99.3wt%Sn-0.7wt%Cuのものに限られず、微量のAgなど添加元素が含まれていてもよい。Agを添加したSnCuはんだ32には、Agの濃度が3%あたりのところに共晶点(217℃)がある。SnCuはんだ32の融点が下がりすぎると、SnCuはんだ32の層を残存させて接合することが難しくなるため、SnCuはんだ32に添加するAgの濃度は1%以下とすることが望ましい。The SnCu solder 32 is not limited to the eutectic 99.3 wt% Sn-0.7 wt% Cu; it may also contain trace amounts of additive elements such as Ag. In SnCu solder 32 with added Ag, the eutectic point (217°C) is located at an Ag concentration of around 3%. If the melting point of the SnCu solder 32 is lowered too much, it becomes difficult to bond while preserving the layer of SnCu solder 32; therefore, it is desirable to keep the concentration of Ag added to the SnCu solder 32 to 1% or less.

また、BiSnはんだ31にも、微量のAgやSbなどが添加されてもよい。ただし、添加物の元素量が多くなると、柔軟性が失われるため、BiSnはんだ31に添加する元素の濃度は1%以下が望ましい。Furthermore, small amounts of Ag, Sb, etc., may be added to the BiSn solder 31. However, since flexibility is lost if the amount of added elements increases, it is desirable that the concentration of elements added to the BiSn solder 31 be 1% or less.

セラミック基板10と半導体素子20との間に積層はんだ30を挟んだ状態で、ホットプレートを用いて、BiSn共晶はんだ31の融点(139℃)とSnCuはんだ32の融点(229℃)との間の温度、例えば160℃に加熱する。すると、図2に示すように、積層はんだ30の表裏のBiSnはんだ31が溶融し、セラミック基板10と積層はんだ30との間および半導体素子20と積層はんだ30との間のそれぞれにおいて、液相311が発生し、はんだ接合が成される。このとき、積層はんだ30の中心部のSnCuはんだ32は、徐々に溶解して液相311へ拡散する。With the laminated solder 30 sandwiched between the ceramic substrate 10 and the semiconductor element 20, the solder is heated using a hot plate to a temperature between the melting point of the BiSn eutectic solder 31 (139°C) and the melting point of the SnCu solder 32 (229°C), for example, 160°C. As shown in Figure 2, the BiSn solder 31 on both sides of the laminated solder 30 melts, and a liquid phase 311 is generated between the ceramic substrate 10 and the laminated solder 30, and between the semiconductor element 20 and the laminated solder 30, thereby forming a solder joint. At this time, the SnCu solder 32 in the center of the laminated solder 30 gradually melts and diffuses into the liquid phase 311.

さらに温度を上昇させて、SnCuはんだ32の融点(229℃)の融点近くの温度、例えば215℃に達すると、SnCuはんだ32の溶解および拡散が完了し、図3に示すように、セラミック基板10と半導体素子20との間に、全体がほぼ均一の組成の合金となったはんだ接合層33が形成される。Further increasing the temperature until it reaches a temperature close to the melting point of the SnCu solder 32 (229°C), for example, 215°C, the melting and diffusion of the SnCu solder 32 is completed, and as shown in Figure 3, a solder joint layer 33 with an alloy having a nearly uniform composition is formed between the ceramic substrate 10 and the semiconductor element 20.

本実施の形態では、はんだ接合層33の最終的なBi組成比は約7wt%となる。このようにBi組成比が低く抑えられたはんだ接合層33は、高い耐熱性と強度を有しており、はんだ接合部の耐熱性および信頼性を確保することができる。In this embodiment, the final Bi composition ratio of the solder joint layer 33 is approximately 7 wt%. A solder joint layer 33 with such a low Bi composition ratio possesses high heat resistance and strength, ensuring the heat resistance and reliability of the solder joint.

図4は、Sn-Biの平衡状態図である。図4の平衡状態図から、Bi組成比が約7wt%のはんだ接合層33は、液相線温度が約220℃、固相線温度が約200℃となることが分かる。つまり、初めからBi組成比が7wt%のBiSnはんだを用いて接合を行うためには、200℃以上に加熱しなければ液相が発生しない。一般的に、はんだの液相線温度よりも20℃~30℃程度高い温度まで加熱しなければ、はんだの液相の流動性を確保できないため、初めからBi組成比が7wt%のBiSnはんだを用いてはんだ接合を行うためには、235℃~245℃まで加熱する必要がある。Figure 4 is an equilibrium phase diagram of Sn-Bi. From the equilibrium phase diagram in Figure 4, it can be seen that the solder joint layer 33 with a Bi composition ratio of approximately 7 wt% has a liquidus temperature of approximately 220°C and a solidus temperature of approximately 200°C. In other words, in order to perform a joint using BiSn solder with a Bi composition ratio of 7 wt% from the beginning, the liquid phase will not be generated unless it is heated to above 200°C. Generally, the fluidity of the liquid phase of the solder cannot be ensured unless it is heated to a temperature about 20°C to 30°C higher than the liquidus temperature of the solder. Therefore, in order to perform a solder joint using BiSn solder with a Bi composition ratio of 7 wt% from the beginning, it is necessary to heat it to 235°C to 245°C.

それに対し、実施の形態1の接合プロセスでは、積層はんだ30のBiSnはんだ31は160℃~170℃で十分な流動性を発揮して良好な接合が可能な状態となる。最終的にはんだ接合層33を均一な状態にするには、固相線温度の200℃まで加熱する必要はあるが、初めからBi組成比が7wt%のBiSnはんだを用いる場合の温度(235℃~245℃)よりも低い温度で接合が可能である。In contrast, in the bonding process of Embodiment 1, the BiSn solder 31 of the laminated solder 30 exhibits sufficient fluidity at 160°C to 170°C, enabling good bonding. Although it is ultimately necessary to heat to the solidus temperature of 200°C to make the solder bonding layer 33 uniform, bonding is possible at a lower temperature than when using BiSn solder with a Bi composition ratio of 7 wt% from the beginning (235°C to 245°C).

なお、何らかの制約によって200℃よりも低い温度までしか加熱できない場合、図2の状態のままでもセラミック基板10と半導体素子20との接合は可能である。この場合、はんだ接合層33の組成は均一にはならないが、接合部の強度、熱伝導、電気伝導などの面で大きな問題は生じないと考えられる。例えば、本実施の形態の接合プロセスにおける接合温度を180℃とした場合、等温凝固によって液相311のBi組成比は12wt%程度となると考えられるが、この部分の接合強度や弾性係数は、SnCuはんだ32の接合強度や弾性係数に対して2倍程度高い。そのため、組成が不均一な(図2のような状態の)はんだ接合層33が生じた場合、温度サイクルなど信頼性評価を行うと、クラックや剥離といった疲労に伴う変化は中心部(SnCuはんだ32の部分)に生じる。したがって接合温度を180℃とした場合でも、融点が229℃のSnCuはんだと同等の信頼性が得られると考えられる。Furthermore, if heating is limited to a temperature lower than 200°C due to some constraint, bonding between the ceramic substrate 10 and the semiconductor element 20 is still possible even in the state shown in Figure 2. In this case, although the composition of the solder joint layer 33 will not be uniform, it is not expected that any major problems will arise in terms of the strength, heat conduction, and electrical conduction of the joint. For example, if the bonding temperature in the bonding process of this embodiment is set to 180°C, the Bi composition ratio of the liquid phase 311 is expected to be about 12 wt% due to isothermal solidification. However, the bonding strength and elastic modulus of this portion are about twice as high as those of the SnCu solder 32. Therefore, if a solder joint layer 33 with a non-uniform composition (as shown in Figure 2) is formed, reliability evaluations such as temperature cycling will show that fatigue-related changes such as cracks and delamination will occur in the center (the SnCu solder 32 portion). Consequently, even when the bonding temperature is set to 180°C, it is considered that the same level of reliability as that of SnCu solder with a melting point of 229°C can be obtained.

積層はんだ30の表裏に設けるBiSnはんだ31のBi組成比は、10wt%以上であればよいが、固相線温度が139℃となる21wt%以上57wt%以下であることが好ましい。BiSnはんだ31のBi組成比が57wt%より低くても170℃程度の低温で液相を発生できる。BiSnはんだ31のBi組成比を必要最小限とすることで、希少なBiの使用量を抑制できる。The Bi composition ratio of the BiSn solder 31 applied to the front and back surfaces of the laminated solder 30 should be 10 wt% or more, but it is preferable that it be between 21 wt% and 57 wt%, which results in a solidus temperature of 139°C. Even if the Bi composition ratio of the BiSn solder 31 is lower than 57 wt%, a liquid phase can be generated at a low temperature of about 170°C. By minimizing the Bi composition ratio of the BiSn solder 31, the amount of scarce Bi used can be reduced.

積層はんだ30の中心部に設けるSnCuはんだ32は、BiSnはんだ31よりも融点が高い他のはんだ材料、例えば、組成比が96.5Sn-3Ag-0.5CuのSnAgCuはんだに置き換えてもよい。SnAgCuはんだを用いる場合、接合プロセスの低融点化が期待できる。The SnCu solder 32 provided in the center of the laminated solder 30 may be replaced with another solder material having a higher melting point than the BiSn solder 31, for example, SnAgCu solder with a composition ratio of 96.5Sn-3Ag-0.5Cu. Using SnAgCu solder can be expected to lower the melting point of the bonding process.

積層はんだ30は、冷間圧延によって形成されたクラッド材でもよいし、心材であるSnCuはんだ32にBiSnはんだ31をめっきして積層させたものや、心材であるSnCuはんだ32にBiSnはんだ31をはんだぬれさせて積層させてものでもよい。The laminated solder 30 may be a clad material formed by cold rolling, or it may be made by plating BiSn solder 31 onto a core material SnCu solder 32 and laminating them, or by solder wetting BiSn solder 31 onto a core material SnCu solder 32 and laminating them.

また、図5に示すように、接合プロセスにおいて、BiSnはんだのソルダーペースト312(クリームはんだ)をSnCuはんだ32の両面に供給することで、積層はんだ30を形成してもよい。この場合、粘着性を利用した部材の位置決めおよび固定が可能となり、フラックスの供給も同時に可能となる。Furthermore, as shown in Figure 5, in the joining process, a layered solder 30 may be formed by supplying BiSn solder paste 312 (solder paste) to both sides of the SnCu solder 32. In this case, positioning and fixing of the components using adhesive properties becomes possible, and flux can be supplied simultaneously.

ホットプレートを用いた加熱の際に、はんだのぬれ性を改善するためにフラックスを用いてもよい。また、ギ酸を用いた還元リフロー炉を用いることも有効である。When heating with a hot plate, flux may be used to improve the wettability of the solder. Using a reduction reflow oven with formic acid is also effective.

<実施の形態2>
図6から図9は、実施の形態2に係る半導体装置の製造方法における半導体素子の接合プロセスを示す概念図である。これらの図を参照しつつ、当該接合プロセスを説明する。
<Embodiment 2>
Figures 6 to 9 are conceptual diagrams showing the semiconductor element bonding process in the semiconductor device manufacturing method according to Embodiment 2. The bonding process will be explained with reference to these figures.

まず、図6に示すように、予め裏面にSnCuはんだ32を供給した半導体素子20とセラミック基板10との間に、BiSnはんだ31を配置して重ね合わせる。First, as shown in Figure 6, BiSn solder 31 is placed between the semiconductor element 20, which has SnCu solder 32 pre-applied to its back surface, and the ceramic substrate 10, and then they are placed on top of each other.

本実施の形態でも、半導体素子20としては、Si製で、裏面にはんだ付け用メタライズとしてNi/Auめっきが施され、サイズが13mm×13mm×0.4mmであるものが用いられている。また、SnCuはんだ32の厚さは0.176mm、BiSnはんだ31の厚さは0.024mmとしている。In this embodiment as well, the semiconductor element 20 is made of Si, with Ni/Au plating applied to the back surface as a metallization for soldering, and has dimensions of 13 mm x 13 mm x 0.4 mm. The thickness of the SnCu solder 32 is 0.176 mm, and the thickness of the BiSn solder 31 is 0.024 mm.

セラミック基板10と半導体素子20との間にBiSnはんだ31およびSnCuはんだ32を挟んだ状態で、ホットプレートを用いて、BiSn共晶はんだ31の融点(139℃)とSnCuはんだ32の融点(229℃)との間の温度、例えば160℃に加熱する。すると、図7に示すように、BiSnはんだ31が溶融し、セラミック基板10とSnCuはんだ32との間に液相311が発生、はんだ接合が成される。このとき、半導体素子20の裏面のSnCuはんだ32は、徐々に溶解して液相311へ拡散する。With BiSn solder 31 and SnCu solder 32 sandwiched between the ceramic substrate 10 and the semiconductor element 20, the mixture is heated using a hot plate to a temperature between the melting point of the BiSn eutectic solder 31 (139°C) and the melting point of the SnCu solder 32 (229°C), for example, 160°C. As shown in Figure 7, the BiSn solder 31 melts, a liquid phase 311 is generated between the ceramic substrate 10 and the SnCu solder 32, and a solder joint is formed. At this time, the SnCu solder 32 on the back surface of the semiconductor element 20 gradually melts and diffuses into the liquid phase 311.

さらに温度を上昇させて、SnCuはんだ32の融点(229℃)の融点近くの温度、例えば215℃に達すると、SnCuはんだ32の溶解および拡散が完了し、図8に示すように、セラミック基板10と半導体素子20との間に、全体がほぼ均一の組成の合金となったはんだ接合層33が形成される。Further increasing the temperature until it reaches a temperature close to the melting point of the SnCu solder 32 (229°C), for example, 215°C, the melting and diffusion of the SnCu solder 32 is completed, and as shown in Figure 8, a solder joint layer 33 with an alloy having a nearly uniform composition is formed between the ceramic substrate 10 and the semiconductor element 20.

本実施の形態でも、はんだ接合層33の最終的なBi組成比は約7wt%となり、実施の形態1と同様に、はんだ接合部の耐熱性および信頼性を確保することができる。In this embodiment as well, the final Bi composition ratio of the solder joint layer 33 is approximately 7 wt%, and, similar to Embodiment 1, the heat resistance and reliability of the solder joint can be ensured.

実施の形態1では、2つのBiSnはんだ31の層により2つの液相311を発生させたが、実施の形態2では、1つのBiSnはんだ31の層により1つの液相311を発生させている。そのため、1つのBiSnはんだ31の厚さを、実施の形態1(0.012mm)の2倍の0.024mmとした。In Embodiment 1, two liquid phases 311 were generated by two layers of BiSn solder 31, but in Embodiment 2, one liquid phase 311 is generated by one layer of BiSn solder 31. Therefore, the thickness of one layer of BiSn solder 31 was set to 0.024 mm, which is twice that of Embodiment 1 (0.012 mm).

1つのBiSnはんだ31の厚さを大きくして、発生する液相311の量を多くすれば、半導体素子20やセラミック基板10の反りや表面の凹凸に対応でき、接合性は良くなる。しかし、BiSnはんだ31の厚さが大きすぎると、最終的なはんだ接合層33のBi組成比が高くなり、固相線温度が低下するため耐熱性を確保することが難しくなる点に留意すべきである。Increasing the thickness of a single BiSn solder 31 and thereby increasing the amount of liquid phase 311 generated can accommodate warping and surface irregularities of the semiconductor element 20 and ceramic substrate 10, improving bonding performance. However, it should be noted that if the thickness of the BiSn solder 31 is too large, the Bi composition ratio of the final solder joint layer 33 will increase, lowering the solidus temperature and making it difficult to ensure heat resistance.

また、接合プロセス中にBiSnはんだ31の液相311に対するSnCuはんだ32の拡散が生じると、等温凝固やその後の固相拡散に伴う金属の体積変化によってボイド(空隙)が生じやすくなる。実施の形態2では、半導体素子20の裏面に予めSnCuはんだ32を供給しているため、ボイドが生じたとしても、発熱源である半導体素子20からSnCuはんだ32の厚さの分だけ遠く離れた位置に生じることになるため、ボイドによる放熱性の劣化は抑制される。Furthermore, if diffusion of SnCu solder 32 into the liquid phase 311 of BiSn solder 31 occurs during the bonding process, voids (gaps) are likely to form due to isothermal solidification and subsequent volume changes of the metal associated with solid-phase diffusion. In Embodiment 2, since SnCu solder 32 is supplied to the back surface of the semiconductor element 20 in advance, even if voids are formed, they will be located at a distance equal to the thickness of the SnCu solder 32 from the semiconductor element 20, which is the heat source, thus suppressing the deterioration of heat dissipation due to voids.

また、SnCuはんだ32は、BiSnはんだ31に比べて引張強度が低く、伸びが大きいことから温度サイクル性をはじめとした信頼性に優れる。そのため、実施の形態2のように、脆い半導体素子20との界面にSnCuはんだ32を配置することで、半導体素子20のはんだ接合の信頼性が向上する。Furthermore, SnCu solder 32 has lower tensile strength and greater elongation compared to BiSn solder 31, resulting in superior reliability, including temperature cycling properties. Therefore, as in Embodiment 2, by placing SnCu solder 32 at the interface with the brittle semiconductor element 20, the reliability of the solder joint of the semiconductor element 20 is improved.

なお、何らかの制約によって200℃よりも低い温度までしか加熱できない場合、図7の状態のままでもセラミック基板10と半導体素子20との接合は可能である。この場合、はんだ接合層33の組成は均一にはならないが、接合部の強度、熱伝導、電気伝導などの面で大きな問題は生じないと考えられる。例えば、本実施の形態の接合プロセスにおける接合温度を180℃とした場合、等温凝固によって液相311のBi組成比は12wt%程度となると考えられるが、クラックや剥離といった疲労に伴う変化はSnCuはんだ32の部分に生じるため、SnCuはんだと同等の信頼性が得られると考えられる。Furthermore, if heating is limited to a temperature lower than 200°C due to some constraint, bonding between the ceramic substrate 10 and the semiconductor element 20 is still possible even in the state shown in Figure 7. In this case, although the composition of the solder bonding layer 33 will not be uniform, it is not expected that any major problems will arise in terms of the strength, heat conduction, and electrical conduction of the bonding area. For example, if the bonding temperature in the bonding process of this embodiment is set to 180°C, the Bi composition ratio of the liquid phase 311 is expected to be about 12 wt% due to isothermal solidification. However, since fatigue-related changes such as cracks and delamination occur in the SnCu solder 32 portion, it is expected that reliability equivalent to that of SnCu solder can be obtained.

また、図9に示すように、BiSnはんだ31に代えて、BiSnはんだのソルダーペースト312(クリームはんだ)を用いてもよい。この場合、粘着性を利用した部材の位置決めおよび固定が可能となり、フラックスの供給も同時に可能となる。Furthermore, as shown in Figure 9, a BiSn solder paste 312 (solder cream) may be used instead of the BiSn solder 31. In this case, positioning and fixing of the components using adhesive properties becomes possible, and flux supply can also be performed simultaneously.

<実施の形態3>
図10から図15は、実施の形態3に係る半導体装置の製造方法における半導体素子の接合プロセスを示す概念図である。これらの図を参照しつつ、当該接合プロセスを説明する。
<Embodiment 3>
Figures 10 to 15 are conceptual diagrams showing the semiconductor element bonding process in the semiconductor device manufacturing method according to Embodiment 3. The bonding process will be explained with reference to these figures.

まず、図10に示すように、セラミック基板10の上面に、混合ソルダーペースト331を塗布し、その上に半導体素子20を載置する。これをホットプレートで加熱して混合ソルダーペースト331を溶融させ、図11に示すように、はんだ接合層33を形成してはんだ接合を行う。First, as shown in Figure 10, a mixed solder paste 331 is applied to the upper surface of the ceramic substrate 10, and the semiconductor element 20 is placed on top of it. This is then heated on a hot plate to melt the mixed solder paste 331, and as shown in Figure 11, a solder joint layer 33 is formed and soldering is performed.

混合ソルダーペースト331は、図12に示すように、BiSnはんだ粒子313とSnCuはんだ粒子323とが溶媒330に分散されたものである。本実施の形態では、混合ソルダーペースト331におけるBiSnはんだ粒子313とSnCuはんだ粒子323との比率は、12:88としている。As shown in Figure 12, the mixed solder paste 331 is a mixture in which BiSn solder particles 313 and SnCu solder particles 323 are dispersed in solvent 330. In this embodiment, the ratio of BiSn solder particles 313 to SnCu solder particles 323 in the mixed solder paste 331 is 12:88.

この混合ソルダーペースト331を160℃まで加熱すると、図13に示すように、溶媒330が蒸散し、融点139℃のBiSnはんだ粒子313が溶融してBiSnはんだの液相311が発生し、半導体素子20とセラミック基板10とのはんだ接合が成される。さらに加熱して180℃に達すると、図14に示すように、SnCuはんだ粒子323がBiSnはんだの液相311へ拡散して、Bi濃度の高いはんだ接合層33が形成される。その後、徐々にこの部分が広がって、図15に示すように、全体が均質なはんだ接合層33が形成される。When this mixed solder paste 331 is heated to 160°C, as shown in Figure 13, the solvent 330 evaporates, the BiSn solder particles 313 with a melting point of 139°C melt, and a liquid phase 311 of BiSn solder is generated, forming a solder joint between the semiconductor element 20 and the ceramic substrate 10. When heated further to 180°C, as shown in Figure 14, the SnCu solder particles 323 diffuse into the liquid phase 311 of BiSn solder, forming a solder joint layer 33 with a high Bi concentration. Thereafter, this area gradually expands, and as shown in Figure 15, a uniform solder joint layer 33 is formed.

本実施の形態でも、はんだ接合層33の最終的なBi組成比は約7wt%となり、実施の形態1と同様に、はんだ接合部の耐熱性および信頼性を確保することができる。また、実施の形態3では、SnCuはんだが粒子状態(SnCuはんだ粒子323)で供給されているため、BiSnはんだの液相311に対する接触面積が大きくなり、液相311の拡散が速く完了するという効果も得られる。In this embodiment as well, the final Bi composition ratio of the solder joint layer 33 is approximately 7 wt%, and, as in Embodiment 1, the heat resistance and reliability of the solder joint can be ensured. Furthermore, in Embodiment 3, since the SnCu solder is supplied in a granular state (SnCu solder particles 323), the contact area of the BiSn solder with the liquid phase 311 is increased, and the diffusion of the liquid phase 311 is completed more quickly.

なお、何らかの制約によって200℃よりも低い温度までしか加熱できない場合、図14の状態のままでもセラミック基板10と半導体素子20との接合は可能である。この場合、はんだ接合層33の組成は均一にはならないが、実施の形態1でも説明したように、接合部の強度、熱伝導、電気伝導などの面で大きな問題は生じないと考えられる。Furthermore, if heating is limited to a temperature lower than 200°C due to some constraint, bonding between the ceramic substrate 10 and the semiconductor element 20 is still possible even in the state shown in Figure 14. In this case, although the composition of the solder bonding layer 33 will not be uniform, as explained in Embodiment 1, it is considered that no major problems will arise in terms of the strength, heat conduction, and electrical conduction of the bonding area.

また、実施の形態1または2において、BiSnはんだのソルダーペースト312に代えて、実施の形態3で用いた混合ソルダーペースト331を用いてもよい。混合ソルダーペースト331を用いれば、BiSnはんだの液相311が発生する温度を調節しやすくなる。例えば、加熱プロセスにおいて部材の温度にばらつきができた場合に、場所によって混合ソルダーペースト331の混合比を変更することで、液相311が生じるタイミングや時間を合わせることができる。また、混合ソルダーペースト331の混合比により、はんだ接合層33の耐熱性、強度、柔軟性などの物性を調整することもできる。Furthermore, in Embodiment 1 or 2, the mixed solder paste 331 used in Embodiment 3 may be used instead of the BiSn solder paste 312. Using the mixed solder paste 331 makes it easier to control the temperature at which the liquid phase 311 of the BiSn solder is generated. For example, if there are variations in the temperature of the components during the heating process, the timing and duration of the generation of the liquid phase 311 can be adjusted by changing the mixing ratio of the mixed solder paste 331 depending on the location. In addition, the physical properties of the solder joint layer 33, such as heat resistance, strength, and flexibility, can be adjusted by changing the mixing ratio of the mixed solder paste 331.

<実施の形態4>
図16は、実施の形態4に係る半導体装置としてのパワーモジュールの製造方法における半導体素子の接合プロセスを示す概念図である。これらの図を参照しつつ、当該接合プロセスを説明する。
<Embodiment 4>
Figure 16 is a conceptual diagram showing the semiconductor element bonding process in the manufacturing method of a power module as a semiconductor device according to Embodiment 4. The bonding process will be explained with reference to these figures.

まず、図16に示すように、セラミック基板10に、IGBT(Insulated Gate Bipolar Transistor)21およびダイオード22をSnCuはんだ32によって接合する。その際、IGBT21およびダイオード22の上面の主電極に、凸形状のSnCuはんだ32を形成しておく。そして、IGBT21およびダイオード22の上のSnCuはんだ32の上に、BiSnはんだのソルダーペースト312を供給する。本実施の形態では、SnCuはんだ32とBiSnはんだのソルダーペースト312との比率が88:12となるように調整している。なお、半導体装置に搭載される半導体素子は、IGBT、ダイオードに限られず、例えばMOSFETなどでもよい。First, as shown in Figure 16, an IGBT (Insulated Gate Bipolar Transistor) 21 and a diode 22 are joined to the ceramic substrate 10 using SnCu solder 32. At this time, a convex shape of SnCu solder 32 is formed on the main electrodes on the upper surfaces of the IGBT 21 and the diode 22. Then, BiSn solder paste 312 is supplied on top of the SnCu solder 32 on the IGBT 21 and the diode 22. In this embodiment, the ratio of SnCu solder 32 to BiSn solder paste 312 is adjusted to 88:12. Note that the semiconductor elements mounted on the semiconductor device are not limited to IGBTs and diodes; for example, MOSFETs may also be used.

また、セラミック基板10の外縁部にケース5を位置決めして接着する。ケース5には外部主端子62と、それに繋がった電極板61と、信号端子63とがインサート形成されている。Furthermore, the case 5 is positioned and bonded to the outer edge of the ceramic substrate 10. The case 5 has an external main terminal 62, an electrode plate 61 connected to it, and a signal terminal 63 inserted into it.

そして、パワーモジュールの半製品を160℃に加熱すると、図17に示すように、BiSnはんだのソルダーペースト312が溶融して液相311が発生し、IGBT21およびダイオード22の上面のSnCuはんだ32と電極板61とが接合される。Then, when the semi-finished power module is heated to 160°C, as shown in Figure 17, the BiSn solder paste 312 melts and a liquid phase 311 is generated, and the SnCu solder 32 on the upper surface of the IGBT 21 and diode 22 is joined to the electrode plate 61.

さらに、200℃まで加熱すると、図18に示すように、BiSnはんだの液相311へSnCuはんだ32が拡散して、全体がほぼ均一の組成の合金となったはんだ接合層33が形成される。Furthermore, when heated to 200°C, as shown in Figure 18, the SnCu solder 32 diffuses into the liquid phase 311 of the BiSn solder, forming a solder joint layer 33 with an alloy composition that is almost uniform throughout.

最後に、図19に示すように、アルミ製のワイヤ4を用いてIGBT21の信号電極と信号端子63とを接続し、ケース5の内部に封止樹脂7を充填してIGBT21、ダイオード22等を絶縁封止する。封止樹脂7としては、例えばエポキシ樹脂にアルミナフィラーを分散させたものを用いることができる。以上により、パワーモジュールが完成する。図20に、図19に示したパワーモジュールの上面図を示す(図20では、封止樹脂7の図示を省略している)。Finally, as shown in Figure 19, the signal electrode of the IGBT 21 and the signal terminal 63 are connected using an aluminum wire 4, and the inside of the case 5 is filled with sealing resin 7 to insulate and seal the IGBT 21, diode 22, etc. As the sealing resin 7, for example, an epoxy resin in which alumina filler is dispersed can be used. With the above steps, the power module is completed. Figure 20 shows a top view of the power module shown in Figure 19 (the sealing resin 7 is not shown in Figure 20).

なお、何らかの制約によって200℃よりも低い温度までしか加熱できない場合、図17の状態のままでもセラミック基板10と半導体素子20との接合は可能である。この場合、はんだ接合層33の組成は均一にはならないが、実施の形態1でも説明したように、接合部の強度、熱伝導、電気伝導などの面で大きな問題は生じないと考えられる。Furthermore, if heating is limited to a temperature lower than 200°C due to some constraint, bonding between the ceramic substrate 10 and the semiconductor element 20 is still possible even in the state shown in Figure 17. In this case, although the composition of the solder bonding layer 33 will not be uniform, as explained in Embodiment 1, it is considered that no major problems will arise in terms of the strength, heat conduction, and electrical conduction of the bonding area.

また、実施の形態5においても、BiSnはんだのソルダーペースト312に代えて、実施の形態3で用いた混合ソルダーペースト331を用いてもよい。混合ソルダーペースト331を用いれば、BiSnはんだの液相311が発生する温度や、はんだ接合層33の物性を調節しやすくなる。Furthermore, in Embodiment 5, the mixed solder paste 331 used in Embodiment 3 may be used instead of the BiSn solder paste 312. Using the mixed solder paste 331 makes it easier to adjust the temperature at which the liquid phase 311 of the BiSn solder is generated and the physical properties of the solder joint layer 33.

<実施の形態5>
本実施の形態は、上述した実施の形態1から4に係る半導体装置を電力変換装置に適用したものである。実施の形態1から4に係る半導体装置の適用は特定の電力変換装置に限定されるものではないが、以下、実施の形態5として、三相のインバータに実施の形態1から4に係る半導体装置を適用した場合について説明する。
<Embodiment 5>
This embodiment applies the semiconductor devices described in Embodiments 1 to 4 above to a power converter. The application of the semiconductor devices described in Embodiments 1 to 4 is not limited to a specific power converter, but below, Embodiment 5 will describe the case in which the semiconductor devices described in Embodiments 1 to 4 are applied to a three-phase inverter.

図21は、本実施の形態に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。Figure 21 is a block diagram showing the configuration of a power conversion system to which the power conversion device according to this embodiment is applied.

図21に示す電力変換システムは、電源100、電力変換装置200、負荷300から構成される。電源100は、直流電源であり、電力変換装置200に直流電力を供給する。電源100は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やAC/DCコンバータで構成することとしてもよい。また、電源100を、直流系統から出力される直流電力を所定の電力に変換するDC/DCコンバータによって構成することとしてもよい。The power conversion system shown in Figure 21 consists of a power supply 100, a power conversion device 200, and a load 300. The power supply 100 is a DC power supply and supplies DC power to the power conversion device 200. The power supply 100 can be made up of various components; for example, it can be made up of a DC grid, a solar cell, a storage battery, or a rectifier circuit or AC/DC converter connected to an AC grid. Alternatively, the power supply 100 may be made up of a DC/DC converter that converts DC power output from a DC grid into a predetermined power.

電力変換装置200は、電源100と負荷300の間に接続された三相のインバータであり、電源100から供給された直流電力を交流電力に変換し、負荷300に交流電力を供給する。電力変換装置200は、図21に示すように、直流電力を交流電力に変換して出力する主変換回路201と、主変換回路201を制御する制御信号を主変換回路201に出力する制御回路203とを備えている。The power converter 200 is a three-phase inverter connected between the power supply 100 and the load 300. It converts the DC power supplied from the power supply 100 into AC power and supplies the AC power to the load 300. As shown in Figure 21, the power converter 200 includes a main conversion circuit 201 that converts DC power into AC power and outputs it, and a control circuit 203 that outputs a control signal to the main conversion circuit 201 to control the main conversion circuit 201.

負荷300は、電力変換装置200から供給された交流電力によって駆動される三相の電動機である。なお、負荷300は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。Load 300 is a three-phase motor driven by AC power supplied from power converter 200. Note that load 300 is not limited to a specific application; it is a motor installed in various electrical devices, such as hybrid vehicles, electric vehicles, railway vehicles, elevators, or air conditioning equipment.

以下、電力変換装置200の詳細を説明する。主変換回路201は、スイッチング素子と還流ダイオードを備えており(図示せず)、スイッチング素子がスイッチングすることによって、電源100から供給される直流電力を交流電力に変換し、負荷300に供給する。主変換回路201の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路201は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードから構成することができる。主変換回路201の各スイッチング素子や各還流ダイオードは、上述した実施の形態1から4のいずれかに相当する半導体モジュール202によって構成する。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。そして、各上下アームの出力端子、すなわち主変換回路201の3つの出力端子は、負荷300に接続される。The details of the power converter 200 are described below. The main conversion circuit 201 is equipped with switching elements and freewheeling diodes (not shown), and by switching the switching elements, it converts the DC power supplied from the power supply 100 into AC power and supplies it to the load 300. There are various specific circuit configurations for the main conversion circuit 201, but the main conversion circuit 201 according to this embodiment is a two-level three-phase full-bridge circuit and can be composed of six switching elements and six freewheeling diodes antiparallel to each switching element. Each switching element and each freewheeling diode of the main conversion circuit 201 is composed of a semiconductor module 202 corresponding to any of the embodiments 1 to 4 described above. The six switching elements are connected in series in pairs to form upper and lower arms, and each upper and lower arm constitutes each phase (U phase, V phase, W phase) of the full-bridge circuit. The output terminals of each upper and lower arm, i.e., the three output terminals of the main conversion circuit 201, are connected to the load 300.

また、主変換回路201は、各スイッチング素子を駆動する駆動回路(図示なし)を備えているが、駆動回路は半導体モジュール202に内蔵されていてもよいし、半導体モジュール202とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路201のスイッチング素子を駆動する駆動信号を生成し、主変換回路201のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路203からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号(オン信号)であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号(オフ信号)となる。Furthermore, the main conversion circuit 201 includes a drive circuit (not shown) for driving each switching element. The drive circuit may be built into the semiconductor module 202, or it may be configured to be a separate drive circuit from the semiconductor module 202. The drive circuit generates a drive signal to drive the switching elements of the main conversion circuit 201 and supplies it to the control electrodes of the switching elements of the main conversion circuit 201. Specifically, according to the control signal from the control circuit 203, which will be described later, it outputs a drive signal to turn on the switching element and a drive signal to turn off the switching element to the control electrodes of each switching element. When the switching element is kept in the ON state, the drive signal is a voltage signal (ON signal) that is greater than or equal to the threshold voltage of the switching element, and when the switching element is kept in the OFF state, the drive signal is a voltage signal (OFF signal) that is less than or equal to the threshold voltage of the switching element.

制御回路203は、負荷300に所望の電力が供給されるよう主変換回路201のスイッチング素子を制御する。具体的には、負荷300に供給すべき電力に基づいて主変換回路201の各スイッチング素子がオン状態となるべき時間(オン時間)を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって主変換回路201を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路201が備える駆動回路に制御指令(制御信号)を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。The control circuit 203 controls the switching elements of the main converter circuit 201 so that the desired power is supplied to the load 300. Specifically, it calculates the time (on time) that each switching element of the main converter circuit 201 should be in the ON state based on the power to be supplied to the load 300. For example, the main converter circuit 201 can be controlled by PWM control, which modulates the on time of the switching elements according to the voltage to be output. Then, it outputs a control command (control signal) to the drive circuit of the main converter circuit 201 so that an ON signal is output to the switching elements that should be in the ON state at each point in time, and an OFF signal is output to the switching elements that should be in the OFF state. The drive circuit outputs an ON signal or an OFF signal as a drive signal to the control electrode of each switching element according to this control signal.

本実施の形態に係る電力変換装置では、主変換回路201のスイッチング素子と還流ダイオードとして実施の形態1から4に係る半導体モジュールを適用するため、信頼性向上を実現することができる。In the power conversion device according to this embodiment, semiconductor modules according to embodiments 1 to 4 are used as the switching elements and freewheeling diodes of the main conversion circuit 201, thereby improving reliability.

本実施の形態では、2レベルの三相インバータに実施の形態1から4に係る半導体装置を適用する例を説明したが、実施の形態1から4に係る半導体装置の適用は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、2レベルの電力変換装置としたが3レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに実施の形態1から4に係る半導体装置を適用しても構わない。また、直流負荷等に電力を供給する場合にはDC/DCコンバータやAC/DCコンバータに実施の形態1から4に係る半導体装置を適用することも可能である。In this embodiment, an example of applying the semiconductor device according to Embodiments 1 to 4 to a two-level three-phase inverter has been described. However, the application of the semiconductor device according to Embodiments 1 to 4 is not limited to this, and it can be applied to various power conversion devices. In this embodiment, a two-level power conversion device is used, but a three-level or multi-level power conversion device may also be used. Furthermore, when supplying power to a single-phase load, the semiconductor device according to Embodiments 1 to 4 may be applied to a single-phase inverter. In addition, when supplying power to a DC load, it is also possible to apply the semiconductor device according to Embodiments 1 to 4 to a DC/DC converter or an AC/DC converter.

また、実施の形態5に係る半導体装置を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。Furthermore, the power conversion device using the semiconductor device according to Embodiment 5 is not limited to cases where the load is an electric motor, but can also be used, for example, as a power supply for an electrical discharge machine, a laser processing machine, an induction heating cooker, or a non-contact power supply system, and can even be used as a power conditioner for a solar power generation system or an energy storage system.

なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。Furthermore, it is possible to freely combine the various embodiments, and to modify or omit them as appropriate.

<付記>
以下、本開示の諸態様を付記としてまとめて記載する。
<Note>
The various aspects of this disclosure are summarized below as an appendix.

(付記1)
(a)第1の回路要素と第2の回路要素との間に、第1のはんだと前記第1のはんだよりも融点の高い第2のはんだとを積層する工程と、
(b)前記第1のはんだおよび前記第2のはんだを、前記第1のはんだの融点と前記第2のはんだの融点との間の温度に加熱することで、前記第1の回路要素と前記第2の回路要素とのはんだ接合を行う工程と、
を備える半導体装置の製造方法。
(Note 1)
(a) A step of layering a first solder and a second solder having a higher melting point than the first solder between a first circuit element and a second circuit element,
(b) A step of soldering the first circuit element and the second circuit element by heating the first solder and the second solder to a temperature between the melting point of the first solder and the melting point of the second solder,
A method for manufacturing a semiconductor device comprising the same equipment.

(付記2)
前記工程(b)において、前記第2のはんだが前記第1のはんだの液相へ拡散し、全体的に均一な組成の合金からなるはんだ接合層が形成される、
付記1に記載の半導体装置の製造方法。
(Note 2)
In step (b) above, the second solder diffuses into the liquid phase of the first solder, and a solder joint layer made of an alloy with a uniform composition is formed.
A method for manufacturing a semiconductor device as described in Appendix 1.

(付記3)
前記工程(b)において、前記第2のはんだの一部が前記第1のはんだの液相へ拡散し、部分的に前記第2のはんだが残存するはんだ接合層が形成される、
付記1に記載の半導体装置の製造方法。
(Note 3)
In step (b) above, a portion of the second solder diffuses into the liquid phase of the first solder, forming a solder joint layer in which the second solder partially remains.
A method for manufacturing a semiconductor device as described in Appendix 1.

(付記4)
前記第1のはんだは、ビスマスを10wt%以上含むスズ基のはんだである、
付記1から付記3のいずれか一つに記載の半導体装置の製造方法。
(Note 4)
The first solder is a tin-based solder containing 10 wt% or more of bismuth.
A method for manufacturing a semiconductor device as described in any one of the appendices 1 to 3.

(付記5)
前記第2のはんだは、前記第1の回路要素上に予め形成されており、前記工程(a)は、前記第1の回路要素上の前記第2のはんだと前記第2の回路要素との間に前記第1のはんだを挟むことによって行われる、
付記1から付記4のいずれか一つに記載の半導体装置の製造方法。
(Note 5)
The second solder is pre-formed on the first circuit element, and step (a) is performed by sandwiching the first solder between the second solder on the first circuit element and the second circuit element.
A method for manufacturing a semiconductor device as described in any one of the appendices 1 to 4.

(付記6)
(a)第1の回路要素と第2の回路要素との間に、第1のはんだの粒子と前記第1のはんだよりも融点の高い第2のはんだの粒子とを溶媒に混合して成る混合ソルダーペーストを供給する工程と、
(b)前記混合ソルダーペーストを、前記第1のはんだの融点と前記第2のはんだの融点との間の温度に加熱することで、前記第1の回路要素と前記第2の回路要素とのはんだ接合を行う工程と、
を備える半導体装置の製造方法。
(Note 6)
(a) A step of supplying a mixed solder paste between a first circuit element and a second circuit element, which is made by mixing first solder particles and second solder particles having a higher melting point than the first solder in a solvent,
(b) A step of soldering the first circuit element and the second circuit element by heating the mixed solder paste to a temperature between the melting point of the first solder and the melting point of the second solder,
A method for manufacturing a semiconductor device comprising the same equipment.

(付記7)
前記工程(b)において、前記第2のはんだが前記第1のはんだの液相へ拡散し、全体的に均一な組成の合金からなるはんだ接合層が形成される、
付記6に記載の半導体装置の製造方法。
(Note 7)
In step (b) above, the second solder diffuses into the liquid phase of the first solder, and a solder joint layer made of an alloy with a uniform composition is formed.
The method for manufacturing a semiconductor device as described in Appendix 6.

(付記8)
前記工程(b)において、前記第2のはんだの一部が前記第1のはんだの液相へ拡散し、部分的に前記第2のはんだが残存するはんだ接合層が形成される、
付記6に記載の半導体装置の製造方法。
(Note 8)
In step (b) above, a portion of the second solder diffuses into the liquid phase of the first solder, forming a solder joint layer in which the second solder partially remains.
The method for manufacturing a semiconductor device as described in Appendix 6.

(付記9)
前記第1のはんだは、ビスマスを10wt%以上含むスズ基のはんだである、
付記6から付記8のいずれか一つに記載の半導体装置の製造方法。
(Note 9)
The first solder is a tin-based solder containing 10 wt% or more of bismuth.
A method for manufacturing a semiconductor device as described in any one of the appendices 6 to 8.

(付記10)
第1の回路要素および第2の回路要素と、
前記第1の回路要素と前記第2の回路要素とを接合し、第1のはんだに前記第1のはんだよりも融点の高い第2のはんだが拡散した層を含むはんだ接合層と、
を備える半導体装置。
(Note 10)
A first circuit element and a second circuit element,
The first circuit element and the second circuit element are joined together, and the solder joint layer includes a layer in which the second solder, which has a higher melting point than the first solder, is diffused into the first solder,
A semiconductor device equipped with a semiconductor device.

(付記11)
前記第1のはんだに前記第2のはんだが拡散した層は、前記はんだ接合層の全体に形成されている、
付記10に記載の半導体装置。
(Note 11)
The layer in which the second solder has diffused into the first solder is formed over the entire solder joint layer.
The semiconductor device described in Appendix 10.

(付記12)
前記はんだ接合層は、前記第1のはんだに前記第2のはんだが拡散した層と、前記第2のはんだから成る層とを含んでいる、
付記10に記載の半導体装置。
(Note 12)
The aforementioned solder joint layer includes a layer in which the second solder has diffused into the first solder, and a layer consisting of the second solder.
The semiconductor device described in Appendix 10.

(付記13)
前記第1のはんだは、ビスマスを10wt%以上含むスズ基のはんだである、
付記10から付記12のいずれか一つに記載の半導体装置。
(Note 13)
The first solder is a tin-based solder containing 10 wt% or more of bismuth.
A semiconductor device as described in any one of the appendices 10 to 12.

(付記14)
付記10から付記13のいずれか一つに記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
を備えた電力変換装置。
(Note 14)
A semiconductor device described in any one of Appendix 10 to Appendix 13, comprising a main conversion circuit that converts and outputs the input power,
A control circuit that outputs a control signal to the main conversion circuit to control the main conversion circuit,
A power conversion device equipped with this device.

10 セラミック基板、20 半導体素子、30 積層はんだ、31 BiSnはんだ、311 液相、312 BiSnはんだのソルダーペースト、313 BiSnはんだ粒子、32 SnCuはんだ、323 SnCuはんだ粒子、33 はんだ接合層、330 溶媒、331 混合ソルダーペースト、4 ワイヤ、5 ケース、21 IGBT、22 ダイオード、61 電極板、62 外部主端子、63 信号端子、7 封止樹脂、100 電源、200 電力変換装置、201 主変換回路、202 半導体モジュール、203 制御回路、300 負荷。10 Ceramic substrate, 20 Semiconductor element, 30 Multilayer solder, 31 BiSn solder, 311 Liquid phase, 312 BiSn solder paste, 313 BiSn solder particles, 32 SnCu solder, 323 SnCu solder particles, 33 Solder joint layer, 330 Solder, 331 Mixed solder paste, 4 Wire, 5 Case, 21 IGBT, 22 Diode, 61 Electrode plate, 62 External main terminal, 63 Signal terminal, 7 Encapsulation resin, 100 Power supply, 200 Power converter, 201 Main conversion circuit, 202 Semiconductor module, 203 Control circuit, 300 Load.

Claims (5)

(a)第1の回路要素と第2の回路要素との間に、第1のはんだの粒子と前記第1のはんだよりも融点の高い第2のはんだの粒子とを溶媒に混合して成る混合ソルダーペーストと、前記第2のはんだとを積層する工程と、
(b)前記混合ソルダーペーストおよび前記第2のはんだを、前記第1のはんだの融点と前記第2のはんだの融点との間の温度に加熱することで、前記第1の回路要素と前記第2の回路要素とのはんだ接合を行う工程と、
を備え、
前記工程(b)において、前記第2のはんだの一部が前記第1のはんだの液相へ拡散し、部分的に前記第2のはんだが残存するはんだ接合層が形成される、
半導体装置の製造方法。
(a) A step of layering a mixed solder paste, which is made by mixing first solder particles and second solder particles having a higher melting point than the first solder in a solvent, and the second solder between the first circuit element and the second circuit element,
(b) A step of soldering the first circuit element and the second circuit element by heating the mixed solder paste and the second solder to a temperature between the melting point of the first solder and the melting point of the second solder,
Equipped with,
In step (b) above, a portion of the second solder diffuses into the liquid phase of the first solder, forming a solder joint layer in which the second solder partially remains.
A method for manufacturing a semiconductor device.
前記第1のはんだは、ビスマスを10wt%以上含むスズ基のはんだである、
請求項1に記載の半導体装置の製造方法。
The first solder is a tin-based solder containing 10 wt% or more of bismuth.
A method for manufacturing a semiconductor device according to claim 1.
前記第2のはんだは、SnとCuとを含むはんだである、
請求項1または請求項2に記載の半導体装置の製造方法。
The second solder mentioned above is a solder containing Sn and Cu.
A method for manufacturing a semiconductor device according to claim 1 or claim 2.
前記第2のはんだはAgが添加され、前記Agの濃度は1%以下である、
請求項3に記載の半導体装置の製造方法。
The second solder has Ag added to it, and the concentration of Ag is 1% or less.
The method for manufacturing a semiconductor device according to claim 3.
前記工程(a)で形成される積層はんだは、前記第2のはんだの両面に前記混合ソルダーペーストを設けた構成である、
請求項1または請求項2に記載の半導体装置の製造方法。
The laminated solder formed in step (a) has a configuration in which the mixed solder paste is provided on both sides of the second solder.
A method for manufacturing a semiconductor device according to claim 1 or claim 2.
JP2025502319A 2023-02-22 2024-02-15 Manufacturing method for semiconductor devices Active JP7834232B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2023025785 2023-02-22
JP2023025785 2023-02-22
PCT/JP2024/005317 WO2024176947A1 (en) 2023-02-22 2024-02-15 Semiconductor device, power conversion device, and method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JPWO2024176947A1 JPWO2024176947A1 (en) 2024-08-29
JPWO2024176947A5 JPWO2024176947A5 (en) 2025-04-30
JP7834232B2 true JP7834232B2 (en) 2026-03-23

Family

ID=92501105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2025502319A Active JP7834232B2 (en) 2023-02-22 2024-02-15 Manufacturing method for semiconductor devices

Country Status (2)

Country Link
JP (1) JP7834232B2 (en)
WO (1) WO2024176947A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339174A (en) 2005-05-31 2006-12-14 Hitachi Ltd Semiconductor device
JP2014050871A (en) 2012-09-10 2014-03-20 Renesas Electronics Corp Method for manufacturing semiconductor device
WO2016190205A1 (en) 2015-05-26 2016-12-01 三菱電機株式会社 Semiconductor device, method for manufacturing semiconductor device, and joining material
JP2019204828A (en) 2018-05-22 2019-11-28 三菱電機株式会社 Semiconductor device, power converter, and manufacturing method of semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59169694A (en) * 1983-03-16 1984-09-25 Hitachi Ltd Solder and joining method thereof
JPH0596395A (en) * 1991-10-04 1993-04-20 Mitsubishi Electric Corp Bonding material, bonding method, and semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339174A (en) 2005-05-31 2006-12-14 Hitachi Ltd Semiconductor device
JP2014050871A (en) 2012-09-10 2014-03-20 Renesas Electronics Corp Method for manufacturing semiconductor device
WO2016190205A1 (en) 2015-05-26 2016-12-01 三菱電機株式会社 Semiconductor device, method for manufacturing semiconductor device, and joining material
JP2019204828A (en) 2018-05-22 2019-11-28 三菱電機株式会社 Semiconductor device, power converter, and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JPWO2024176947A1 (en) 2024-08-29
WO2024176947A1 (en) 2024-08-29

Similar Documents

Publication Publication Date Title
JP6041469B2 (en) Method for forming high melting point solder layer
US8592986B2 (en) High melting point soldering layer alloyed by transient liquid phase and fabrication method for the same, and semiconductor device
JP2021185615A (en) Semiconductor device and power module
US20240395678A1 (en) Semiconductor device, method of manufacturing semiconductor device, and power conversion device
CN113811990B (en) Semiconductor device, power conversion device, and method for manufacturing semiconductor device
JP2022165251A (en) Power semiconductor device, method of manufacturing power semiconductor device, and power conversion device
EP2541593A2 (en) Laminated high melting point soldering layer and fabrication method for the same, and semiconductor device
JP5899952B2 (en) Semiconductor module
JP2013201330A (en) Power module manufacturing method and power module
US20240030087A1 (en) Semiconductor device, method of manufacturing semiconductor device, and power conversion device
JP7450769B2 (en) Method of manufacturing a semiconductor device, method of manufacturing a substrate for a semiconductor device, semiconductor device and power conversion device
JP7487614B2 (en) Semiconductor device, manufacturing method thereof, and power conversion device
JP7418474B2 (en) Semiconductor equipment and power conversion equipment
JP7834232B2 (en) Manufacturing method for semiconductor devices
JP2019204828A (en) Semiconductor device, power converter, and manufacturing method of semiconductor device
EP1729343B1 (en) A power semiconductor device
JP2021190653A (en) Semiconductor device and power conversion device
JP2024010348A (en) Semiconductor modules and power conversion equipment
JPWO2018199259A1 (en) Semiconductor device, power conversion device, and method for manufacturing semiconductor device
WO2023022001A1 (en) Power module and power conversion device
WO2022153780A1 (en) Semiconductor device, power conversion device, and manufacturing method for semiconductor device
JP2022029886A (en) Semiconductor device, manufacturing method thereof, and power conversion device
JP2021101453A (en) Semiconductor device, manufacturing method thereof, and power conversion device
JP7562012B2 (en) Semiconductor device, power conversion device, and method for manufacturing the semiconductor device
JP7854857B2 (en) Method for manufacturing semiconductor modules, method for manufacturing power converters, semiconductor modules, power converters

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20250219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20251202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20260130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20260210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20260310

R150 Certificate of patent or registration of utility model

Ref document number: 7834232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150