JP7836715B2 - Semiconductor modules and power converters - Google Patents
Semiconductor modules and power convertersInfo
- Publication number
- JP7836715B2 JP7836715B2 JP2022092333A JP2022092333A JP7836715B2 JP 7836715 B2 JP7836715 B2 JP 7836715B2 JP 2022092333 A JP2022092333 A JP 2022092333A JP 2022092333 A JP2022092333 A JP 2022092333A JP 7836715 B2 JP7836715 B2 JP 7836715B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frames
- semiconductor element
- semiconductor
- semiconductor module
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体モジュール及び電力変換装置に関する。 This invention relates to a semiconductor module and a power conversion device.
従来では、基板の上に配置された半導体チップと半導体チップの表面に形成された電極と接合されたリードフレームから構成される半導体装置において、半導体チップとリードフレーム間を接続するはんだの厚さを制御するための半導体装置が特許文献1に開示されている。特許文献1に開示された半導体装置では、基板とリードフレームの間にスペーサを設けて、半導体チップと基板との間のはんだの厚みと、半導体チップとリードフレームとの間のはんだの厚みを均一化していた。 Conventionally, in a semiconductor device consisting of a semiconductor chip placed on a substrate and a lead frame joined to electrodes formed on the surface of the semiconductor chip, a semiconductor device for controlling the thickness of the solder connecting the semiconductor chip and the lead frame is disclosed in Patent Document 1. In the semiconductor device disclosed in Patent Document 1, a spacer was provided between the substrate and the lead frame to equalize the solder thickness between the semiconductor chip and the substrate, and between the semiconductor chip and the lead frame.
しかしながら、上述した従来の半導体装置では、半導体チップの一方の面に複数のリードフレームを接合する場合には、リードフレーム間の隙間が狭くなり、リードフレーム間にスペーサを設置することが困難になる。したがって、スペーサを設置できないことによって、はんだの厚みを均一化することができず、はみ出たはんだが這い上がることによってリードフレーム間で短絡が生じてしまうという問題点があった。 However, in the conventional semiconductor devices described above, when multiple lead frames are joined to one side of a semiconductor chip, the gaps between the lead frames become narrow, making it difficult to install spacers between them. Therefore, the inability to install spacers prevents uniform solder thickness, leading to the problem of short circuits between lead frames due to excess solder creeping up.
そこで、本発明は上記実情に鑑みて提案されたものであり、半導体素子の一方の面に複数のリードフレームを接合する場合であっても、はんだの厚みを均一化してリードフレーム間で短絡が生じることを防止できる半導体モジュールを提供することを目的とする。 Therefore, the present invention was proposed in view of the above circumstances, and aims to provide a semiconductor module that can prevent short circuits between lead frames by making the solder thickness uniform, even when multiple lead frames are joined to one side of a semiconductor element.
上述した課題を解決するために、本発明の一態様に係る半導体モジュールは、複数のリードフレームが一方の面に接続される半導体素子と、半導体素子の他方の面に配置された放熱部材と、複数のリードフレームを固定して支持する支持部材とを備えている。そして、支持部材は、複数のリードフレームの間に設けられた第1支持部と、複数のリードフレームと放熱部材との間に設けられた第2支持部とを有する。 To solve the above-mentioned problems, a semiconductor module according to one aspect of the present invention comprises a semiconductor element on which a plurality of lead frames are connected to one side, a heat dissipation member disposed on the other side of the semiconductor element, and a support member that fixes and supports the plurality of lead frames. The support member has a first support portion provided between the plurality of lead frames and a second support portion provided between the plurality of lead frames and the heat dissipation member.
本発明によれば、半導体素子の一方の面に複数のリードフレームを接合する場合であっても、はんだの厚みを均一化してリードフレーム間で短絡が生じることを防止できる。 According to the present invention, even when multiple lead frames are joined to one side of a semiconductor element, the solder thickness can be made uniform, preventing short circuits between the lead frames.
[第1実施形態]
以下、本発明を適用した第1実施形態について図面を参照して説明する。図面の記載において同一部分には同一符号を付して詳細な説明は省略する。
[First Embodiment]
A first embodiment to which the present invention is applied will be described below with reference to the drawings. In the drawings, the same parts are denoted by the same reference numerals, and detailed descriptions are omitted.
[半導体モジュールの構造]
図1、2を参照して、本実施形態に係る半導体モジュールの構造を説明する。図1は、本実施形態に係る半導体モジュールの構造を示す図2のB-B線の断面図であり、図2は、本実施形態に係る半導体モジュールの構造を示す図1のA-A線の断面図である。
[Structure of semiconductor module]
The structure of the semiconductor module according to this embodiment will be described with reference to Figures 1 and 2. Figure 1 is a cross-sectional view taken along line B-B in Figure 2, showing the structure of the semiconductor module according to this embodiment, and Figure 2 is a cross-sectional view taken along line A-A in Figure 1, showing the structure of the semiconductor module according to this embodiment.
半導体モジュール1は、インバータやコンバータなどの電力変換装置に使用されるパワー半導体モジュールである。図1、2に示すように、半導体モジュール1は、半導体素子3と、第1リードフレーム5と、第2リードフレーム7と、放熱部材9と、支持部材11と、封止材13を備えている。また、半導体素子3と第1リードフレーム5との間は第1接合部材17で接合され、半導体素子3と第2リードフレーム7との間は第2接合部材19で接合され、半導体素子3と放熱部材9との間は第3接合部材21で接合されている。 The semiconductor module 1 is a power semiconductor module used in power conversion devices such as inverters and converters. As shown in Figures 1 and 2, the semiconductor module 1 comprises a semiconductor element 3, a first lead frame 5, a second lead frame 7, a heat dissipation member 9, a support member 11, and a sealing material 13. Furthermore, the semiconductor element 3 and the first lead frame 5 are joined by a first bonding member 17, the semiconductor element 3 and the second lead frame 7 are joined by a second bonding member 19, and the semiconductor element 3 and the heat dissipation member 9 are joined by a third bonding member 21.
半導体素子3は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)等の電力用スイッチング半導体素子や還流ダイオード等の電力用整流半導体素子として機能する半導体チップである。半導体素子3のデバイス構造としては、いわゆる横型の半導体デバイスであり、チップ上面に異なる電位の主電極を複数備えている。 The semiconductor device 3 is a semiconductor chip that functions as a power switching semiconductor device such as a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) or a power rectifier semiconductor device such as a freewheeling diode. The device structure of semiconductor device 3 is a so-called lateral semiconductor device, and it has multiple main electrodes with different potentials on the top surface of the chip.
例えば、半導体素子3がMOSFETである場合には、ドレイン電極とソース電極とゲート電極を備え、ダイオードである場合には、アノード電極とカソード電極を備えている。この他に、半導体素子3内を流れる電流量を制御する制御電極を備えていてもよく、制御用のソース電極や温度検出用の電極、電流検出用の電極を備えていてもよい。電極は、主にアルミニウムや銅などの金属材料で構成されているが、その表面は、はんだ接合のためにめっきでニッケルなどの金属が形成されていてもよい。本実施形態では、一例として半導体素子3がMOSFETである場合について説明する。 For example, if the semiconductor element 3 is a MOSFET, it has a drain electrode, a source electrode, and a gate electrode; if it is a diode, it has an anode electrode and a cathode electrode. In addition, it may also have control electrodes to control the amount of current flowing through the semiconductor element 3, and may include a control source electrode, a temperature detection electrode, and a current detection electrode. The electrodes are mainly composed of metallic materials such as aluminum or copper, but their surfaces may be plated with a metal such as nickel for soldering purposes. In this embodiment, the case where the semiconductor element 3 is a MOSFET will be described as an example.
また、半導体素子3の材料として、シリコン材料が一般的であるが、より高性能な半導体チップを実現するために、半導体素子3が、炭化珪素や窒化ガリウムなどのワイドバンドギャップ半導体であってもよい。 Furthermore, while silicon is commonly used as the material for semiconductor element 3, to realize a higher-performance semiconductor chip, semiconductor element 3 may also be a wide-bandgap semiconductor such as silicon carbide or gallium nitride.
第1リードフレーム5はドレイン電極に接続された金属板の配線であり、第2リードフレーム7はソース電極に接続された金属板の配線である。金属材料としては、銅やアルミニウム、銅のクラッド材料などが使用される。第1リードフレーム5は第1接合部材17によって半導体素子3に接合され、第2リードフレーム7は第2接合部材19によって半導体素子3に接合されている。第1接合部材17と第2接合部材19は、はんだや焼結銀などの金属で形成されている。 The first lead frame 5 is a metal plate wiring connected to the drain electrode, and the second lead frame 7 is a metal plate wiring connected to the source electrode. Copper, aluminum, or copper clad materials are used as the metal material. The first lead frame 5 is joined to the semiconductor element 3 by a first bonding member 17, and the second lead frame 7 is joined to the semiconductor element 3 by a second bonding member 19. The first bonding member 17 and the second bonding member 19 are formed from metals such as solder or sintered silver.
尚、第1リードフレーム5及び第2リードフレーム7と半導体素子3との間に応力緩和用の銅や銅モリブデンなどで構成される金属板材料を設け、その上下をはんだや焼結銀で接合するという構成としてもよい。第1リードフレーム5と第2リードフレーム7は、はんだ接合のために、表面にニッケルなどのめっきが行われていてもよい。さらに、はんだが広がりすぎないようにレジストを設けてもよいし、樹脂を充填しやすくするための穴を開けるなどの加工が行われていてもよい。 Furthermore, a metal plate material made of copper or copper-molybdenum for stress relief may be provided between the first lead frame 5 and the second lead frame 7 and the semiconductor element 3, and the top and bottom of this plate may be joined with solder or sintered silver. The first lead frame 5 and the second lead frame 7 may be plated with nickel or other materials on their surfaces for solder joining. Additionally, a resist may be provided to prevent excessive solder spread, or holes may be drilled to facilitate resin filling.
放熱部材9は、銅を主成分とした熱伝導率が高い金属材料で形成された金属板である。放熱部材9は、半導体素子3の下面に配置され、半導体素子3で発生した熱を図示していない冷却器に放熱する機能を有する。ただし、銅の他にもアルミニウム、銅モリブデンなどの熱伝導率の高い金属材料で形成されていてもよい。放熱部材9は、第3接合部材21によって半導体素子3と接合されている。第3接合部材21は、はんだや焼結銀などの金属で形成されている。 The heat dissipation member 9 is a metal plate formed from a metal material with high thermal conductivity, primarily composed of copper. The heat dissipation member 9 is positioned on the underside of the semiconductor element 3 and has the function of dissipating heat generated by the semiconductor element 3 to a cooler (not shown). However, it may also be formed from other metal materials with high thermal conductivity, such as aluminum or copper-molybdenum. The heat dissipation member 9 is joined to the semiconductor element 3 by a third bonding member 21. The third bonding member 21 is formed from a metal such as solder or sintered silver.
尚、半導体素子3が縦型の半導体素子である場合には、放熱部材9として、例えばセラミック基板のような絶縁機能を有する材料を用いる必要がある。しかし、本実施形態では半導体素子3が横型の半導体素子を採用しているので、放熱部材9に絶縁機能を有する材料を用いる必要がなく、高い放熱性能を実現することができる。特に、放熱部材9の放熱効果を高めるために、1mm以上の厚い材料を用いることによって、より放熱性能を向上させることができる。本実施形態では、一例として放熱部材9に銅を用いた場合について説明する。 Furthermore, if the semiconductor element 3 is a vertical semiconductor element, it is necessary to use an insulating material such as a ceramic substrate as the heat dissipation member 9. However, in this embodiment, since the semiconductor element 3 is a horizontal semiconductor element, it is not necessary to use an insulating material for the heat dissipation member 9, and high heat dissipation performance can be achieved. In particular, to enhance the heat dissipation effect of the heat dissipation member 9, the heat dissipation performance can be further improved by using a material thicker than 1 mm. In this embodiment, as an example, the case in which copper is used for the heat dissipation member 9 will be described.
支持部材11は、第1及び第2リードフレーム5、7を固定し、第1及び第2リードフレーム5、7を放熱部材9に対して支持する。支持部材11は、絶縁性を有し、リフロー工程で第1及び第2リードフレーム5、7と半導体素子3を接合するはんだの溶融温度になっても溶けることなく、第1及び第2リードフレーム5、7を支持することが可能な材料で形成されている。例えば、支持部材11は、液晶ポリマーなどの樹脂材料で形成されている。 The support member 11 fixes the first and second lead frames 5 and 7 and supports them against the heat dissipation member 9. The support member 11 is made of a material that is insulating and can support the first and second lead frames 5 and 7 without melting even when the solder used to join the first and second lead frames 5 and 7 to the semiconductor element 3 reaches its melting temperature during the reflow process. For example, the support member 11 is made of a resin material such as a liquid crystal polymer.
ここで、図3A~Dを参照して、支持部材11の構造を説明する。図3Aは支持部材11の上面図、図3Bは図3AのX方向から見た側面図、図3Cは図3AのY方向から見た側面図、図3Dは底面図である。 Here, the structure of the support member 11 will be explained with reference to Figures 3A to 3D. Figure 3A is a top view of the support member 11, Figure 3B is a side view of Figure 3A seen from the X direction, Figure 3C is a side view of Figure 3A seen from the Y direction, and Figure 3D is a bottom view.
図3A~Dに示すように、支持部材11は、上面部23と、第1支持部25と、第2支持部27と、側面部29とを有する。 As shown in Figures 3A to 3D, the support member 11 has an upper surface portion 23, a first support portion 25, a second support portion 27, and a side portion 29.
上面部23は、第1及び第2リードフレーム5、7の上面の一部を覆い、第1支持部25とともに、第1リードフレーム5と第2リードフレーム7を連結して固定する。 The upper portion 23 covers a portion of the upper surfaces of the first and second lead frames 5 and 7, and together with the first support portion 25, connects and fixes the first lead frame 5 and the second lead frame 7.
第1支持部25は、第1リードフレーム5と第2リードフレーム7の間に設けられ、第1リードフレーム5と第2リードフレーム7を連結して固定する。第1支持部25は、第1リードフレーム5と第2リードフレーム7の間に設けられているので、第1リードフレーム5と第2リードフレーム7の間で短絡が生じることを防止できる。 The first support portion 25 is provided between the first lead frame 5 and the second lead frame 7, connecting and fixing the first lead frame 5 and the second lead frame 7. Because the first support portion 25 is provided between the first lead frame 5 and the second lead frame 7, it can prevent short circuits from occurring between the first lead frame 5 and the second lead frame 7.
特に、第1支持部25は、第1リードフレーム5と第2リードフレーム7の間の領域の全体、すなわち第1及び第2リードフレーム5、7の上面から下面まで形成されている。したがって、第1支持部25は、第1及び第2リードフレーム5、7の間に、はんだが這い上がることを完全に防止することができるので、第1リードフレーム5と第2リードフレーム7の間で短絡が生じることを確実に防止できる。 In particular, the first support portion 25 is formed across the entire region between the first lead frame 5 and the second lead frame 7, that is, from the upper surface to the lower surface of the first and second lead frames 5 and 7. Therefore, the first support portion 25 can completely prevent solder from creeping up between the first and second lead frames 5 and 7, thus reliably preventing short circuits between the first lead frame 5 and the second lead frame 7.
第2支持部27は、第1及び第2リードフレーム5、7と放熱部材9との間に設けられ、第1及び第2リードフレーム5、7と放熱部材9との間の距離を所定の距離に保っている。すなわち、半導体素子3と第1及び第2接合部材17、19と第3接合部材21の厚さの合計が、予め設定された所定の値になるように、第2支持部27の高さが設定されている。 The second support portion 27 is provided between the first and second lead frames 5 and 7 and the heat dissipation member 9, maintaining a predetermined distance between the first and second lead frames 5 and 7 and the heat dissipation member 9. Specifically, the height of the second support portion 27 is set so that the sum of the thicknesses of the semiconductor element 3, the first and second bonding members 17 and 19, and the third bonding member 21 equals a predetermined value.
ここで、半導体素子3の高さは一定値で変化しないので、第3接合部材21に一定の厚さを保つことのできる接合材を用いれば、第2支持部27の高さが設定されているので、第1及び第2接合部材17、19を所望の厚さに形成することができる。また、左右にある2つの第2支持部27が、同じ高さで第1及び第2リードフレーム5、7を支持するので、第1接合部材17の厚さと第2接合部材19の厚さを均一な厚さに形成することができる。 Here, since the height of the semiconductor element 3 remains constant, if a bonding material capable of maintaining a constant thickness is used for the third bonding member 21, the height of the second support portion 27 is set, allowing the first and second bonding members 17 and 19 to be formed to the desired thickness. Furthermore, since the two second support portions 27 on the left and right support the first and second lead frames 5 and 7 at the same height, the thickness of the first bonding member 17 and the second bonding member 19 can be formed to a uniform thickness.
側面部29は、第1及び第2リードフレーム5、7の側面の一部を覆い、上面部23と第1支持部25とともに、第1リードフレーム5と第2リードフレーム7を連結して固定する。半導体素子3が制御電極を備えている場合には、図2に示すように制御ワイヤ31、33が制御電極に接続されている。そこで、側面部29を、制御電極が設けられている側の第1及び第2リードフレーム5、7の側面に形成すれば、第1及び第2接合部材17、19のはんだが制御ワイヤ31、33の側にはみ出て這い上がることを防止できる。 The side portion 29 covers a portion of the sides of the first and second lead frames 5 and 7, and together with the top portion 23 and the first support portion 25, connects and fixes the first lead frame 5 and the second lead frame 7. When the semiconductor element 3 is equipped with control electrodes, control wires 31 and 33 are connected to the control electrodes, as shown in Figure 2. Therefore, by forming the side portion 29 on the side of the first and second lead frames 5 and 7 on the side where the control electrodes are provided, it is possible to prevent the solder of the first and second joining members 17 and 19 from overflowing onto the control wires 31 and 33.
図2では、第1及び第2接合部材17、19のはんだがはみ出て、這い上がることによって、這い上がり部40、42を形成している。しかし、側面部29を制御ワイヤ31、33の側の側面に形成したことにより、這い上がり部40、42は制御ワイヤ31、33の反対側に形成されている。したがって、第1及び第2接合部材17、19のはんだと制御ワイヤ31、33が短絡することによって、制御ワイヤ31、33が放電することを防止できる。 In Figure 2, solder from the first and second joining members 17 and 19 protrudes and creeps upward, forming creeping portions 40 and 42. However, by forming the side portion 29 on the side facing the control wires 31 and 33, the creeping portions 40 and 42 are formed on the opposite side of the control wires 31 and 33. Therefore, it is possible to prevent the control wires 31 and 33 from discharging due to a short circuit between the solder of the first and second joining members 17 and 19 and the control wires 31 and 33.
封止材13は、半導体素子3の周囲に充填された樹脂であり、具体的に、封止材13は、半導体素子3及び支持部材11の周囲と、放熱部材9の全体と、第1及び第2リードフレーム5、7の上面を被覆して、半導体モジュール1の全体を被覆している。図1では、放熱部材9の上面と側面が封止材13で被覆されているが、放熱部材9の下面も封止材13で被覆してもよい。封止材13としては、例えば樹脂のポッティング材料やゲルが使用され、トランスファ成形によって形成されている。 The encapsulant 13 is a resin filled around the semiconductor element 3. Specifically, the encapsulant 13 covers the area around the semiconductor element 3 and the support member 11, the entire heat dissipation member 9, and the upper surfaces of the first and second lead frames 5 and 7, thereby covering the entire semiconductor module 1. In Figure 1, the upper and side surfaces of the heat dissipation member 9 are covered with the encapsulant 13, but the lower surface of the heat dissipation member 9 may also be covered with the encapsulant 13. For example, a resin potting material or gel can be used as the encapsulant 13, and it is formed by transfer molding.
[半導体モジュールの製造方法]
次に、図3~6を参照して、本実施形態に係る半導体モジュールの製造方法を説明する。まず、図3A~Dに示すように、第1リードフレーム5と第2リードフレーム7を支持部材11で連結するように、第1及び第2リードフレーム5、7と支持部材11を一体に形成する。例えば、第1リードフレーム5と第2リードフレーム7と支持部材11をトランスファモールドなどの工法で一体に成形すればよい。このとき、はんだを実装できるように、はんだが実装される箇所の樹脂やバリを必要に応じて研磨などで除去しておくようにする。
[Semiconductor module manufacturing method]
Next, a method for manufacturing a semiconductor module according to this embodiment will be described with reference to Figures 3 to 6. First, as shown in Figures 3A to 3D, the first and second lead frames 5 and 7 and the support member 11 are integrally formed so that the first lead frame 5 and the second lead frame 7 are connected by the support member 11. For example, the first lead frame 5, the second lead frame 7 and the support member 11 can be integrally formed using a method such as transfer molding. At this time, resin and burrs in the areas where solder will be mounted should be removed by polishing or other means as necessary so that solder can be mounted.
次に、図4に示すように、半導体素子3と放熱部材9を第3接合部材21で接合する。図4は、接合した後の状態を示す側面図である。第3接合部材21は、はんだであり、リフロー工程を行うことによって接合する。このとき、半導体素子3の傾きを防止するために、第3接合部材21として、第1及び第2リードフレーム5、7と半導体素子3を接合するはんだの溶融温度になっても、予め設定された一定の厚さを保つことのできる接合材を用いる。例えば、ニッケルボール入りのはんだを使用すればよい。また、半導体素子3の傾きを防止するために、ワイヤを用いてもよいし、放熱部材9に銅の突起を設けてもよい。 Next, as shown in Figure 4, the semiconductor element 3 and the heat dissipation member 9 are joined using the third joining member 21. Figure 4 is a side view showing the state after joining. The third joining member 21 is solder, and the joining is performed by a reflow process. At this time, in order to prevent the semiconductor element 3 from tilting, the third joining member 21 is a joining material that can maintain a predetermined constant thickness even when the solder used to join the first and second lead frames 5 and 7 to the semiconductor element 3 reaches its melting temperature. For example, solder containing nickel balls can be used. Alternatively, a wire may be used to prevent the semiconductor element 3 from tilting, or copper protrusions may be provided on the heat dissipation member 9.
さらに、第3接合部材21として、第1接合部材17と第2接合部材19の接合時に溶融しない焼結銀のような接合材を用いてもよい。この場合、第1及び第2リードフレーム5、7を半導体素子3と接合するときにリフロー工程を行っても、第3接合部材21は溶融しないので、その厚さを一定に保つことができ、半導体素子3の傾きを防止することができる。同様に、第3接合部材21として高融点のはんだを用いた場合も、溶融しないので、第3接合部材21の厚さを一定に保つことができ、半導体素子3の傾きを防止することができる。 Furthermore, as the third bonding member 21, a bonding material such as sintered silver that does not melt during the bonding of the first bonding member 17 and the second bonding member 19 may be used. In this case, even if a reflow process is performed when bonding the first and second lead frames 5 and 7 to the semiconductor element 3, the third bonding member 21 will not melt, so its thickness can be kept constant, and tilting of the semiconductor element 3 can be prevented. Similarly, if a high-melting-point solder is used as the third bonding member 21, it will not melt, so the thickness of the third bonding member 21 can be kept constant, and tilting of the semiconductor element 3 can be prevented.
こうして半導体素子3に放熱部材9が接合されると、次に第1リードフレーム5と半導体素子3を第1接合部材17で接合し、第2リードフレーム7と半導体素子3を第2接合部材19で接合する。図5に示すように、第1及び第2リードフレーム5、7と支持部材11が一体に形成された部材を、半導体素子3と放熱部材9が接合された部材の上に設置する。図5は、設置した後の状態を示す側面図である。 Once the heat dissipation member 9 is joined to the semiconductor element 3, the first lead frame 5 and the semiconductor element 3 are then joined with the first joining member 17, and the second lead frame 7 and the semiconductor element 3 are joined with the second joining member 19. As shown in Figure 5, the member in which the first and second lead frames 5 and 7 and the support member 11 are integrally formed is placed on top of the member in which the semiconductor element 3 and the heat dissipation member 9 are joined. Figure 5 is a side view showing the state after installation.
このとき、第1リードフレーム5と半導体素子3を接合する箇所に第1接合部材17を配置し、第2リードフレーム7と半導体素子3を接合する箇所に第2接合部材19を配置する。第1及び第2接合部材17、19ははんだであり、はんだの量を多めにすることによって、図5に示すように、隙間60ができて、支持部材11が放熱部材9から浮いている状態にする。 At this time, a first joining member 17 is placed at the location where the first lead frame 5 and the semiconductor element 3 are joined, and a second joining member 19 is placed at the location where the second lead frame 7 and the semiconductor element 3 are joined. The first and second joining members 17 and 19 are solder, and by using a generous amount of solder, a gap 60 is created, as shown in Figure 5, causing the support member 11 to float away from the heat dissipation member 9.
この後、上部から荷重をかけた状態でリフロー炉内の温度をはんだ溶融温度まで上げると、はんだが溶融する。その結果、図6に示すように、支持部材11が放熱部材9に接するまで沈むので、第1及び第2リードフレーム5、7と放熱部材9との間の距離を、第2支持部27の高さに設定することができる。図6は、第1及び第2リードフレーム5、7を接合した後の状態を示す側面図である。 After this, when the temperature inside the reflow oven is raised to the solder melting temperature while a load is applied from above, the solder melts. As a result, as shown in Figure 6, the support member 11 sinks until it contacts the heat dissipation member 9, so the distance between the first and second lead frames 5 and 7 and the heat dissipation member 9 can be set to the height of the second support part 27. Figure 6 is a side view showing the state after the first and second lead frames 5 and 7 have been joined.
尚、第1及び第2接合部材17、19のはんだの量を多めにしているので、接合する際にはんだがはみ出て、第1及び第2リードフレーム5、7の側面に這い上がることになる。しかし、本実施形態では、図2に示すように、制御ワイヤ31、33が設けられた側の第1及び第2リードフレーム5、7の側面は、側面部29で覆われており、第1及び第2リードフレーム5、7の間も第1支持部25が設けられている。 Furthermore, because the amount of solder used for the first and second joining members 17 and 19 is generous, solder will overflow during joining and spread along the sides of the first and second lead frames 5 and 7. However, in this embodiment, as shown in Figure 2, the sides of the first and second lead frames 5 and 7 on the side where the control wires 31 and 33 are provided are covered by the side portion 29, and a first support portion 25 is also provided between the first and second lead frames 5 and 7.
したがって、はんだは制御ワイヤ31、33の反対側の側面を這い上がり、這い上がり部40、42を形成して固まる。これにより、第1及び第2リードフレーム5、7の間ではんだが短絡することを防止できるだけではなく、制御ワイヤ31、33とはんだが短絡して放電することも防止できる。 Therefore, the solder creeps up the opposite side of the control wires 31 and 33, forming creeping portions 40 and 42 and solidifying. This not only prevents short circuits between the first and second lead frames 5 and 7, but also prevents short circuits and discharge between the control wires 31 and 33 and the solder.
こうして、第1及び第2リードフレーム5、7と半導体素子3が接続されると、アルミニウムや銅、金、銀などの金属ワイヤで形成された制御ワイヤ31、33をゲート電極や制御用のソース電極にボンディングする。この後、トランスファモールド成形か樹脂ポッティングによって、封止材13を形成すると、本実施形態に係る半導体モジュール1が完成する。さらに、半導体モジュール1をグリースなどで冷却器に取り付けてもよいし、接合材を用いて冷却器と接合してもよい。 Once the first and second lead frames 5 and 7 are connected to the semiconductor element 3, control wires 31 and 33, formed from metal wires such as aluminum, copper, gold, or silver, are bonded to the gate electrode and control source electrode. After this, a encapsulating material 13 is formed by transfer molding or resin potting, completing the semiconductor module 1 according to this embodiment. Furthermore, the semiconductor module 1 may be attached to the cooler with grease or the like, or it may be bonded to the cooler using a bonding material.
[第1実施形態の効果]
以上、詳細に説明したように、本実施形態に係る半導体モジュール1は、複数のリードフレーム5、7と、半導体素子3と、放熱部材9と、複数のリードフレーム5、7を固定して支持する支持部材11とを備えている。そして、支持部材11は、複数のリードフレーム5、7の間に設けられた第1支持部25と、複数のリードフレーム5、7と放熱部材9との間に設けられた第2支持部27とを有する。これにより、半導体素子3の一方の面に複数のリードフレーム5、7を接合する場合であっても、はんだの厚みを均一化してリードフレームが短絡することを防止できる。
[Effects of the First Embodiment]
As described in detail above, the semiconductor module 1 according to this embodiment comprises a plurality of lead frames 5 and 7, a semiconductor element 3, a heat dissipation member 9, and a support member 11 that fixes and supports the plurality of lead frames 5 and 7. The support member 11 has a first support portion 25 provided between the plurality of lead frames 5 and 7, and a second support portion 27 provided between the plurality of lead frames 5 and 7 and the heat dissipation member 9. This makes it possible to make the solder thickness uniform and prevent the lead frames from short-circuiting, even when the plurality of lead frames 5 and 7 are joined to one side of the semiconductor element 3.
特に、本実施形態では、第1支持部25を、第1リードフレーム5と第2リードフレーム7の間に設けているので、第1リードフレーム5と第2リードフレーム7の間の短絡を防止することができる。また、第2支持部27を、第1及び第2リードフレーム5、7と放熱部材9との間に設けているので、第1及び第2リードフレーム5、7と放熱部材9との間の距離を所定の距離に保つことができる。これにより、第1及び第2接合部材17、19のはんだの厚みを均一な厚さに形成することができる。さらに、本実施形態では、第1及び第2リードフレーム5、7の間の距離を近くでき、チップあたりの接合面積を大きくできるので、放熱性能を向上させることができるとともに、抵抗や寄生インダクタンスを低減することができる。このように、本実施形態に係る半導体モジュール1によれば、高い信頼性と高い性能を有するパワーモジュールを実現することができる。 In particular, in this embodiment, since the first support portion 25 is provided between the first lead frame 5 and the second lead frame 7, short circuits between the first lead frame 5 and the second lead frame 7 can be prevented. Furthermore, since the second support portion 27 is provided between the first and second lead frames 5 and 7 and the heat dissipation member 9, the distance between the first and second lead frames 5 and 7 and the heat dissipation member 9 can be maintained at a predetermined distance. This allows for the formation of a uniform solder thickness on the first and second joining members 17 and 19. Moreover, in this embodiment, the distance between the first and second lead frames 5 and 7 can be reduced, increasing the bonding area per chip, thereby improving heat dissipation performance and reducing resistance and parasitic inductance. Thus, according to the semiconductor module 1 of this embodiment, a power module with high reliability and high performance can be realized.
また、本実施形態に係る半導体モジュール1では、第1支持部25が、複数のリードフレーム5、7の上面から下面まで形成されている。これにより、第1及び第2リードフレーム5、7の間に、はんだが這い上がることを完全に防止することができる。したがって、第1リードフレーム5と第2リードフレーム7の間の短絡を確実に防止することができる。 Furthermore, in the semiconductor module 1 according to this embodiment, the first support portion 25 is formed from the upper surface to the lower surface of the multiple lead frames 5 and 7. This completely prevents solder from creeping up between the first and second lead frames 5 and 7. Therefore, short circuits between the first lead frame 5 and the second lead frame 7 can be reliably prevented.
さらに、本実施形態に係る半導体モジュール1では、半導体素子3が、複数のリードフレーム5、7が接続される複数の主電極を一方の面に備えている。複数の主電極を一方の面に備えた横型の半導体デバイスでは、リードフレームの間の距離が近くなる。したがって、本実施形態に係る半導体モジュール1を横型の半導体デバイスに適用することによって、第1及び第2リードフレーム5、7の間の距離が近くなったとしても、第1及び第2リードフレーム5、7の間の短絡を防止することができる。 Furthermore, in the semiconductor module 1 according to this embodiment, the semiconductor element 3 has multiple main electrodes on one side to which multiple lead frames 5 and 7 are connected. In a lateral semiconductor device with multiple main electrodes on one side, the distance between the lead frames becomes smaller. Therefore, by applying the semiconductor module 1 according to this embodiment to a lateral semiconductor device, even if the distance between the first and second lead frames 5 and 7 becomes smaller, short circuits between the first and second lead frames 5 and 7 can be prevented.
また、本実施形態に係る半導体モジュール1では、半導体素子3と複数のリードフレーム5、7とを接合する接合部材が、はんだである。これにより、リフロー工程を行うことで、半導体素子3と複数のリードフレーム5、7を容易に接合することができる。 Furthermore, in the semiconductor module 1 according to this embodiment, the joining member that joins the semiconductor element 3 and the multiple lead frames 5 and 7 is solder. This allows for easy joining of the semiconductor element 3 and the multiple lead frames 5 and 7 through a reflow process.
さらに、本実施形態に係る半導体モジュール1では、支持部材11が、半導体素子3と複数のリードフレーム5、7とを接合するはんだの溶融温度で、複数のリードフレーム5、7を支持することが可能な樹脂材料で形成されている。これにより、リフロー工程を行っても第1及び第2リードフレーム5、7を所定の高さに支持することができるので、半導体素子3と第1及び第2リードフレーム5、7とを接続するはんだの厚みを均一化することができる。 Furthermore, in the semiconductor module 1 according to this embodiment, the support member 11 is formed of a resin material capable of supporting the multiple lead frames 5 and 7 at the melting temperature of the solder that joins the semiconductor element 3 to the multiple lead frames 5 and 7. This allows the first and second lead frames 5 and 7 to be supported at a predetermined height even after a reflow process, thus enabling uniform solder thickness for connecting the semiconductor element 3 to the first and second lead frames 5 and 7.
また、本実施形態に係る半導体モジュール1では、半導体素子3と放熱部材9とを接合する接合部材が、半導体素子3と複数のリードフレーム5、7とを接合するはんだの溶融温度で、予め設定された一定の厚さを保つことができる接合材である。これにより、はんだの厚みを一定の値に管理することができるので、半導体素子3の傾きを抑制することができる。さらに、第1及び第2接合部材17、19の厚さを、予め設定された所定の厚さに形成することができる。 Furthermore, in the semiconductor module 1 according to this embodiment, the bonding member that joins the semiconductor element 3 and the heat dissipation member 9 is a bonding material that can maintain a predetermined constant thickness at the melting temperature of the solder used to join the semiconductor element 3 and the multiple lead frames 5 and 7. This allows the solder thickness to be controlled to a constant value, thereby suppressing the tilting of the semiconductor element 3. Moreover, the thicknesses of the first and second bonding members 17 and 19 can be formed to predetermined thicknesses.
さらに、本実施形態に係る半導体モジュール1では、半導体素子3が制御電極を備え、支持部材11は、複数のリードフレーム5、7の制御電極が設けられた側の側面に形成された側面部29を有している。これにより、制御電極が設けられた側に、はんだが這い上がることを防止できるので、制御ワイヤ31、33がはんだと短絡して、放電が発生することを防止できる。 Furthermore, in the semiconductor module 1 according to this embodiment, the semiconductor element 3 is equipped with control electrodes, and the support member 11 has a side portion 29 formed on the side of the multiple lead frames 5, 7 on the side where the control electrodes are provided. This prevents solder from creeping up onto the side where the control electrodes are provided, thus preventing the control wires 31, 33 from short-circuiting with the solder and causing a discharge.
また、本実施形態に係る半導体モジュール1では、半導体素子3がワイドバンドギャップ半導体で構成されている。ワイドバンドギャップ半導体では、チップの面積が小さくなるので、第1及び第2リードフレーム5、7の間で短絡しやすくなる。したがって、本実施形態に係る半導体モジュール1をワイドバンドギャップ半導体に適用することによって、チップの面積が小さくなったとしても、より効果的にリードフレーム5、7の間の短絡を防止することができる。 Furthermore, in the semiconductor module 1 according to this embodiment, the semiconductor element 3 is made of a wide-bandgap semiconductor. Because the chip area is smaller in a wide-bandgap semiconductor, short circuits between the first and second lead frames 5 and 7 become more likely. Therefore, by applying the semiconductor module 1 according to this embodiment to a wide-bandgap semiconductor, short circuits between the lead frames 5 and 7 can be prevented more effectively, even if the chip area is reduced.
さらに、本実施形態では、半導体モジュール1を備えた電力変換装置を構成している。これにより、放熱性能が高く、信頼性も高い半導体モジュール1を用いて電力変換装置を構成するので、放熱性能が高く、高い信頼性を有する電力変換装置を実現することができる。 Furthermore, in this embodiment, a power conversion device equipped with a semiconductor module 1 is configured. This allows for the use of a semiconductor module 1, which has high heat dissipation performance and high reliability, thus realizing a power conversion device with high heat dissipation performance and high reliability.
[第2実施形態]
以下、本発明を適用した第2実施形態について図面を参照して説明する。図面の記載において同一部分には同一符号を付して詳細な説明は省略する。
[Second Embodiment]
A second embodiment to which the present invention is applied will be described below with reference to the drawings. In the drawings, the same parts are denoted by the same reference numerals, and detailed descriptions are omitted.
図7は、本実施形態に係る半導体モジュール1の構造を示す断面図である。図7に示すように、本実施形態に係る半導体モジュール1では、第1リードフレーム5の半導体素子3と接続される部分に貫通孔51が形成されていることが第1実施形態と相違している。同様に、第2リードフレーム7の半導体素子3と接続される部分には、貫通孔53が形成されている。そして、これらの貫通孔51、53の中には、第1及び第2リードフレーム5、7を半導体素子3に接合するときに、第1及び第2接合部材17、19が流入している。 Figure 7 is a cross-sectional view showing the structure of the semiconductor module 1 according to this embodiment. As shown in Figure 7, the semiconductor module 1 according to this embodiment differs from the first embodiment in that a through-hole 51 is formed in the portion of the first lead frame 5 that connects to the semiconductor element 3. Similarly, a through-hole 53 is formed in the portion of the second lead frame 7 that connects to the semiconductor element 3. The first and second joining members 17 and 19 flow into these through-holes 51 and 53 when the first and second lead frames 5 and 7 are joined to the semiconductor element 3.
第1実施形態では、第1及び第2リードフレーム5、7を接合するときに、第1及び第2接合部材17、19が、第1及び第2リードフレーム5、7の側面にはみ出て、這い上がり部40、42を形成していた。 In the first embodiment, when joining the first and second lead frames 5 and 7, the first and second joining members 17 and 19 protruded from the sides of the first and second lead frames 5 and 7, forming upward-growing portions 40 and 42.
しかし、本実施形態では、貫通孔51、53を形成したので、第1及び第2接合部材17、19が、第1及び第2リードフレーム5、7の側面にはみ出ることはなくなる。したがって、制御ワイヤ31、33が第1及び第2接合部材17、19のはんだと短絡することによって、制御ワイヤ31、33が放電することを防止できる。 However, in this embodiment, since through holes 51 and 53 are formed, the first and second joining members 17 and 19 will not protrude from the sides of the first and second lead frames 5 and 7. Therefore, it is possible to prevent the control wires 31 and 33 from discharging due to short-circuiting with the solder of the first and second joining members 17 and 19.
ここで、図8A、Bを参照して、支持部材11の構造を説明する。図8Aは支持部材11の構造を示す上面図、図8Bは図8AのC-C線における断面図である。図8A、Bに示すように、支持部材11は、第1支持部25と、第2支持部27とを有する。 Here, the structure of the support member 11 will be described with reference to Figures 8A and 8B. Figure 8A is a top view showing the structure of the support member 11, and Figure 8B is a cross-sectional view taken along line C-C in Figure 8A. As shown in Figures 8A and 8B, the support member 11 has a first support portion 25 and a second support portion 27.
第1支持部25は、第1リードフレーム5と第2リードフレーム7の間に設けられ、第1リードフレーム5と第2リードフレーム7を連結して固定する。第1支持部25は、第1リードフレーム5と第2リードフレーム7の間に設けられているので、第1リードフレーム5と第2リードフレーム7の間の短絡を防止することができる。 The first support portion 25 is provided between the first lead frame 5 and the second lead frame 7, connecting and fixing the first lead frame 5 and the second lead frame 7. Because the first support portion 25 is provided between the first lead frame 5 and the second lead frame 7, it can prevent short circuits between the first lead frame 5 and the second lead frame 7.
第2支持部27は、第1及び第2リードフレーム5、7と放熱部材9との間に設けられ、第1及び第2リードフレーム5、7と放熱部材9との間の距離を所定の距離に保っている。すなわち、半導体素子3と第1及び第2接合部材17、19と第3接合部材21の厚さの合計が、予め設定された所定の値になるように、第2支持部27の高さが設定されている。 The second support portion 27 is provided between the first and second lead frames 5 and 7 and the heat dissipation member 9, maintaining a predetermined distance between the first and second lead frames 5 and 7 and the heat dissipation member 9. Specifically, the height of the second support portion 27 is set so that the sum of the thicknesses of the semiconductor element 3, the first and second bonding members 17 and 19, and the third bonding member 21 equals a predetermined value.
[半導体モジュールの製造方法]
次に、図8~11を参照して、本実施形態に係る半導体モジュールの製造方法を説明する。まず、図8A、Bに示すように、第1及び第2リードフレーム5、7と支持部材11を一体に形成する。例えば、第1リードフレーム5と第2リードフレーム7と支持部材11をトランスファモールドなどの工法で一体に成形すればよい。このとき、はんだを実装できるように、はんだが実装される箇所の樹脂やバリを必要に応じて研磨などで除去しておくようにする。
[Semiconductor module manufacturing method]
Next, a method for manufacturing a semiconductor module according to this embodiment will be described with reference to Figures 8 to 11. First, as shown in Figures 8A and 8B, the first and second lead frames 5 and 7 and the support member 11 are integrally formed. For example, the first lead frame 5, the second lead frame 7, and the support member 11 can be integrally formed using a method such as transfer molding. At this time, resin and burrs in the areas where solder will be mounted should be removed by polishing or other means as necessary so that solder can be mounted.
次に、第1実施形態の図4と同様に半導体素子3と放熱部材9を第3接合部材21で接合する。半導体素子3に放熱部材9が接合されると、次に第1リードフレーム5と半導体素子3を第1接合部材17で接合し、第2リードフレーム7と半導体素子3を第2接合部材19で接合する。図9に示すように、第1及び第2リードフレーム5、7と支持部材11が一体に形成された部材を、半導体素子3と放熱部材9が接合された部材の上に設置する。図9は、設置した後の状態を示す側面図である。 Next, the semiconductor element 3 and the heat dissipation member 9 are joined using the third joining member 21, similar to Figure 4 of the first embodiment. Once the heat dissipation member 9 is joined to the semiconductor element 3, the first lead frame 5 and the semiconductor element 3 are then joined using the first joining member 17, and the second lead frame 7 and the semiconductor element 3 are joined using the second joining member 19. As shown in Figure 9, the member in which the first and second lead frames 5 and 7 and the support member 11 are integrally formed is placed on top of the member in which the semiconductor element 3 and the heat dissipation member 9 are joined. Figure 9 is a side view showing the state after installation.
このとき、第1リードフレーム5と半導体素子3を接合する箇所に第1接合部材17を配置し、第2リードフレーム7と半導体素子3を接合する箇所に第2接合部材19を配置する。第1及び第2接合部材17、19ははんだであり、はんだの量を多めにすることによって、図9に示すように、隙間60ができて、支持部材11が放熱部材9から浮いている状態にする。 At this time, a first joining member 17 is placed at the location where the first lead frame 5 and the semiconductor element 3 are joined, and a second joining member 19 is placed at the location where the second lead frame 7 and the semiconductor element 3 are joined. The first and second joining members 17 and 19 are solder, and by using a generous amount of solder, a gap 60 is created, as shown in Figure 9, causing the support member 11 to float away from the heat dissipation member 9.
この後、上部から荷重をかけた状態でリフロー炉内の温度をはんだ溶融温度まで上げると、はんだが溶融する。その結果、図10に示すように、支持部材11が放熱部材9に接するまで沈むので、第1及び第2リードフレーム5、7と放熱部材9との間の距離を、第2支持部27の高さに設定することができる。図10は、第1及び第2リードフレーム5、7を接合した後の状態を示す断面図である。 After this, when the temperature inside the reflow oven is raised to the solder melting temperature while a load is applied from above, the solder melts. As a result, as shown in Figure 10, the support member 11 sinks until it contacts the heat dissipation member 9, so the distance between the first and second lead frames 5 and 7 and the heat dissipation member 9 can be set to the height of the second support part 27. Figure 10 is a cross-sectional view showing the state after the first and second lead frames 5 and 7 have been joined.
尚、第1及び第2接合部材17、19のはんだを多めに用いているので、図10、11に示すように、接合する際にはんだが貫通孔51、53内に流入する。したがって、はんだが、第1及び第2リードフレーム5、7の側面にはみ出て這い上がることはないので、制御ワイヤ31、33が第1及び第2接合部材17、19のはんだと短絡することによって、制御ワイヤ31、33が放電することを防止できる。 Furthermore, since a generous amount of solder is used for the first and second joining members 17 and 19, as shown in Figures 10 and 11, the solder flows into the through holes 51 and 53 during joining. Therefore, the solder does not spill out onto the sides of the first and second lead frames 5 and 7, preventing the control wires 31 and 33 from short-circuiting with the solder of the first and second joining members 17 and 19 and thus preventing discharge of the control wires 31 and 33.
こうして、第1及び第2リードフレーム5、7と半導体素子3が接続されると、アルミニウムや銅、金、銀などの金属ワイヤで形成された制御ワイヤ31、33をゲート電極や制御用のソース電極にボンディングする。この後、トランスファモールド成形か樹脂ポッティングによって、封止材13を形成すると、本実施形態に係る半導体モジュール1が完成する。さらに、半導体モジュール1をグリースなどで冷却器に取り付けてもよいし、接合材を用いて冷却器と接合してもよい。 Once the first and second lead frames 5 and 7 are connected to the semiconductor element 3, control wires 31 and 33, formed from metal wires such as aluminum, copper, gold, or silver, are bonded to the gate electrode and control source electrode. After this, a encapsulating material 13 is formed by transfer molding or resin potting, completing the semiconductor module 1 according to this embodiment. Furthermore, the semiconductor module 1 may be attached to the cooler with grease or the like, or it may be bonded to the cooler using a bonding material.
[第2実施形態の効果]
以上、詳細に説明したように、本実施形態に係る半導体モジュール1では、複数のリードフレーム5、7の半導体素子3と接合される部分に貫通孔51、53が形成されている。これにより、第1及び第2接合部材17、19のはんだは貫通孔51、53に流入するので、はんだが制御ワイヤ31、33と短絡して、制御ワイヤ31、33が放電することを防止できる。
[Effects of the second embodiment]
As described in detail above, in the semiconductor module 1 according to this embodiment, through holes 51 and 53 are formed in the portions of the multiple lead frames 5 and 7 that are joined to the semiconductor elements 3. As a result, the solder of the first and second joining members 17 and 19 flows into the through holes 51 and 53, preventing the solder from short-circuiting with the control wires 31 and 33 and causing the control wires 31 and 33 to discharge.
なお、上述の実施形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施形態以外の形態であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計などに応じて種々の変更が可能であることは勿論である。 The above-described embodiments are merely examples of the present invention. Therefore, the present invention is not limited to the above-described embodiments, and various modifications are possible depending on the design and other factors, as long as they do not depart from the technical spirit of the present invention.
1 半導体モジュール
3 半導体素子
5 第1リードフレーム
7 第2リードフレーム
9 放熱部材
11 支持部材
13 封止材
17 第1接合部材
19 第2接合部材
21 第3接合部材
23 上面部
25 第1支持部
27 第2支持部
29 側面部
31、33 制御ワイヤ
40、42 這い上がり部
51、53 貫通孔
60 隙間
1 Semiconductor module 3 Semiconductor element 5 First lead frame 7 Second lead frame 9 Heat dissipation member 11 Support member 13 Sealing material 17 First bonding member 19 Second bonding member 21 Third bonding member 23 Top surface 25 First support part 27 Second support part 29 Side surface 31, 33 Control wire 40, 42 Crawling part 51, 53 Through hole 60 Gap
Claims (10)
前記複数のリードフレームが一方の面に接続される半導体素子と、
前記半導体素子の他方の面に配置された放熱部材と、
前記複数のリードフレームを固定して支持する支持部材とを備え、
前記支持部材は、
前記複数のリードフレームの間に設けられた第1支持部と、
前記複数のリードフレームと前記放熱部材との間に設けられた第2支持部とを有する半導体モジュール。 Multiple lead frames,
A semiconductor element in which the plurality of lead frames are connected to one side,
A heat dissipation member disposed on the other side of the semiconductor element,
The system includes a support member that fixes and supports the plurality of lead frames,
The aforementioned support member is
A first support portion provided between the plurality of lead frames,
A semiconductor module having a plurality of lead frames and a second support portion provided between the heat dissipation member.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022092333A JP7836715B2 (en) | 2022-06-07 | 2022-06-07 | Semiconductor modules and power converters |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022092333A JP7836715B2 (en) | 2022-06-07 | 2022-06-07 | Semiconductor modules and power converters |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023179183A JP2023179183A (en) | 2023-12-19 |
| JP7836715B2 true JP7836715B2 (en) | 2026-03-27 |
Family
ID=89199392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022092333A Active JP7836715B2 (en) | 2022-06-07 | 2022-06-07 | Semiconductor modules and power converters |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7836715B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000216299A (en) | 1999-01-21 | 2000-08-04 | Toshiba Corp | Semiconductor package, semiconductor device, and method of manufacturing semiconductor package |
| JP2016134540A (en) | 2015-01-21 | 2016-07-25 | 三菱電機株式会社 | Power semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3378374B2 (en) * | 1993-09-14 | 2003-02-17 | 株式会社東芝 | Method for manufacturing resin-encapsulated semiconductor device, resin-encapsulated semiconductor device, and resin sheet for encapsulation |
| KR0170023B1 (en) * | 1994-12-16 | 1999-02-01 | 황인길 | Semiconductor package |
-
2022
- 2022-06-07 JP JP2022092333A patent/JP7836715B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000216299A (en) | 1999-01-21 | 2000-08-04 | Toshiba Corp | Semiconductor package, semiconductor device, and method of manufacturing semiconductor package |
| JP2016134540A (en) | 2015-01-21 | 2016-07-25 | 三菱電機株式会社 | Power semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023179183A (en) | 2023-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102838491B1 (en) | Semiconductor package and method of fabricating a semiconductor package | |
| US11201121B2 (en) | Semiconductor device | |
| US9852968B2 (en) | Semiconductor device including a sealing region | |
| JP2019040971A (en) | Semiconductor device | |
| US11637052B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP2005191071A (en) | Semiconductor device | |
| KR20150108683A (en) | Power Semi-Conductor package and Method of Manufacturing for the same | |
| JP7540248B2 (en) | Semiconductor Module | |
| WO2019207996A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN111433910B (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP7836715B2 (en) | Semiconductor modules and power converters | |
| US11587861B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP7347047B2 (en) | semiconductor equipment | |
| US20230402348A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| KR20230131998A (en) | Semiconductor package having negative patterned substrate and method of fabricating the same | |
| JP4861200B2 (en) | Power module | |
| TWI763429B (en) | semiconductor device | |
| KR102410257B1 (en) | Double side cooling power semiconductor discrete package | |
| KR102750289B1 (en) | Semiconductor package and method of fabricating the same | |
| JP6274986B2 (en) | Power semiconductor module and manufacturing method thereof | |
| US12327808B2 (en) | Semiconductor device | |
| CN100477196C (en) | Semiconductor device and method of manufacturing thereof | |
| US20230282563A1 (en) | Semiconductor device | |
| JP2023170416A (en) | Semiconductor modules and power conversion devices | |
| JP7067103B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20250203 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20250929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20250930 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20260209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20260217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20260316 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7836715 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |