JP7843178B2 - コンデンサ及びその製造方法 - Google Patents

Description

本発明は、コンデンサ及びその製造方法に関するものである。

基板に設けられた複数のストライプ状の溝の内部に導電層と誘電層とが交互に堆積された層配列が埋め込まれたコンデンサが知られている（特許文献１参照）。特許文献１では、溝の内部に埋め込まれた層配列が基板の上面側のアルミ電極及び基板の裏面側の裏面電極とそれぞれ電気的に接続している。

国際公開第２０１９／２０８２２６号

複数のストライプ状の溝が設けられている基板は、表裏面において発生する応力が不均衡となり、基板が反ってしまい、基板自体が割れる可能性がある。

本発明は、上記のような事情に鑑み成されたものであり、溝が設けられている基板の剛性を確保したコンデンサ及びその製造方法を提供することを目的とする。

上述の課題を解決するため、本発明の一態様のコンデンサは、一部が基板の第１主面上に配置され、他の一部が第１主面から、第１主面に形成された溝の内面よりも溝の内側へ突出している突起部を有する。

本発明の一態様によれば、溝が設けられている基板の剛性を確保したコンデンサを提供できる。

図１は、第１実施形態に係るコンデンサの構成を示す模式的な断面図である。 図２Ａは、図１に示すコンデンサの製造方法の工程（その１）を示す平面図である。 図２Ｂは、図２ＡのＡ－Ａ線に沿う断面図である。 図２Ｃは、図１に示すコンデンサの製造方法の工程（その２）を示す断面図である。 図２Ｄは、図１に示すコンデンサの製造方法の工程（その３）を示す断面図である。 図２Ｅは、図１に示すコンデンサの製造方法の工程（その４）を示す断面図である。 図２Ｆは、図１に示すコンデンサの製造方法の工程（その５）を示す断面図である。 図２Ｇは、図１に示すコンデンサの製造方法の工程（その６）を示す断面図である。 図２Ｈは、図１に示すコンデンサの製造方法の工程（その７）を示す断面図である。 図２Ｉは、第１実施形態の変形例における基板１の第１主面１Ｆをその法線方向から見たときの、コンデンサの平面図である。 図３Ａは、計算に用いた構成を示す模式図である。 図３Ｂは、全ての突起部４の厚さと構造体の断面係数との関係を説明するグラフである。 図４は、第１実施形態に係るコンデンサの構成を示す模式的な断面図である。 図５Ａは、図４に示すコンデンサの製造方法の工程（その１）を示す平面図である。 図５Ｂは、図５ＡのＢ－Ｂ線に沿う断面図である。 図５Ｃは、図４に示すコンデンサの製造方法の工程（その２）を示す断面図である。 図５Ｄは、図４に示すコンデンサの製造方法の工程（その３）を示す断面図である。 図５Ｅは、図４に示すコンデンサの製造方法の工程（その４）を示す断面図である。 図５Ｆは、図４に示すコンデンサの製造方法の工程（その４）を示す断面図である。 図５Ｇは、図４に示すコンデンサの製造方法の工程（その６）を示す断面図である。 図５Ｈは、図４に示すコンデンサの製造方法の工程（その７）を示す断面図である。 図６Ａは、基板１Ａを構成する基板１ａ～１ｃを接合する前の斜視図である。 図６Ｂは、基板１Ａを構成する基板１ａ～１ｃを接合した後の斜視図である。 図６Ｃは、基板１Ｂを構成する基板１ａ、１ｂ、及び１ｄを接合する前の斜視図である。 図６Ｄは、基板１Ｂを構成する基板１ａ、１ｂ、及び１ｄを接合した後の斜視図である。 図６Ｅは、基板１Ｃを構成する基板１ｂ、１ｄ、及び１ｅを接合する前の斜視図である。 図６Ｆは、基板１Ｃを構成する基板１ｂ、１ｄ、及び１ｅを接合した後の斜視図である。 図６Ｇは、基板１Ｄを構成する基板１ｂ、１ｅ、及び１ｆを接合する前の斜視図である。 図６Ｈは、基板１Ｄを構成する基板１ｂ、１ｅ、及び１ｆを接合した後の斜視図である。

以下に、図面を参照して実施形態を説明する。図面の記載において同一部分には同一符号を付して説明を省略する。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率などは現実のものとは異なる部分を含んでいる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。

（第１実施形態）
図１及び図２Ａを参照して、第１実施形態に係るコンデンサの構成を説明する。図１は、コンデンサ１００の模式的な断面図である。コンデンサ１００は、基板１を備える。基板１は、第１主面１Ｆと、第１主面１Ｆと反対側の第２主面１Ｒと、第１主面１Ｆに形成された溝２と、を有する。溝２は、内面２Ｉを有する。基板１は、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、又は酸化ガリウム（Ｇａ_２Ｏ_３）からなる単結晶基板である。本実施形態では、基板１にはＮ型又はＰ型の不純物が高濃度にドープされ、後述する導電層と同様に基板１は導電性を有している。基板１を導電層として使用することができるため、コンデンサ１００の容量密度が向上する。

溝２は、図２Ａに示すように、第１主面１Ｆの法線方向からみて、溝２は第１幅Ｗ_ａを有する第１領域２ａと、第１幅Ｗ_ａより短い第２幅Ｗ_ｂを有する第２領域２ｂと、を有する。本実施形態では、第２領域２ｂは、２つの第１領域２ａの間に位置している。このような溝２の形状にすることにより、後述する誘電層５を形成する際に用いる材料ガスが溝２の一方の第１領域２ａから入り、第２領域２ｂを通って他方の第１領域２ａから出ていくため、溝２の内部の誘電層５を均一に形成することができる。

コンデンサ１００は、一部が第１主面１Ｆ上に配置され、他の一部が第１主面１Ｆから溝２の内面２Ｉよりも溝２の内側へ突出している突起部４を備える。また、一部が第２主面１Ｒ上に配置され、他の一部が第２主面１Ｒから溝２の内面２Ｉよりも溝２の内側へ突出している他の突起部４を備える。突起部４は、例えば、ポリシリコンを用いた常圧ＣＶＤ法で形成される。ポリシリコンを用いた常圧ＣＶＤ法で突起部４を形成することにより、簡便でかつ低コストで溝２の形状を任意に調整することができる。本実施形態では、突起部４にはＮ型又はＰ型の不純物が高濃度にドープされ、基板１と同じ導電性を有しているが、これに限られず、突起部４は半導体特性を有していても絶縁性を有していてもよい。

溝２において対向する一対の内面２Ｉ間の距離Ｄ_１は、一対の内面２Ｉよりも溝２の内側にそれぞれ突出している一対の突起部４の先端間の距離Ｄ_２よりも長い。突起部４により、基板１と突起部４とからなる構造体全体の断面係数が大きくなるため、誘電層５の応力が基板１にかかった際の、溝２が設けられている基板１の剛性を高くすることができる。

また、溝２の開口部は、突起部４により塞がれていてもよく、この場合においても基板１と突起部４とからなる構造体全体の断面係数が大きくなるため、誘電層５の応力が基板１にかかった際の、溝２が設けられている基板１の剛性を高くすることができる。なお、本明細書等では、溝の開口部が塞がれている空洞を有する構造についても溝の一種に含めるものとする。

第１主面１Ｆ上の突起部４の厚さと第２主面１Ｒ上の突起部４の厚さの合計は、基板１の厚さと２つ突起部４の厚さの合計に対して１～６０％であると好ましく、１０～６０％であるとより好ましく、２０～５５％であるとさらに好ましい。突起部４の厚さ上述の範囲に調整することにより、基板１の単位体積あたりの剛性を効率よく上昇させることができる。

コンデンサ１００は、少なくとも突起部４の表面及び溝２の内面２Ｉに交互に積層された２層以上の誘電層５、及び２層以上の導電層６を備える。本実施形態では、４層の誘電層５、及び４層の導電層６が、少なくとも突起部４の表面及び溝２の内面２Ｉに交互に積層されている。４層の導電層６は誘電層５によって互いに電気的に絶縁されている。４層の誘電層５、及び４層の導電層６の各々は、少なくとも突起部４の表面及び溝２の内面２Ｉに連続して形成されている。溝２の内面２Ｉに積層される誘電層及び導電層の数は、溝の幅、並びに誘電層及び導電層の厚さによって定まり、それぞれ３～４層、又は５層以上であってもよい。

誘電層５は、例えば、酸化シリコンからなってもよい。酸化シリコンの高いバンドギャップにより、リーク電流を低減することができる。また、誘電層５は、誘電率の高い窒化シリコンからなってもよい。窒化シリコンの高い誘電率により、容量密度を向上させることができる。あるいは、各誘電層５として酸化シリコンからなる膜と窒化シリコンからなる膜の積層膜を用いてもよい。誘電層５により、低電位表面電極１６及び低電位裏面電極１８と電気的に接続している導電層６は、高電位表面電極１７及び高電位裏面電極１９と電気的に接続している導電層６から電気的に絶縁されている。

導電層６は、例えば、ポリシリコン又は金属からなってもよい。ポリシリコンを導電層６に用いると、低圧ＣＶＤ法等により、突起部４の表面及び溝２の内面２Ｉに沿って導電層６を均一に成長させることができる。また、金属を導電層６に用いると、金属は抵抗率が小さいため、導電層６の等価直列抵抗（ＥＳＲ）を低減することができる。

溝２は、第１主面１Ｆと第２主面１Ｒとの間を貫通していてもよい。基板１に形成された溝２を第１主面１Ｆから第２主面１Ｒまで到達させることにより、第１主面１Ｆ上及び第２主面１Ｒ上に形成される誘電層５及び導電層６を基板１の膜厚方向における中央を基準に対称な構造にすることができ、誘電層５の応力に起因した基板１の反りを緩和することができる。

コンデンサ１００は、第１主面１Ｆ上に形成された開口部（後述する開口部１２）に埋め込まれた低電位表面電極１６（第１電極）と、第１主面１Ｆ上に形成された開口部に埋め込まれた高電位表面電極１７（第２電極）と、第２主面１Ｒ上に形成された開口部（後述する開口部１２）に埋め込まれた低電位裏面電極１８と、第２主面１Ｒ上に形成された開口部に埋め込まれた高電位裏面電極１９と、をさらに備える。低電位表面電極１６及び低電位裏面電極１８は、突起部４及び導電層６に電気的に接続されている。高電位表面電極１７及び高電位裏面電極１９は、低電位表面電極１６及び低電位裏面電極１８に電気的に接続されていない導電層６に電気的に接続されている。本実施形態では、低電位の電極が第１電極に対応し、高電位の電極が第２電極に対応する場合を示すが、逆であっても構わない。

本実施形態では、５つの開口部１２が第１主面１Ｆ上及び第２主面１Ｒ上にそれぞれ形成されている。第１主面１Ｆ側の３つの開口部１２には低電位表面電極１６が形成され、第１主面１Ｆ側の２つの開口部１２には高電位表面電極１７が形成されている。第２主面１Ｒ側の３つの開口部１２には低電位裏面電極１８が形成され、第２主面１Ｒ側の２つの開口部１２には高電位裏面電極１９が形成されている。

低電位表面電極１６、高電位表面電極１７、低電位裏面電極１８、及び高電位裏面電極１９としては、例えば、金属材料を用いることができ、チタン（Ｔｉ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）などの金属材料、チタン／ニッケル／銀（Ｔｉ／Ｎｉ／Ａｇ）、チタン／アルミニウム（Ｔｉ／Ａｌ）などの積層膜等を用いることができる。

基板１の両側（第１主面１Ｆ側及び第２主面１Ｒ側）に電極（低電位表面電極１６、高電位表面電極１７、低電位裏面電極１８、及び高電位裏面電極１９）が配置されていることにより、コンデンサ１００をモジュール等への実装が容易にできる。

次に、コンデンサ１００の基本的な動作について説明する。低電位表面電極１６及び低電位裏面電極１８に負の電圧を印加し、高電位表面電極１７及び高電位裏面電極１９に正の電圧を印加する。これにより、低電位表面電極１６及び低電位裏面電極１８に電気的に接続された導電層６（及び突起部４）に負電荷が充電され、高電位表面電極１７及び高電位裏面電極１９に電気的に接続された導電層６に正電荷が充電される。この時、誘電層５の内部で分極が起こり、静電容量が発生する。誘電層５及び導電層６が積層されて溝２に埋め込まれており、これらがコンデンサとして機能する。

以下に、図面を参照して、本実施形態に係るコンデンサの製造方法を説明する。なお、以下に述べるコンデンサの製造方法は一例であり、これ以外の種々の製造方法により実現可能である。

先ず、Ｎ型又はＰ型の不純物が高濃度にドープされた半導体基板（基板１）を用意する。Ｓｉ基板を用いる場合、リン（Ｐ）、ヒ素（Ａｓ）などの５価の元素の不純物を添加してＮ型半導体基板を製造し、ホウ素（Ｂ）、ガリウム（Ｇａ）などの３価の元素の不純物を添加してＰ型半導体基板を製造することができる。

次に、基板１の第１主面１Ｆから第２主面１Ｒまで基板１の一部をエッチングすることにより、図２Ａ及び図２Ｂに示すように、第１領域２ａ及び第２領域２ｂを有する溝２を形成する。具体的には、まず、基板１の第１主面１Ｆにマスク材を形成する。マスク材としては酸化シリコン膜を用いることができ、堆積方法としては熱ＣＶＤ法又はプラズマＣＶＤ法を用いることができる。次に、マスク材上にレジストをパターニングする。パターニングの方法としては、一般的なフォトリソグラフィ法を用いることができる。パターニングされたレジストをマスクにして、マスク材をエッチングする。マスク材は、溝２が形成される部分に開口を有する。エッチング方法としては、水酸化カリウム水溶液、フッ酸、熱リン酸を用いたウェットエッチング、又は、反応性イオンエッチングなどのドライエッチングを用いることができる。次に、レジストを酸素プラズマ又は硫酸等で除去する。このようにして形成したマスク材を用いてドライエッチングによって、マスク材の開口から表出する基板１をエッチングし、溝２を形成する。

溝２はドライエッチングで形成することにより、高アスペクト比の溝２を形成することができる。

溝２をウェットエッチングで形成してもよい。これにより、低コストで溝２を形成することができる。

次に、図２Ｃに示すように、ポリシリコンを用いた常圧ＣＶＤ法により、基板１の第１主面１Ｆ上及び第２主面１Ｒ上に突起部４を形成する。この時、常圧ＣＶＤ法でポリシリコンを形成すると溝２の内部には材料ガスが入り込まないため、一部が第１主面１Ｆ及び第２主面１Ｒから溝２の内面２Ｉよりも溝２の内側へ突出している突起部４を形成することができる。

次に、図２Ｄに示すように、突起部４の表面及び溝２の内面２Ｉを覆うように誘電層５を堆積する。誘電層５としては酸化シリコン膜を用いることができ、堆積方法としては熱酸化法、熱ＣＶＤ法を用いることができる。また、熱ＣＶＤ法を用いる際は減圧条件にすることによって溝２が深い場合にもカバレッジ良く酸化シリコン膜を堆積できる。

次に、突起部４の表面及び溝２の内面２Ｉに、誘電層５を覆うように導電層６を堆積する。導電層６としてはポリシリコン膜を用いることができ、堆積方法としては減圧ＣＶＤ法を用いることができる。ポリシリコン膜の堆積後に、９５０℃でＰＯＣｌ_３中にてアニール処理を施すことで、Ｎ型のポリシリコン膜が形成され、導電層６に導電性をもたせることができる。ここでは導電層６の例としてＮ型のポリシリコン膜を用いるが、Ｐ型のポリシリコン膜、シリコンゲルマニウム等の半導体膜、導電性を有するポリ炭化珪素膜、チタン（Ｔｉ）、アルミニウム（Ａｌ）等の金属膜を用いることもできる。

次に、図２Ｅに示すように、突起部４の表面及び溝２の内面２Ｉに、導電層６を覆うように誘電層５を堆積する。

次に、突起部４の表面及び溝２の内面２Ｉに、誘電層５を覆うように導電層６を堆積する。この時、幅が広い第１領域２ａを溝２が有するため、対向する突起部４同士の先端の間が先に誘電層５及び導電層６により塞がったとしても第１領域２ａから材料ガスを溝２の内部に導入することができ溝２の内部に誘電層５及び導電層６を均一に形成することができる。

次に、図２Ｆに示すように、基板１の第１主面１Ｆ上及び第２主面１Ｒ上に、層間膜７を堆積する。層間膜７は酸化シリコン膜を用いることができる。

次に、基板１の第１主面１Ｆ上及び第２主面１Ｒ上にフォトレジストからなるマスク材８を形成し、リソグラフィ技術及びエッチング技術を用いてマスク材８にパターニングする。パターニングされたマスク材８は、開口部９を形成するための開口を有する。マスク材８を用いて、マスク材８の開口から表出する層間膜７、導電層６、誘電層５を順番に選択的にエッチングする。エッチング法は、例えば、異方性エッチング法を用いればよい。これにより、開口部９が形成される。

次に、図２Ｇに示すように、開口部９を埋めるように基板１の第１主面１Ｆ及び第２主面１Ｒ上に、層間膜１０を堆積する。層間膜１０は酸化シリコン膜を用いることができる。

次に、基板１の第１主面１Ｆ上及び第２主面１Ｒ上にフォトレジストからなるマスク材１１を形成し、リソグラフィ技術及びエッチング技術を用いてマスク材１１にパターニングする。パターニングされたマスク材１１は、開口部１２を形成するための開口を有する。マスク材１１を用いて、マスク材１１の開口から表出する層間膜１０を選択的にエッチングする。エッチング法は、例えば、異方性エッチング法を用いればよい。これにより、開口部１２が形成される。

次に、図２Ｈに示すように、第１主面１Ｆを覆うように表面電極を堆積し、第２主面１Ｒを覆うように裏面電極を堆積する。

次に、基板１の第１主面１Ｆ上及び第２主面１Ｒ上にフォトレジストからなるマスク材１５を形成し、リソグラフィ技術及びエッチング技術を用いてマスク材１５にパターニングする。パターニングされたマスク材１５を用いてドライエッチングにより表面電極及び裏面電極を選択的にエッチングする。これにより、表面電極は低電位表面電極１６及び高電位表面電極１７に分割され、裏面電極は低電位裏面電極１８及び高電位裏面電極１９に分割される。

次に、マスク材１５を除去することにより、コンデンサ１００が完成する。

本実施形態では、基板１が導電性を有している一例を説明したが、これに限らず、基板１は半導体特性を有していても絶縁性を有していてもよい。基板１が絶縁性を有していると素子分離が容易になる。

また、図２Ｉに示すように、溝２の第１領域２ａは、２つの第２領域２ｂの間に位置していてもよい。このような溝２の形状にすることにより、誘電層５を形成する際に用いる材料ガスが溝２の中央部から入り、短い距離で溝２の端部に達することができるため、溝２の内部の誘電層５を均一に形成することができる。

次に、コンデンサ１００における突起部４の効果について図３Ａに示す構造体を用いて説明する。図３Ａに示す構造体は、基板１と２つの突起部４とからなる。構造体全体の厚さをＨ_１、基板１の厚さをＨ_２、一方の突起部４の厚さをＴ_１、他方の突起部４の厚さをＴ_２、全ての突起部４の合計の厚さ（Ｔ_１とＴ_２の合計）をＴ、基板１の幅をＷ_１、突起部４の、基板１の側面（溝２の内面２Ｉ）から先端までの幅をＷ_２としたとき、Ｈ_１を５２５μｍ、Ｗ_１を２０μｍ、Ｗ_２を３μｍとした際にＴを変化させたときの基板１の剛性を表す断面係数の変化を計算した。図３Ｂに計算結果を示す。

図３Ｂに示す点線は、突起部４を設けない構成（基板１のみの構成：Ｈ_１＝Ｈ_２＝５２５μｍ）におけるＷ_１を２０ｕｍから２６ｕｍに変化させたときの断面係数を示しており、基板１の体積に対して比例していることがわかる。一方、図３Ｂに示す黒丸（●）は突起部４を設ける構成において、断面係数はＴが厚くなるについて急激に大きくなっており、構造体全体の体積が増大にするにつれて構造体（基板１）の断面係数が大きくなっていることがわかる。

さらに、Ｔが０としたときを基準とし、Ｔを厚く変化させた際の断面係数上昇率は、ＴがＨ_１の約６０％に達したところで飽和していることから、ＴをＨ_１の１～６０％に調整することにより、基板１の単位体積あたりの剛性を効率よく上昇させることができる。

本実施形態によれば、突起部４により、基板１と突起部４とからなる構造体全体の断面係数が大きくなるため、誘電層５の応力が基板１にかかった際の、溝２が設けられている基板１の剛性を高くすることができる。

また、第１主面１Ｆ上の突起部４の厚さと第２主面１Ｒ上の突起部４の厚さの合計は、基板１の厚さと２つ突起部４の厚さの合計に対して１～６０％であると基板１の単位体積あたりの剛性を効率よく上昇させることができる。

（第２実施形態）
図４及び図５Ａを参照して、第２実施形態に係るコンデンサの構成を説明する。コンデンサ１００Ａは、図１に示したコンデンサ１００と比較して、第１主面１Ｆに形成され、かつ、第２主面１Ｒには達しない溝２を有する基板１が設けられている点が相違する。

コンデンサ１００Ａは、第１主面１Ｆ側に形成されている、低電位表面電極１６（第１電極）及び高電位表面電極１７（第２電極）を備える。低電位表面電極１６は、突起部４及び導電層６に電気的に接続されている。高電位表面電極１７は、低電位表面電極１６及び低電位裏面電極１８に電気的に接続されていない導電層６に電気的に接続されている。本実施形態では、低電位の電極が第１電極に対応し、高電位の電極が第２電極に対応する場合を示すが、逆であっても構わない。

本実施形態では、５つの開口部１２が第１主面１Ｆ上形成されている。第１主面１Ｆ側の３つの開口部１２には低電位表面電極１６が形成され、第１主面１Ｆ側の２つの開口部１２には高電位表面電極１７が形成されている。

溝２は、図５Ａに示すように、第１主面１Ｆの法線方向からみて、溝２は第１幅Ｗ_ａを有する第１領域２ａと、第１幅Ｗ_ａより短い第２幅Ｗ_ｂを有する第２領域２ｂと、を有する。本実施形態では、第２領域２ｂは、２つの第１領域２ａの間に位置している。このような溝２の形状にすることにより、後述する誘電層５を形成する際に用いる材料ガスが溝２の一方の第１領域２ａから入り、第２領域２ｂを通って他方の第１領域２ａから出ていくため、溝２の内部の誘電層５を均一に形成することができる。

また、溝２の開口部は、突起部４により塞がれていてもよく、この場合においても基板１と突起部４とからなる構造体全体の断面係数が大きくなるため、誘電層５の応力が基板１にかかった際の、溝２が設けられている基板１の剛性を高くすることができる。

その他、誘電層５及び導電層６等は、第１実施形態と同じであるため、再度の説明を割愛する。

コンデンサ１００Ａの基本的な動作は第１実施形態と同じであるため、再度の説明を割愛する。

以下に、図面を参照して、本実施形態に係るコンデンサの製造方法を説明する。なお、以下に述べるコンデンサ置の製造方法は一例であり、これ以外の種々の製造方法により実現可能である。

第１実施形態と同様に、先ず、Ｎ型又はＰ型の不純物が高濃度にドープされた半導体基板（基板１）を用意する。次に、基板１の第１主面１Ｆの一部をエッチングすることにより、図５Ａ及び図５Ｂに示すように、第１領域２ａ及び第２領域２ｂを有する溝２を形成する。

次に、図５Ｃに示すように、ポリシリコンを用いた常圧ＣＶＤ法により、基板１の第１主面１Ｆ上に突起部４を形成する。この時、常圧ＣＶＤ法でポリシリコンを形成すると溝２の内部には材料ガスが入り込まないため、一部が第１主面１Ｆから溝２の内面２Ｉよりも溝２の内側へ突出している突起部４を形成することができる。

次に、図５Ｄに示すように、突起部４の表面及び溝２の内面２Ｉを覆うように誘電層５を堆積する。次に、突起部４の表面及び溝２の内面２Ｉに、誘電層５を覆うように導電層６を堆積する。

次に、図５Ｅに示すように、突起部４の表面及び溝２の内面２Ｉに、導電層６を覆うように誘電層５を堆積する。次に、突起部４の表面及び溝２の内面２Ｉに、誘電層５を覆うように導電層６を堆積する。この時、幅が広い第１領域２ａを溝２が有するため、対向する突起部４同士の先端の間が先に誘電層５及び導電層６により塞がったとしても第１領域２ａから材料ガスを溝２の内部に導入することができ溝２の内部に誘電層５及び導電層６を均一に形成することができる。

次に、図５Ｆに示すように、基板１の第１主面１Ｆに、層間膜７を堆積する。層間膜７は酸化シリコン膜を用いることができる。次に、基板１の第１主面１Ｆ上にフォトレジストからなるマスク材８を形成し、リソグラフィ技術及びエッチング技術を用いてマスク材８にパターニングする。パターニングされたマスク材８は、開口部９を形成するための開口を有する。マスク材８を用いて、マスク材８の開口から表出する層間膜７、導電層６、誘電層５を順番に選択的にエッチングする。エッチング法は、例えば、異方性エッチング法を用いればよい。これにより、開口部９が形成される。

次に、図５Ｇに示すように、開口部９を埋めるように基板１の第１主面１Ｆ上に、層間膜１０を堆積する。層間膜１０は酸化シリコン膜を用いることができる。次に、基板１の第１主面１Ｆ上にフォトレジストからなるマスク材１１を形成し、リソグラフィ技術及びエッチング技術を用いてマスク材１１にパターニングする。パターニングされたマスク材１１は、開口部１２を形成するための開口を有する。マスク材１１を用いて、マスク材１１の開口から表出する層間膜１０を選択的にエッチングする。エッチング法は、例えば、異方性エッチング法を用いればよい。これにより、開口部１２が形成される。

次に、図５Ｈに示すように、第１主面１Ｆを覆うように表面電極を堆積する。次に、基板１の第１主面１Ｆ上にフォトレジストからなるマスク材１５を形成し、リソグラフィ技術及びエッチング技術を用いてマスク材１５にパターニングする。パターニングされたマスク材１５を用いてドライエッチングにより表面電極を選択的にエッチングする。これにより、表面電極は低電位表面電極１６及び高電位表面電極１７に分割される。

以上の工程により、コンデンサ１００Ａが完成する。

第２実施形態に係るコンデンサ１００Ａの製造方法によれば、第１実施形態と同様な作用効果が得られる。

（第３実施形態）
本実施形態では、第１実施形態及び第２実施形態で用いることができる溝を有する基板の構成について説明する。本実施形態では、溝の形状が異なる複数の基板を常温接合して張り合わせることにより溝を有する基板及び突起部を形成している。基板の具体的な構成及び形成方法を以下に示す。

図６Ａに示すように、溝２Ｂを有する基板１ｂを、溝２Ａを有する基板１ａ及び溝２Ａを有する基板１ｃで挟むようにしてこれらを常温接合することにより、図６Ｂに示す、基板１ａ側から基板１ｃ側まで貫通した溝２を有する基板１Ａを形成することができる。基板１ａの溝２Ａ周辺の一部及び基板１ｃの溝２Ａ周辺の一部は、突起部４となっている。

また、図６Ｃに示すように、溝２Ｂを有する基板１ｂを、溝２Ａを有する基板１ａ、及び基板１ｄで挟むようにしてこれらを常温接合することにより、図６Ｄに示す溝２を有する基板１Ｂを形成することができる。基板１ａの溝２Ａ周辺の一部は、突起部４となっている。

また、図６Ｅに示すように、溝２Ｂを有する基板１ｂを、溝２Ｃを有する基板１ｅ、及び基板１ｄで挟むようにしてこれらを常温接合することにより、図６Ｆに示す、空洞を有する溝２を有する基板１Ｃを形成することができる。

また、図６Ｇに示すように、溝２Ｂを有する基板１ｂを、溝２Ｃを有する基板１ｅ及び溝２Ｃを有する基板１ｅで挟むようにしてこれらを常温接合することにより、図６Ｈに示す、基板１ｅ側から基板１ｆ側まで貫通し、かつ、空洞を有する溝２を有する基板１Ｄを形成することができる。

本実施形態によれば、溝の形状が異なる複数の基板を常温接合して張り合わせることにより、第１実施形態及び第２実施形態で示したような溝を形成することができる。このため、基板と突起部とからなる構造体全体の断面係数が大きくなり、誘電層の応力が基板にかかった際の、基板の剛性を高くすることができる。

（その他の実施形態）
上述の実施形態は、本発明を実施する形態の例である。このため、本発明は、上述の実施形態に限定されることはなく、これ以外の形態であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計などに応じて種々の変更が可能であることは言うまでもない。

１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１ａ、１ｂ、１ｃ、１ｄ、１ｅ 基板
１Ｆ 第１主面
１Ｒ 第２主面
２、２Ａ、２Ｂ、２Ｃ 溝
２Ｉ 内面
２ａ 第１領域
２ｂ 第２領域
４ 突起部
５ 誘電層
６ 導電層
７、１０ 層間膜
８、１１、１５ マスク材
９、１２ 開口部
１６ 低電位表面電極
１７ 高電位表面電極
１８ 低電位裏面電極
１９ 高電位裏面電極
１００、１００Ａ コンデンサ

Claims (18)

1. 第１主面と、前記第１主面と反対側の第２主面と、前記第１主面に形成された溝と、を有する基板と、
   一部が前記基板の前記第１主面上に配置され、他の一部が前記第１主面から前記溝の内面よりも前記溝の内側へ突出している第１突起部と、
   少なくとも前記第１突起部の表面及び前記溝の内面に交互に積層された２層以上の誘電層及び２層以上の導電層と、
   前記第１主面上に形成された第１電極であって、前記第１突起部又は前記導電層のうち少なくとも１層に電気的に接続している前記第１電極と、
   前記第１主面上に形成された第２電極であって、前記第１電極に電気的に接続されていない、前記第１突起部又は前記導電層のうち少なくとも１層に電気的に接続している前記第２電極と、を備え、
   前記第１主面の法線方向からみて、前記溝は、第１幅を有する第１領域と、前記第１幅より短い第２幅を有する第２領域と、を有する、
   コンデンサ。
2. 対向する一対の前記溝の内面間の距離は、前記一対の内面よりも前記溝の内側にそれぞれ突出している一対の前記第１突起部の先端間の距離よりも長い、請求項１に記載のコンデンサ。
3. 前記溝の前記第２領域の開口部は、前記第１突起部により塞がれている、請求項１に記載のコンデンサ。
4. 前記第２領域は、２つの前記第１領域の間に位置している、請求項１に記載のコンデンサ。
5. 前記第１領域は、２つの前記第２領域の間に位置している、請求項１に記載のコンデンサ。
6. 前記溝は、前記第１主面と前記第２主面との間を貫通している、請求項１に記載のコンデンサ。
7. 一部が前記基板の前記第２主面上に配置され、他の一部が前記第２主面から前記溝の内面よりも前記溝の内側へ突出している第２突起部をさらに備える、請求項１に記載のコンデンサ。
8. 前記第１突起部の厚さ及び前記第２突起部の厚さの合計は、前記基板の厚さ、前記第１突起部の厚さ、及び前記第２突起部の厚さの合計に対して１～６０％である、請求項７に記載のコンデンサ。
9. 前記誘電層が窒化シリコンからなる、請求項１に記載のコンデンサ。
10. 前記誘電層が酸化シリコンからなる、請求項１に記載のコンデンサ。
11. 前記導電層がポリシリコンからなる、請求項１に記載のコンデンサ。
12. 前記導電層が金属からなる、請求項１に記載のコンデンサ。
13. 前記基板が導電性を有する、請求項１に記載のコンデンサ。
14. 前記基板が絶縁性を有する、請求項１に記載のコンデンサ。
15. 請求項１～１４のいずれか１項に記載のコンデンサを製造する方法であって、
    ポリシリコンを用いた常圧ＣＶＤ法で前記第１突起部を形成するコンデンサの製造方法。
16. 第１溝が形成された第１基板と前記第１溝と形状が異なる第２溝が形成された第２基板とを常温接合して前記基板及び前記第１突起部を形成する、請求項１５に記載コンデンサ
    の製造方法。
17. ドライエッチングで前記溝を形成する、請求項１５に記載のコンデンサの製造方法。
18. ウェットエッチングで前記溝を形成する、請求項１５に記載のコンデンサの製造方法。