JP7848461B2 - Wiring boards and functional devices - Google Patents
Wiring boards and functional devicesInfo
- Publication number
- JP7848461B2 JP7848461B2 JP2021173998A JP2021173998A JP7848461B2 JP 7848461 B2 JP7848461 B2 JP 7848461B2 JP 2021173998 A JP2021173998 A JP 2021173998A JP 2021173998 A JP2021173998 A JP 2021173998A JP 7848461 B2 JP7848461 B2 JP 7848461B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- functional device
- main surface
- wiring board
- bonding electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本発明は、多層配線基板及び機能デバイスに関する。 This invention relates to multilayer wiring boards and functional devices.
最近、電子産業の発達につれて、電子部品の高性能化、高機能化、及び小型化が要求されている。これに伴い、SIP(System in package)及び3Dパッケージなどの表面実装技術においても、高集積化、薄型化、及び微細回路パターン化の要求が急増している。 Recently, with the development of the electronics industry, there has been a growing demand for higher performance, greater functionality, and smaller size of electronic components. Consequently, there has been a rapid increase in demand for higher integration, thinner designs, and finer circuit patterns in surface mount technologies such as SIP (System-in-Package) and 3D packaging.
例えば、半導体チップの基板への表面実装では、半導体チップをマザーボードと連結させるために、フリップチップボンディング方式が多く用いられている。フリップチップボンディング方式では、半導体チップに、金、はんだ又はその他の金属等からなる、高さが数十μm乃至数百μmの外部接続端子(即ち、バンプ)を形成する。その後、バンプが形成された半導体チップを裏返して(flip)、そのバンプが形成された表面が基板と向き合うように、基板上に実装させる。 For example, in surface mounting of semiconductor chips onto a substrate, the flip-chip bonding method is frequently used to connect the semiconductor chip to the motherboard. In the flip-chip bonding method, external connection terminals (i.e., bumps) made of gold, solder, or other metals, with a height of several tens to several hundreds of micrometers, are formed on the semiconductor chip. Then, the semiconductor chip with the bumps is flipped over (flipped) and mounted onto the substrate so that the bump-formed surface faces the substrate.
また、近年、半導体チップは、導体パターンの微細化及び高集積化が進んでいる。そのような状況下、配線基板、例えば、FC-BGA(Flip Chip-Ball Grid Array)用配線基板(以下、FC-BGA基板ともいう)を介して半導体素子をマザーボードと連結する方式が採用されている。 Furthermore, in recent years, semiconductor chips have seen advancements in miniaturization and high integration of conductor patterns. Under these circumstances, a method has been adopted in which semiconductor elements are connected to the motherboard via a wiring board, such as an FC-BGA (Flip Chip-Ball Grid Array) wiring board (hereinafter also referred to as an FC-BGA board).
従来、FC-BGA用配線基板の製造においては、電極パッドの位置に貫通孔を有するソルダーレジストを設け、これら貫通孔内にFC-BGA用配線基板と半導体チップとを接続するための接続端子を形成している。接続端子は、はんだなどの金属材料からなり、高さ数十μmを有している。 Conventionally, in the manufacturing of wiring boards for FC-BGA, solder resist with through-holes is provided at the electrode pad locations, and connection terminals for connecting the FC-BGA wiring board to the semiconductor chip are formed within these through-holes. These connection terminals are made of a metal material such as solder and have a height of several tens of micrometers.
ここで利用するフリップチップボンディング方式は、半導体チップの接続端子のピッチを狭くするために、メタルポストを使用するように発展している。 The flip-chip bonding method used here has evolved to utilize metal posts to narrow the pitch of the connection terminals on the semiconductor chip.
メタルポストを使用したFC-BGA用配線基板の製造では、ソルダーレジストの貫通孔内に、直径数十μmであり、高さ数十μmであるメタルポストを形成し、メタルポストの上にはんだバンプを形成する。これらはんだバンプを介して、FC-BGA用配線基板のメタルポストと半導体チップのメタルポストとを接合させることで、半導体チップと配線基板との間の距離が数十μmである構造が得られる。メタルポストを使用した例は、例えば、特許文献1及び2に開示されている。 In the manufacturing of FC-BGA wiring boards using metal posts, metal posts with a diameter of several tens of micrometers and a height of several tens of micrometers are formed within through-holes in the solder resist, and solder bumps are formed on top of the metal posts. By joining the metal posts of the FC-BGA wiring board and the metal posts of the semiconductor chip via these solder bumps, a structure with a distance of several tens of micrometers between the semiconductor chip and the wiring board is obtained. Examples of the use of metal posts are disclosed, for example, in Patent Documents 1 and 2.
メタルポストを使用すると、接続端子の狭ピッチ化に対応可能であるのに加え、アンダーフィル材の充填が容易になり、また、放熱性能の向上が可能となる。 Using metal posts allows for narrower terminal pitches, facilitates underfill material application, and improves heat dissipation performance.
本発明は、機能デバイスと配線基板との接続において優れた接続信頼性を達成可能とする技術を提供することを目的とする。 The present invention aims to provide a technology that enables excellent connection reliability in the connection between a functional device and a wiring board.
本発明の一側面によると、第1主面と、その裏面である第2主面とを有し、前記第1主面から前記第2主面まで各々が伸びた複数の貫通孔が設けられた絶縁層と、前記第1主面上に設けられ、前記複数の貫通孔の前記第1主面側の開口を塞いだ導体パターンと、前記複数の貫通孔をそれぞれ埋め込むとともに、前記第2主面から柱状に突き出た複数の接合電極であって、各々の上面が、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを含んだ複数の接合電極とを備えた配線基板が提供される。 According to one aspect of the present invention, a wiring board is provided comprising: an insulating layer having a first main surface and a second main surface which is its back surface, each having a plurality of through-holes extending from the first main surface to the second main surface; a conductor pattern provided on the first main surface that closes the openings of the plurality of through-holes on the first main surface side; and a plurality of bonding electrodes that fill each of the plurality of through-holes and protrude columnarly from the second main surface, each bonding electrode having an upper surface that includes a first region with a recess and a second region surrounding the first region.
本発明の他の側面によると、前記第2領域は平坦である上記側面に係る配線基板が提供される。 According to another aspect of the present invention, a wiring board is provided in which the second region is flat.
或いは、本発明の他の側面によると、前記第2領域は、外側の縁が内側の縁と比較して高い位置にある上記側面に係る配線基板が提供される。 Alternatively, according to another aspect of the present invention, the second region provides a wiring board relating to the side in which the outer edge is positioned higher than the inner edge.
或いは、本発明の他の側面によると、前記第2領域は、内側の縁が外側の縁と比較して高い位置にある上記側面に係る配線基板が提供される。 Alternatively, according to another aspect of the present invention, the second region provides a wiring board relating to the side in which the inner edge is positioned higher than the outer edge.
本発明の更に他の側面によると、前記凹部の径R2と前記上面の径R1との比R2/R1は0.05乃至0.99の範囲内にある上記側面の何れかに係る配線基板が提供される。 According to yet another aspect of the present invention, a wiring board is provided relating to any of the above aspects, wherein the ratio R2/R1 of the diameter R2 of the recess to the diameter R1 of the upper surface is within the range of 0.05 to 0.99.
本発明の更に他の側面によると、前記凹部の深さDと前記凹部の径R2との比D/R2は0.004乃至0.9の範囲内にある上記側面の何れかに係る配線基板が提供される。 According to yet another aspect of the present invention, a wiring board is provided relating to any of the above aspects, wherein the ratio D/R2 of the depth D of the recess to the diameter R2 of the recess is within the range of 0.004 to 0.9.
本発明の更に他の側面によると、前記複数の接合電極のうち、前記絶縁層の中央部を取り囲んだ周縁部に位置したものは、前記中央部に位置したものと比較して、前記上面の中心に対する前記凹部の中心の距離が大きい上記側面の何れかに係る配線基板が提供される。 According to yet another aspect of the present invention, a wiring board is provided in which, among the plurality of bonding electrodes, those located at the peripheral portion surrounding the central portion of the insulating layer have a greater distance from the center of the recess to the center of the upper surface compared to those located at the central portion.
本発明の更に他の側面によると、前記複数の接合電極のうち前記周縁部に位置したものは、前記凹部の前記中心の位置が、前記上面の前記中心の位置に対して、前記中央部から離れる方向にずれている上記側面の何れかに係る配線基板が提供される。 According to yet another aspect of the present invention, a wiring board is provided relating to any of the above-mentioned sides, wherein the periphery portion of the plurality of bonding electrodes is such that the position of the center of the recess is shifted away from the central portion relative to the position of the center of the upper surface.
本発明の更に他の側面によると、前記複数の接合電極のうち前記絶縁層から突き出た部分の側面を被覆した有機物層を更に備えた上記側面の何れかに係る配線基板が提供される。 According to yet another aspect of the present invention, a wiring board relating to any of the above aspects is provided, further comprising an organic layer covering the sides of the portions of the plurality of bonding electrodes that protrude from the insulating layer.
本発明の更に他の側面によると、前記複数の接合電極の前記上面にそれぞれ設けられた複数の接合材層を更に備え、前記複数の接合材層の各々は、前記凹部の位置で、前記凹部の外側に突き出た上記側面の何れかに係る配線基板が提供される。 According to yet another aspect of the present invention, a wiring board is provided comprising a plurality of bonding material layers, each provided on the upper surface of the plurality of bonding electrodes, wherein each of the plurality of bonding material layers relates to one of the above-mentioned sides protruding outward from the recess at the location of the recess.
本発明の更に他の側面によると、前記複数の接合材層の1以上は、前記凹部の位置にのみ設けられた上記側面の何れかに係る配線基板が提供される。 According to yet another aspect of the present invention, a wiring board is provided in which one or more of the plurality of bonding material layers are provided only at the location of the recess, according to any of the above aspects.
或いは、本発明の更に他の側面によると、前記複数の接合材層の1以上は、前記1領域上に設けられた第1部分と、前記第2領域上に設けられた第2部分とを含んだ上記側面の何れかに係る配線基板が提供される。 Alternatively, according to yet another aspect of the present invention, a wiring board is provided relating to any of the above aspects, wherein one or more of the plurality of bonding material layers include a first portion provided on one region and a second portion provided on the second region.
本発明の更に他の側面によると、前記複数の接合材層の各々ははんだからなり、前記第2領域は銅又はニッケルからなる上記側面の何れかに係る配線基板が提供される。 According to yet another aspect of the present invention, a wiring board is provided in which each of the plurality of bonding material layers is made of solder, and the second region is made of copper or nickel, according to any of the above aspects.
本発明の更に他の側面によると、上記側面の何れかに係る配線基板と、機能デバイス本体と、前記機能デバイス本体から突き出た複数の接合電極とを備えた機能デバイスであって、前記機能デバイスの前記複数の接合電極は、それぞれ、前記配線基板の前記複数の接合電極と前記機能デバイス本体との間に介在した機能デバイスと、前記配線基板の前記複数の接合電極と前記機能デバイスの前記複数の接合電極との間にそれぞれ介在した複数の接合材層とを備えたパッケージ化デバイスが提供される。 According to yet another aspect of the present invention, a functional device is provided comprising a wiring board according to any of the above aspects, a functional device body, and a plurality of bonding electrodes protruding from the functional device body, wherein each of the plurality of bonding electrodes of the functional device comprises a functional device interposed between the plurality of bonding electrodes of the wiring board and the functional device body, and a plurality of bonding material layers interposed between the plurality of bonding electrodes of the wiring board and the plurality of bonding electrodes of the functional device, respectively, in a packaged device.
ここで、「機能デバイス」は、電力及び電気信号の少なくとも一方が供給されることにより動作するデバイス、外部からの刺激により電力及び電気信号の少なくとも一方を出力するデバイス、又は、電力及び電気信号の少なくとも一方が供給されることにより動作し且つ外部からの刺激により電力及び電気信号の少なくとも一方を出力するデバイスである。機能デバイスは、例えば、半導体チップや、ガラス基板などの半導体以外の材料からなる基板上に回路や素子が形成されたチップのように、チップの形態にある。機能デバイスは、例えば、大規模集積回路(LSI)、メモリ、撮像素子、発光素子、及びMEMS(Micro Electro Mechanical Systems)の1以上を含むことができる。MEMSは、例えば、圧力センサ、加速度センサ、ジャイロセンサ、傾斜センサ、マイクロフォン、及び音響センサの1以上である。一例によれば、機能デバイスは、LSIを含んだ半導体チップである。 Here, "functional device" refers to a device that operates by being supplied with at least one of power and/or an electrical signal, a device that outputs at least one of power and/or an electrical signal in response to an external stimulus, or a device that operates by being supplied with at least one of power and/or an electrical signal and also outputs at least one of power and/or an electrical signal in response to an external stimulus. Functional devices are in the form of chips, such as semiconductor chips or chips on which circuits and elements are formed on substrates made of non-semiconductor materials such as glass substrates. Functional devices can include, for example, one or more large-scale integrated circuits (LSIs), memory, image sensors, light-emitting elements, and MEMS (Micro Electro Mechanical Systems). MEMS are, for example, one or more pressure sensors, acceleration sensors, gyroscopes, tilt sensors, microphones, and acoustic sensors. In one example, the functional device is a semiconductor chip including an LSI.
本発明の更に他の側面によると、前記機能デバイスの前記複数の接合電極は、各々の上面が、凹部が設けられた第3領域と、前記第3領域を取り囲んだ第4領域とを含んだ上記側面に係るパッケージ化デバイスが提供される。 According to yet another aspect of the present invention, a packaged device is provided in which the plurality of bonding electrodes of the functional device have upper surfaces that include a third region with a recess and a fourth region surrounding the third region.
本発明の更に他の側面によると、絶縁層と導体パターンとを含んだ積層構造であって、前記絶縁層は、第1主面と、その裏面である第2主面とを有し、前記第1主面から前記第2主面まで各々が伸びた複数の第1貫通孔が設けられ、前記導体パターンは、前記第1主面上に設けられ、前記複数の第1貫通孔の前記第1主面側の開口を塞いだ積層構造を形成することと、前記第2主面上に、前記複数の第1貫通孔とそれぞれ連通した複数の第2貫通孔を有するレジスト層を設けることと、めっき法によって前記複数の第1貫通孔及び前記複数の第2貫通孔内に金属材料を堆積させて、前記複数の第1貫通孔をそれぞれ埋め込むとともに、前記第2主面から柱状に突き出た複数の接合電極を形成することと、前記レジスト層を除去することと、前記複数の接合電極の各々の上面から前記金属材料の一部を除去して、前記上面に、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを生じさせることとを含んだ配線基板の製造方法が提供される。 According to yet another aspect of the present invention, a method for manufacturing a wiring substrate is provided, comprising: a laminated structure including an insulating layer and a conductor pattern, wherein the insulating layer has a first main surface and a second main surface which is its back surface, and is provided with a plurality of first through-holes extending from the first main surface to the second main surface, and the conductor pattern is provided on the first main surface, forming a laminated structure that closes the openings of the plurality of first through-holes on the first main surface side; a resist layer having a plurality of second through-holes communicating with the plurality of first through-holes, respectively, provided on the second main surface; depositing a metal material in the plurality of first through-holes and the plurality of second through-holes by a plating method to fill the plurality of first through-holes and form a plurality of bonding electrodes protruding columnarly from the second main surface; removing the resist layer; and removing a portion of the metal material from the upper surface of each of the plurality of bonding electrodes to create a first region with a recess and a second region surrounding the first region on the upper surface.
本発明の更に他の側面によると、前記第1領域の位置で前記金属材料の前記一部を除去する上記側面に係る配線基板の製造方法が提供される。 According to yet another aspect of the present invention, a method for manufacturing a wiring board is provided, relating to the aspect of removing the portion of the metal material at the location of the first region.
或いは、本発明の更に他の側面によると、前記上面が凹面になるように前記金属材料を堆積させ、前記第2領域の位置で前記金属材料の前記一部を除去する上記側面に係る配線基板の製造方法が提供される。 Alternatively, according to yet another aspect of the present invention, a method for manufacturing a wiring board is provided, comprising depositing the metal material so that the upper surface becomes concave, and removing the portion of the metal material at the location of the second region.
本発明の更に他の側面によると、絶縁層と導体パターンとを含んだ積層構造であって、前記絶縁層は、第1主面と、その裏面である第2主面とを有し、前記第1主面から前記第2主面まで各々が伸びた複数の第1貫通孔が設けられ、前記導体パターンは、前記第1主面上に設けられ、前記複数の第1貫通孔の前記第1主面側の開口を塞いだ積層構造を形成することと、前記第2主面上に、前記複数の第1貫通孔とそれぞれ連通した複数の第2貫通孔を有する第1レジスト層を設けることと、前記複数の第1貫通孔及び前記複数の第2貫通孔内に金属材料をめっき法によって堆積させて、前記複数の第1貫通孔をそれぞれ埋め込むとともに、前記第2主面から柱状に突き出た複数の第1導体部を形成することと、前記第1レジスト層を除去することと、前記複数の第1導体部の各々の上面のうち、その縁に沿った領域を露出させ、この領域によって囲まれた領域を被覆する第2レジスト層を設けることと、露出した前記領域に金属材料をめっき法によって更に堆積させて前記第1導体部の各々の上に第2導体部を形成することにより、前記第1導体部と前記第2導体部とを各々が含み、各々の上面が、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを含んだ複数の接合電極を形成することと、前記第2レジスト層を除去することとを含んだ配線基板の製造方法が提供される。 According to yet another aspect of the present invention, a laminated structure comprising an insulating layer and a conductor pattern, wherein the insulating layer has a first main surface and a second main surface which is its back surface, and is provided with a plurality of first through holes extending from the first main surface to the second main surface, the conductor pattern is provided on the first main surface and forms a laminated structure that closes the openings of the plurality of first through holes on the first main surface side, a first resist layer is provided on the second main surface having a plurality of second through holes which communicate with the plurality of first through holes, and a metal material is deposited in the plurality of first through holes and the plurality of second through holes by a plating method to fill the plurality of first through holes, and the second A method for manufacturing a wiring substrate is provided, comprising: forming a plurality of first conductor portions protruding columnarly from the main surface; removing the first resist layer; exposing a region along the edge of the upper surface of each of the plurality of first conductor portions and providing a second resist layer covering the region enclosed by this region; further depositing a metal material on the exposed region by a plating method to form a second conductor portion on each of the first conductor portions, thereby forming a plurality of bonding electrodes, each containing the first conductor portion and the second conductor portion, with each upper surface containing a first region with a recess and a second region surrounding the first region; and removing the second resist layer.
本発明の更に他の側面によると、前記複数の接合電極の前記上面に、前記凹部の位置で前記凹部の外側に各々が突き出た複数の接合材層をそれぞれ形成することを更に含んだ上記側面の何れかに係る配線基板の製造方法が提供される。 According to yet another aspect of the present invention, a method for manufacturing a wiring board according to any of the above aspects is provided, further comprising forming a plurality of bonding material layers on the upper surfaces of the plurality of bonding electrodes, each protruding outward from the recess at the location of the recess.
本発明の更に他の側面によると、機能デバイス本体と、前記機能デバイス本体から突き出た複数の接合電極と、前記複数の接合電極の上面にそれぞれ設けられた複数の接合材層とを備えた機能デバイスを準備することと、上記側面の何れかに係る配線基板を準備することと、前記機能デバイスの前記複数の接合材層と前記配線基板の前記複数の接合材層とを突き合わせ、この状態でそれらに熱を加えて、前記機能デバイスの前記複数の接合電極と前記配線基板の前記複数の接合電極とを互いに接合させることとを含んだパッケージ化デバイスの製造方法が提供される。 According to yet another aspect of the present invention, a method for manufacturing a packaged device is provided, comprising: preparing a functional device comprising a functional device body, a plurality of bonding electrodes protruding from the functional device body, and a plurality of bonding material layers provided on the upper surfaces of the plurality of bonding electrodes; preparing a wiring board according to any of the above aspects; and butting the plurality of bonding material layers of the functional device with the plurality of bonding material layers of the wiring board, and applying heat to them in this state to bond the plurality of bonding electrodes of the functional device with the plurality of bonding electrodes of the wiring board to each other.
本発明の更に他の側面によると、機能デバイス本体と、前記機能デバイス本体から突き出た複数の接合電極であって、各々の上面が、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを含んだ複数の接合電極とを備えた機能デバイスが提供される。 According to yet another aspect of the present invention, a functional device is provided comprising a functional device body and a plurality of bonding electrodes protruding from the functional device body, each bonding electrode having an upper surface that includes a first region with a recess and a second region surrounding the first region.
本発明の更に他の側面によると、前記複数の接合電極の前記上面にそれぞれ設けられた複数の接合材層を更に備え、前記複数の接合材層の各々は、前記凹部の位置で、前記凹部の外側に突き出た上記側面に係る機能デバイスが提供される。 According to yet another aspect of the present invention, a functional device is provided comprising a plurality of bonding material layers, each provided on the upper surface of the plurality of bonding electrodes, wherein each of the plurality of bonding material layers has a side surface that protrudes outward from the recess at the location of the recess.
本発明の更に他の側面によると、第1主面と、その裏面である第2主面とを有し、前記第1主面から前記第2主面まで各々が伸びた複数の貫通孔が設けられた絶縁層と、前記第1主面上に設けられ、前記複数の貫通孔の前記第1主面側の開口を塞いだ導体パターンと、前記複数の貫通孔をそれぞれ埋め込むとともに、前記第2主面から柱状に突き出た複数の接合電極とを備えた配線基板と、上記側面に係る機能デバイスであって、前記機能デバイスの前記複数の接合電極は、それぞれ、前記配線基板の前記複数の接合電極と前記機能デバイスとの間に介在した機能デバイスと、前記配線基板の前記複数の接合電極と前記機能デバイスの前記複数の接合電極との間にそれぞれ介在した複数の接合材層とを備えたパッケージ化デバイスが提供される。 According to yet another aspect of the present invention, a wiring board is provided comprising: an insulating layer having a first main surface and a second main surface which is its back surface, each having a plurality of through-holes extending from the first main surface to the second main surface; a conductor pattern provided on the first main surface that closes the openings of the plurality of through-holes on the first main surface side; and a plurality of bonding electrodes that fill each of the plurality of through-holes and protrude columnarly from the second main surface; and a functional device according to the above aspect, wherein the plurality of bonding electrodes of the functional device each comprises a functional device interposed between the plurality of bonding electrodes of the wiring board and the functional device, and a plurality of bonding material layers interposed between the plurality of bonding electrodes of the wiring board and the plurality of bonding electrodes of the functional device, respectively, in a packaged device.
本発明の更に他の側面によると、機能デバイス本体上に、複数の貫通孔を有するレジスト層を設けることと、前記複数の貫通孔内に金属材料をめっき法によって堆積させて、前記機能デバイス本体から柱状に突き出た複数の接合電極を形成することと、前記レジスト層を除去することと、前記複数の接合電極の各々の上面から前記金属材料の一部を除去して、前記上面に、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを生じさせることとを含んだ機能デバイスの製造方法が提供される。 According to yet another aspect of the present invention, a method for manufacturing a functional device is provided, comprising: providing a resist layer having a plurality of through-holes on a functional device body; depositing a metal material in the plurality of through-holes by a plating method to form a plurality of bonding electrodes protruding columnarly from the functional device body; removing the resist layer; and removing a portion of the metal material from the upper surface of each of the plurality of bonding electrodes to create a first region with a recess and a second region surrounding the first region on the upper surface.
本発明の更に他の側面によると、機能デバイス本体上に、複数の貫通孔を有する第1レジスト層を設けることと、前記複数の貫通孔内に金属材料をめっき法によって堆積させて、前記機能デバイス本体から柱状に突き出た複数の第1導体部を形成することと、前記第1レジスト層を除去することと、前記複数の第1導体部の各々の上面のうち、その縁に沿った領域を露出させ、この領域によって囲まれた領域を被覆する第2レジスト層を設けることと、露出した前記領域に金属材料をめっき法によって更に堆積させて前記第1導体部の各々の上に第2導体部を形成することにより、前記第1導体部と前記第2導体部とを各々が含み、各々の上面が、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを含んだ複数の接合電極を形成することと、前記第2レジスト層を除去することとを含んだ機能デバイスの製造方法が提供される。 According to yet another aspect of the present invention, a method for manufacturing a functional device is provided, comprising: providing a first resist layer having a plurality of through-holes on a functional device body; depositing a metal material in the plurality of through-holes by a plating method to form a plurality of first conductor portions protruding columnarly from the functional device body; removing the first resist layer; exposing a region along the edge of the upper surface of each of the plurality of first conductor portions and providing a second resist layer covering the region surrounded by this region; further depositing a metal material on the exposed region by a plating method to form a second conductor portion on each of the first conductor portions, thereby forming a plurality of bonding electrodes, each containing the first conductor portion and the second conductor portion, with each upper surface containing a first region with a recess and a second region surrounding the first region; and removing the second resist layer.
本発明の更に他の側面によると、前記複数の接合電極の前記上面に、前記凹部の位置で前記凹部の外側に各々が突き出た複数の接合材層をそれぞれ形成することを更に含んだ上記側面の何れかに係る機能デバイスの製造方法が提供される。 According to yet another aspect of the present invention, a method for manufacturing a functional device according to any of the above aspects is provided, further comprising forming a plurality of bonding material layers on the upper surfaces of the plurality of bonding electrodes, each protruding outward from the recess at the location of the recess.
本発明の更に他の側面によると、第1主面と、その裏面である第2主面とを有し、前記第1主面から前記第2主面まで各々が伸びた複数の貫通孔が設けられた絶縁層と、前記第1主面上に設けられ、前記複数の貫通孔の前記第1主面側の開口を塞いだ導体パターンと、前記複数の貫通孔をそれぞれ埋め込むとともに、前記第2主面から柱状に突き出た複数の接合電極と、前記複数の接合電極の前記上面にそれぞれ設けられた複数の接合材層とを備えた配線基板を準備することと、上記側面に係る機能デバイスを準備することと、前記機能デバイスの前記複数の接合材層と前記配線基板の前記複数の接合材層とを突き合わせ、この状態でそれらに熱を加えて、前記機能デバイスの前記複数の接合電極と前記配線基板の前記複数の接合電極とを互いに接合させることとを含んだパッケージ化デバイスの製造方法が提供される。 According to yet another aspect of the present invention, a method for manufacturing a packaged device is provided, comprising: preparing a wiring board having a first main surface and a second main surface which is its back surface, with a plurality of through-holes extending from the first main surface to the second main surface; a conductor pattern provided on the first main surface that closes the openings of the plurality of through-holes on the first main surface side; a plurality of bonding electrodes that fill the plurality of through-holes and protrude columnarly from the second main surface; and a plurality of bonding material layers provided on the upper surfaces of the plurality of bonding electrodes; preparing a functional device according to the above aspect; and butting the plurality of bonding material layers of the functional device with the plurality of bonding material layers of the wiring board, and applying heat to them in this state to bond the plurality of bonding electrodes of the functional device with the plurality of bonding electrodes of the wiring board to each other.
以下に、本発明の実施形態について、図面を参照しながら説明する。以下に説明する実施形態は、上記態様の何れかをより具体化したものである。以下に示す実施形態は、本発明の技術的思想を具体化した例を示すものであって、本発明の技術的思想を、以下に記載する構成要素の材質、形状、構造、及び配置等に限定するものではない。本発明の技術的思想には、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。 The embodiments of the present invention will be described below with reference to the drawings. The embodiments described below are more specific to any of the above embodiments. The embodiments shown below illustrate examples that embody the technical concept of the present invention, and the technical concept of the present invention is not limited to the materials, shapes, structures, and arrangements of the components described below. Various modifications can be made to the technical concept of the present invention within the technical scope defined by the claims described in the patent claims.
以下の説明において参照する図面では、同様又は類似した機能を有する構成要素に、同一の参照符号を付している。ここで、図面は模式的なものであり、厚さ方向の寸法と厚さ方向に垂直な方向、即ち面内方向の寸法との関係や、複数の層の厚さ方向における寸法の関係等は、現実のものとは異なり得ることに留意すべきである。従って、具体的な寸法は、以下の説明を参酌して判断すべきである。また、2以上の構成要素の寸法の関係が、複数の図面の間で異なっている可能性があることにも留意すべきである。 In the drawings referenced in the following description, components with similar or identical functions are given the same reference numerals. It should be noted that the drawings are schematic, and the relationships between dimensions in the thickness direction and dimensions perpendicular to the thickness direction (i.e., in-plane direction), as well as the relationships between dimensions in the thickness direction of multiple layers, may differ from reality. Therefore, specific dimensions should be determined by referring to the following description. Furthermore, it should be noted that the dimensional relationships between two or more components may differ across multiple drawings.
なお、本開示において、用語「上面」は、接合電極について使用する場合は、その接合電極の表面のうち、接合の際にこれと突き合わされる他の接合電極と向き合う領域を意味している。また、用語「上面」及び「下面」は、板状部材又はそれに含まれる層について使用する場合は、その2つの主面、即ち、厚さ方向に垂直であり且つ最も広い面積を有する面及びその裏面であって、図面において上方に示された面と下方に示された面とをそれぞれ意味している。用語「上面」を、基材から突き出た部分について使用する場合、この部分のうち、基材からの距離が最も遠い箇所を含んだ面を意味している。そして、用語「側面」は、上記の面に対して垂直であるか又は傾いた面を意味している。 In this disclosure, the term "upper surface," when used in reference to a bonding electrode, refers to the region of the bonding electrode's surface that faces other bonding electrodes that are abutted against it during bonding. Furthermore, when the terms "upper surface" and "lower surface" are used in reference to a plate-like member or a layer contained therein, they refer to the two main surfaces: the surface perpendicular to the thickness direction and having the largest area, and its back surface, respectively, as shown in the drawings as the upper and lower surfaces. When the term "upper surface" is used in reference to a portion protruding from the base material, it refers to the surface of that portion including the part furthest from the base material. Finally, the term "side surface" refers to a surface that is perpendicular or inclined to the above-mentioned surfaces.
また、本開示において、「AAをBBの上に」という記載は、重力方向とは無関係に使用している。「AAをBBの上に」という記載によって特定される状態は、AAがBBと接触した状態を包含する。「AAをBBの上に」という記載は、AAとBBとの間に他の1以上の構成要素を介在させることを除外するものではない。 Furthermore, in this disclosure, the phrase "AA on BB" is used independently of the direction of gravity. The state specified by "AA on BB" includes the state in which AA is in contact with BB. The phrase "AA on BB" does not exclude the presence of one or more other components between AA and BB.
<1>第1実施形態
<1.1>配線基板
図1は、本発明の第1実施形態に係る配線基板を概略的に示す断面図である。図2は、図1の配線基板の一部を拡大して示す平面図である。図3は、図2の構造のIII-III線に沿った断面図である。
<1> First Embodiment <1.1> Wiring Board Figure 1 is a schematic cross-sectional view showing a wiring board according to the first embodiment of the present invention. Figure 2 is a plan view showing an enlarged portion of the wiring board of Figure 1. Figure 3 is a cross-sectional view along the line III-III of the structure in Figure 2.
図1乃至図3に示す配線基板10は、多層配線基板、具体的にはFC-BGA基板である。配線基板10には、図示しない機能デバイスが接合される。また、配線基板10は、図示しないマザーボードへ接合される。即ち、配線基板10は、機能デバイスのマザーボードへの接合を媒介する。 The wiring board 10 shown in Figures 1 to 3 is a multilayer wiring board, specifically an FC-BGA board. Functional devices (not shown) are bonded to the wiring board 10. Furthermore, the wiring board 10 is bonded to a motherboard (not shown). In other words, the wiring board 10 mediates the bonding of the functional devices to the motherboard.
配線基板10は、機能デバイスが接合されるとともに、FC-BGA基板に接合されるインターポーザであってもよい。この場合、配線基板10は、FC-BGA基板とともに、機能デバイスのマザーボードへの接合を媒介する。 The wiring board 10 may be an interposer to which functional devices are bonded, as well as to the FC-BGA board. In this case, the wiring board 10, together with the FC-BGA board, mediates the bonding of functional devices to the motherboard.
配線基板10は、マザーボード又はFC-BGA基板への接合をワイヤボンディングによって行うものであってもよい。また、配線基板10がインターポーザである場合、配線基板10が接合される配線基板は、マザーボードへの接合をフリップチップボンディングによって行うものであってもよく、ワイヤボンディングによって行うものであってもよい。 The wiring board 10 may be bonded to the motherboard or FC-BGA board by wire bonding. Furthermore, if the wiring board 10 is an interposer, the wiring board to which the wiring board 10 is bonded may be bonded to the motherboard by flip-chip bonding or by wire bonding.
配線基板10は、絶縁層111と、導体パターン112と、絶縁層113及び114と、接合電極115と、接合材層116と、導体層117とを含んでいる。 The wiring board 10 includes an insulating layer 111, a conductor pattern 112, insulating layers 113 and 114, a bonding electrode 115, a bonding material layer 116, and a conductor layer 117.
絶縁層111と導体パターン112とは、多層配線構造を形成している。多層配線構造は、互いに積層された複数の層11を含んでいる。層11の各々は、絶縁層111と導体パターン112とを含んでいる。ここでは、多層配線構造は2つの層11を含んでいるが、多層配線構造は3以上の層11を含んでいてもよい。 The insulating layer 111 and the conductor pattern 112 form a multilayer wiring structure. The multilayer wiring structure includes multiple layers 11 stacked on top of each other. Each layer 11 includes an insulating layer 111 and a conductor pattern 112. Here, the multilayer wiring structure includes two layers 11, but it may include three or more layers 11.
絶縁層111と導体パターン112とは、交互に積層されている。
絶縁層111は、例えば、絶縁樹脂層である。絶縁層111には、複数の貫通孔が設けられている。
The insulating layer 111 and the conductor pattern 112 are stacked alternately.
The insulating layer 111 is, for example, an insulating resin layer. The insulating layer 111 is provided with a plurality of through holes.
導体パターン112は、金属材料からなる。金属材料は、銅、アルミニウム、及びニッケルなどの金属、又は、それらの1以上を含んだ合金である。ここでは、一例として、導体パターン112は銅からなるとする。 The conductor pattern 112 is made of a metallic material. The metallic material is a metal such as copper, aluminum, and nickel, or an alloy containing one or more of these metals. Here, as an example, the conductor pattern 112 is assumed to be made of copper.
導体パターン112は、パッド部とランド部と配線部とビア部とを含んでいる。
パッド部は、多層配線構造の上面及び下面に配置されている。パッド部は、これと隣接した絶縁層111に設けられた貫通孔の位置に設けられている。上面に配置されたパッド部間の距離は、下面に配置されたパッド部間の距離と比較して短い。
The conductor pattern 112 includes pad sections, land sections, wiring sections, and via sections.
The pads are positioned on the upper and lower surfaces of the multilayer wiring structure. The pads are located at the positions of through holes provided in the adjacent insulating layer 111. The distance between the pads positioned on the upper surface is shorter than the distance between the pads positioned on the lower surface.
ランド部は、絶縁層111間に配置されている。パッド部は、これを上下で挟んだ絶縁層111に設けられた貫通孔の位置に設けられている。 The land portion is positioned between the insulating layers 111. The pad portion is positioned at the location of the through-hole provided in the insulating layers 111 that sandwich it from above and below.
配線部は、絶縁層111間に配置されている。各配線部は、それら絶縁層111間に介在した2つのランド部に接続されている。 The wiring sections are arranged between the insulating layers 111. Each wiring section is connected to two land sections interposed between the insulating layers 111.
ビア部は、絶縁層111に設けられた貫通孔を埋め込んでいる。各ビア部は、絶縁層111を間に挟んで隣り合ったパッド部とランド部とに接続されている。 The via sections are embedded in through-holes provided in the insulating layer 111. Each via section is connected to an adjacent pad section and land section, with the insulating layer 111 in between.
絶縁層113は、多層配線構造の下面に設けられている。絶縁層113は、例えば、絶縁樹脂層である。絶縁層113には、多層配線構造の下面に配置されたパッド部の位置に貫通孔が設けられている。 The insulating layer 113 is provided on the underside of the multilayer wiring structure. The insulating layer 113 is, for example, an insulating resin layer. Through holes are provided in the insulating layer 113 at the locations of the pad portions located on the underside of the multilayer wiring structure.
絶縁層114は、多層配線構造の上面に設けられている。絶縁層114の下面及び上面は、それぞれ、第1主面及びその裏面である第2主面である。絶縁層114は、例えば、絶縁樹脂層である。絶縁層114には、多層配線構造の上面に配置されたパッド部の位置に、第1主面から第2主面まで各々が伸びた貫通孔が設けられている。即ち、導体パターン112のうち多層配線構造の上面に位置した部分を含んでいるものは、絶縁層114に設けられた貫通孔の第1主面側の開口を塞いでいる。 The insulating layer 114 is provided on the upper surface of the multilayer wiring structure. The lower and upper surfaces of the insulating layer 114 are the first main surface and the second main surface (its back surface), respectively. The insulating layer 114 is, for example, an insulating resin layer. The insulating layer 114 has through-holes extending from the first main surface to the second main surface at the locations of the pad portions positioned on the upper surface of the multilayer wiring structure. That is, the portion of the conductor pattern 112 that includes the upper surface of the multilayer wiring structure blocks the opening on the first main surface side of the through-holes provided in the insulating layer 114.
接合電極115は、接合材層116の材料と比較して高融点の金属材料からなる。この金属材料は、銅、アルミニウム、及びニッケルなどの金属、又は、それらの1以上を含んだ合金である。接合電極115は、単層構造を有していてもよく、多層構造を有していてもよい。ここでは、一例として、接合電極115は銅からなるとする。 The bonding electrode 115 is made of a metallic material with a higher melting point compared to the material of the bonding layer 116. This metallic material is a metal such as copper, aluminum, or nickel, or an alloy containing one or more of these metals. The bonding electrode 115 may have a single-layer structure or a multi-layer structure. Here, as an example, the bonding electrode 115 is assumed to be made of copper.
接合電極115は、絶縁層114に設けられた貫通孔をそれぞれ埋め込むとともに、第2主面から柱状に突き出ている。即ち、接合電極115は、メタルポストである。 The junction electrodes 115 fill the through-holes provided in the insulating layer 114 and protrude columnarly from the second main surface. In other words, the junction electrodes 115 are metal posts.
ここでは、接合電極115のうち第2主面から突き出た部分は、高さ方向が配線基板10の厚さ方向と等しい略円柱形状を有している。接合電極115のうち第2主面から突き出た部分は、他の形状、三角柱形状、四角柱形状、六角柱形状又は八角柱形状を有していてもよい。 Here, the portion of the bonding electrode 115 protruding from the second main surface has a substantially cylindrical shape, with its height equal to the thickness direction of the wiring board 10. The portion of the bonding electrode 115 protruding from the second main surface may have other shapes, such as a triangular prism, a square prism, a hexagonal prism, or an octagonal prism.
接合電極115のうち第2主面から突き出た部分の高さHは、例えば、10乃至40μmの範囲内にある。接合電極115のうち第2主面から突き出た部分の径R1は、例えば、20乃至110μmの範囲内にある。高さHと径R1との比H/R1は、例えば、1/11乃至2の範囲内にある。 The height H of the portion of the junction electrode 115 protruding from the second main surface is, for example, within the range of 10 to 40 μm. The diameter R1 of the portion of the junction electrode 115 protruding from the second main surface is, for example, within the range of 20 to 110 μm. The ratio H/R1 of height H to diameter R1 is, for example, within the range of 1/11 to 2.
接合電極115の最小中心間距離Pは、好ましくは50乃至200μmの範囲内にあり、より好ましくは70乃至130μmの範囲内にある。後述するように、この配線基板10では、最小中心間距離Pを小さくした場合でも、接合材層を介した接合電極115間の短絡は生じ難い。 The minimum center-to-center distance P of the bonding electrodes 115 is preferably in the range of 50 to 200 μm, and more preferably in the range of 70 to 130 μm. As will be described later, in this wiring board 10, even when the minimum center-to-center distance P is reduced, short circuits between the bonding electrodes 115 via the bonding material layer are unlikely to occur.
接合電極115の上面は、凹部が設けられた第1領域と、第1領域を取り囲んだ第2領域とを含んでいる。第1領域の輪郭は、凹部の開口の輪郭と等しい。第2領域は平坦である。第2領域は、配線基板10の厚さ方向に対して略垂直である。 The upper surface of the bonding electrode 115 includes a first region with a recess and a second region surrounding the first region. The contour of the first region is equal to the contour of the opening of the recess. The second region is flat. The second region is approximately perpendicular to the thickness direction of the wiring board 10.
ここでは、凹部の開口と接合電極115の上面とは相似形であり、それらの中心位置は一致している。具体的には、接合電極115の上面は円形であり、凹部の開口は、接合電極115の上面と同心の円形である。凹部の開口は、接合電極115の上面と相似形でなくてもよい。また、凹部の開口の形状は、三角形、四角形、六角形及び八角形などの多角形であってもよい。凹部の開口の形状が多角形である場合、この多角形の全ての内角は、90°以上であることが好ましい。この場合、凹部の開口の形状が鋭角を有する多角形である場合と比較して、角部に大きな応力が加わることがなく、より高い接続信頼性を達成することができる。 Here, the opening of the recess and the upper surface of the bonding electrode 115 are similar in shape, and their center positions coincide. Specifically, the upper surface of the bonding electrode 115 is circular, and the opening of the recess is a circular shape concentric with the upper surface of the bonding electrode 115. The opening of the recess does not necessarily have to be similar in shape to the upper surface of the bonding electrode 115. Furthermore, the shape of the opening of the recess may be a polygon such as a triangle, square, hexagon, or octagon. When the shape of the opening of the recess is a polygon, it is preferable that all interior angles of this polygon are 90° or greater. In this case, compared to the case where the shape of the opening of the recess is a polygon with acute angles, large stresses are not applied to the corners, and higher connection reliability can be achieved.
凹部の径R2と接合電極115の上面の径R1との比R2/R1は、好ましくは0.05乃至0.99の範囲内にあり、より好ましくは0.6乃至0.8の範囲内にある。比R2/R1を大きくすると、凹部の位置により多量の接合材を存在させることができる。但し、比R2/R1を大きくすると、凹部から接合電極115の上面周縁までの距離Wが短くなる。それ故、比R2/R1を大きくした場合には、配線基板10と機能デバイスとの接合時にそれらの接合電極間から過剰量の接合材がはみ出さないように、接合材の量を適宜設定することが望ましい。 The ratio R2/R1 between the diameter R2 of the recess and the diameter R1 of the upper surface of the bonding electrode 115 is preferably in the range of 0.05 to 0.99, and more preferably in the range of 0.6 to 0.8. Increasing the ratio R2/R1 allows for a larger amount of bonding material to be present depending on the location of the recess. However, increasing the ratio R2/R1 shortens the distance W from the recess to the upper edge of the bonding electrode 115. Therefore, when the ratio R2/R1 is increased, it is desirable to appropriately set the amount of bonding material so that an excess amount of bonding material does not protrude from between the bonding electrodes when bonding the wiring board 10 and the functional device.
凹部の深さDは、好ましくは0.5乃至15μmの範囲内にあり、より好ましくは1乃至5μmの範囲内にある。また、深さDと径R2との比D/R2は、好ましくは0.004乃至0.9の範囲内にあり、より好ましくは0.01乃至0.17の範囲内にある。深さD又は比D/R2を大きくすると、接合材層116を設ける際に凹部の位置から別の位置への接合材の移動は生じ難くなり、それ故、接合材層116の凹部に対する相対位置のばらつきは小さくなる。また、深さD又は比D/R2を大きくすると、配線基板10と機能デバイスとの接合時に、それらの接合電極間に介在する接合材の量を多くすることができる。接合材の量が多い場合、接合電極の高さのばらつきに起因した接続不良や、配線基板10と機能デバイス20との間での線膨張係数の相違に起因した接続不良は生じ難い。但し、配線基板10の接合電極と機能デバイスの接合電極との間に介在する接合材の量を多くすると、それら接合電極間の抵抗値が大きくなる可能性がある。 The depth D of the recess is preferably in the range of 0.5 to 15 μm, and more preferably in the range of 1 to 5 μm. The ratio D/R2 of depth D to diameter R2 is preferably in the range of 0.004 to 0.9, and more preferably in the range of 0.01 to 0.17. Increasing the depth D or the ratio D/R2 makes it less likely for the bonding material to move from one position to another when the bonding material layer 116 is provided, thus reducing the variation in the relative position of the bonding material layer 116 with respect to the recess. Furthermore, increasing the depth D or the ratio D/R2 allows for an increase in the amount of bonding material interposed between the bonding electrodes when the wiring board 10 and the functional device are bonded. When the amount of bonding material is large, connection failures caused by variations in the height of the bonding electrodes, and connection failures caused by differences in the coefficient of linear expansion between the wiring board 10 and the functional device 20, are less likely to occur. However, increasing the amount of bonding material interposed between the bonding electrodes of the wiring board 10 and the bonding electrodes of the functional device may increase the resistance between those bonding electrodes.
接合材層116は、それぞれ、接合電極115の上面に設けられている。接合材層116の1以上、例えば、接合材層116の全ては、凹部の位置にのみ設けられている。接合材層116は、接合電極115を構成している金属材料と比較して低融点の金属材料、例えばはんだからなる。 Each bonding layer 116 is provided on the upper surface of the bonding electrode 115. One or more bonding layers 116, for example, all of the bonding layers 116, are provided only in the recessed areas. The bonding layer 116 is made of a metal material with a lower melting point than the metal material constituting the bonding electrode 115, such as solder.
接合材層116の各々は、接合電極115の上面に設けられた凹部の位置で、凹部の外側に突き出ている。接合材層116の突出部は、接合電極115の上面を基準とした高さが、好ましくは5乃至50μmの範囲内にあり、より好ましくは10乃至30μmの範囲内にある。この高さを大きくすると、配線基板10と機能デバイスとの接合時に、それらの接合電極間に介在する接合材の量を多くすることができる。接合材の量が多い場合、接合電極の高さのばらつきに起因した接続不良や、配線基板10と機能デバイス20との間での線膨張係数の相違に起因した接続不良は生じ難い。但し、配線基板10の接合電極と機能デバイスの接合電極との間に介在する接合材の量を多くすると、それら接合電極間の抵抗値が大きくなる可能性がある。 Each of the bonding material layers 116 protrudes outward from the recess provided on the upper surface of the bonding electrode 115. The protruding portions of the bonding material layers 116 have a height of preferably 5 to 50 μm, and more preferably 10 to 30 μm, relative to the upper surface of the bonding electrode 115. Increasing this height allows for a larger amount of bonding material to be interposed between the bonding electrodes when bonding the wiring board 10 and the functional device. A larger amount of bonding material reduces the likelihood of connection failures caused by variations in the height of the bonding electrodes or differences in the coefficient of thermal expansion between the wiring board 10 and the functional device 20. However, increasing the amount of bonding material between the bonding electrodes of the wiring board 10 and the functional device may increase the resistance between those bonding electrodes.
導体層117は、接合電極115と絶縁層114との間、及び、接合電極115と導体パターン112との間に介在している。導体層117は、接合電極115の電解めっき法による成膜において、給電層としての役割を果たすシード層である。シード層は、単層構造を有していてもよく、多層構造を有していてもよい。なお、導体パターン112を電解めっき法によって成膜する場合は、導体パターン112とその下地との間にシード層を更に設ける。導体層は、シード層とその下地との間に、密着層を更に含むことができる。導体層の厚さは、1μm以下とすることが好ましい。 The conductor layer 117 is interposed between the junction electrode 115 and the insulating layer 114, and between the junction electrode 115 and the conductor pattern 112. The conductor layer 117 is a seed layer that acts as a power supply layer during the electroplating of the junction electrode 115. The seed layer may have a single-layer structure or a multi-layer structure. When the conductor pattern 112 is formed by electroplating, a seed layer is further provided between the conductor pattern 112 and its substrate. The conductor layer may further include an adhesion layer between the seed layer and its substrate. The thickness of the conductor layer is preferably 1 μm or less.
<1.2>配線基板の製造方法
上記の配線基板10は、例えば、以下の方法により製造することができる。
<1.2> Method for Manufacturing a Wired Board The above-mentioned wired board 10 can be manufactured, for example, by the following method.
図4乃至図13は、本発明の第1実施形態に係る配線基板の製造方法を概略的に示す断面図である。 Figures 4 to 13 are schematic cross-sectional views illustrating a method for manufacturing a wiring board according to the first embodiment of the present invention.
先ず、図1を参照しながら説明した多層配線構造を得る。絶縁層111は、例えば、絶縁樹脂層である。絶縁層111の材料としては、感光性材料を使用してもよく、非感光性材料を使用してもよい。導体パターン112の材料としては、Al、Cu、及びNiなどの金属材料を使用する、ここでは、一例として、電気特性、製造の容易性及びコストを考慮して、銅からなる導体パターン112を電解めっき法により形成することとする。 First, a multilayer wiring structure is obtained, referring to Figure 1. The insulating layer 111 is, for example, an insulating resin layer. The insulating layer 111 may be made of a photosensitive or non-photosensitive material. For the conductor pattern 112, metallic materials such as Al, Cu, and Ni are used. Here, as an example, considering electrical properties, ease of manufacture, and cost, a copper conductor pattern 112 is formed by electroplating.
次に、多層配線構造の上面に、図4に示す絶縁層114を設ける。絶縁層114の材料としては、例えば、絶縁層111について例示したものを使用することができる。絶縁層114の材料は、絶縁層111の材料と同一であってもよく、異なっていてもよい。絶縁層114には、ソルダーレジストを用いてもよい。 Next, an insulating layer 114, as shown in Figure 4, is provided on the upper surface of the multilayer wiring structure. For example, the material of the insulating layer 114 can be the same as that exemplified for the insulating layer 111. The material of the insulating layer 114 may be the same as or different from the material of the insulating layer 111. Solder resist may also be used for the insulating layer 114.
上記の通り、絶縁層114には貫通孔が設けられている。以下、これら貫通孔を、第1貫通孔と呼ぶ。また、絶縁層114の下面を第1主面とし、その裏面、即ち、絶縁層114の上面を第2主面する。第1貫通孔の各々は、第1主面から第2主面まで伸びている。絶縁層114と最上層の導体パターン112とを含んだ積層構造において、導体パターン112は、第1主面上に設けられており、第1貫通孔の第1主面側の開口を塞いでいる。 As described above, through-holes are provided in the insulating layer 114. Hereinafter, these through-holes will be referred to as the first through-holes. Furthermore, the lower surface of the insulating layer 114 is designated as the first main surface, and its back surface, i.e., the upper surface of the insulating layer 114, is designated as the second main surface. Each of the first through-holes extends from the first main surface to the second main surface. In the laminated structure including the insulating layer 114 and the uppermost conductor pattern 112, the conductor pattern 112 is provided on the first main surface and closes the openings of the first through-holes on the first main surface side.
絶縁層114の材料として感光性材料を使用する場合、第1貫通孔は、フォトリソグラフィにより形成する。絶縁層114の材料として非感光性材料を使用する場合、第1貫通孔は、例えば、エキシマレーザ、炭酸ガスレーザ、又は紫外(UV)レーザ等を使用したレーザビーム照射により形成する。 When a photosensitive material is used as the material for the insulating layer 114, the first through-holes are formed by photolithography. When a non-photosensitive material is used as the material for the insulating layer 114, the first through-holes are formed by laser beam irradiation using, for example, an excimer laser, a carbon dioxide laser, or an ultraviolet (UV) laser.
次に、図5に示すように、絶縁層114の上面と、第1貫通孔の側壁と、導体パターン112のうち第1貫通孔の位置で露出した領域とを被覆するように、導体層117を形成する。 Next, as shown in Figure 5, a conductor layer 117 is formed to cover the upper surface of the insulating layer 114, the side wall of the first through-hole, and the area of the conductor pattern 112 exposed at the location of the first through-hole.
導体層117は、多層配線構造と絶縁層114とを含んだ積層構造の上面に対してコンフォーマルな層である。導体層117は、溶液中で形成してもよく、真空中で形成してもよい。一例によれば、導体層117は、無電解めっき法又はスパッタリング法により形成する。 The conductor layer 117 is a conformal layer to the upper surface of the laminated structure, which includes the multilayer wiring structure and the insulating layer 114. The conductor layer 117 may be formed in a solution or in a vacuum. For example, the conductor layer 117 is formed by electroless plating or sputtering.
無電解めっき法を利用する場合、導体層117として、例えば、Cu、Pd、Al、Sn、Ni及びCrなどの金属材料からなる層を形成することができる。スパッタリング法を利用する場合、導体層117として、例えば、Cu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)、AZO(Aluminum-doped Zinc Oxide)、ZnO、PZT(チタン酸ジルコン酸鉛)、TiN、Cu3N4、Cu合金、又はこれらの2以上の組み合わせからなる層を形成することができる。ここでは、一例として、電気特性、製造の容易性及びコストを考慮して、無電解めっき法によって、導体層117として厚さが300nmの銅層を形成することとする。 When using electroless plating, the conductive layer 117 can be made of a metallic material such as Cu, Pd, Al, Sn, Ni, and Cr. When using sputtering, the conductive layer 117 can be made of a layer made of a metallic material such as Cu, Ni, Al, Ti, Cr, Mo, W, Ta, Au, Ir, Ru, Pd, Pt, AlSi, AlSiCu, AlCu, NiFe, ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), AZO (Aluminum-doped Zinc Oxide), ZnO, PZT (Lead Zirconate Titanate), TiN, Cu3N4 , Cu alloy , or a combination of two or more of these. Here, as an example, considering electrical properties, ease of manufacture, and cost, a copper layer with a thickness of 300 nm will be formed as the conductive layer 117 by electroless plating.
なお、導体層117を形成するのに先立ち、導体パターン112上の樹脂残渣を除去する目的で、デスミア処理を実施してもよい。デスミア処理は、過マンガン酸溶液中で実施してもよく、真空中で実施してもよい。 Prior to forming the conductive layer 117, a desmear treatment may be performed to remove resin residue from the conductive pattern 112. The desmear treatment may be performed in a permanganate solution or in a vacuum.
次に、図6に示すように、第2主面上に、第1貫通孔とそれぞれ連通した第2貫通孔を有するレジスト層121を設ける。即ち、導体層117上に、絶縁層114の貫通孔の位置に貫通孔を有するレジスト層121を設ける。レジスト層121は、例えば、導体層117上に液状レジストを塗工し、塗膜に第2貫通孔を設けることにより得る。或いは、レジスト層121は、導体層117上にドライフィルムを設置し、これに第2貫通孔を設けることにより得る。 Next, as shown in Figure 6, a resist layer 121 having second through-holes communicating with the first through-holes is provided on the second main surface. That is, a resist layer 121 having through-holes at the positions of the through-holes in the insulating layer 114 is provided on the conductor layer 117. The resist layer 121 can be obtained, for example, by coating the conductor layer 117 with a liquid resist and providing second through-holes in the coating film. Alternatively, the resist layer 121 can be obtained by placing a dry film on the conductor layer 117 and providing second through-holes in it.
次に、めっき法によって第1及び第2貫通孔内に金属材料を堆積させて、図7に示すように、第1貫通孔をそれぞれ埋め込むとともに、第2主面から柱状に突き出た接合電極115を形成する。接合電極115は、導体層117を給電層として用いた電解めっき法により形成することができる。ここでは、一例として、電気特性、製造の容易性及びコストを考慮して、接合電極115として電解銅めっき層を形成することとする。 Next, a metallic material is deposited in the first and second through-holes by a plating method, filling the first through-hole and forming a junction electrode 115 that protrudes columnarly from the second main surface, as shown in Figure 7. The junction electrode 115 can be formed by an electroplating method using the conductive layer 117 as the power supply layer. Here, as an example, considering electrical characteristics, ease of manufacturing, and cost, an electroplated copper layer is formed as the junction electrode 115.
次に、図8に示すように、レジスト層121を除去する。レジスト層121は、例えば、剥離剤への浸漬又はドライエッチングにより除去することができる。 Next, as shown in Figure 8, the resist layer 121 is removed. The resist layer 121 can be removed, for example, by immersion in a stripping agent or by dry etching.
次に、図9に示すレジスト層122を設ける。レジスト層122は、接合電極115を部分的に被覆している。具体的には、レジスト層122は、接合電極115の側面と、接合電極115の上面の一部とを被覆している。レジスト層122は、接合電極115の上面の位置に第3貫通孔を有している。第3貫通孔の下方の開口は、接合電極115の上面の輪郭の内側に位置し且つ上記輪郭から離間している。図3を参照しながら説明した凹部の径R2は、第3貫通孔の径に対応している。レジスト層122は、例えば、レジスト層121について上述した方法により得ることができる。 Next, a resist layer 122, as shown in Figure 9, is provided. The resist layer 122 partially covers the bonding electrode 115. Specifically, the resist layer 122 covers the side surface of the bonding electrode 115 and a portion of its upper surface. The resist layer 122 has a third through-hole at the position of the upper surface of the bonding electrode 115. The opening below the third through-hole is located inside the contour of the upper surface of the bonding electrode 115 and spaced apart from the contour. The diameter R2 of the recess, as described with reference to Figure 3, corresponds to the diameter of the third through-hole. The resist layer 122 can be obtained, for example, by the method described above for the resist layer 121.
なお、ここでは、レジスト層122は、導体層117の露出部を更に被覆している。レジスト層122は、導体層117の露出部を被覆していなくてもよい。 In this example, the resist layer 122 further covers the exposed portion of the conductor layer 117. However, the resist layer 122 does not necessarily need to cover the exposed portion of the conductor layer 117.
次に、図10に示すように、接合電極115の各々の上面から金属材料の一部を除去して、それら上面の各々に、凹部が設けられた第1領域と、第1領域を取り囲んだ第2領域とを生じさせる。ここでは、第1領域の位置で、金属材料の一部を除去する。例えば、接合電極115のうち第3貫通孔の位置で露出した部分をドライエッチングによって除去して、接合電極の上面に凹部を形成する。図3を参照しながら説明した凹部の深さDは、エッチング時間によって調節することができる。 Next, as shown in Figure 10, a portion of the metal material is removed from each upper surface of the bonding electrode 115, creating a first region with a recess and a second region surrounding the first region on each of these upper surfaces. Here, a portion of the metal material is removed at the location of the first region. For example, the portion of the bonding electrode 115 exposed at the location of the third through-hole is removed by dry etching to form a recess on the upper surface of the bonding electrode. The depth D of the recess, as explained with reference to Figure 3, can be adjusted by the etching time.
接合電極115の上面が銅からなる場合、エッチング剤としては、例えば、硫酸と過酸化水素水との混合物、又は、過硫酸ナトリウムを使用することができる。接合電極115の上面がニッケルからなる場合、エッチング剤としては、ニッケルのエッチングに利用されている公知のエッチング剤を使用することができる。 When the upper surface of the junction electrode 115 is made of copper, an etching agent such as a mixture of sulfuric acid and hydrogen peroxide, or sodium persulfate, can be used. When the upper surface of the junction electrode 115 is made of nickel, a known etching agent used for etching nickel can be used.
凹部は、ウエットエッチングによって形成することもできる。ウエットエッチングの場合、一般に、凹部の径R2は第3貫通孔の下方の径よりも大きくなる。 The recess can also be formed by wet etching. In the case of wet etching, generally, the diameter R2 of the recess is larger than the diameter below the third through-hole.
凹部は、物理的手法によって形成することもできる。例えば、研磨剤を吹き付けることにより、接合電極115の上面から金属材料の一部を除去して、それら上面の各々に凹部を形成してもよい。 The recesses can also be formed by physical methods. For example, a portion of the metal material may be removed from the upper surface of the bonding electrode 115 by spraying an abrasive, thereby forming recesses on each of those upper surfaces.
凹部を形成した後、接合電極115の露出面に対して表面処理を施してもよい。表面処理としては、例えば、電解めっき法又は無電解めっき法によるめっき処理を行うことができる。電解めっき法によると、例えば、Sn、はんだ、Au、Ni又はPdからなる表面処理層を形成することができる。無電解めっき法によると、例えば、Sn、Au、Ni又はPdからなる表面処理層を形成することができる。 After forming the recess, the exposed surface of the bonding electrode 115 may be subjected to surface treatment. For example, the surface treatment can be performed by electrolytic plating or electroless plating. Electrolytic plating can form a surface treatment layer consisting of, for example, Sn, solder, Au, Ni, or Pd. Electroless plating can also form a surface treatment layer consisting of, for example, Sn, Au, Ni, or Pd.
次に、図11に示すように、接合電極115の上面に、凹部の位置で凹部の外側に各々が突き出た接合材層116をそれぞれ形成する。接合材層116は、様々な方法で形成することができる。 Next, as shown in Figure 11, bonding material layers 116 are formed on the upper surface of the bonding electrode 115, each protruding outward from the recess at the location of the recess. The bonding material layers 116 can be formed by various methods.
例えば、レジスト層122上にはんだペーストを供給し、これをスキージでレジスト層122の上面全体に伸ばして、接合電極115の上面に設けた凹部と第3貫通孔とをはんだペーストで充填するとともに、レジスト層122の上面に残留した余剰のはんだペーストを除去する。 For example, solder paste is supplied onto the resist layer 122, and this is spread across the entire upper surface of the resist layer 122 using a squeegee. This fills the recesses and third through-holes on the upper surface of the bonding electrode 115 with the solder paste, while removing any excess solder paste remaining on the upper surface of the resist layer 122.
或いは、導体層117を給電層として用いた電解めっき法により、接合電極115の上面に設けた凹部上にはんだを堆積させて、凹部と第3貫通孔とを充填するはんだ層を形成する。 Alternatively, solder is deposited on the recess provided on the upper surface of the bonding electrode 115 by an electroplating method using the conductive layer 117 as a power supply layer, thereby forming a solder layer that fills the recess and the third through-hole.
或いは、レジスト層122上にフラックスを供給し、これをスキージでレジスト層122の上面全体に伸ばして、接合電極115の上面に設けた凹部をフラックスで充填するとともに、レジスト層122の上面に残留した余剰のフラックスを除去する。続いて、はんだボールを第3貫通孔内に配置するとともに、フラックスを介して接合電極115へ接着させる。この方法では、はんだ量ははんだボールの体積で決まるため、はんだ量のばらつきが小さな接合材層116を形成することができる。 Alternatively, flux is supplied onto the resist layer 122 and spread across the entire upper surface of the resist layer 122 using a squeegee. This fills the recesses on the upper surface of the bonding electrode 115 with flux, while removing any excess flux remaining on the upper surface of the resist layer 122. Next, solder balls are placed in the third through-hole and adhered to the bonding electrode 115 via the flux. In this method, since the amount of solder is determined by the volume of the solder balls, a bonding material layer 116 with minimal variation in solder volume can be formed.
次に、図12に示すように、レジスト層122を除去する。レジスト層122は、例えば、レジスト層121について上述したのと同様の方法により除去することができる。 Next, as shown in Figure 12, the resist layer 122 is removed. The resist layer 122 can be removed, for example, by the same method as described above for the resist layer 121.
次に、リフローを行う。リフローによってはんだが溶融すると、接合材層116の上面は、表面張力により、図13に示すようにドーム形状になる。また、銅又はニッケルからなる表面は、溶融したはんだによって濡れ難い。それ故、第2領域、即ち、接合電極115の上面のうち凹部を取り囲んだ領域が銅又はニッケルからなる場合、溶融したはんだは第2領域へ広がり難く、凹部が設けられた第1領域に留まる。 Next, reflow soldering is performed. When the solder melts during reflow soldering, the upper surface of the bonding material layer 116 takes on a dome shape due to surface tension, as shown in Figure 13. Furthermore, surfaces made of copper or nickel are not easily wetted by the molten solder. Therefore, if the second region, i.e., the region surrounding the recess on the upper surface of the bonding electrode 115, is made of copper or nickel, the molten solder is less likely to spread to the second region and remains in the first region where the recess is provided.
なお、溶融したはんだの過剰な広がりを防止するために、リフローに先立ち、接合電極115のうち絶縁層から突き出た部分の側面を有機物層で被覆しておいてもよい。有機物層は、例えば、OSP(Organic Solderability Preservative)膜である。有機物層は、リフロー後に除去せずに残留させてもよい。この場合、配線基板10として、接合電極115のうち絶縁層から突き出た部分の側面を被覆した有機物層を含んだものが得られる。 Furthermore, to prevent excessive spreading of molten solder, the sides of the portion of the bonding electrode 115 that protrudes from the insulating layer may be coated with an organic material layer prior to reflow. The organic material layer is, for example, an OSP (Organic Solderability Preservative) film. The organic material layer may be left on the board after reflow without being removed. In this case, the wiring board 10 will include the organic material layer that covers the sides of the portion of the bonding electrode 115 that protrudes from the insulating layer.
リフロー温度は、接合材層116の組成に応じて適宜設定する。一実施例では、Sn-3.0Ag-0.5Cuで表される組成のはんだを接合材層116に使用し、リフロー温度は260℃に設定した。このリフローにより、接合材層116の上面は、図13に示すようにドーム形状になった。 The reflow temperature is set appropriately according to the composition of the bonding material layer 116. In one embodiment, solder with a composition represented by Sn-3.0Ag-0.5Cu was used for the bonding material layer 116, and the reflow temperature was set to 260°C. This reflow resulted in the upper surface of the bonding material layer 116 becoming dome-shaped, as shown in Figure 13.
その後、導体層117の露出部を除去する。導体層117の露出部は、例えば、エッチングによって除去する。この場合、例えば、導体層117を、接合材層116に対して高い選択比でエッチング可能とするエッチング剤を使用する。 Subsequently, the exposed portion of the conductor layer 117 is removed. The exposed portion of the conductor layer 117 is removed, for example, by etching. In this case, an etching agent is used that allows etching of the conductor layer 117 with a high selectivity ratio relative to the bonding material layer 116.
更に、多層配線構造の下面に、図1を参照しながら説明した絶縁層113を設ける。絶縁層113は、他の段階で多層配線構造の下面に設けてもよい。
以上のようにして、図1乃至図3を参照しながら説明した配線基板10を得る。
Furthermore, an insulating layer 113, as described with reference to Figure 1, is provided on the underside of the multilayer wiring structure. The insulating layer 113 may also be provided on the underside of the multilayer wiring structure at another stage.
In this way, the wiring board 10 described with reference to Figures 1 to 3 is obtained.
<1.3>パッケージ化デバイス
図14は、本発明の一実施形態に係るパッケージ化デバイスを概略的に示す断面図である。
<1.3> Packaging Device Figure 14 is a schematic cross-sectional view showing a packaging device according to one embodiment of the present invention.
図14に示すパッケージ化デバイス1は、上述した配線基板10と、機能デバイス20と、接合材層32と、封止樹脂層40とを含んでいる。 The packaged device 1 shown in Figure 14 includes the aforementioned wiring board 10, functional device 20, bonding material layer 32, and sealing resin layer 40.
機能デバイス20は、上記の通り、電力及び電気信号の少なくとも一方が供給されることにより動作するデバイス、外部からの刺激により電力及び電気信号の少なくとも一方を出力するデバイス、又は、電力及び電気信号の少なくとも一方が供給されることにより動作し且つ外部からの刺激により電力及び電気信号の少なくとも一方を出力するデバイスである。機能デバイス20は、例えば、半導体チップや、ガラス基板などの半導体以外の材料からなる基板上に回路や素子が形成されたチップのように、チップの形態にある。ここでは、一例として、機能デバイス20は半導体チップであるとする。 As described above, the functional device 20 is a device that operates when at least one of power and/or an electrical signal is supplied, a device that outputs at least one of power and/or an electrical signal in response to an external stimulus, or a device that operates when at least one of power and/or an electrical signal is supplied and also outputs at least one of power and/or an electrical signal in response to an external stimulus. The functional device 20 is in the form of a chip, such as a semiconductor chip or a chip on which circuits and elements are formed on a substrate made of a non-semiconductor material such as a glass substrate. Here, as an example, the functional device 20 is assumed to be a semiconductor chip.
機能デバイス20は、機能デバイス本体21と複数の接合電極22とを含んでいる。機能デバイス20は、フリップチップボンディングによって、配線基板10へ接合されている。 The functional device 20 includes a functional device body 21 and a plurality of bonding electrodes 22. The functional device 20 is bonded to the wiring board 10 by flip-chip bonding.
機能デバイス本体21は、平板状である。機能デバイス本体21は、機能デバイス20のうち、接合電極22以外の部分である。機能デバイス本体21は、配線基板10の上面と間を隔てて向き合っている。 The functional device body 21 is flat. The functional device body 21 is the portion of the functional device 20 excluding the bonding electrode 22. The functional device body 21 faces the upper surface of the wiring board 10, separated by a gap.
接合電極22は、機能デバイス本体21から柱状に突き出ている。具体的には、接合電極22は、機能デバイス本体21の配線基板10と向き合った面から柱状に突き出ている。接合電極22は、接合材層31を介して配線基板10の接合電極115と接合されており、機能デバイス20を配線基板10へ電気的に接続している。ここでは、接合電極22のうち機能デバイス本体21から突き出た部分は、接合電極115と径がほぼ等しい略円柱形状を有しており、各々の配線基板10と向き合った面は平坦である。これら平坦面は、接合材層31を間に挟んで、接合電極115の上面と向き合っている。 The bonding electrode 22 protrudes in a columnar shape from the functional device body 21. Specifically, the bonding electrode 22 protrudes in a columnar shape from the surface of the functional device body 21 facing the wiring board 10. The bonding electrode 22 is bonded to the bonding electrode 115 of the wiring board 10 via the bonding material layer 31, electrically connecting the functional device 20 to the wiring board 10. Here, the portion of the bonding electrode 22 protruding from the functional device body 21 has a substantially cylindrical shape with a diameter approximately equal to that of the bonding electrode 115, and each surface facing the wiring board 10 is flat. These flat surfaces face the upper surface of the bonding electrode 115 with the bonding material layer 31 in between.
接合材層31は、例えば、はんだからなる。配線基板10と接合させる前の機能デバイス20は、接合電極22の上記平坦面上に、例えばはんだからなる接合材層を含んでいる。これら接合材層を構成する金属材料と、配線基板10の接合材層116を構成する金属材料とは、機能デバイス20を配線基板10と接合させる際に溶融して混ざり合う。接合材層31は、この混合物の硬化物である。 The bonding layer 31 is made of, for example, solder. Before being bonded to the wiring board 10, the functional device 20 includes a bonding layer, made of, for example, solder, on the flat surface of the bonding electrode 22. The metal materials constituting these bonding layers and the metal materials constituting the bonding layer 116 of the wiring board 10 melt and mix together when the functional device 20 is bonded to the wiring board 10. The bonding layer 31 is the cured product of this mixture.
接合材層32は、導体パターン112のうち絶縁層113の貫通孔の位置で露出した部分に設けられた金属バンプである。接合材層32は、例えば、はんだからなる。 The bonding layer 32 is a metal bump provided on the portion of the conductor pattern 112 that is exposed at the location of the through-hole in the insulating layer 113. The bonding layer 32 is made of, for example, solder.
封止樹脂層40は、機能デバイス20と配線基板10との間に介在した部分を含んでいる。封止樹脂層40は、機能デバイス20を配線基板10へ固定している。封止樹脂層40は、絶縁樹脂層からなる。絶縁樹脂層は、一例によると、アンダーフィル材から得られたものである。 The sealing resin layer 40 includes a portion interposed between the functional device 20 and the wiring board 10. The sealing resin layer 40 fixes the functional device 20 to the wiring board 10. The sealing resin layer 40 consists of an insulating resin layer. The insulating resin layer is, in one example, obtained from an underfill material.
<1.4>効果
上述した技術によると、機能デバイス20と配線基板10との接続において優れた接続信頼性を達成することが可能である。これについて、以下に説明する。
<1.4> Effects According to the technology described above, it is possible to achieve excellent connection reliability in the connection between the functional device 20 and the wiring board 10. This will be explained below.
図15は、比較例に係るパッケージ化デバイスの製造方法における一工程を概略的に示す断面図である。図16は、図15の工程によって得られる構造の一例を概略的に示す断面図である。 Figure 15 is a schematic cross-sectional view showing one step in the manufacturing method of a packaged device according to a comparative example. Figure 16 is a schematic cross-sectional view showing an example of a structure obtained by the step in Figure 15.
図15及び図16に示す比較例に係る方法は、配線基板10の代わりに配線基板10Xを使用すること以外は、図1乃至図14を参照しながら説明した方法と同様である。即ち、比較例に係る方法で使用する配線基板10Xでは、接合電極115の上面は平坦であり、接合材層116は、接合電極115の上面全体に広がっている。この点を除くと、配線基板10Xは、上述した配線基板10と同様である。 The method according to the comparative example shown in Figures 15 and 16 is the same as the method described with reference to Figures 1 to 14, except that a wiring board 10X is used instead of the wiring board 10. That is, in the wiring board 10X used in the comparative example, the upper surface of the bonding electrode 115 is flat, and the bonding material layer 116 extends across the entire upper surface of the bonding electrode 115. Aside from this point, the wiring board 10X is the same as the wiring board 10 described above.
図15の配線基板10Xでは、上記の通り、接合電極115の上面は平坦であり、接合材層116は、接合電極115の上面全体に広がっている。また、図15の機能デバイス20においても、接合電極22の下面は平坦であり、接合材層23は、接合電極115の下面全体に広がっている。 In the wiring board 10X of Figure 15, as described above, the upper surface of the bonding electrode 115 is flat, and the bonding material layer 116 extends across the entire upper surface of the bonding electrode 115. Similarly, in the functional device 20 of Figure 15, the lower surface of the bonding electrode 22 is flat, and the bonding material layer 23 extends across the entire lower surface of the bonding electrode 115.
そのような配線基板10X及び機能デバイス20を互いに接合させると、例えば、製造のばらつきに起因して接合電極22及び115の突出部の高さが大きい位置や、配線基板10X等の反りに起因して機能デバイス20から絶縁層114までの距離が短い位置で、図16に示すように、接合電極22と接合電極115との間から、接合材である金属材料の溶融物がはみ出る。 When such a wiring board 10X and functional device 20 are joined together, for example, in positions where the height of the protruding portions of the joining electrodes 22 and 115 is large due to manufacturing variations, or in positions where the distance from the functional device 20 to the insulating layer 114 is short due to warping of the wiring board 10X, molten metal material, which is the joining material, will ooze out from between the joining electrode 22 and the joining electrode 115, as shown in Figure 16.
隣り合った接合電極115間の距離が短い場合、或る接合電極22と接合電極115との間からはみ出た溶融物は、これと隣り合った接合電極22と接合電極115との間からはみ出た溶融物と繋がり、その結果、隣り合った接合材層31が繋がり得る。或いは、或る接合電極22と接合電極115との間からはみ出た溶融物は、これらと隣り合った接合電極22及び接合電極115の少なくとも一方と繋がり、その結果、或る接合電極22と接合電極115との間に介在した接合材層31が、これらと隣り合った接合電極22及び接合電極115の少なくとも一方と繋がり得る。また、そのような状況にならなかったとしても、隣り合った接合材層31間の距離は、接合電極115間の距離よりも短くなる。その結果、接合材層31を介した接合電極115間の短絡を生じ得る。 If the distance between adjacent bonding electrodes 115 is short, molten material protruding from between a bonding electrode 22 and a bonding electrode 115 may connect with molten material protruding from between adjacent bonding electrodes 22 and 115, resulting in the adjacent bonding material layers 31 connecting. Alternatively, molten material protruding from between a bonding electrode 22 and a bonding electrode 115 may connect with at least one of the adjacent bonding electrodes 22 and 115, resulting in the bonding material layer 31 interposed between a bonding electrode 22 and a bonding electrode 115 connecting with at least one of the adjacent bonding electrodes 22 and 115. Furthermore, even if such a situation does not occur, the distance between adjacent bonding material layers 31 will be shorter than the distance between bonding electrodes 115. As a result, a short circuit between bonding electrodes 115 via the bonding material layer 31 may occur.
図17は、本発明の一実施形態に係るパッケージ化デバイスの製造方法における一工程を概略的に示す断面図である。図18は、図17の工程によって得られる構造の一例を概略的に示す断面図である。 Figure 17 is a schematic cross-sectional view showing one step in a method for manufacturing a packaged device according to one embodiment of the present invention. Figure 18 is a schematic cross-sectional view showing an example of a structure obtained by the step in Figure 17.
図1乃至図14を参照しながら説明した方法において使用する配線基板10では、図17に示すように、接合電極115の上面は、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを含んでいる。そして、接合材層116は、凹部の位置にのみ設けられている。 In the wiring board 10 used in the method described with reference to Figures 1 to 14, as shown in Figure 17, the upper surface of the bonding electrode 115 includes a first region with a recess and a second region surrounding the first region. The bonding material layer 116 is provided only at the location of the recess.
即ち、配線基板10において、接合材層116のうち凹部の外側に位置した部分は、配線基板10における接合材層116と比較して、体積がより小さい。また、接合前の配線基板10では、第2領域に接合材は存在していない。それ故、製造のばらつきに起因して接合電極22及び115の突出部の高さが大きい位置や、配線基板10X等の反りに起因して機能デバイス20から絶縁層114までの距離が短い位置であっても、配線基板10と機能デバイス20との接合時に、接合材の溶融物は、接合電極22と接合電極115との間からはみ出ない。また、接合電極22と接合電極115との間から接合材の溶融物がはみ出たとしても、そのはみ出し量は小さい。従って、上記のパッケージ化デバイス1では、図18に示すように、接合材層31は、接合電極22と接合電極115との間からはみ出ていないか、又は、それらの間からはみ出ているとしても、そのはみ出し量は僅かである。 In other words, in the wiring board 10, the portion of the bonding material layer 116 located outside the recess has a smaller volume compared to the bonding material layer 116 in the wiring board 10. Furthermore, before bonding, no bonding material is present in the second region of the wiring board 10. Therefore, even in positions where the height of the protruding parts of the bonding electrodes 22 and 115 is large due to manufacturing variations, or where the distance from the functional device 20 to the insulating layer 114 is short due to warping of the wiring board 10X, the molten bonding material does not overflow from between the bonding electrodes 22 and 115 during bonding of the wiring board 10 and the functional device 20. Even if some molten bonding material does overflow from between the bonding electrodes 22 and 115, the amount of overflow is small. Therefore, in the above-described packaged device 1, as shown in Figure 18, the bonding material layer 31 does not overflow from between the bonding electrodes 22 and 115, or if it does, the amount of overflow is minimal.
また、配線基板10において、接合材層の各々は、接合電極115の上面に設けられた凹部の位置で、凹部の外側に突き出ている。それ故、製造のばらつきに起因して接合電極22及び115の突出部の高さが小さい位置や、配線基板10X等の反りに起因して機能デバイス20から絶縁層114までの距離が長い位置であっても、接合材層23と接合材層116とは互いに接触可能である。従って、これら位置でも、接合電極22及び115を確実に接合させることができる。 Furthermore, in the wiring board 10, each of the bonding material layers protrudes outward from the recess provided on the upper surface of the bonding electrode 115. Therefore, even in positions where the height of the protrusions of the bonding electrodes 22 and 115 is small due to manufacturing variations, or where the distance from the functional device 20 to the insulating layer 114 is long due to warping of the wiring board 10X, the bonding material layer 23 and the bonding material layer 116 can still contact each other. Consequently, the bonding electrodes 22 and 115 can be reliably bonded even in these positions.
また、リフローによって接合材の溶融物が接合電極115上で移動して、例えば、その一部が接合電極115の側面まで到達すると、接合材層116の高さが小さくなる。この場合、接合電極22及び115の突出部の高さが小さい位置や、機能デバイス20から絶縁層114までの距離が長い位置で、接合電極22及び115を互いに接触させることができず、それらを接合させることができなくなる可能性がある。 Furthermore, during reflow soldering, the molten bonding material moves on the bonding electrode 115. For example, if a portion of it reaches the side surface of the bonding electrode 115, the height of the bonding material layer 116 decreases. In this case, at positions where the height of the protruding portions of the bonding electrodes 22 and 115 is small, or at positions where the distance from the functional device 20 to the insulating layer 114 is long, it may become impossible to bring the bonding electrodes 22 and 115 into contact with each other, making it impossible to bond them together.
上記の通り、配線基板10では、接合電極115の上面に凹部を設けるとともに、接合材層116は凹部の位置に設けている。それ故、図13を参照しながら説明したリフローの前後で、接合材層116の位置はほぼ一定に保たれる。接合材層116の高さが小さくなることに起因した接続不良は生じ難い。 As described above, the wiring board 10 has a recess on the upper surface of the bonding electrode 115, and the bonding material layer 116 is positioned in the recess. Therefore, the position of the bonding material layer 116 remains almost constant before and after the reflow process, as explained with reference to Figure 13. Connection failures caused by a decrease in the height of the bonding material layer 116 are unlikely to occur.
従って、図1乃至図14、図17及び図18を参照しながら説明した技術によると、機能デバイス20と配線基板10との接続において優れた接続信頼性を達成することが可能である。 Therefore, according to the technology described with reference to Figures 1 to 14, 17, and 18, it is possible to achieve excellent connection reliability in the connection between the functional device 20 and the wiring board 10.
<1.5>変形例
上述した配線基板10には、様々な変形が可能である。
<1.5> Modifications The wiring board 10 described above can be modified in various ways.
図19は、第1変形例に係る配線基板の一部を拡大して示す断面図である。図20は、第2変形例に係る配線基板の一部を拡大して示す断面図である。図21は、第3変形例に係る配線基板の一部を拡大して示す断面図である。 Figure 19 is an enlarged cross-sectional view showing a portion of the wiring board according to the first modified example. Figure 20 is an enlarged cross-sectional view showing a portion of the wiring board according to the second modified example. Figure 21 is an enlarged cross-sectional view showing a portion of the wiring board according to the third modified example.
図19に示す配線基板10Aは、以下の構成を採用したこと以外は、上述した配線基板10と同様である。即ち、配線基板10Aでは、第2領域は、外側の縁が内側の縁と比較して高い位置にある。ここでは、接合電極115の上面は凹面であり、この凹面の略中央部が更に凹んでいる。 The wiring board 10A shown in Figure 19 is the same as the wiring board 10 described above, except for the following configuration. Specifically, in wiring board 10A, the outer edge of the second region is higher than the inner edge. Here, the upper surface of the bonding electrode 115 is concave, and the approximate center of this concave surface is further concave.
図20に示す配線基板10Bは、以下の構成を採用したこと以外は、上述した配線基板10と同様である。即ち、配線基板10Bでは、第2領域は、内側の縁が外側の縁と比較して高い位置にある。ここでは、接合電極115の上面は凸面であり、この凸面の略中央部が更に凹んでいる。 The wiring board 10B shown in Figure 20 is the same as the wiring board 10 described above, except for the following configuration. Specifically, in wiring board 10B, the inner edge of the second region is higher than the outer edge. Here, the upper surface of the bonding electrode 115 is convex, and the approximate center of this convex surface is further concave.
接合電極115の形成に利用する電解めっき法における各種条件、例えば、電流密度及び材料を適宜変更すると、図7に示す接合電極115のように上面が平坦な構造だけでなく、上面が凹面である構造や、上面が凸面である構造を得ることも可能である。図19に示す配線基板10Aのように、第2領域の外側の縁が第2領域の内側の縁と比較して高い位置にある場合、リフローの際に、接合材の溶融物は、接合電極115の側面へ垂れ難い。また、図20に示す配線基板10Bのように、第2領域の内側の縁が第2領域の外側の縁と比較して高い位置にある場合、接合電極22と接合電極115との接合時に、接合材の溶融物は、接合電極22と接合電極115との間からはみ出し難い。 By appropriately changing various conditions in the electroplating method used to form the bonding electrode 115, such as the current density and material, it is possible to obtain not only a structure with a flat top surface, as shown in Figure 7, but also structures with a concave or convex top surface. When the outer edge of the second region is higher than the inner edge of the second region, as shown in the wiring board 10A in Figure 19, the molten bonding material is less likely to drip onto the side of the bonding electrode 115 during reflow. Furthermore, when the inner edge of the second region is higher than the outer edge of the second region, as shown in the wiring board 10B in Figure 20, the molten bonding material is less likely to overflow from between the bonding electrode 22 and the bonding electrode 115 during bonding.
図21に示す配線基板10Cは、以下の構成を採用したこと以外は、上述した配線基板10と同様である。即ち、配線基板10Cでは、接合材層116は、第1領域上に設けられた第1部分116Aと、第2領域上に設けられた第2部分116Bとを含んでいる。 The wiring board 10C shown in Figure 21 is the same as the wiring board 10 described above, except that it employs the following configuration. Specifically, in the wiring board 10C, the bonding material layer 116 includes a first portion 116A provided on the first region and a second portion 116B provided on the second region.
第1部分116Aは、図2及び図3を参照しながら説明した接合材層116と同様の形状及び寸法を有している。第2部分116Bは、第1部分116Aと比較して遥かに薄い層である。第2部分116Bの厚さは、例えば、第1部分116Aのうち凹部から突き出た部分の高さに対して1%以下である。一例によれば、第2部分116Bの厚さは、500nm以下である。 The first portion 116A has the same shape and dimensions as the bonding layer 116 described with reference to Figures 2 and 3. The second portion 116B is a much thinner layer than the first portion 116A. The thickness of the second portion 116B is, for example, 1% or less of the height of the portion of the first portion 116A that protrudes from the recess. In one example, the thickness of the second portion 116B is 500 nm or less.
リフローの際に、接合材の溶融物は、一旦は接合電極115の上面全体に広がり、その後、第2領域上へ移動した溶融物の殆どは、表面張力によって第1領域上へと戻る。第2領域上へ移動した溶融物の一部は、第1領域上へと戻らずに、第2領域上に残留する可能性がある。図21に示す構造は、例えば、このような状況下で生じ得る。なお、配線基板10Cの接合材層116について上述した構造は、配線基板10A及び10Bにおいても生じ得る。 During reflow soldering, the molten bonding material initially spreads across the entire upper surface of the bonding electrode 115. Then, most of the molten material that moves onto the second region returns to the first region due to surface tension. A portion of the molten material that moves onto the second region may remain there without returning to the first region. The structure shown in Figure 21 can occur, for example, under such circumstances. Note that the structure described above for the bonding material layer 116 of the wiring board 10C can also occur in wiring boards 10A and 10B.
<2>第2実施形態
<2.1>機能デバイス
図22は、本発明の第2実施形態に係る機能デバイスの一部を拡大して示す断面図である。
<2> Second Embodiment <2.1> Functional Device Figure 22 is an enlarged cross-sectional view showing a part of the functional device according to the second embodiment of the present invention.
図22に示す機能デバイス20Aは、以下の点を除き、図15等を参照しながら説明した機能デバイス20と同様である。即ち、機能デバイス20Aでは、接合電極22の各々の上面、図22では接合電極22の下方を向いた面は、凹部が設けられた第1領域と、第1領域を取り囲んだ第2領域とを含んでいる。そして、接合材層23の各々は、接合電極22に設けられた凹部の位置で、凹部の外側に突き出ている。 The functional device 20A shown in Figure 22 is the same as the functional device 20 described with reference to Figure 15, etc., except for the following points. Specifically, in the functional device 20A, each upper surface of the bonding electrode 22, the downward-facing surface in Figure 22, includes a first region with a recess and a second region surrounding the first region. Furthermore, each bonding material layer 23 protrudes outward from the recess at the location of the recess provided in the bonding electrode 22.
上記の通り、機能デバイス20Aでは、接合電極22及び接合材層23に、それぞれ、配線基板10の接合電極115及び接合材層116と同様の構造を採用している。このような構造は、例えば、配線基板10の接合電極115及び接合材層116について上述したのと同様の方法により得ることができる。 As described above, the functional device 20A employs the same structure for the bonding electrode 22 and bonding material layer 23 as for the bonding electrode 115 and bonding material layer 116 of the wiring board 10, respectively. Such a structure can be obtained, for example, by the same method as described above for the bonding electrode 115 and bonding material layer 116 of the wiring board 10.
接合電極22、その凹部、及び接合材層23の寸法及びそれら寸法の関係は、それぞれ、接合電極115、その凹部、及び接合材層116について上述した範囲内とすることができる。また、接合電極22、その凹部、及び接合材層23の形状及び配置等も、それぞれ、接合電極115、その凹部、及び接合材層116について上述したように適宜選択することができる。更に、接合電極22及び接合材層23には、それぞれ、接合電極115及び接合材層116について図19乃至図21を参照しながら説明したのと同様の変形が可能である。 The dimensions of the bonding electrode 22, its recess, and the bonding material layer 23, and the relationship between these dimensions, can be within the ranges described above for the bonding electrode 115, its recess, and the bonding material layer 116, respectively. Furthermore, the shape and arrangement of the bonding electrode 22, its recess, and the bonding material layer 23 can be appropriately selected as described above for the bonding electrode 115, its recess, and the bonding material layer 116, respectively. Moreover, the bonding electrode 22 and the bonding material layer 23 can be modified in the same way as described for the bonding electrode 115 and the bonding material layer 116 with reference to Figures 19 to 21, respectively.
<2.2>パッケージ化デバイス
図23は、図22の機能デバイスを含んだパッケージ化デバイスが有し得る構造の一例を示す断面図である。
<2.2> Packaged Device Figure 23 is a cross-sectional view showing an example of a structure that a packaged device including the functional device shown in Figure 22 may have.
図23に示す構造は、配線基板10及び機能デバイス20の代わりに、図15を参照しながら説明した配線基板10X及び図22を参照しながら説明した機能デバイス20Aをそれぞれ使用すること以外は、図17及び図18を参照しながら説明したのと同様の方法により得ることができる。図23に示す構造を有するパッケージ化デバイスは、接合電極115の接合電極22との対向面が平坦であり、接合電極22の接合電極115との対向面に上記の凹部が設けられていること以外は、図14を参照しながら説明したパッケージ化デバイス1と同様である。 The structure shown in Figure 23 can be obtained in the same manner as described with reference to Figures 17 and 18, except that the wiring board 10X described with reference to Figure 15 and the functional device 20A described with reference to Figure 22 are used instead of the wiring board 10 and the functional device 20, respectively. The packaged device having the structure shown in Figure 23 is the same as the packaged device 1 described with reference to Figure 14, except that the surface of the bonding electrode 115 facing the bonding electrode 22 is flat, and the surface of the bonding electrode 22 facing the bonding electrode 115 is provided with the aforementioned recess.
このような構成を採用した場合も、第1実施形態において説明したのど同様の効果が得られる。 Even when this configuration is adopted, the same effects as those described in the first embodiment can be obtained.
図24は、図22の機能デバイスを含んだパッケージ化デバイスが有し得る構造の他の例を示す断面図である。 Figure 24 is a cross-sectional view showing another example of the structure that a packaged device containing the functional device shown in Figure 22 may have.
図24に示す構造は、機能デバイス20の代わりに、図22を参照しながら説明した機能デバイス20Aを使用すること以外は、図17及び図18を参照しながら説明したのと同様の方法により得ることができる。図24に示す構造を有するパッケージ化デバイスは、接合電極22の接合電極115との対向面に上記の凹部が設けられていること以外は、図14を参照しながら説明したパッケージ化デバイス1と同様である。なお、図24の構造では、接合電極22の上面について上述した第1及び第2領域を、それぞれ、第3及び第4領域と呼ぶことがある。 The structure shown in Figure 24 can be obtained in the same manner as described with reference to Figures 17 and 18, except that the functional device 20A described with reference to Figure 22 is used instead of the functional device 20. The packaged device having the structure shown in Figure 24 is the same as the packaged device 1 described with reference to Figure 14, except that the above-mentioned recess is provided on the surface of the bonding electrode 22 facing the bonding electrode 115. In the structure of Figure 24, the first and second regions described above on the upper surface of the bonding electrode 22 may be referred to as the third and fourth regions, respectively.
このような構成を採用した場合も、第1実施形態において説明したのど同様の効果が得られる。そして、このような構成を採用した場合、接合材の溶融物のはみ出しは更に生じ難い。 Even when this configuration is adopted, the same effects as those described in the first embodiment can be obtained. Furthermore, when this configuration is adopted, the leakage of molten material from the bonding agent is even less likely to occur.
<3>他の変形例
図25は、第4変形例に係る配線基板の一部を拡大して示す平面図である。図26は、図25の配線基板の一部を拡大して示す平面図である。
<3> Other Modified Examples Figure 25 is a plan view showing an enlarged portion of the wiring board relating to the fourth modified example. Figure 26 is a plan view showing an enlarged portion of the wiring board of Figure 25.
図25に示す配線基板10Dは、以下の構成を採用したこと以外は、配線基板10Dと同様である。即ち、図25に示す配線基板10Dでは、接合電極115のうち、絶縁層114の中央部を取り囲んだ周縁部に位置したものは、中央部に位置したものと比較して、接合電極115の上面中心に対する凹部の中心の距離が大きい。ここでは、接合電極115のうち上記周縁部に位置したものは、図25及び図26に示すように、凹部の中心の位置が、接合電極115の上面中心の位置に対して、絶縁層114の中央部から離れる方向にずれている。そして、接合電極115の上面中心の位置に対する凹部の中心の位置のずれの大きさは、図25に示すように、絶縁層114の中央部からの距離の増加に応じて、連続的に増加している。 The wiring board 10D shown in Figure 25 is the same as the wiring board 10D except for the following configuration. Specifically, in the wiring board 10D shown in Figure 25, the bonding electrodes 115 located at the periphery surrounding the central part of the insulating layer 114 have a greater distance from the center of the upper surface of the bonding electrode 115 compared to those located in the central part. Here, as shown in Figures 25 and 26, the position of the center of the recess of the bonding electrode 115 located at the periphery is shifted away from the central part of the insulating layer 114 relative to the center of the upper surface of the bonding electrode 115. Furthermore, as shown in Figure 25, the magnitude of the shift in the position of the center of the recess relative to the center of the upper surface of the bonding electrode 115 continuously increases with increasing distance from the central part of the insulating layer 114.
配線基板10と機能デバイス20とを接合する際、この接合のための加熱に起因して、配線基板10が反る可能性がある。例えば、配線基板10は、機能デバイス20との対向面が凸形状になるように反る可能性がある。他方、機能デバイス20は、反りを生じないか、又は、配線基板10ほど大きな反りを生じない。それ故、配線基板10に反りを生じた場合、絶縁層114の中央部に位置した接合電極115と、これらに対応した接合電極22とを、正しい相対位置で接合できたとしても、絶縁層114の周縁部に位置した接合電極115と、これらに対応した接合電極22との相対位置にずれを生じ得る。このずれの大きさは、絶縁層114の中央部からの距離の増加に応じて連続的に増加する。従って、周縁部において、接合材層116と接合材層23とを接触させることができず、接合電極115と接合電極22とを接合させることができなくなる可能性がある。 When joining the wiring board 10 and the functional device 20, the heating required for this joining process may cause the wiring board 10 to warp. For example, the wiring board 10 may warp so that the surface facing the functional device 20 becomes convex. On the other hand, the functional device 20 may not warp, or it may not warp as much as the wiring board 10. Therefore, if the wiring board 10 warps, even if the joining electrode 115 located in the center of the insulating layer 114 and the corresponding joining electrode 22 are joined in the correct relative positions, a misalignment may occur between the joining electrode 115 located at the periphery of the insulating layer 114 and the corresponding joining electrode 22. The magnitude of this misalignment increases continuously with increasing distance from the center of the insulating layer 114. Consequently, it may become impossible to bring the joining material layer 116 and the joining material layer 23 into contact at the periphery, making it impossible to join the joining electrode 115 and the joining electrode 22.
図25及び図26を参照しながら説明した配線基板10Dを使用した場合、これに反りを生じた場合であっても、周縁部において、接合材層116と接合材層23とを接触させることができる。それ故、周縁部においても、接合材層116と接合材層23とを確実に接合させることができる。 When using the wiring board 10D described with reference to Figures 25 and 26, even if warping occurs, the bonding material layer 116 and the bonding material layer 23 can be brought into contact at the peripheral edge. Therefore, the bonding material layer 116 and the bonding material layer 23 can be reliably bonded even at the peripheral edge.
なお、配線基板10Dでは、接合電極115の上面中心の位置に対する凹部の中心の位置のずれの大きさは、絶縁層114の中央部からの距離の増加に応じて、連続的に増加している。接合電極115の上面中心の位置に対する凹部の中心の位置のずれの大きさは、絶縁層114の中央部からの距離の増加に応じて、段階的に増加していてもよい。 Furthermore, in the wiring board 10D, the magnitude of the displacement between the center of the recess and the center of the upper surface of the bonding electrode 115 increases continuously with increasing distance from the center of the insulating layer 114. Alternatively, the magnitude of the displacement between the center of the recess and the center of the upper surface of the bonding electrode 115 may increase in steps with increasing distance from the center of the insulating layer 114.
ここで説明した構造は、配線基板10以外にも、例えば、配線基板10A、10B及び10Cにも適用可能である。 The structure described here is applicable not only to the wiring board 10, but also to other wiring boards such as 10A, 10B, and 10C.
また、ここで説明した構造は、機能デバイス20Aなどの機能デバイスにも適用可能である。即ち、接合電極22のうち、機能デバイス本体21の中央部を取り囲んだ周縁部に位置したものは、中央部に位置したものと比較して、接合電極22の上面中心に対する凹部の中心の距離が大きくてもよい。この場合、接合電極22のうち上記周縁部に位置したものは、凹部の中心の位置を、接合電極22の上面中心の位置に対して、機能デバイス本体21の中央部へ近づく方向にずらす。そして、接合電極22の上面中心の位置に対する凹部の中心の位置のずれの大きさは、機能デバイス本体21の中央部からの距離の増加に応じて、連続的に減少させる。或いは、接合電極22の上面中心の位置に対する凹部の中心の位置のずれの大きさは、機能デバイス本体21の中央部からの距離の増加に応じて、段階的に減少させる。この構成を採用した場合も、接合材層116と接合材層23とを確実に接合させることができる。 Furthermore, the structure described here is also applicable to functional devices such as the functional device 20A. Specifically, among the bonding electrodes 22, those located on the periphery surrounding the central part of the functional device body 21 may have a larger distance from the center of the upper surface of the recess compared to those located in the central part. In this case, the center of the recess of the bonding electrode 22 located on the periphery is shifted relative to the center of the upper surface of the bonding electrode 22 in a direction closer to the central part of the functional device body 21. The magnitude of the shift in the position of the recess's center relative to the upper surface center of the bonding electrode 22 is continuously reduced in proportion to the increasing distance from the central part of the functional device body 21. Alternatively, the magnitude of the shift in the position of the recess's center relative to the upper surface center of the bonding electrode 22 is gradually reduced in proportion to the increasing distance from the central part of the functional device body 21. Even with this configuration, the bonding material layer 116 and the bonding material layer 23 can be reliably bonded.
図27は、第5変形例に係る配線基板の製造方法における一工程を概略的に示す断面図である。図28は、第5変形例に係る配線基板の製造方法における他の工程を概略的に示す断面図である。 Figure 27 is a schematic cross-sectional view showing one step in the manufacturing method of a wiring board according to the fifth modified example. Figure 28 is a schematic cross-sectional view showing another step in the manufacturing method of a wiring board according to the fifth modified example.
図9及び図10等を参照しながら説明した方法では、第1領域の位置で接合電極115の上面から金属材料の一部を除去することにより、第1領域に凹部を有する構造を得る。また、図19を参照しながら説明した方法では、先ず、上面が凹面になるように接合電極115を形成し、その後、第2領域の位置で接合電極115の上面から金属材料の一部を除去することにより、第1領域に凹部を有する構造を得る。これら方法とは異なり、第5変形例では、第1領域に凹部を有する構造を得る。 In the method described with reference to Figures 9 and 10, a structure with a recess in the first region is obtained by removing a portion of the metal material from the upper surface of the bonding electrode 115 at the location of the first region. Furthermore, in the method described with reference to Figure 19, first, the bonding electrode 115 is formed so that its upper surface is concave, and then a portion of the metal material is removed from the upper surface of the bonding electrode 115 at the location of the second region to obtain a structure with a recess in the first region. Unlike these methods, the fifth modified example obtains a structure with a recess in the first region.
先ず、図4乃至図7を参照しながら説明したのと同様の方法により、図27の構造からレジスト層123を省略したものを得る。なお、レジスト層121は第1レジスト層であり、絶縁層114の貫通孔及びレジスト層121の貫通孔は、それぞれ、第1及び第2貫通孔である。また、図27の第1導体部115Aは、図7の接合電極115に相当している。 First, using the same method as described with reference to Figures 4 to 7, a structure similar to that in Figure 27 is obtained with the resist layer 123 omitted. Note that the resist layer 121 is the first resist layer, and the through-holes in the insulating layer 114 and the resist layer 121 are the first and second through-holes, respectively. Furthermore, the first conductor portion 115A in Figure 27 corresponds to the junction electrode 115 in Figure 7.
次に、第1導体部115Aの各々の上面のうち、その縁に沿った領域を露出させ、この領域によって囲まれた領域を被覆するレジスト層123を設ける。レジスト層123は、第2レジスト層である。ここでは、レジスト層123は、導体層117を更に被覆している。レジスト層123は、例えば、レジスト層121及び122について上述したのと同様の方法により形成することができる。 Next, a region along the edge of each upper surface of the first conductor portion 115A is exposed, and a resist layer 123 is provided to cover the region enclosed by this region. The resist layer 123 is a second resist layer. Here, the resist layer 123 further covers the conductor layer 117. The resist layer 123 can be formed, for example, by the same method as described above for the resist layers 121 and 122.
次に、露出した上記領域に金属材料をめっき法によって更に堆積させて、第1導体部115Aの上に第2導体部115Bを形成する。これにより、第1導体部115Aと第2導体部115Bとを各々が含み、各々の上面が、凹部が設けられた第1領域と、第1領域を取り囲んだ第2領域とを含んだ複数の接合電極115を得る。 Next, a metal material is further deposited on the exposed area by a plating method to form a second conductor portion 115B on top of the first conductor portion 115A. This results in a plurality of junction electrodes 115, each containing the first conductor portion 115A and the second conductor portion 115B, with each upper surface comprising a first region with a recess and a second region surrounding the first region.
金属材料の堆積は、図7を参照しながら説明したのと同様の方法により行うことができる。ここで堆積させる金属材料は、第1導体部115Aを構成している金属材料と、同一であってもよく、異なっていてもよい。 The deposition of the metallic material can be carried out in the same manner as described with reference to Figure 7. The metallic material deposited here may be the same as, or different from, the metallic material constituting the first conductor portion 115A.
次に、レジスト層123を除去する。レジスト層123は、レジスト層121について上述したのと同様の方法により除去することができる。 Next, the resist layer 123 is removed. The resist layer 123 can be removed in the same manner as described above for the resist layer 121.
次いで、図9を参照しながら説明したのと同様の方法により、レジスト層122を設ける。レジスト層122は、例えば、厚さ方向から観察した場合に、各貫通孔の下側開口部の輪郭が、接合電極115の上面に設けられた凹部の開口の輪郭と一致するか、又は、この凹部の開口の輪郭を取り囲むように設ける。 Next, the resist layer 122 is provided in the same manner as described with reference to Figure 9. The resist layer 122 is provided such that, for example, when viewed from the thickness direction, the contour of the lower opening of each through-hole coincides with the contour of the opening of the recess provided on the upper surface of the bonding electrode 115, or surrounds the contour of the opening of this recess.
その後、図11乃至図13を参照しながら説明した処理を順次実施する。これにより、図1乃至図3を参照しながら説明した配線基板10とほぼ同様の構造を有する配線基板を得る。 Subsequently, the processes described with reference to Figures 11 to 13 are carried out sequentially. This results in a wiring board having a structure substantially similar to the wiring board 10 described with reference to Figures 1 to 3.
このような方法によって得られた配線基板も、機能デバイス20又は20Aと接合させた場合に、上述したのと同様の効果を奏する。 The wiring board obtained by this method will also produce the same effects as described above when connected to the functional device 20 or 20A.
また、ここで説明した方法は、図22を参照しながら説明した機能デバイス20Aの製造に適用することも可能である。このようにして得られた機能デバイスも、配線基板10、10A、10B、10C又は10Xと接合させた場合に、上述したのと同様の効果を奏する。 Furthermore, the method described here can also be applied to the manufacturing of the functional device 20A, as described with reference to Figure 22. The functional device obtained in this way will also exhibit the same effects as described above when bonded to the wiring boards 10, 10A, 10B, 10C, or 10X.
1…パッケージ化デバイス、10…配線基板、10A…配線基板、10B…配線基板、10C…配線基板、10D…配線基板、10X…配線基板、11…層、20…機能デバイス、20A…機能デバイス、21…機能デバイス本体、22…接合電極、23…接合材層、31…接合材層、32…接合材層、40…封止樹脂層、111…絶縁層、112…導体パターン、113…絶縁層、114…絶縁層、115…接合電極、115A…第1導体部、115B…第2導体部、116…接合材層、116A…第1部分、116B…第2部分、117…導体層、121…レジスト層、122…レジスト層、123…レジスト層。
1...Packaging device, 10...Wiring board, 10A...Wiring board, 10B...Wiring board, 10C...Wiring board, 10D...Wiring board, 10X...Wiring board, 11...Layer, 20...Functional device, 20A...Functional device, 21...Functional device body, 22...Bonding electrode, 23...Bonding material layer, 31...Bonding material layer, 32...Bonding material layer, 40...Sealing resin layer, 111...Insulating layer, 112...Conductor pattern, 113...Insulating layer, 114...Insulating layer, 115...Bonding electrode, 115A...First conductor part, 115B...Second conductor part, 116...Bonding material layer, 116A...First part, 116B...Second part, 117...Conductor layer, 121...Resist layer, 122...Resist layer, 123...Resist layer.
Claims (20)
前記第1主面上に設けられ、前記複数の貫通孔の前記第1主面側の開口を塞いだ導体パターンと、
前記複数の貫通孔をそれぞれ埋め込むとともに、前記第2主面から柱状に突き出た複数の接合電極であって、各々の上面が、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを含んだ複数の接合電極と
を備え、
前記第2領域は、外側の縁が内側の縁と比較して高い位置にある配線基板。 An insulating layer having a first main surface and a second main surface which is its back surface, and having a plurality of through holes extending from the first main surface to the second main surface,
A conductor pattern provided on the first main surface, which closes the openings on the first main surface side of the plurality of through holes,
Each of the aforementioned multiple through holes is embedded, and a plurality of bonding electrodes protrudes columnarly from the second main surface, each of which has an upper surface comprising a first region with a recess and a second region surrounding the first region,
The second region is a wiring board in which the outer edge is higher than the inner edge.
前記第1主面上に設けられ、前記複数の貫通孔の前記第1主面側の開口を塞いだ導体パターンと、
前記複数の貫通孔をそれぞれ埋め込むとともに、前記第2主面から柱状に突き出た複数の接合電極であって、各々の上面が、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを含んだ複数の接合電極と
を備え、
前記複数の接合電極のうち、前記絶縁層の中央部を取り囲んだ周縁部に位置したものは、前記中央部に位置したものと比較して、前記上面の中心に対する前記凹部の中心の距離が大きい配線基板。 An insulating layer having a first main surface and a second main surface which is its back surface, and having a plurality of through holes extending from the first main surface to the second main surface,
A conductor pattern provided on the first main surface, which closes the openings on the first main surface side of the plurality of through holes,
Each of the aforementioned multiple through holes is embedded, and a plurality of bonding electrodes protrudes columnarly from the second main surface, each of which has an upper surface comprising a first region with a recess and a second region surrounding the first region,
A wiring board in which, among the plurality of bonding electrodes, those located at the peripheral edge surrounding the central part of the insulating layer have a larger distance from the center of the recess to the center of the upper surface compared to those located at the central part.
前記第1主面上に設けられ、前記複数の貫通孔の前記第1主面側の開口を塞いだ導体パターンと、
前記複数の貫通孔をそれぞれ埋め込むとともに、前記第2主面から柱状に突き出た複数の接合電極であって、各々の上面が、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを含んだ複数の接合電極と、
前記複数の接合電極の前記上面にそれぞれ設けられた複数の接合材層と
を備え、
前記複数の接合材層の各々は、前記凹部の位置で、前記凹部の外側に突き出ており、
前記複数の接合材層の1以上は、前記第1領域上に設けられた第1部分と、前記第2領域上に設けられた第2部分とを含み、
前記第2部分は、前記第1部分のうち前記凹部から突き出た部分の高さに対して1%以下の厚さを有している層である配線基板。 An insulating layer having a first main surface and a second main surface which is the back surface thereof, and having a plurality of through holes extending from the first main surface to the second main surface,
A conductor pattern provided on the first main surface, which closes the openings on the first main surface side of the plurality of through holes,
Each of the aforementioned multiple through holes is embedded, and a plurality of bonding electrodes protrudes columnarly from the second main surface, the upper surface of each of the bonding electrodes includes a first region with a recess and a second region surrounding the first region,
The plurality of bonding electrodes each have a plurality of bonding material layers provided on their upper surfaces,
Each of the plurality of bonding material layers protrudes outward from the recess at the location of the recess,
One or more of the plurality of bonding material layers include a first portion provided on the first region and a second portion provided on the second region.
The second portion is a wiring board having a thickness of 1% or less of the height of the portion of the first portion that protrudes from the recess.
機能デバイス本体と、前記機能デバイス本体から突き出た複数の接合電極とを備えた機能デバイスであって、前記機能デバイスの前記複数の接合電極は、それぞれ、前記配線基板の前記複数の接合電極と前記機能デバイス本体との間に介在した機能デバイスと、
前記配線基板の前記複数の接合電極と前記機能デバイスの前記複数の接合電極との間にそれぞれ介在した複数の接合材層と
を備えたパッケージ化デバイス。 A wiring board according to any one of claims 1 to 3 ,
A functional device comprising a functional device body and a plurality of bonding electrodes protruding from the functional device body, wherein each of the plurality of bonding electrodes of the functional device is interposed between the plurality of bonding electrodes of the wiring board and the functional device body,
A packaged device comprising a plurality of bonding material layers interposed between the plurality of bonding electrodes of the wiring board and the plurality of bonding electrodes of the functional device.
機能デバイス本体と、前記機能デバイス本体から突き出た複数の接合電極とを備えた機能デバイスであって、前記機能デバイスの前記複数の接合電極は、それぞれ、前記配線基板の前記複数の接合電極と前記機能デバイス本体との間に介在した機能デバイスとを備え、
前記複数の接合材層は、前記配線基板の前記複数の接合電極と前記機能デバイスの前記複数の接合電極との間にそれぞれ介在したパッケージ化デバイス。 A wiring board according to any one of claims 4 to 6 ,
A functional device comprising a functional device body and a plurality of bonding electrodes protruding from the functional device body, wherein each of the plurality of bonding electrodes of the functional device comprises a functional device interposed between the plurality of bonding electrodes of the wiring board and the functional device body.
The plurality of bonding material layers are interposed between the plurality of bonding electrodes of the wiring board and the plurality of bonding electrodes of the functional device in a packaged device.
請求項1乃至3の何れか1項に記載の配線基板を準備することと、
前記配線基板の前記複数の接合電極の前記上面に、それぞれ、複数の接合材層を、前記複数の接合材層の各々が前記凹部の位置で前記凹部の外側に突き出るように設けることと、
前記機能デバイスの前記複数の接合材層と前記配線基板の前記複数の接合材層とを突き合わせ、この状態でそれらに熱を加えて、前記機能デバイスの前記複数の接合電極と前記配線基板の前記複数の接合電極とを互いに接合させることと
を含んだパッケージ化デバイスの製造方法。 A functional device is prepared comprising a functional device body, a plurality of bonding electrodes protruding from the functional device body, and a plurality of bonding material layers provided on the upper surfaces of each of the plurality of bonding electrodes.
The wiring board described in any one of claims 1 to 3 ,
On the upper surface of the plurality of bonding electrodes of the wiring board, a plurality of bonding material layers are provided such that each of the plurality of bonding material layers protrudes outward from the recess at the position of the recess.
A method for manufacturing a packaged device, comprising butting together the plurality of bonding material layers of the functional device and the plurality of bonding material layers of the wiring board, and applying heat to them in this state to bond the plurality of bonding electrodes of the functional device and the plurality of bonding electrodes of the wiring board to each other.
請求項4乃至6の何れか1項に記載の配線基板を準備することと、
前記機能デバイスの前記複数の接合材層と前記配線基板の前記複数の接合材層とを突き合わせ、この状態でそれらに熱を加えて、前記機能デバイスの前記複数の接合電極と前記配線基板の前記複数の接合電極とを互いに接合させることと
を含んだパッケージ化デバイスの製造方法。 A functional device is prepared comprising a functional device body, a plurality of bonding electrodes protruding from the functional device body, and a plurality of bonding material layers provided on the upper surfaces of each of the plurality of bonding electrodes.
Prepare a wiring board according to any one of claims 4 to 6 ,
A method for manufacturing a packaged device, comprising butting together the plurality of bonding material layers of the functional device and the plurality of bonding material layers of the wiring board, and applying heat to them in this state to bond the plurality of bonding electrodes of the functional device and the plurality of bonding electrodes of the wiring board to each other.
前記機能デバイス本体から突き出た複数の接合電極であって、各々の上面が、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを含んだ複数の接合電極とを備え、
前記第2領域は、外側の縁が内側の縁と比較して高い位置にある機能デバイス。 The main functional device and
A plurality of bonding electrodes protruding from the functional device body, each of which has an upper surface comprising a plurality of bonding electrodes including a first region having a recess and a second region surrounding the first region,
The second region is a functional device in which the outer edge is positioned higher than the inner edge.
前記機能デバイス本体から突き出た複数の接合電極であって、各々の上面が、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを含んだ複数の接合電極とを備え、
前記複数の接合電極のうち、前記機能デバイス本体の中央部を取り囲んだ周縁部に位置したものは、前記中央部に位置したものと比較して、前記上面の中心に対する前記凹部の中心の距離が大きい機能デバイス。 The main functional device and
A plurality of bonding electrodes protruding from the functional device body, each of which has an upper surface comprising a plurality of bonding electrodes including a first region having a recess and a second region surrounding the first region,
A functional device in which, among the plurality of bonding electrodes, those located on the peripheral edge surrounding the central part of the functional device body have a larger distance from the center of the recess to the center of the upper surface compared to those located on the central part.
前記機能デバイス本体から突き出た複数の接合電極であって、各々の上面が、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを含んだ複数の接合電極と、
前記複数の接合電極の前記上面にそれぞれ設けられた複数の接合材層と
を備え、
前記複数の接合材層の各々は、前記凹部の位置で、前記凹部の外側に突き出ており、
前記複数の接合材層の1以上は、前記第1領域上に設けられた第1部分と、前記第2領域上に設けられた第2部分とを含み、
前記第2部分は、前記第1部分のうち前記凹部から突き出た部分の高さに対して1%以下の厚さを有している層である機能デバイス。 The main functional device and
A plurality of bonding electrodes protruding from the functional device body, each of which has an upper surface including a first region with a recess and a second region surrounding the first region,
The plurality of bonding electrodes each have a plurality of bonding material layers provided on their upper surfaces,
Each of the plurality of bonding material layers protrudes outward from the recess at the location of the recess,
One or more of the plurality of bonding material layers include a first portion provided on the first region and a second portion provided on the second region.
The second portion is a functional device having a thickness of 1% or less of the height of the portion of the first portion that protrudes from the recess.
請求項12乃至14の何れか1項に記載の機能デバイスであって、前記機能デバイスの前記複数の接合電極は、それぞれ、前記配線基板の前記複数の接合電極と前記機能デバイスとの間に介在した機能デバイスと、
前記配線基板の前記複数の接合電極と前記機能デバイスの前記複数の接合電極との間にそれぞれ介在した複数の接合材層と
を備えたパッケージ化デバイス。 A wiring board comprising: an insulating layer having a first main surface and a second main surface which is its back surface, each having a plurality of through holes extending from the first main surface to the second main surface; a conductor pattern provided on the first main surface that closes the openings of the plurality of through holes on the first main surface side; and a plurality of bonding electrodes that fill each of the plurality of through holes and protrude columnarly from the second main surface;
A functional device according to any one of claims 12 to 14 , wherein each of the plurality of bonding electrodes of the functional device is interposed between the plurality of bonding electrodes of the wiring board and the functional device,
A packaged device comprising a plurality of bonding material layers interposed between the plurality of bonding electrodes of the wiring board and the plurality of bonding electrodes of the functional device.
請求項15又は16に記載の機能デバイスであって、前記機能デバイスの前記複数の接合電極は、それぞれ、前記配線基板の前記複数の接合電極と前記機能デバイスとの間に介在した機能デバイスと
を備え、
前記複数の接合材層は、前記配線基板の前記複数の接合電極と前記機能デバイスの前記複数の接合電極との間にそれぞれ介在したパッケージ化デバイス。 A wiring board comprising: an insulating layer having a first main surface and a second main surface which is its back surface, each having a plurality of through holes extending from the first main surface to the second main surface; a conductor pattern provided on the first main surface that closes the openings of the plurality of through holes on the first main surface side; and a plurality of bonding electrodes that fill each of the plurality of through holes and protrude columnarly from the second main surface;
A functional device according to claim 15 or 16 , wherein each of the plurality of bonding electrodes of the functional device comprises a functional device interposed between the plurality of bonding electrodes of the wiring board and the functional device,
The plurality of bonding material layers are interposed between the plurality of bonding electrodes of the wiring board and the plurality of bonding electrodes of the functional device in a packaged device.
請求項12乃至14の何れか1項に記載の機能デバイスを準備することと、
前記機能デバイスの前記複数の接合電極の前記上面に、それぞれ、複数の接合材層を、前記複数の接合材層の各々が前記凹部の位置で前記凹部の外側に突き出るように設けることと、
前記機能デバイスの前記複数の接合材層と前記配線基板の前記複数の接合材層とを突き合わせ、この状態でそれらに熱を加えて、前記機能デバイスの前記複数の接合電極と前記配線基板の前記複数の接合電極とを互いに接合させることと
を含んだパッケージ化デバイスの製造方法。 A wiring board is prepared comprising: an insulating layer having a first main surface and a second main surface which is its back surface, each having a plurality of through holes extending from the first main surface to the second main surface; a conductor pattern provided on the first main surface that closes the openings of the plurality of through holes on the first main surface side; a plurality of bonding electrodes that fill each of the plurality of through holes and protrude columnarly from the second main surface; and a plurality of bonding material layers provided on the upper surfaces of each of the plurality of bonding electrodes.
To prepare a functional device according to any one of claims 12 to 14 ,
On the upper surface of each of the multiple bonding electrodes of the functional device, a plurality of bonding material layers are provided such that each of the plurality of bonding material layers protrudes outward from the recess at the location of the recess.
A method for manufacturing a packaged device, comprising butting together the plurality of bonding material layers of the functional device and the plurality of bonding material layers of the wiring board, and applying heat to them in this state to bond the plurality of bonding electrodes of the functional device and the plurality of bonding electrodes of the wiring board to each other.
請求項15又は16に記載の機能デバイスを準備することと、
前記機能デバイスの前記複数の接合材層と前記配線基板の前記複数の接合材層とを突き合わせ、この状態でそれらに熱を加えて、前記機能デバイスの前記複数の接合電極と前記配線基板の前記複数の接合電極とを互いに接合させることと
を含んだパッケージ化デバイスの製造方法。 A wiring board is prepared comprising: an insulating layer having a first main surface and a second main surface which is its back surface, each having a plurality of through holes extending from the first main surface to the second main surface; a conductor pattern provided on the first main surface that closes the openings of the plurality of through holes on the first main surface side; a plurality of bonding electrodes that fill each of the plurality of through holes and protrude columnarly from the second main surface; and a plurality of bonding material layers provided on the upper surfaces of each of the plurality of bonding electrodes.
To prepare the functional device described in claim 15 or 16 ,
A method for manufacturing a packaged device, comprising butting together the plurality of bonding material layers of the functional device and the plurality of bonding material layers of the wiring board, and applying heat to them in this state to bond the plurality of bonding electrodes of the functional device and the plurality of bonding electrodes of the wiring board to each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021173998A JP7848461B2 (en) | 2021-10-25 | 2021-10-25 | Wiring boards and functional devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021173998A JP7848461B2 (en) | 2021-10-25 | 2021-10-25 | Wiring boards and functional devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023063917A JP2023063917A (en) | 2023-05-10 |
| JP7848461B2 true JP7848461B2 (en) | 2026-04-21 |
Family
ID=86271061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021173998A Active JP7848461B2 (en) | 2021-10-25 | 2021-10-25 | Wiring boards and functional devices |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7848461B2 (en) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012129501A (en) | 2010-12-16 | 2012-07-05 | Ibiden Co Ltd | Printed wiring board |
| JP2012169591A (en) | 2011-01-24 | 2012-09-06 | Ngk Spark Plug Co Ltd | Multilayer wiring board |
| JP2013229523A (en) | 2012-04-26 | 2013-11-07 | Shinko Electric Ind Co Ltd | Pad formation method and wiring board |
| JP2016076533A (en) | 2014-10-03 | 2016-05-12 | イビデン株式会社 | Printed wiring board with bump and manufacturing method thereof |
| JP2016086054A (en) | 2014-10-24 | 2016-05-19 | イビデン株式会社 | Printed wiring board and manufacturing method of wiring board |
| JP2016213222A (en) | 2015-04-30 | 2016-12-15 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
| JP2017152646A (en) | 2016-02-26 | 2017-08-31 | 富士通株式会社 | Electronic components, electronic devices and electronic equipment |
| JP2019140174A (en) | 2018-02-07 | 2019-08-22 | イビデン株式会社 | Printed wiring board and method for manufacturing printed wiring board |
-
2021
- 2021-10-25 JP JP2021173998A patent/JP7848461B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012129501A (en) | 2010-12-16 | 2012-07-05 | Ibiden Co Ltd | Printed wiring board |
| JP2012169591A (en) | 2011-01-24 | 2012-09-06 | Ngk Spark Plug Co Ltd | Multilayer wiring board |
| JP2013229523A (en) | 2012-04-26 | 2013-11-07 | Shinko Electric Ind Co Ltd | Pad formation method and wiring board |
| JP2016076533A (en) | 2014-10-03 | 2016-05-12 | イビデン株式会社 | Printed wiring board with bump and manufacturing method thereof |
| JP2016086054A (en) | 2014-10-24 | 2016-05-19 | イビデン株式会社 | Printed wiring board and manufacturing method of wiring board |
| JP2016213222A (en) | 2015-04-30 | 2016-12-15 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
| JP2017152646A (en) | 2016-02-26 | 2017-08-31 | 富士通株式会社 | Electronic components, electronic devices and electronic equipment |
| JP2019140174A (en) | 2018-02-07 | 2019-08-22 | イビデン株式会社 | Printed wiring board and method for manufacturing printed wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023063917A (en) | 2023-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI395274B (en) | Method of manufacturing circuit substrate and method of manufacturing electronic component package structure | |
| US6297553B1 (en) | Semiconductor device and process for producing the same | |
| US7911805B2 (en) | Multilayer wiring element having pin interface | |
| US7851928B2 (en) | Semiconductor device having substrate with differentially plated copper and selective solder | |
| US8530351B2 (en) | Semiconductor package and fabrication method | |
| US20120313240A1 (en) | Semiconductor package and fabrication method thereof | |
| JP2014090183A (en) | Microelectronic substrate having metal post connected with substrate by using bonding layer | |
| TWI495026B (en) | Chip package substrate and structure and manufacturing method thereof | |
| TW200525666A (en) | Bump-on-lead flip chip interconnection | |
| JP7560603B2 (en) | Wiring board and method for manufacturing the same | |
| JP5157455B2 (en) | Semiconductor device | |
| TW201123326A (en) | Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same | |
| CN1791311B (en) | Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure | |
| JP6715618B2 (en) | Printed wiring board | |
| JP7848461B2 (en) | Wiring boards and functional devices | |
| JP4172238B2 (en) | Electronic component mounting structure | |
| JP4429435B2 (en) | Bumped double-layer circuit tape carrier and manufacturing method thereof | |
| JP7779793B2 (en) | Wiring board and method of manufacturing the same | |
| JP7646495B2 (en) | Semiconductor device and its manufacturing method | |
| JP2005150417A (en) | Semiconductor device substrate, method for manufacturing the same, and semiconductor device | |
| JP7815630B2 (en) | wiring board | |
| US12482734B2 (en) | Laminated wiring board | |
| JP2023183319A (en) | Laminated substrate and method for manufacturing the laminated substrate | |
| JP2010272895A (en) | Manufacturing method of semiconductor package | |
| JP2007150357A (en) | Manufacturing method of wiring board with solder bump |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20230104 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240918 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250520 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20251111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20251212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20260310 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20260323 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7848461 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |