JPS5811751B2 - Hand tie souchi - Google Patents
Hand tie souchiInfo
- Publication number
- JPS5811751B2 JPS5811751B2 JP49132998A JP13299874A JPS5811751B2 JP S5811751 B2 JPS5811751 B2 JP S5811751B2 JP 49132998 A JP49132998 A JP 49132998A JP 13299874 A JP13299874 A JP 13299874A JP S5811751 B2 JPS5811751 B2 JP S5811751B2
- Authority
- JP
- Japan
- Prior art keywords
- floating diffusion
- diffusion region
- region
- drain
- gate voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に関し、詳しくは一次元または二次
元の光情報を半導体装置を介して電気信号として得る装
置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor device, and more particularly to a device for obtaining one-dimensional or two-dimensional optical information as an electrical signal via a semiconductor device.
従来光情報を電気信号に変換する装置としてたとえば、
自己走査機能を有したものとしては、光センサーと電荷
転送素子(BBD、CCD)との組合せにより、光情報
を電気信号に変換し読み出す装置がある。For example, conventional devices that convert optical information into electrical signals include:
An example of a device having a self-scanning function is a device that converts optical information into an electrical signal and reads it out using a combination of an optical sensor and a charge transfer device (BBD, CCD).
この場合光センサーとしては、たとえばホトダイオード
等がある。In this case, the optical sensor includes, for example, a photodiode.
又電荷転送素子に直接光を照射し光電変換と読出し機能
を同一素子で行わせる装置があるが、この方式は信号電
荷転送中に常に光があたっているために光学ひずみが大
きく現在ではあまり行われない。There is also a device that performs photoelectric conversion and readout functions in the same device by directly irradiating the charge transfer device with light, but this method suffers from large optical distortion due to the constant exposure to light during signal charge transfer, and is currently not widely used. It won't happen.
本発明は前者の装置に関するもので、光センサ一部と電
荷転送部との結合を特別のゲート回路(スイッチ回路)
を付加することなく、転送のためのクロック信号ライン
に制御パルスを印加することにより光センサーの情報を
電荷転送段に読み込み、読出すことを可能とし、センサ
ーの高密度化をはかり、2次元光情報読取装置としての
性能を著しく改善するものである。The present invention relates to the former device, in which a special gate circuit (switch circuit) is used to connect a part of the optical sensor and a charge transfer part.
By applying a control pulse to the clock signal line for transfer, the information of the optical sensor can be loaded into the charge transfer stage and read out without adding a 2D optical sensor. This significantly improves the performance of the information reading device.
まず、第1図は従来の光センサーを半導体基板上に構成
した場合の平面配置を示すものであり、第2図はその等
何回路である。First, FIG. 1 shows a planar arrangement of a conventional optical sensor constructed on a semiconductor substrate, and FIG. 2 shows its circuit.
第1図の数字で示される領域1,2,3,4,5,6.
7は第2の等何回路上でそれぞれ10,20,30,4
0゜50.60.70に対応している。Areas 1, 2, 3, 4, 5, 6, indicated by numbers in FIG.
7 is 10, 20, 30, 4 respectively on the second equal circuit
It corresponds to 0°50.60.70.
第1図、第2図における端子1,10は、ホトダイオー
ド3゜30を一定電位に設定するための電源端子、2゜
20はそれを制御するゲート端子、4.40はホトダイ
オードの光電変換信号を信号転送用トランジスタTr2
に読込むための制御端子、5.50は転送トランジスタ
のドレイン端子、6.60はソース端子、7.71は転
送のためのクロック信号を印加するゲート端子、Trl
はホトダイオード(資)を一定電位に設定するMOSト
ランジスタ、Tr2は読込みゲート用MOSトランジス
タ、 Tr3.Tr4は転送用トランジスターである。Terminals 1 and 10 in FIGS. 1 and 2 are power supply terminals for setting the photodiodes 3 and 30 to a constant potential, 2 and 20 are gate terminals that control them, and 4 and 40 are power supply terminals for setting the photodiodes 3 and 30 to a constant potential. Signal transfer transistor Tr2
5.50 is the drain terminal of the transfer transistor, 6.60 is the source terminal, 7.71 is the gate terminal for applying the clock signal for transfer, Trl
Tr2 is a MOS transistor for setting the photodiode to a constant potential, Tr2 is a read gate MOS transistor, Tr3. Tr4 is a transfer transistor.
この方式によれば、これを2次元に配列せんとする場合
、ホトセンサ一部を制御するための端子は10,20で
あり読込み制御の端子は40で、合計3個の制御ライン
が、クロックライン70゜80以外に必要となり、この
制御ラインが必要な面積を占有し画素(センサーと転送
段の1組)の高密度化をはかるための障害となっている
。According to this method, when these are arranged in two dimensions, the terminals for controlling part of the photosensor are 10 and 20, the terminal for reading control is 40, and a total of three control lines are connected to the clock line. A line other than 70.degree. 80.degree. is required, and this control line occupies a necessary area and becomes an obstacle to increasing the density of pixels (one set of a sensor and a transfer stage).
本発明はかかる制御ラインを全く使わずに同じ機能を2
種のクロックラインのみで行わせ、上記不都合を解決す
る装置を提供するものである。The present invention provides the same functionality without using any such control lines.
The object of the present invention is to provide a device that solves the above-mentioned disadvantages by using only a different clock line.
第3図は本発明による素子を半導体基板上に構成した場
合の配置を第1図と同じ方法で示したものである。FIG. 3 shows the arrangement of an element according to the invention on a semiconductor substrate in the same manner as in FIG. 1.
第3図において、13は電荷転送を行わせるためのMO
Sトランジスタのソース拡散領域、14は同トランジス
ターのドレイン拡散領域、15は同トランジスタのゲー
ト電極であり、これと隣接するゲート電極16にクロッ
クパルスを交互罠印加して電荷の転送を行う。In FIG. 3, 13 is an MO for performing charge transfer.
The source diffusion region of the S transistor, 14 is the drain diffusion region of the same transistor, and 15 is the gate electrode of the same transistor. Clock pulses are alternately applied to the gate electrode 16 adjacent to this to perform charge transfer.
17は信号電荷転送のためMOSトランジスタのドレイ
ン領域に隣接して形成された基板と反対導電型を有する
浮遊拡散領域でホトダイオードを形成するものである。A photodiode 17 is formed by a floating diffusion region having a conductivity type opposite to that of the substrate, which is formed adjacent to the drain region of the MOS transistor for signal charge transfer.
以下この構成を例に本発明の動作原理を説明する。The operating principle of the present invention will be explained below using this configuration as an example.
第4図は第3図に於ける一点鎖線■−■′線の断面を示
すもので、第3図と対応する部分には同一番号を付して
いる。FIG. 4 shows a cross section taken along the dashed-dotted line ■--■' in FIG. 3, and parts corresponding to those in FIG. 3 are given the same numbers.
まずゲート電極15のゲート端子Gに+Vパルス電圧を
印加した場合にゲート電極15とn+型ドレイン領域1
4は誘電体酸化膜(図示せず)を介して重なっており容
量性結合しているためにドレイン領域15下には、P型
半導体基板200の中に空乏領域100が第4図aのよ
うに広がる。First, when a +V pulse voltage is applied to the gate terminal G of the gate electrode 15, the gate electrode 15 and the n+ type drain region 1
4 overlap with each other via a dielectric oxide film (not shown) and are capacitively coupled, so that a depletion region 100 is formed in the P-type semiconductor substrate 200 under the drain region 15 as shown in FIG. 4a. spread to
ところが、前述の半導体基板200と名対導電型のn十
型浮遊拡散領域17が隣接して形成されているために、
この間に絶縁破壊が起り(一般にパンチスループレーク
ダウンと呼がれる)、浮遊拡散領域17のエレクトロン
eはより高い電位のドレイン領域14に流れこみ、その
結果すに示すように浮遊拡散領域17の電位は上がった
状態となる。However, since the semiconductor substrate 200 and the n-type floating diffusion region 17 of the common conductivity type are formed adjacent to each other,
During this time, dielectric breakdown occurs (generally called punch-through breakdown), and the electrons e in the floating diffusion region 17 flow into the drain region 14, which has a higher potential, and as a result, the potential of the floating diffusion region 17 as shown in FIG. is in a raised state.
さらに上記パルス電圧が除去されるとcに示す空乏層状
態となる。Further, when the pulse voltage is removed, the depletion layer state shown in c is obtained.
さらにdで示すように、上記浮遊拡散領域17(ホトダ
イオード)に光が照射されると、上記浮遊拡散領域11
の電位は、pn接合面でのホールとエレクトロンの再結
合の結果基板への一定時間の放電の後に下がる。Furthermore, as shown by d, when the floating diffusion region 17 (photodiode) is irradiated with light, the floating diffusion region 11
The potential of is lowered after a certain period of discharge into the substrate as a result of hole and electron recombination at the p-n junction.
この量は光の強さに一般に比例する。This amount is generally proportional to the intensity of the light.
そこで再びゲート端子Gにeのごとく前述したパルス電
圧+Vを印加すると、同aと同様の状態となり再び絶縁
破壊が起り、ホトダイオードからエレクトロンがドレイ
ン領域14に流れこむ。Then, when the above-mentioned pulse voltage +V is applied to the gate terminal G again as shown in e, the same state as in a occurs, and dielectric breakdown occurs again, and electrons flow into the drain region 14 from the photodiode.
との場合に流れこむエレクトロンの量は一定時間の前記
光照射により放電した電荷の竜に比例している。In this case, the amount of electrons flowing in is proportional to the charge discharged by the light irradiation for a certain period of time.
こうしてエレクトロンが流れこんでfのごとく安定状態
となってから、ゲート端子Gからクロックパルスを取り
除くとgのごとく、一定時間の光照射により、光の強さ
に応じた信号がドレイン領域14に読み込まれる。After the electrons flow into a stable state as shown in f, when the clock pulse is removed from the gate terminal G, a signal corresponding to the intensity of light is read into the drain region 14 by light irradiation for a certain period of time as shown in g. It will be done.
このようにして、ドレイン領域14に読込まれた信号は
通常の電荷転送手段(ここではパケットフリゲート方式
で示した)で順次転送し出力回路を介して読み出すこと
ができる。In this way, the signals read into the drain region 14 can be sequentially transferred by ordinary charge transfer means (here, a packet frigate method is shown) and read out via the output circuit.
以上のように本発明の装置によれば、読込みと同時に光
情報を検出するホトダイオードの電圧設定が行われ、電
荷転送素子のゲートにホトダイオード読み込み制御パル
スを印加するだけで上記読みこみ機能を行わせることが
でき、前述の従来の装置にはみられない合理的な高密度
化に適した光電変換装置を得ることができる。As described above, according to the device of the present invention, the voltage of the photodiode that detects optical information is set at the same time as reading, and the reading function is performed simply by applying a photodiode reading control pulse to the gate of the charge transfer element. Therefore, it is possible to obtain a photoelectric conversion device suitable for rational high density, which is not found in the conventional devices described above.
本発明によれば2次元アレーは上記構造を複数使用する
ことにより容易に実現することができる。According to the present invention, a two-dimensional array can be easily realized by using a plurality of the above structures.
第1図は光センサーと電荷転送素子とを組合せた光電変
換素子の半導体基板上での一部の配置構成図、第2図は
第1図の等何回路、第3図は本発明の一実施例の光電変
換素子の半導体基板上での平面配置構成図、第4図は第
3図のIV−IV′線に沿った概略断面図であって、第
4図a〜gはその動作態様を示すものである。
14・・・・・・MOSトランジスタのドレイン領域、
15.16・・・・・・ゲート電極、17・・・・・・
浮遊拡散領域、100・・・・・・空乏領域、200・
・・・・・半導体基板。FIG. 1 is a partial arrangement diagram of a photoelectric conversion element that combines a photosensor and a charge transfer element on a semiconductor substrate, FIG. FIG. 4 is a schematic cross-sectional view taken along the line IV-IV' in FIG. 3, and FIGS. 4 a to 4 g show its operation mode. This shows that. 14...Drain region of MOS transistor,
15.16...Gate electrode, 17...
Floating diffusion region, 100... Depletion region, 200.
...Semiconductor substrate.
Claims (1)
ソースおよびドレイン領域とゲート電極とが容量結合さ
れたMOSトランジスタの直列結合よりなる複数の素子
列を配列し、上記ドレイン領域に隣接して上記半導体基
板内に上記ドレイン領域と同一導電型の浮遊拡散領域を
形成し、上記ゲート電極にゲート電圧を印加しそ上船ド
レイン端子と浮遊拡散領域との間に絶縁破壊を起させた
のち、上記ゲート電圧を除去して上記浮遊拡散領域に光
を照射して上記浮遊拡散領域に蓄積された電荷を一定時
間放電させ、再び上記ゲート電圧を印加して上記ドレイ
ン領域から上記浮遊拡散領域に上記放電した電荷に対応
する電荷を供給し、さらに上記ドレイン領域に残された
電荷を上記ゲート電圧により順次転送して光情報を読出
すことを特徴とする半導体装置。1 Arranging a plurality of element arrays consisting of series-coupled MOS transistors in which source and drain regions of opposite conductivity type formed in a semiconductor substrate of one conductivity type and gate electrodes are capacitively coupled, and adjacent to the drain region. A floating diffusion region of the same conductivity type as the drain region is formed in the semiconductor substrate, and a gate voltage is applied to the gate electrode to cause dielectric breakdown between the drain terminal and the floating diffusion region. , the gate voltage is removed and the floating diffusion region is irradiated with light to discharge the charges accumulated in the floating diffusion region for a certain period of time, and the gate voltage is applied again to flow from the drain region to the floating diffusion region. A semiconductor device characterized in that a charge corresponding to the discharged charge is supplied, and the charge remaining in the drain region is sequentially transferred by the gate voltage to read optical information.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49132998A JPS5811751B2 (en) | 1974-11-18 | 1974-11-18 | Hand tie souchi |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49132998A JPS5811751B2 (en) | 1974-11-18 | 1974-11-18 | Hand tie souchi |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5158880A JPS5158880A (en) | 1976-05-22 |
| JPS5811751B2 true JPS5811751B2 (en) | 1983-03-04 |
Family
ID=15094384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49132998A Expired JPS5811751B2 (en) | 1974-11-18 | 1974-11-18 | Hand tie souchi |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5811751B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5350990A (en) * | 1976-10-20 | 1978-05-09 | Fujitsu Ltd | Line photo sensor using charge transfer device |
-
1974
- 1974-11-18 JP JP49132998A patent/JPS5811751B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5158880A (en) | 1976-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3410016B2 (en) | Amplification type solid-state imaging device | |
| KR102681913B1 (en) | solid-state imaging device | |
| US7456880B2 (en) | Photoelectric conversion element having a plurality of semiconductor regions and including conductive layers provided on each isolation element region | |
| US6897519B1 (en) | Tunneling floating gate APS pixel | |
| US5614740A (en) | High-speed peristaltic CCD imager with GaAs fet output | |
| WO2004025732A1 (en) | Solid-state image pickup device, and manufacturing method thereof | |
| JP3320335B2 (en) | Photoelectric conversion device and contact image sensor | |
| JPH10336527A (en) | Photoelectric conversion device | |
| JPS5870687A (en) | Driving method of solid-state image sensor | |
| JPH10335622A (en) | Photoelectric conversion device | |
| JPH0525174B2 (en) | ||
| JPH0714042B2 (en) | Solid-state image sensor | |
| JPH0443428B2 (en) | ||
| JPH0414510B2 (en) | ||
| JPS5811751B2 (en) | Hand tie souchi | |
| JPS5837703B2 (en) | semiconductor equipment | |
| JPH09191101A (en) | Charge transfer device and solid-state imaging device using the same | |
| JP3592772B2 (en) | Solid-state imaging device | |
| JPS58177086A (en) | Solid-state image pickup element | |
| CN112787646A (en) | Clamping circuit based on composite dielectric gate double-transistor photosensitive detector | |
| JP2613227B2 (en) | Line sensor | |
| JPH05243546A (en) | Solid-state image sensing device | |
| JP2907841B2 (en) | Line sensor | |
| JPH08228314A (en) | Solid-state imaging device | |
| JPS5827711B2 (en) | Kotai Satsuzou Sochi |