JPS5815824B2 - Jiki Card No Yomika Souchi - Google Patents
Jiki Card No Yomika SouchiInfo
- Publication number
- JPS5815824B2 JPS5815824B2 JP50152357A JP15235775A JPS5815824B2 JP S5815824 B2 JPS5815824 B2 JP S5815824B2 JP 50152357 A JP50152357 A JP 50152357A JP 15235775 A JP15235775 A JP 15235775A JP S5815824 B2 JPS5815824 B2 JP S5815824B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- check code
- contents
- register
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】 本発明は磁気カードの読み書き装置に関する。[Detailed description of the invention] The present invention relates to a magnetic card reading/writing device.
従来、プログラム可能な電子式卓上計算機(以下電卓と
いう)において、磁気カードMGは最も安価な外部記憶
装置として採用されてきた。Conventionally, magnetic cards MG have been employed as the cheapest external storage devices in programmable electronic desktop calculators (hereinafter referred to as calculators).
このカードMGは記憶容量が大きくないため、一つのデ
ータの集合(例えば函数計算用プログラム)が1枚のカ
ードに入り切らない時には何枚ものカードに亘って記憶
することがある。Since this card MG does not have a large storage capacity, if one set of data (for example, a function calculation program) cannot fit on one card, it may be stored over several cards.
従って、このカードから電卓本体へデータを読み込む時
には、所定の順序でカードを読み取っていかなければな
らずカード数が多い場合はカードの順番を間違えること
があった。Therefore, when reading data from this card into the main body of the calculator, the cards must be read in a predetermined order, and if there are a large number of cards, the order of the cards may be mistaken.
そこで従来は、一連の情報を複数枚の磁気カードに分け
て記録する場合は同時に情報の順序に従って各磁気カー
ドに順番を表わすコード(ページ)を記録する方法が提
案されている。Conventionally, a method has been proposed in which when a series of information is divided and recorded on a plurality of magnetic cards, a code (page) representing the order is simultaneously recorded on each magnetic card according to the order of the information.
しかしながら、この方法によれば別途磁気カードに順番
を表わすコード(ページ)を記録するためのハード構成
が必要であるために読み書き装置を大幅に改良せねばな
らず、又装置の複雑化の相俟ってコスト高を招くという
大きな欠点を有していた。However, this method requires a separate hardware configuration for recording codes (pages) representing the order on the magnetic card, which requires a significant improvement in the read/write device, and also increases the complexity of the device. This has the major drawback of increasing costs.
本発明は上記従来の欠点に鑑みて成されたもので、一般
に磁気カードには読取ミスを検出するためのSUMチェ
ックコードが記録されることに着目し、このチェックコ
ードを利用して磁気カードの順序も特定できるようにし
てハード構成上あまり大きな改良をせずに所定の順序で
カードを読み取れるようにした磁気カードの読み書き装
置の提供を目的とする。The present invention has been made in view of the above-mentioned conventional drawbacks, and focuses on the fact that magnetic cards generally have a SUM check code recorded thereon to detect reading errors. To provide a magnetic card read/write device which can also specify the order and read cards in a predetermined order without making much improvement in the hardware configuration.
以下図面に従って本発明を説明する。The present invention will be explained below with reference to the drawings.
第1図は磁気カードMGのフォーマットを示しており、
Aiには制御用の先頭SUMチェックコード、B1には
後部SUMチェックコード、Dataには所定のデータ
が記憶されている。Figure 1 shows the format of the magnetic card MG.
Ai stores a leading SUM check code for control, B1 stores a rear SUM check code, and Data stores predetermined data.
SUMチェックコードとはデータ数の合計を2進数で表
わしたコードである。The SUM check code is a code that represents the total number of data in binary.
ここで、Ai、Biに記憶されているコードの関係は次
のようになっている。Here, the relationship between the codes stored in Ai and Bi is as follows.
i枚目のカードにおいて、
Ai=Bi ](但しA1−0とする)・・・・・・
・・・・・・■Bi=Ai+Σデータ数 ・・
・・・・・・・・・・@さて、次々と読み取られるカー
ドMGの順番の誤りは次のようにして知ることができる
。In the i-th card, Ai=Bi] (However, A1-0)...
・・・・・・■Bi=Ai+ΣNumber of data...
・・・・・・・・・・・・@Now, the error in the order of the cards MG that are read one after another can be found out as follows.
即ち、カードMGが入って来ると、0式が成立している
か否かを検出することによってi枚目とi−i枚目との
関係を知ることができる。That is, when a card MG is received, the relationship between the i-th card and the i-i-th card can be known by detecting whether or not formula 0 is established.
又、i枚目のカードを読み込んだ時0式が成立している
か否かによって、カードの読み取りが正確に行えたかど
うかを知ることができる。Furthermore, it is possible to know whether the card has been read accurately or not, depending on whether or not the 0 formula holds when the i-th card is read.
例えばカード上にゴミが付着していたり、カードに傷が
付いていたりすることを検出できるわけである。For example, it can detect if there is dust on the card or if the card is scratched.
上述した思想に基づ〈実施例を第2図を主に参照して詳
細に説明する。Based on the above-mentioned idea, an embodiment will be described in detail with reference mainly to FIG.
第2図に船いて、WRは読み書き装置であって読み書用
磁気ヘッドH及び磁気カードの挿入検出手段、磁気カー
ドの終端手段(図示せず)を有している。Referring to FIG. 2, WR is a read/write device that includes a read/write magnetic head H, magnetic card insertion detection means, and magnetic card termination means (not shown).
DAはDA変換器でメモIJ−Mからのディジクル信号
を変換して書き込みに都合のよい信号にしたり、ヘッド
Hからの信号をディジクル信号に変換してメモIJ−M
に供給したりするものである。DA is a DA converter that converts the digital signal from the memo IJ-M into a signal convenient for writing, or converts the signal from the head H to a digital signal and converts the digital signal from the memo IJ-M to a signal convenient for writing.
It is something that can be supplied to people.
メモIJ Mは磁気カードへ書き込む内容あるいは磁
気カードから読み込まれた内容を記憶するものであって
、後述する制御部CC1選択回路Jからの信号によって
動作が制御される。The memo IJM stores the contents written to the magnetic card or the contents read from the magnetic card, and its operation is controlled by a signal from the control section CC1 selection circuit J, which will be described later.
制御部CCは例えばキーボード上からの指示を受けて、
計算機を読み込み状態、書き込み状態に制御したり、そ
の他の各部の動作及びその順序を制御するもので詳しく
動作説明に伴って明らかになろう。The control unit CC receives an instruction from the keyboard, for example, and
It controls the computer's reading and writing states, as well as the operations and order of other parts, which will become clearer as the operation is explained in detail.
Sはチェックコード記憶用のレジスタであってデータが
入出力される毎にその内容を加算する時に使用される。S is a register for storing a check code, and is used to add the contents each time data is input/output.
演算及び比較回路FCは双方向性パスラインBLの内容
とSレジスタの内容との一致検出あるいはパスラインB
Lを通過するデータがある毎に上記Sレジスタの内容へ
の加算の何れかを行うもので、その選択は制御部CCか
らの選択信号FCPによって行なわれる。The arithmetic and comparison circuit FC detects the coincidence between the contents of the bidirectional path line BL and the contents of the S register, or detects the coincidence between the contents of the bidirectional path line BL and the contents of the S register.
Each time there is data passing through L, one of the additions to the contents of the S register is performed, and the selection is made by the selection signal FCP from the control section CC.
選択回路JはSレジスタの内容、メモ’J−Mの内容の
何れをパスラインBLへ供給するかを選択する動作と、
書き込みの終りコード信号をパスラインBLへ供給する
動作を成すもので、やはり制御部CCによって動作選択
される。The selection circuit J selects which of the contents of the S register and the contents of the memo 'J-M is to be supplied to the pass line BL;
It performs the operation of supplying the write end code signal to the pass line BL, and the operation is also selected by the control unit CC.
Gは終りコード検出用ゲートである。G is a gate for detecting the end code.
次に第2図の動作を磁気カードMGへの書き込みの場合
から説明する。Next, the operation shown in FIG. 2 will be explained starting from the case of writing to the magnetic card MG.
まずカードMGを装置WRに挿入するとカード挿入信号
MGIが制御部CCに供給される。First, when the card MG is inserted into the device WR, a card insertion signal MGI is supplied to the control section CC.
制御部CCはクリア信号Cを発生し、Sレジスタをクリ
アする。The control unit CC generates a clear signal C to clear the S register.
制御部CCは続いて選択信号MS P= 1を選択回路
Jに供給するので、該回路JはSレジスタの内容“0”
をパスラインBLへ供給する。The control unit CC then supplies the selection signal MS P=1 to the selection circuit J, so that the circuit J changes the contents of the S register to “0”.
is supplied to the pass line BL.
この内容は大変換器DA及びヘッドHを書して磁気カー
ドMGのA1の箇所に書きこまれる。This content is written by the large converter DA and the head H to the location A1 of the magnetic card MG.
これが先頭SUMチェックコードである。This is the first SUM check code.
なお、制御部CCからはリードライト選択信号SP(こ
の場合゛1′)がDA及びWRに供給されているので該
装置は書き込みに必要な動作を行う。Note that since the read/write selection signal SP (in this case "1') is supplied from the control section CC to DA and WR, the device performs the operations necessary for writing.
次に制御部CCからは選択信号MSP=0ば供給され今
度はメモ’J−Mの内容が所定位置から順番にパスライ
ンに供給され、順次MGに記憶される。Next, a selection signal MSP=0 is supplied from the control section CC, and the contents of the memo 'JM are sequentially supplied to the pass line from a predetermined position and are sequentially stored in the MG.
メモリーMの内容がパスラインに供給される時には制御
部CCからの選択信号FCP=1がFCに供給されてい
るので、データが導出される毎にSレジスタの内容に加
算が行なわれる。When the contents of the memory M are supplied to the pass line, the selection signal FCP=1 from the control section CC is supplied to the FC, so that the contents of the S register are added each time data is derived.
Sレジスタへの加算には種々の方法があるが、例えばデ
ータ導出毎にSレジスタ+1を行う方法あるいはSレジ
スタの各ビットにパスラインBLの各信号を加算する方
法等があるが、後者の方がSUMチェックとしては、は
るかに有効である。There are various methods for adding to the S register, such as adding 1 to the S register each time data is derived, or adding each signal on the pass line BL to each bit of the S register. is much more effective as a SUM check.
なおSレジスタの容量はデータの2〜3倍のビット容量
がある。Note that the S register has a bit capacity two to three times that of data.
このようにしてカードMGへ書き込んだデータ数に対応
した数がSレジスタに記憶されて行く。In this way, a number corresponding to the number of data written to the card MG is stored in the S register.
一枚のカードMGの終端近くになっても、書き込まなけ
ればならないデータが多い場合は次のカードに書き換え
なければならないが、その時は次のような制御を行う。Even when one card MG is near the end, if there is a lot of data to be written, the data must be rewritten to the next card. In this case, the following control is performed.
即ちカードの終端近くにあると終端検知信号MGDがW
Rから制御CC供給される。In other words, when the card is near the end, the end detection signal MGD is W.
Control CC is supplied from R.
制御部CCは終りコード発生指示信号ENDを回路Jに
供給し、メモIJ−Mの内容の導出を停止すると共に、
該回路Jにおいて終りコード゛11・・・・・・・・・
1″を発生させる。The control unit CC supplies the end code generation instruction signal END to the circuit J, stops deriving the contents of the memo IJ-M, and
In the circuit J, the end code 11...
Generate 1″.
この終りコードはカードに書き込まれると同時にSレジ
スタに加算される。This end code is added to the S register at the same time as it is written to the card.
更にこの終りコードはゲートGで検出され制御部CCに
終りコード検出信号LTとして供給される。Further, this end code is detected by the gate G and supplied to the control section CC as the end code detection signal LT.
この信号LTによって、信号WPが“1′′となりSレ
ジスタの内容がパスラインBLに供給される。This signal LT causes the signal WP to become "1'', and the contents of the S register are supplied to the pass line BL.
この内容がB1に記憶される後部SUMチェックコード
である。This content is the rear SUM check code stored in B1.
B1への書き込みによって、書き込み動作は停止し、次
のカードの挿入を待つことになる。Writing to B1 stops the write operation and waits for the next card to be inserted.
次のカードが挿入されると信号MGIが発生するが今度
はSレジスタをクリアせず、Sレジスタの内容をA2に
書きこむ。When the next card is inserted, signal MGI is generated, but this time the S register is not cleared and the contents of the S register are written to A2.
以下の書き込み動作は同様である。The following write operations are similar.
次に、磁気カードからの読み込み動作について説明する
。Next, the reading operation from the magnetic card will be explained.
読み込みの場合信号SPは“′0“となりDA、WRは
読み込み動作を行う。In the case of reading, the signal SP becomes "0" and DA and WR perform the reading operation.
まず1枚目のカードMGを挿入すると信号MGIが発生
し、書き込みの場合と同様Sレジスタがクリアされる。First, when the first card MG is inserted, a signal MGI is generated and the S register is cleared as in the case of writing.
そして、カードのA1内容が読み取りヘッドによって読
み取られパスラインBL供給される状態では回路FCは
比較一致動作を行うので、Sレジスタの内容とA1内容
との比較が行なわれる。Then, when the contents of A1 of the card are read by the reading head and supplied to the pass line BL, the circuit FC performs a comparison match operation, so that the contents of the S register and the contents of A1 are compared.
この両者が不一致であれば、カードにまちがいがあると
して、FCからエラー信号Erが発生し、動作が停止す
る。If these two do not match, it is assumed that there is a mistake in the card, and an error signal Er is generated from the FC, and the operation is stopped.
両者が一致しておれば、そのまま動作を続け、最初のデ
ータがパスラインBLに導入されてくる。If the two match, the operation continues and the first data is introduced into the pass line BL.
この状態では所定の信号FCP、MSPがそれぞれ回路
FC,Jに供給されているので、回路FCはSレジスタ
の内容にパスラインBLの内容を加算し、回路Jはパス
ラインの内容をメモリー内に供給する。In this state, predetermined signals FCP and MSP are supplied to circuits FC and J, respectively, so circuit FC adds the contents of pass line BL to the contents of S register, and circuit J stores the contents of pass line in memory. supply
メモ’J−Mは制御部CCからの信号によって、供給さ
れた内容を所定位置に記憶する動作をなす。The memo 'J-M operates to store the supplied contents in a predetermined position in response to a signal from the control section CC.
以後路りコードが読みとられるまでの動作は全く同様で
ある。The operation thereafter is exactly the same until the road code is read.
終りコードがゲートGで検出されると、メモリーMへの
導入記憶動作が停止されるさ共に、終りコードのSレジ
スタへの加算終了と同時に回路FCは比較一致動作を選
択される。When the end code is detected by the gate G, the input storage operation to the memory M is stopped, and at the same time as the addition of the end code to the S register is completed, the circuit FC selects the comparison match operation.
従って、カードMGのB1から読み取られた後部SUM
チェックコードは該FCにてSレジスタの内容と比較さ
れる。Therefore, the rear SUM read from B1 of card MG
The check code is compared with the contents of the S register in the FC.
もし両者が不一致であれば読み込み動作あるいはカード
に何らかの誤りがあるとして、PCからエラー信号Er
が発生する。If the two do not match, it is assumed that there is some kind of error in the reading operation or the card, and the PC sends an error signal Er.
occurs.
一致しておれは、正常にデータが読み取られたものとし
て動作を続け、次のカードの挿入を待つ。If there is a match, it continues to operate as if the data has been read normally and waits for the next card to be inserted.
伺らかの原因で終りコードが検出されなくても、カード
が終端近くに来ると信号MGOが発生し、B1の内容と
Sレジスタの比較が行なわれる。Even if the end code is not detected for some reason, when the card approaches the end, signal MGO is generated and the contents of B1 are compared with the S register.
この場合予め終りコードを回路Jより発生しメモIJ−
Mに書き込んでおくこともできる。In this case, an end code is generated from circuit J in advance and memo IJ-
You can also write it in M.
次のカードMGがWRに挿入されると信号MGIが発生
するが、この場合、Sレジスタの内容はクリアされず、
そのままの内容で新たに読み取られた先頭SUMチェッ
クコードと比較される。When the next card MG is inserted into WR, the signal MGI is generated, but in this case, the contents of the S register are not cleared.
The content is compared with the newly read leading SUM check code.
一致しておればカードの順番に誤りがないことがわかり
、不一致であれはカードの順番に誤りがあることがわか
る。If they match, it can be seen that there is no error in the order of the cards, and if they do not match, it can be seen that there is an error in the order of the cards.
以上のように本説明の磁気カード読み書き装置はカード
の挿入の順番を検知することが出来、順番の誤りを操作
者に報知することができる。As described above, the magnetic card reading/writing device of this description can detect the order in which cards are inserted, and can notify the operator of an error in the order.
なお80Mチェックコードはデータのチェックを兼ねる
ため先頭SUMチェックコード+2進加算の形にしてい
たが、カードの1枚目、2枚目、3枚目・・・・・・・
・・のそれぞれ専用コードを設け、これと組合せて80
Mチェックコードとすることも出来る。The 80M check code also serves as a data check, so it is in the form of the first SUM check code + binary addition, but the 1st, 2nd, 3rd card...
A dedicated code is provided for each of..., and in combination with this, 80
It can also be an M check code.
以上の様に本発明装置は磁気カードの読取ミスを検出す
るための80Mチェックコードを利用して磁気カードの
順序をも特定できるようにしたから、装置を大幅に改良
せずに所定の順序でカードを読み取る構成とすることが
出来、安価で実用的な磁気カードの読み書き装置を提供
することが出来る。As described above, the device of the present invention is able to specify the order of magnetic cards by using the 80M check code for detecting errors in reading magnetic cards. The present invention can be configured to read cards, and an inexpensive and practical magnetic card reading/writing device can be provided.
第1図は本発明に使用される磁気カードのフォック1へ
を示す平面図、第2図は本発明装置のブロック図である
。
符号、MG:磁気カード、Al:先頭SUMチェックコ
ード記憶部、Bi:後部SUMチェックコード記憶部、
WR:読み書き装置、M:メモリー、CC:制御部、F
C:演算及び比較回路、S:レジスタ。FIG. 1 is a plan view showing a magnetic card used in the present invention into a fock 1, and FIG. 2 is a block diagram of the device of the present invention. code, MG: magnetic card, Al: leading SUM check code storage section, Bi: rear SUM check code storage section,
WR: read/write device, M: memory, CC: control unit, F
C: Arithmetic and comparison circuit, S: Register.
Claims (1)
ックコードと後部SUMチェックコードを記録しうる磁
気カードの読み書き装置に於て、一連の情報を複数枚の
磁気カードに分けて記録するとき、前のカードの後部S
UMチェックコードを後のカードの先頭SUMチェック
コードとして記録する手段と、前記複数枚の磁気カード
の記録内容を読み取るとき、前のカードの後部SUMチ
ェックコードを一時記憶し、この記憶コードと後のカー
ドの先頭SUMチェックコードとの一致・不一致を検出
する手段とを具えてなることを特徴とする磁気カードの
読み書き装置。1. In a magnetic card read/write device that can record a leading SUM check code and a rear SUM check code for checking reading errors on a magnetic card, when recording a series of information on multiple magnetic cards separately, the previous card Rear S
A means for recording a UM check code as a first SUM check code of a subsequent card; and a means for temporarily storing a rear SUM check code of a previous card when reading the recorded contents of the plurality of magnetic cards; A magnetic card reading/writing device comprising: means for detecting coincidence/mismatch with a leading SUM check code of a card.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50152357A JPS5815824B2 (en) | 1975-12-19 | 1975-12-19 | Jiki Card No Yomika Souchi |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50152357A JPS5815824B2 (en) | 1975-12-19 | 1975-12-19 | Jiki Card No Yomika Souchi |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5275239A JPS5275239A (en) | 1977-06-24 |
| JPS5815824B2 true JPS5815824B2 (en) | 1983-03-28 |
Family
ID=15538764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50152357A Expired JPS5815824B2 (en) | 1975-12-19 | 1975-12-19 | Jiki Card No Yomika Souchi |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5815824B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS569855A (en) * | 1979-07-05 | 1981-01-31 | Nec Corp | Magnetic tape control system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49123375A (en) * | 1973-03-30 | 1974-11-26 | ||
| JPS5010930A (en) * | 1973-05-25 | 1975-02-04 |
-
1975
- 1975-12-19 JP JP50152357A patent/JPS5815824B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5275239A (en) | 1977-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4405952A (en) | Apparatus for detecting faulty sectors and for allocating replacement sectors in a magnetic disc memory | |
| JPS60150700U (en) | Microprocessor with RAM retention function when power is turned on and off | |
| US3983577A (en) | Introduction of data entry completion signals to a cassette tape containing data processing terminal unit | |
| JPS5815824B2 (en) | Jiki Card No Yomika Souchi | |
| US5428755A (en) | Method for automatically modifying program in a flash memory of a magnetic tape unit | |
| JPS6425769U (en) | ||
| JPS58109954A (en) | Magnetic disc controller | |
| JPH03222158A (en) | Additionally writing method for data | |
| JP2731047B2 (en) | Program operand check method | |
| JPH0445200Y2 (en) | ||
| JPS59180577U (en) | Time axis correction device | |
| JPS62100569U (en) | ||
| JPH0441375B2 (en) | ||
| JPS5834578Y2 (en) | data writing device | |
| JPS5870500A (en) | Semiconductor storing circuit | |
| JPS61115126A (en) | Magnetic disk device | |
| JP3356666B2 (en) | Magnetic information writing device and magnetic information recording device provided with the device | |
| JPH0158580B2 (en) | ||
| JPS59148931A (en) | Selecting device of card information | |
| JPS60181855A (en) | Function monitor for memory | |
| JPS59178754U (en) | data processing equipment | |
| JPS6379151A (en) | Disk cache device | |
| JPS62168241A (en) | Microprogram controller | |
| JPH01163860A (en) | Input/output controller | |
| JPS6134588A (en) | Image memory control circuit |