Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5816152B2 - ゼンジドウカンキユウカイロオユウスル スイシヨウドケイ - Google Patents
[go: Go Back, main page]

JPS5816152B2 - ゼンジドウカンキユウカイロオユウスル スイシヨウドケイ - Google Patents

ゼンジドウカンキユウカイロオユウスル スイシヨウドケイ

Info

Publication number
JPS5816152B2
JPS5816152B2 JP50067168A JP6716875A JPS5816152B2 JP S5816152 B2 JPS5816152 B2 JP S5816152B2 JP 50067168 A JP50067168 A JP 50067168A JP 6716875 A JP6716875 A JP 6716875A JP S5816152 B2 JPS5816152 B2 JP S5816152B2
Authority
JP
Japan
Prior art keywords
circuit
signal
output
frequency
frequency deviation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50067168A
Other languages
English (en)
Other versions
JPS51143366A (en
Inventor
鮎沢仁美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suwa Seikosha KK
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Priority to JP50067168A priority Critical patent/JPS5816152B2/ja
Publication of JPS51143366A publication Critical patent/JPS51143366A/ja
Publication of JPS5816152B2 publication Critical patent/JPS5816152B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G7/00Synchronisation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)

Description

【発明の詳細な説明】 本発明は、水晶時計の歩度緩急に関する。
本発明の目的は、歩度緩急を全自動的に行なう水晶時計
を提供する事1こある。
又、他の目的は、雑音による誤動作を防止し、雑音が入
力された事を表示する方法を提供し、商品価値を高める
事にある。
歩度の緩急は、水晶時計の最終的な精度を決定するもの
であり、非常に重要な操作である。
従来の水晶時計は、トリマーコンデン→±−の容量を可
変して発振周波数を可変し、調整するものであった。
しかし、トリマーコンデンサー自体、信頼性に欠点を持
っており、しかも限られたスペースでは容量も限られて
しまい、その結果、歩度緩急量が小さく、水晶振動子に
許容される周波数範囲も非常に厳しいものであった。
歩度緩急量の大きい、又高信頼性、高安定性の歩度緩急
方式として、水晶発振器の信号を分周する分周回路の分
周比を可変して調整を行なう方式があるが、現在考えら
れている方式では、歩度緩急量を大きくすると設定入力
端子数が増え、操作が複雑化し、時計の小型化、低価格
化に不利点をもたらすものであった。
本発明は、これらの点を改良すべく、前記方式の特徴を
生かし全自動的に歩度緩急を行なう回路構成を提供し、
外部信号の入力によって正常な動作をしたかどうかを表
示する手段を設け、商品価値を高めるものである。
以下に、図面を用いて詳細に説明する。
第1図に、全自動緩急回路を有する水晶時計のブロック
回路図を示す。
1は水晶発振器、2は分周回路、3は表示手段、4は前
記水晶発振器の発振周波数の外部標準時間信号に対する
周波数偏差を測定する周波数偏差測定回路、5は周波数
偏差測定回路で測定された周波数偏差、或いはコード変
換された周波数偏差を記憶する周波数偏差記障回路、6
は周波数偏差記障回路に記憶されたデーターによって、
分周比を制御して歩度緩急を行なう歩度緩急回路、7は
時計体外部から入力される標準時間信号を受信する受信
手段、8は前記回路及び手段を制御する制御回路、9は
緩急状態ではない時に前記受信手段に信号が入っても、
回路を動作させないための緩急ロックスイッチである。
緩急ロックスイッチ9をONにするとrンク状態が解除
され、制御回路8のaからリセット信号が出て、周波数
偏差測定回路4がリセットされる。
この状態で、外部から時間間隔が1秒或いは2秒等の標
準信号を送ってやると、bの周波数偏差測定指令信号に
よって周波数偏差測定回路4で水晶発振器1の発振周波
数の外部標準時間信号に対する周波数偏差を測定し、C
の記憶指令信号によって周波数偏差を周波数偏差記憶回
路5に書き込み、緩急の設定が終了するここで緩急ロッ
クスイッチ9をOFFにすることにより、雑音による緩
急量の誤設定がさげられ、周波数偏差記憶回路5に記憶
されたデーターにみあう分だけ歩度緩急回路6で分周比
を可変して、歩度緩急を行なうのである。
このように、全自動緩急回路を有する水晶時計では、標
準時間信号を発生する装置さえ用意すれば、容易なる操
作によって外部標準時間信号を受けて全自動的に歩度緩
急が行なえる。
上記に述べたように、緩急rンクスイツチ9をOFFに
する事により、緩急量の誤設定は避けられるのであるが
、緩急ロックスイッチONの状態では、雑音による緩急
量の誤設定が充分に考えられる。
そこで、雑音が入力された場合に、回路が動作して緩急
量の誤設定が行なわれないような回路構成をとるのであ
るが、緩急設定状態の間に雑音が入力されて緩急設定が
前回の状態から書き換える事ができなかった場合等に、
その旨を表示すれば回路は正常なのであるが、雑音が入
力されたために緩急設定ができなかった事が明らかにな
り、商品としての価値が高まるものである。
第2図に、本発明による全自動緩急回路を有する水晶時
計の一例の回路図を示す。
1は水晶発振器、2は分周回路、3は表示手段、4は前
記水晶発振器の発振周波数の外部標準時間信号に対する
周波数偏差を測定する周波数偏差測定回路、5は周波数
偏差測定回路で測定された周波数偏差、或いはコード変
換された周波数偏差を記憶する周波数偏差記憶回路、6
は周波数偏差記憶回路に記憶されたデーターによって分
周比を制御して歩度緩急を行なう歩度緩急回路、7は時
計体外部から入力される標準時間信号を受信する受信手
段、8は前記回路及び手段を制御する制御回路、9は緩
急状態ではない時に前記受信手段に信号が入っても、回
路を動作させないための緩急ロックスイッチ、10は雑
音が入力されて正常動作しなかった事を表示する表示回
路である。
本実施例では、周波数偏差測定回路は分周回路2の1部
を緩急設定時に利用する。
第3図に、第2図制御回路8のタイミングを示す。
緩急ロックスイッチ9をONにするとロック状態が解除
され、NORゲート14の出力Cはバイレベルとなり、
分周回路2及び周波数偏差測定回路4がリセットされる
この状態で外部から2秒の時間隔の信号が送信され、受
信手段7で受信されると、最初の信号でフリップ・フロ
ップQ。
はバイレベルとなり、この出力Q1は次段のフリップ・
フロップのデーター人力となり、マスタ一部出力Mはク
ロック信号Aのロウレベルに同期してバイレベルとなり
、スレーブ出力Sはクロック信号Aのバイレベルに同期
してバイレベルとなる。
この時、NORゲ゛−ト14の出力Cはロウレベルとな
り、周波数偏差測定回路4及び分周回路2のリセットが
解除され、周波数偏差の測定がスタートする。
そこで、次の外部信号でフリップ・フロップ出力Q1は
ロウレベルとなり、フリップ・フロップ出力名はロウレ
ベルとなり、ANDゲート11はオフしてしまい、それ
以上の外部信号は入力されなくなる。
フリップ・フロップマスター出力Mは、クロック信号A
のロウレベルに同期してロウレベルとなり、この時分周
回路2の出力E。
Fl例えば、172Hz、IHz信号によりNANDゲ
゛−ト12が開いていれば、出力Bはロウレベルからバ
イレベルへと反転し、周波数偏差記憶回路5に記憶指令
信号が入力され、周波数偏差が記憶される。
次にフリップ・フロップスレーブ出力Sがクロック信号
Aのバイレベルに同期してロウレベルとなり、NORゲ
′−ト出力Cがバイレベルとなり、分周器2及び周波数
偏差測定回路4がリセットされる。
その時、フリップ・フロップ出力Q3はNANDゲ゛−
ト12の出力によってトリガーされバイレベルとなって
おり、NORゲート13の出力りはロウレベルの状態の
ままであり、雑音入力表示回路10は動作しない。
分周器出力E、Fが共にバイレベルでない時に、フリッ
プ・フロップマスター出力Mがバイレベルからロウレベ
ルに反転しても、NANDゲ゛−ト12の出力Bはバイ
レベルのままであり、周波数偏差記憶指令信号はでない
つまり、外部標準信号の周期に合わせて分周器出力で禁
1F信号を構成すれば、雑音が入力された場合には記憶
指令信号は出ない事になる。
例えば、NANDゲート12に入力される分周器出力E
、Fを2秒、1秒周期の信号さすれは、NANDゲート
12は1.5〜2.0秒の間だけ開き、外部信号は分周
器2の出力が1.5〜2秒の間に入力されないと記憶指
令信号Bは出力されなG)。
NANDゲート12に入力される分周器出力を2秒、1
秒、0.5秒用の3信号とすると、NANDゲート12
は1.75秒〜2.00秒の間だけ開くことになる。
NANDゲート12が開く時間は、水晶振動子の精度を
考慮して決められる。
水晶振動子の精度が高い場合には、NANDゲート12
に入力する分周器出力のパルス幅を更に狭くシ、もつと
雑音が入力される確率を低くすることができる。
この例では水晶振動子が遅れの場合を例にとっているが
、進みの方向の場合にも同様の考え方で適用できる。
この記憶指令信号Bが出力されない場合、フリップ・フ
ロップ出力Q3はロウレベルのままであり、NORゲー
ト13の入力弔がロウレベル、Sがロウレベルとなった
時に出力りがバイレベルとなり、雑音入力表示回路10
が動作する。
この雑音入力表示回路10としては、ディジタル時計に
おいては、時刻表示が点滅する、雑音入力表示素子が点
灯する等、又アナログ時計においては、秒針がガタガタ
動く、通常運転1こしても秒針が動かない等、正常状態
と異なる表示方式が考えられ、又外部標準信号送信機の
方へ信号が送られて、送信機の方に表示がされる等の種
々の方法が考えられる。
そして緩急ロックスイッチをオフにするとNORゲ゛−
ト13の出力りはロウレベルとなり、雑音入力表示回路
10の動作は停止する。
この様に、全自動緩急方式を採用すれば、瞬時にして歩
度緩急調整が行なえ、又調整においては、熟練性を必要
としないものである。
そして、本発明を採用すれは、雑音信号(こよる誤った
歩度緩急が行なわれることがほとんどなくなり、又、雑
音によって歩度緩急がなされなかったときにはその旨を
表示することから、使用者に歩度緩急が完了したか又は
雑音によって歩度緩急がなされなかったかを知らせるこ
とができ、更に雑音信号が入力された際に使用者に再度
の歩度緩急を促すことが可能となり、全自動緩急回路を
有する水晶時計の製品化にあたって大きな利点をもたら
すものであり、製品価値を高めるものである。
【図面の簡単な説明】
第1図は、全自動緩急回路を有する水晶時計のブロック
回路図である。 1・・・・・・水晶発振器、2・・・・・・分周回路、
3・・・・・・表示手段、4・・・・・・周波数偏差測
定回路、5・・・・・・周波数偏差記憶回路、6・・・
・・・歩度緩急回路、7・・・・・・外部信号受信手段
、8・・・・・・制御回路、9・・・・・・緩急ロック
スイッチ。 第2図は、本発明による全自動緩急回路を有する水晶時
計の一例の回路図である。 1・・・・・・水晶発振器、2・・・・・・分周回路、
3・・・・・・表示手段、4・・・・・・周波数偏差測
定回路、5・・・・・・周波数偏差記憶回路、6・・・
・・・歩度緩急回路、7・・・・・・外部信号受信手段
、8・・・・・・制御回路、9・・・・・・緩、t 。 ツクスイッチ、10・・・・・・雑音入力表示回路、1
1・・・・・・ANDゲート、 12・・・・・・NA
NI)ゲ゛−ト、13・・・・・・NORゲ゛−ト、
14・・・・・・NORゲ゛−ト。 第3図は、第2図制御回路部のタイミングチャートであ
る。

Claims (1)

    【特許請求の範囲】
  1. 1 水晶発振器、分周回路、時刻表示手段、外部信号受
    信手段、前記受信手段で受信した外部標準時間信号に対
    する前記水晶発振器の周波数偏差を測定する測定回路、
    前記測定回路のデーターを記憶する記憶回路、及び前記
    記憶回路のデータに基づいて前記分周回路の分周比を可
    変して周波数調整を行なう歩度緩急回路よりなる水晶時
    計において、前記受信手段で受信された外部信号が適正
    な信号であるか、否かを判断する判断回路及び前記判断
    回路の出力を表示する表示手段を備え、前記判断回路は
    前記分周回路の出力信号によって開閉されるゲート回路
    よりなり、前記出力信号は前記外部標準時間信号並びに
    その近傍の周期を有する信号に対応する前記分周回路の
    信号であり、前記記憶回路による測定回路のデータの記
    憶は前記判断回路の出力によって制御されることを特徴
    とする全自動緩急回路を有する水晶時計。
JP50067168A 1975-06-04 1975-06-04 ゼンジドウカンキユウカイロオユウスル スイシヨウドケイ Expired JPS5816152B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50067168A JPS5816152B2 (ja) 1975-06-04 1975-06-04 ゼンジドウカンキユウカイロオユウスル スイシヨウドケイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50067168A JPS5816152B2 (ja) 1975-06-04 1975-06-04 ゼンジドウカンキユウカイロオユウスル スイシヨウドケイ

Publications (2)

Publication Number Publication Date
JPS51143366A JPS51143366A (en) 1976-12-09
JPS5816152B2 true JPS5816152B2 (ja) 1983-03-29

Family

ID=13337085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50067168A Expired JPS5816152B2 (ja) 1975-06-04 1975-06-04 ゼンジドウカンキユウカイロオユウスル スイシヨウドケイ

Country Status (1)

Country Link
JP (1) JPS5816152B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60100979A (ja) * 1983-11-07 1985-06-04 株式会社中央サンライフ ラジウム・磁気パツト及び同パツトの接着剤塗布方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60100979A (ja) * 1983-11-07 1985-06-04 株式会社中央サンライフ ラジウム・磁気パツト及び同パツトの接着剤塗布方法

Also Published As

Publication number Publication date
JPS51143366A (en) 1976-12-09

Similar Documents

Publication Publication Date Title
US4358837A (en) Time correcting method
US4051663A (en) Electronic timepiece
US4074516A (en) Alarm electronic timepiece
US4147021A (en) Electronic watch having an alarm means
US4300224A (en) Electronic timepiece
US4277840A (en) Electronic timepiece
US4378167A (en) Electronic timepiece with frequency correction
JPS6361631B2 (ja)
US4363003A (en) Phase locked loop for use with discontinuous input signals
JPS5816152B2 (ja) ゼンジドウカンキユウカイロオユウスル スイシヨウドケイ
US4370066A (en) Correction signal input system for electronic timepiece
JPH01148893U (ja)
US4128991A (en) Electronic digital watch
GB1353720A (en) Arrangement for controlling the frequency and phase of an osci llator
JPS6038671B2 (ja) 全自動緩急回路を有する水晶時計
SU611286A1 (ru) Устройство фазовой автоподстройки частоты
JPS585397B2 (ja) スイシヨウドケイ
JPS6032148B2 (ja) アラ−ム電子時計
SU684494A1 (ru) Устройство дл синхронизации часов от источника опорных импульсов
JPS6232428B2 (ja)
JPS6227911Y2 (ja)
JPS60633B2 (ja) アラーム電子時計
KR920007266Y1 (ko) 전자식 아날로그 초침 자동 조절장치
JPH0446236Y2 (ja)
KR820000506Y1 (ko) 얼라암 전자시계