JPS5819118B2 - ステイタス検出装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、スティタス検出装置に関するものである。

スティタス検出装置は二値スティタス信号の論理値に基
づいてスティタスを検出する。

このためスティタス信号の論理値がノイズの影響などに
より一時的に変動すると、スティタス検出結果に誤りが
生じるので、なんらかの対策が必要である。

本発明の目的は、方向性のあるヒステリシスを持ち、ス
ティタス信号の一時的変動に影響されずに安定な動作を
するスティタス検出装置を提供することにある。

以下図面によって本発明を説明する。

第１図は本発明実施例の概念的構成図である。

第１図において、１はスティタス信号の入力端子、２は
アラーム・スキャナ、３，４はインヒビットゲート、３
１．４１はパルスマルチプライヤ、３２，３３゜４２．
４３はアンドゲート、３．４，４４はオアゲートである
。

５はカウンタ、６，７はディテクタ、８はアラーム・フ
リップフロップ回路、９，１０はそれぞれ正常信号出力
端子および異常信号出力端子である。

スティタス信号は入力端子１に与えられる。

いまスティタス信号はアラーム信号であり、その論理値
がｒＨＪのとき異常、「Ｌ」のとき正常となる。

アラーム・スキャナ２はアラーム信号の論理値を周期的
に検出して、異常時は出力端子ＱＢに、正常時は出力端
子ＱＡにそれぞれ出力パルスを生じる。

アラーム・スキャナ２の異常パルスは、アンドゲート３
２に与えられるとともに、パルスマルチプライヤ３１を
通じてアンドゲート３３に与えられる。

パルスマルチプライヤ３１は入力パルスの数をＫ（＞１
）倍するものである。

アンドゲート３２．３３はアラーム・フリップフロップ
回路８の正常出力および異常出力によってそれぞれ開閉
され、パルスをオアゲート３４とインヒビットゲート３
を通じてカウンタ５のＵＰ端子に与える。

アラーム・スキャナ２の正常パルスはアンドゲート４２
に与えられるとともにパルスマルチプライヤ４１を通じ
てアンドゲート４３に与えられる。

アンドゲート４２，４３はアラーム・フリップフロップ
回路８の異常出力および正常出力によってそれぞれ開閉
され、パルスをオアゲート４４とインヒビットゲート４
を通じてカウンタ５のＤＯＷＮ端子に与える。

カウンタ５は正常パルスをカウントダウンし、異常パル
スをカウントアツプする。

カウンタ５の計数値Ｍはディテクタ６．１に与えられ、
それぞれ零になったか所定値Ｎになったかが検出される
。

ディテクタ６．１の出力はアラーム・フリップフロップ
回路８に与えられる。

アラーム・フリップフロップ回路８はテ゛イテクタ６の
出力のフロントエツジによってリセットされ、ディテク
タ７の出力のフロントエツジでセットされる。

ディテクタ６．７の出力はまたインヒビットゲート４，
３にそれぞれ与えられる。

アラーム・フリップフロップ回路８のＱ出力は異常信号
として出力され、−Ｑ出力は正常信号つして出力される
。

このように構成された装置の動作は次のとおりである。

動作説明図を第２図に示す。最初正常状態が続いており
、カウンタ５の計数値Ｍは零とＮの間にあり、アラーム
・フリップフロップ回路８はリセットされているとする
。

アラーム・フリップフロップ回路８はリセットにより正
常出力を生じている。

このとき、アラーム・フリップフロップ回路８ ′の
出力によってアンドゲート３２と４３が開き、アンドゲ
ート３３と４２が閉じている。

カウンタ５の計数値Ｍが零とＮの間にあるため、インヒ
ビットゲート３，４はいずれも開いている。

この状態でアラーム・スキャナ２が異常パルスを生じる
と、これはアンドゲート３２、オアゲート３４、インヒ
ビットゲート３を通じてカウンタ５のＵＰ端子に与えら
れるので計数値Ｍは１ずつ増加する。

異常パルスは同時にパルスマルチプライヤ３１でに倍さ
れるが、アンドゲート３３が閉じているのでそれはカウ
ンタ５には与えられない。

入力のスティタス信号がアラーム状態を告げている間は
、異常パルスがカウンタ５にカウントアツプされ計数値
Ｍが増加する。

計数値Ｍが所定値Ｎに達しないうちは、アラーム・フリ
ップフロップ回路８はセットされないから正常出力を発
生している。

すなわち、異常状態の確定に対しては、Ｎに相当するヒ
ステリシスを持つことになる。

ここてスティタス信号がノイズなどにより一時的に反転
して、みかけ上アラームが消えると、アラーム・スキャ
ナ２が正常パルスを発生するので、このパルスはパルス
マルチプライヤ４１でに倍され、アンドゲート４３、オ
アゲート４４、インヒビットゲート４を通じてカウンタ
５のＤＯＷＮ端子に与えられる。

このためカウンタ５の計数値ＭはＫだけ引き戻される。

これによって現に確定している正常状態への引き戻しは
、それを反転させるよりもに倍の感度で行なわれること
になる。

アラーム状態が本物であるときは、異常パルスの発生頻
度が大きいので、このような引き戻しにもかかわらず、
カウンタ５の計数値Ｍはやがて所定値Ｎに達する。

そうすると、ディテクタ７がそれを検出し、アラーム・
フリップフロップ回路８をセットして異常出力を発生さ
せ、異常状態を確定する。

異常状態が確定しているときは、アラーム・フリップフ
ロップ回路８の出力に応じてアンドゲート３２，３３，
４２．４３の開閉状態が交代し、カウンタ５のＵＰ端子
には異常パルスがパルスマルチプライヤ３１によってに
倍されて与えられ、ＤＯＷＮ端子には正常パルスが倍率
なしに与えられるようになる。

このため、カウンタ５のカウントダウンは正常パルスに
よって１ずつ行なわれるが、カウントアツプは異常パル
ス１発につきＫずつ行なわれる。

したがって、計数値Ｍは異常パルスが発生するたびにＫ
ずつ所定値Ｎに向けて引き戻される。

すなわち、一旦異常状態が確定した諒きは、その状態へ
の引きもどしが、状態を反転させるよりもに倍の感度で
行なわれる。

このようにして、現に確定している状態を重視したカウ
ンタ５の計数制御が行なわれる。

この装置においてはヒステリシスの方向性をパルスマル
チプライヤ３１．４１の倍率によって調整することがで
きる。

Ｋ＝１としたときヒステリシスは無方向性で、Ｋ＝Ｎと
したとき方向性は最強になる。

このようにノイズの混入などにより入力のスティタス信
号の信頼度が低くても、正常異常どちらの状態を示す頻
度が大きいかによって状態を確定するので、スティタス
の判断がノイズ等によって惑わされずに的確に行なえる
。

カウンタ５に設定された所定値Ｎは確定状態を変更する
ときのヒステリシスを与えることになる。

ヒステリシスの幅はＮの値を選ぶことによって調整され
る。

１ アンドゲート３２，４３の制御信号とアンドゲート
３３．４２の制御信号を交換すると、ヒステリシスの方
向性を逆にし□て、新たな状態を重視したカウンタ制御
が行なえる。

この場合の動作説明図を第３図に示す。

ン 以上はスティタス信号がアラーム信号の場合である
が、本発明は二値信号によってスティタスを表わす場合
のスティタス検出に一般的に適用できる。

以上のように本発明によれば、スティタスを検１出する
のに方向性を持つヒステリシスを設けたので、ノイズな
どに惑わされずに確実塵の高いスティタス検出が行なえ
る。

ヒステリシスがあるために、ノイズ混入などによる一時
的なスティタスの反転は無視されるので、継続している
同一内容のνステイタスが何度も報告されることがない
。

また適用対象の性質に合わせてヒステリシスの幅と方向
性を定めることがとできるので、最適なスティタス検出
が行なえる。

【図面の簡単な説明】

１ 第１図は、本発明実施例の概念的構成図、第２図お
よび第３図は、第１図の装置の動作説明図である。 １・・・・・・入力端子、２・・・・・・アラーム・ス
キャナ、３．４・・・・・・インヒビットゲート、３１
，４１・・・・・・１パルスマルチプライヤ、３２，３
３，４２．４３・・・・・・アンドゲート、３４．４４
・・・・・・オアゲート、５・・・・・・カウンタ、６
，７・・・・・・ディテクタ、８・・・・・・アラーム
・フリップフロップ回路、９，１０・・・・・・出力端
子。

Claims (1)

1. 【特許請求の範囲】 １ 人力の二値信号の論理値に対応する二種類の出力パ
   ルスをそれぞれ定期的に生じるスキャナ、二種類の出力
   パルスの一方をカウントアツプし他方をカウントダウン
   するアップダウンカウンタ、このアップダウンカウンタ
   の計数値が零になったことおよび零より大きい所定値に
   なったことをそれぞれ検出し信号を発信する第１および
   第２のディテクタ、 第１のディテクタの出力がリセット入力端子に接続され
   、第２のディタフタの出力がセット入力・端子に接続さ
   れ、そのセット出力端子およびリセット出力端子から二
   値信号のそれぞれを確定したスティタスとして出力する
   フリップフロップ回路、前記スキャナの二種類の出力パ
   ルスをそれぞれに倍’（Ｋ＞１ ）する２つの六ルスマ
   ルチプライヤ、前記スキャナの二種類の出力パルスの一
   方と前記フリップフロップ回路の２つの出力の一方との
   論理積を求める第１のアンドゲート、 前記パルスマルチプライヤによってに倍された前記スキ
   ャナの出力パルスの一方と前記フリップフロップ回路の
   ２つの出力の他方との論理積を求める第２のアンドゲー
   ト、 これら第１および第２のアンドゲートの出力パルスの論
   理和を求める第１のオアゲート、該第１のオアゲートの
   出力が入力端子に接続され、出力端子が前記アップダウ
   ンカウンタのＵＰ端子に接続されて、かつ前記第２のデ
   ィテクタの出力によって閉に匍ｊ御される第１のインヒ
   ビットゲート、 前記スキャナの二種類の出力パルスの他方と前記フリッ
   プフロップ回路の２つの出力の他方との論理積を求める
   第３のアンドゲート、 前記パルスマルチプライヤによってに倍された前記スキ
   ャナの出力パルスの他方と前記フリップフロップ回路の
   ２つの出力の一方との論理積を求める第４のアンドゲー
   ト、 これら第３および第４のアンドゲートの出力パルスの論
   理和を求める第２のオアゲート、および 該第２のオアゲートの出力が入力端子に接続され、出力
   端子が前記アップダウンカウンタのＤＯＷＮ端子に接続
   されて、かつ前記第１のディテクタの出力によって閉に
   制御される第２のインヒビットゲート、 を具備するスティタス検出装置。