JPS5820062B2 - key yomi komi houhou - Google Patents
key yomi komi houhouInfo
- Publication number
- JPS5820062B2 JPS5820062B2 JP50037526A JP3752675A JPS5820062B2 JP S5820062 B2 JPS5820062 B2 JP S5820062B2 JP 50037526 A JP50037526 A JP 50037526A JP 3752675 A JP3752675 A JP 3752675A JP S5820062 B2 JPS5820062 B2 JP S5820062B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- signal
- digit
- lsi
- houhou
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Digital Computer Display Output (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明は螢光表示管あるいはLED等の表示装置を有し
た電子装置のキー読込み方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a key reading method for an electronic device having a display device such as a fluorescent display tube or an LED.
最近LSI(大規模集積回路)の開発が進み、電子式卓
上計算機、電子式時計などの電子装置が1チツプで製作
可能になり、また螢光表示管、LEDなども1チツプL
SIで直接駆動可能となっている。Recently, the development of LSI (large scale integrated circuit) has progressed, and electronic devices such as electronic desktop calculators and electronic clocks can be manufactured on a single chip, and fluorescent display tubes and LEDs can also be manufactured on a single chip.
It can be driven directly by SI.
しかしてこのような1チツプLSIではピン(外部導出
端子)数の問題があるので、従来例えば螢光表示管の場
合には、グリッドを駆動するデジット信号(桁選択信号
)をキー読込み信号として利用することによってキー人
力のピン数を減少させている。However, in such a one-chip LSI, there is a problem with the number of pins (external lead-out terminals), so conventionally, for example, in the case of fluorescent display tubes, the digit signal (digit selection signal) that drives the grid was used as the key reading signal. By doing so, the number of key human pins is reduced.
第1図、第2図はこの方法を示し、1は螢光表示管、2
はそのセグメント電極、3はグリッド電極、4はフィラ
メント、5はフィラメント電源、6はキーボード部、7
は論理回路を有したLSIである。Figures 1 and 2 show this method, in which 1 is a fluorescent display tube, 2 is a fluorescent display tube;
is the segment electrode, 3 is the grid electrode, 4 is the filament, 5 is the filament power supply, 6 is the keyboard part, 7
is an LSI having a logic circuit.
これは、グリッド3を駆動するデジット信号をキー読込
みに共用してピン数を減少させたもので、国なるキー操
作するとキー人力に1にデジット信号D1が入力され、
LSI7内部でこのデジット信号D1を検出してキー匡
が操作されたと判別するものである。This reduces the number of pins by sharing the digit signal that drives the grid 3 for key reading, and when the country key is operated, the digit signal D1 is input to the key 1 manually,
This digit signal D1 is detected inside the LSI 7 to determine that the key box has been operated.
ところが螢光表示管においては、グリッド電流はセグメ
ント電流に比較して約2倍も太き東デジット出力電流を
より多くとれば、その出力バッファ回路の出力MOSト
ランジスタでの電圧降下が犬となってそれだけバッファ
回路の出力電圧のVOLは電源電圧VSSレベルより浮
いた状態となる。However, in a fluorescent display tube, the grid current is about twice as thick as the segment current, and if the east digit output current is increased, the voltage drop at the output MOS transistor of the output buffer circuit becomes significant. Accordingly, the output voltage VOL of the buffer circuit becomes higher than the power supply voltage VSS level.
そしてこのデジット波形をキー人力としても利用するた
め、キー入力端子に設けられたMOSトランジスタのス
レショルド電圧の関係から上記のVoLレベルは低く押
えなければならず、このため出力バッファは、そのMO
S)ランラスタのオン抵抗を小にするためにかなり大形
化される問題があった。Since this digit waveform is also used as a key input, the above VoL level must be kept low due to the threshold voltage of the MOS transistor provided at the key input terminal.
S) There was a problem in that the run raster had to be made considerably large in order to reduce its on-resistance.
また螢光表示管においては、表示する、しないにかかわ
らず、デジット信号を加えるとグリッド電流が流れるか
ら、表示しない場合はデジット信号を狭くするか、或い
はカットするのが消費電力面からは有利であるが、デジ
ット信号をキー読込みに使用する場合は、キー読込みに
必要なパルス巾は必ず出しておく必要がある。In addition, in a fluorescent display tube, grid current flows when a digital signal is added regardless of whether it is displayed or not, so it is advantageous in terms of power consumption to narrow or cut the digital signal when not displaying. However, when using a digit signal for key reading, it is necessary to provide the pulse width necessary for key reading.
本発明は上記の点に鑑みてなされたもので、デジット信
号でキー読込みをするのではなく、キー読込みのための
専用のタイミング信号とセグメント駆動信号出力端子を
キー人力として共用することにより、チップサイズ及び
消費電力を小となし得るキー読込み方法を提供しようと
するものである。The present invention has been made in view of the above points, and instead of reading the key using a digit signal, it uses a timing signal dedicated for reading the key and a segment drive signal output terminal as the key input terminal. The present invention aims to provide a key reading method that can reduce size and power consumption.
以下図面を参照して本発明の一実施例を説明する。An embodiment of the present invention will be described below with reference to the drawings.
第3図は本発明に用いる電子装置(例えば電卓)のキー
読込み部の回路図、第4図はその動作を示すタイミング
チャートである。FIG. 3 is a circuit diagram of a key reading section of an electronic device (for example, a calculator) used in the present invention, and FIG. 4 is a timing chart showing its operation.
即ち本発明においては第4図に示す如く表示データ(グ
リッド信号及びセグメント駆動信号)の変化する1セク
シヨンを例えば8等分し、それぞれを1. 、12・・
・・・・、t8としてこの時間に発生するパルスをそれ
ぞれつくる。That is, in the present invention, as shown in FIG. 4, one section in which display data (grid signal and segment drive signal) changes is divided into eight equal parts, and each section is divided into eight equal parts. , 12...
. . . , pulses generated at this time are created as t8.
そしてグリッド波形(デジット波形)及びセグメント波
形のうち例えば1. 、12.13の期間をブランキン
グ時間tとし、残りの14 + 15+・・・・・・、
t8の期間に表示装置の表示を行なわせるものとする。Among the grid waveform (digit waveform) and segment waveform, for example, 1. , 12.13 is the blanking time t, and the remaining 14 + 15 +...,
It is assumed that the display device is caused to perform display during the period t8.
また第3図に示す如くセグメント駆動信号A、−PをP
チャンネル型MOSトランジスタTR1にてそれぞれオ
ープン・ドレインで外部導出端子11を介してLSI外
部に導出し、負荷抵抗RLを電源VKK間にそれぞれ接
続する。In addition, as shown in FIG. 3, the segment drive signals A and -P are
Channel type MOS transistors TR1 each have an open drain and are led out to the outside of the LSI via an external lead-out terminal 11, and a load resistor RL is connected between each power supply VKK.
また上記各端子を一方の人力がタイミングパルス11.
12゜t3なる正論理アンド回路12,13.14にそ
れぞれ接続しておく。In addition, each of the above terminals is manually operated by one of the timing pulses 11.
They are connected to positive logic AND circuits 12, 13, and 14 of 12°t3, respectively.
またソース側を電源VSSに接続したPチャネル型MO
8l−ランラスタTR2゜TR3,TR4のドレイン側
を端子16.17.18を介してLSI外部に導出し、
キーボード部19に接続する。Also, a P-channel MO whose source side is connected to the power supply VSS
8l-run raster TR2゜The drain sides of TR3 and TR4 are led out to the outside of the LSI via terminals 16, 17, and 18,
Connect to the keyboard section 19.
即ちこのキーボード部19では、セグメント駆動信号A
−Pに対応する各トランジスタTR1の各外部導出端子
11から螢光表示管の対応するセグメント電極に接続さ
れる各セグメント駆動信号線20を導入し、これら信号
線に、t1〜t3に対応する数(この場合3個)のキー
の一方端を接続し、また端子16,17.18から信号
線21.22.23を導入してこれら各線に対応する前
記キーの他方端を接続しておく。That is, in this keyboard section 19, the segment drive signal A
- Each segment drive signal line 20 connected to the corresponding segment electrode of the fluorescent display tube is introduced from each external lead-out terminal 11 of each transistor TR1 corresponding to P, and the number corresponding to t1 to t3 is connected to these signal lines. One end of the keys (three in this case) is connected, and signal lines 21, 22, 23 are introduced from the terminals 16, 17, 18, and the other end of the key corresponding to each of these lines is connected.
なお、■88VDDはLSIの内部電源、VKKは螢光
表示管を点灯するに必要な電圧を示す。Note that 88VDD indicates the internal power supply of the LSI, and VKK indicates the voltage required to light the fluorescent display tube.
しかして電卓等においては、第4図に示す如くn桁に対
応するグリッド信号D1〜D とセグメント駆動信号A
−Pとで各桁のダイナミック表示を行なうのであるが、
ここでキーボード部19のキーを何も操作していない時
は、LSIの端子16゜17.18と各端子11とは接
続されないため、タイミング信号t1〜t3が出力され
るブランキング時間tには、各端子11の電位は常にV
KKレベル即ち正論理で考えた場合には低レベルとなり
、従って各正論理アンド回路13〜15の出力に1〜に
4はVDDになりっばなしである(第5図)。However, in a calculator etc., grid signals D1 to D corresponding to n digits and segment drive signal A are used as shown in FIG.
-P is used to dynamically display each digit,
When no keys on the keyboard section 19 are operated, the terminals 16, 17, and 18 of the LSI are not connected to each terminal 11, so the blanking time t during which the timing signals t1 to t3 are output is , the potential of each terminal 11 is always V
When considered in terms of KK level, that is, positive logic, it becomes a low level, and therefore, the outputs of the positive logic AND circuits 13 to 15, 1 to 4, are always at VDD (FIG. 5).
次に例えはキー(1)を挿圧操作すると、t i fi
るタイミング時にはトランジスタTR,はオフ、TR2
はオンであるため、電源vss−1−ランジスクTR2
−負荷抵抗RL−電源V K K fiる電流パスが生
じ、セグメント駆動信号Aに対応する端子11は強制的
にVSSレベルとなる。Next, for example, when pressing the key (1), t i fi
At the timing when
is on, so the power supply vss-1-ranjisku TR2
A current path is generated between - load resistance RL - power supply V K K fi, and the terminal 11 corresponding to the segment drive signal A is forced to the VSS level.
従ってアンド回路13の出力に1はキー国を操作してい
る間はtlするタイミングでVSSレベルとなる。Therefore, the output of the AND circuit 13 becomes the VSS level at the tl timing while the key country is being operated.
このことをLSI内部で検出してキー(1)を操作した
ことを判別するものである。This is detected inside the LSI to determine that the key (1) has been operated.
また他のキーを操作した場合も、上記の場合と対応した
動作で操作キーの判別が行なわれるものである。Further, even when other keys are operated, the operation key is determined by the operation corresponding to the above case.
なお本発明は、桁選択とセグメント選択を行なってダイ
ナミック表示を行なうL E D等の表示装置にも適用
し得ることは勿論である。It goes without saying that the present invention can also be applied to display devices such as LEDs that perform dynamic display by performing digit selection and segment selection.
以上説明した如く本発明によれは、セグメント駆動信号
端子をキー人力としても使用することにより、桁選択出
力バッファは螢光表示管を駆動するに必要な電流たけ取
れはよいから、バッファ出力のII OI+IIルはキ
ー人力のスレショルド電圧以上になっても問題はなく、
バッファ回路の出力部のMO8I−ランラスタ等の占有
面積を小さくすることが可能である。As explained above, according to the present invention, by using the segment drive signal terminal as a key input, the digit selection output buffer can easily obtain the current necessary to drive the fluorescent display tube, so that the buffer output There is no problem with OI+II even if the voltage exceeds the key human power threshold voltage.
It is possible to reduce the area occupied by the MO8I-run raster and the like in the output section of the buffer circuit.
また螢光表示管の表示を行なわない時の消費電力を制限
するために、表示データの無い時には桁選択信号波形を
通常より狭くしたりカットしたりすることも可能となる
ものである。Furthermore, in order to limit the power consumption when the fluorescent display tube is not displaying, it is also possible to make the digit selection signal waveform narrower than usual or cut it when there is no display data.
また本発明によれは、セグメント、駆動信号出力端子と
操作キーを共通化し、゛操作されたキー、セグメント駆
動信号出力端子を介したルー1′の数とセグメント数の
乗算値がキー数となるから、キー数が大幅に増加しても
LSIの端子の増加の割合が少なくて済むものである。Further, according to the present invention, the segments, drive signal output terminals, and operation keys are made common, and the number of keys is the product of the number of operated keys and the number of loops 1' via the segment drive signal output terminal and the number of segments. Therefore, even if the number of keys increases significantly, the number of LSI terminals will only increase at a small rate.
【図面の簡単な説明】
第1図は従来のキー読込み方法を説明するための回路図
、第2図は同回路におけるLSI内部のタイミング信号
及び桁選択信号のタイムチャー1・、第3図は本発明の
一実施例を説明するための回路図、第4図及び第5図は
同回路の動作を示すタイムチャートである。
D1〜Dn・・・・・・桁選択信号、A−P・・・・・
・セグメント駆動信号、t・・・・・・ブランキング時
間、t1〜t3・・・・・・タイミング信号、11.1
6〜18・・・・・・端子、19・・・・・・キーボー
ド部。[Brief Description of the Drawings] Fig. 1 is a circuit diagram for explaining the conventional key reading method, Fig. 2 is a timing chart 1 of the timing signal and digit selection signal inside the LSI in the same circuit, and Fig. 3 is a circuit diagram for explaining the conventional key reading method. A circuit diagram for explaining an embodiment of the present invention, and FIGS. 4 and 5 are time charts showing the operation of the circuit. D1-Dn...Digit selection signal, A-P...
・Segment drive signal, t...Blanking time, t1-t3...Timing signal, 11.1
6 to 18...Terminal, 19...Keyboard section.
Claims (1)
間を設け、このブランキング時間内に発生し該時間より
時間幅の狭いタイミング信号が複数個あり、これら別個
の信号を、操作されたキー、セグメント駆動信号出力端
子を介したルートを用いて取出し、これで取出された信
号により操作されたキーを判別することを特徴とするキ
ー読込み方法。1. A blanking time is provided for the digit selection signal and the segment drive signal, and there are multiple timing signals that occur within this blanking time and have a narrower time width than the blanking time, and these separate signals are A key reading method characterized in that the key is extracted using a route via a signal output terminal, and the operated key is determined based on the extracted signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50037526A JPS5820062B2 (en) | 1975-03-28 | 1975-03-28 | key yomi komi houhou |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50037526A JPS5820062B2 (en) | 1975-03-28 | 1975-03-28 | key yomi komi houhou |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51113414A JPS51113414A (en) | 1976-10-06 |
| JPS5820062B2 true JPS5820062B2 (en) | 1983-04-21 |
Family
ID=12499973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50037526A Expired JPS5820062B2 (en) | 1975-03-28 | 1975-03-28 | key yomi komi houhou |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5820062B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52128018A (en) * | 1976-04-20 | 1977-10-27 | Sharp Corp | Input control method of electronic equipment |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4992934A (en) * | 1972-12-29 | 1974-09-04 | ||
| JPS5040036U (en) * | 1973-08-10 | 1975-04-24 | ||
| JPS5061127A (en) * | 1973-09-28 | 1975-05-26 |
-
1975
- 1975-03-28 JP JP50037526A patent/JPS5820062B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51113414A (en) | 1976-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3981539B2 (en) | Semiconductor integrated circuit device | |
| CN101136195B (en) | Drive circuit for display apparatus with selective inactivation of amplifier units for reducing power consumption | |
| US10140927B2 (en) | Gray scale generator and driving circuit using the same | |
| US5130704A (en) | Logic operation circuit | |
| CN110827735A (en) | Shifting register unit, driving method, grid driving circuit and display device | |
| US3973254A (en) | Arrangement for a dynamic display system | |
| JPS5820062B2 (en) | key yomi komi houhou | |
| US4231024A (en) | Device for a digital arithmetic processing apparatus | |
| JP2904821B2 (en) | Integrated circuits for driving display elements | |
| GB705496A (en) | Improvements in or relating to electrical storage apparatus | |
| GB2155221A (en) | A series/parallel conversion circuit and display driver | |
| US4070664A (en) | Key controlled digital system having separated display periods and key input periods | |
| JP4762251B2 (en) | Liquid crystal display device and driving method thereof | |
| KR890003402Y1 (en) | Double width display circuit by character | |
| JPH0534409A (en) | Test mode control signal generating circuit | |
| JPH0248873Y2 (en) | ||
| JPS60180338A (en) | Parallel serial converting system | |
| JPS5818649B2 (en) | Key signal reading circuit for liquid crystal display type electronic device | |
| SU382087A1 (en) | DEVICE FOR DISPLAYING INFORMATION | |
| SU1182535A1 (en) | Information output device | |
| SU879636A1 (en) | Indicating device | |
| JPS62227195A (en) | "hinoji" type array segment liquid crystal display element | |
| JPS639411B2 (en) | ||
| JPS60242496A (en) | Driving of liquid crystal display unit | |
| JPS5824819B2 (en) | Hiyoji Seigiyohoushiki |