Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5822716B2 - hairspring spring - Google Patents
[go: Go Back, main page]

JPS5822716B2 - hairspring spring - Google Patents

hairspring spring

Info

Publication number
JPS5822716B2
JPS5822716B2 JP6366374A JP6366374A JPS5822716B2 JP S5822716 B2 JPS5822716 B2 JP S5822716B2 JP 6366374 A JP6366374 A JP 6366374A JP 6366374 A JP6366374 A JP 6366374A JP S5822716 B2 JPS5822716 B2 JP S5822716B2
Authority
JP
Japan
Prior art keywords
output
circuit
gate circuit
counter
hairspring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6366374A
Other languages
Japanese (ja)
Other versions
JPS50155266A (en
Inventor
井上奏一
加藤克己
丸茂好春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seikosha KK
Original Assignee
Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seikosha KK filed Critical Seikosha KK
Priority to JP6366374A priority Critical patent/JPS5822716B2/en
Publication of JPS50155266A publication Critical patent/JPS50155266A/ja
Publication of JPS5822716B2 publication Critical patent/JPS5822716B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Stepping Motors (AREA)

Description

【発明の詳細な説明】 本発明はヒゲゼンマイ調整装置に関するものである。[Detailed description of the invention] The present invention relates to a balance spring adjusting device.

従来例えばテンプの振動数を調整してヒゲゼンマイを切
断する装置には以下のようなものがあった。
Conventionally, the following devices have been used to adjust the frequency of the balance wheel and cut the hairspring.

テンプの振動出力を取り出し、その振動数を逓倍してモ
ータを駆動する。
The vibration output of the balance wheel is extracted and its frequency is multiplied to drive the motor.

一方水晶発振器からの出力を所定値まで分周し、これに
より別のモータを駆動して、両モータにより差動歯車を
回転する。
On the other hand, the output from the crystal oscillator is frequency-divided to a predetermined value, thereby driving another motor, and both motors rotate the differential gear.

そしてこの差動歯車の軸に固定した円盤の回転によりヒ
ゲゼンマイを送り、両モータの回転数が一致したときす
なわち作業者が円盤の停止を確認したとき切断装置のス
イッチを動作させてヒゲゼンマイを切断する。
Then, the hairspring is fed by the rotation of a disk fixed to the shaft of this differential gear, and when the rotation speeds of both motors match, that is, when the operator confirms that the disk has stopped, the switch of the cutting device is operated to move the hairspring. disconnect.

これによると作業者が常に円盤の停止を確認しなければ
なら々いという欠点があり、また機械的な機構が大半を
占め、モータの数が多くなる等全体の構成が大型になり
、不都合であった。
This method has the disadvantage that the operator must constantly check whether the disk has stopped, and is inconvenient because most of the work is done by mechanical mechanisms, which increases the number of motors and makes the overall structure larger. there were.

そこで本発明は機構の大半を電子回路化し、またヒゲゼ
ンマイの調整および切断を自動的に行なうようにし、上
記の欠点を除去するものである。
Therefore, the present invention eliminates the above-mentioned drawbacks by converting most of the mechanism into electronic circuits and automatically adjusting and cutting the hairspring.

以下本発明の一実施例を図面に基づいて説明する。An embodiment of the present invention will be described below based on the drawings.

本実施例では最大日差6000秒の被調整用テンプの振
動周期を検出し、テンプの振動周期を0.4秒に調整す
るものである。
In this embodiment, the vibration period of the balance wheel to be adjusted, which has a maximum daily difference of 6000 seconds, is detected, and the vibration period of the balance wheel is adjusted to 0.4 seconds.

第1図および第2図はテンプ、検出コイルおよび駆動コ
イルを示したものである。
FIGS. 1 and 2 show a balance, a detection coil, and a drive coil.

1は軸、2は軸1に固着された大輪、3は大輪2に固着
された永久磁石である。
1 is a shaft, 2 is a large ring fixed to the shaft 1, and 3 is a permanent magnet fixed to the large ring 2.

4は一端を軸1に固着したヒゲゼンマイであり、その他
端4aは外部に固着される。
Reference numeral 4 denotes a hairspring with one end fixed to the shaft 1, and the other end 4a fixed to the outside.

5はコイルである。第3図においてAはテンプの1駆動
回路、Bは増幅および波形整形回路、Dは変換回路であ
る。
5 is a coil. In FIG. 3, A is a balance drive circuit, B is an amplification and waveform shaping circuit, and D is a conversion circuit.

67・・・・・・10,10aは抵抗、11はコンデン
サ、12は直流電源である。
67...10, 10a are resistors, 11 is a capacitor, and 12 is a DC power supply.

13.14はそれぞれ検出コイルおよび駆動コイルであ
る。
13 and 14 are a detection coil and a drive coil, respectively.

15.16はトランジスタ、17はダイオード、18は
演算増幅器である。
15 and 16 are transistors, 17 is a diode, and 18 is an operational amplifier.

19,20.21はゲート回路、22.23はインバー
タ、24,25,26゜27はフリップフロップ回路で
ある。
19, 20.21 are gate circuits, 22.23 are inverters, and 24, 25, 26.27 are flip-flop circuits.

28は手動スイッチ、29,30.31はそれぞれ30
マイクロ秒、3秒、0.15秒のワンショットパルス発
生6器である。
28 is a manual switch, 29, 30.31 are each 30
There are six one-shot pulse generators of microseconds, 3 seconds, and 0.15 seconds.

第4図において32,33・・・・・・39はワンショ
ットパルス発生器、40はイの分周器、41゜42・・
・・・・・・・48は10進の計数器である。
In Fig. 4, 32, 33...39 are one-shot pulse generators, 40 is a frequency divider, 41°42...
...48 is a decimal counter.

49はIMHzのクロックパルス発生器、50は×、。49 is an IMHz clock pulse generator, and 50 is ×.

p分周段である。5L 52,53,54はラッチ回路
、55,56,57は10の補数回路、58.59.6
0はフリップフロップ回路である661.62・・・・
・・112はゲート回路、113゜114・・・・・・
138はインバータである。
This is a p frequency division stage. 5L 52, 53, 54 are latch circuits, 55, 56, 57 are 10's complement circuits, 58.59.6
0 is a flip-flop circuit 661.62...
...112 is a gate circuit, 113°114...
138 is an inverter.

139は遅延機能を持たせたワンショットパルス発生器
である。
139 is a one-shot pulse generator with a delay function.

140はヒゲゼンマイの巻き上げあるいは巻き戻し用の
調整装置である4相2励磁方式のモータMの駆動回路で
ある。
Reference numeral 140 denotes a drive circuit for a four-phase two-excitation motor M, which is an adjusting device for winding or rewinding the hairspring.

141は一致回路であり、142,143はこれと全く
同様の回路である。
141 is a matching circuit, and 142 and 143 are completely similar circuits.

144は選択回路であり、145はこれと全く同様の回
路である。
144 is a selection circuit, and 145 is a circuit completely similar to this.

146はリセット用の手動スイッチである。146 is a manual switch for resetting.

つぎに第5図を参照しながら第3図および第4図に基づ
いて動作を説明する。
Next, the operation will be explained based on FIGS. 3 and 4 while referring to FIG. 5.

まず被調整用のテンプのヒゲゼンマイの一端4aをモー
タMに連動して回転する第5図示のローラFと軸F間に
挾持させ、そして第3図示のス。
First, one end 4a of the hairspring of the balance to be adjusted is held between the roller F shown in the fifth figure, which rotates in conjunction with the motor M, and the shaft F, and then the balance spring shown in the third figure.

イツチ28を閉成する。The switch 28 is closed.

これにより第4図示の端子dが低レベルに反転し、ゲー
ト回路107の出力は高レベルに反転する。
As a result, the terminal d shown in FIG. 4 is inverted to a low level, and the output of the gate circuit 107 is inverted to a high level.

このためインバータ137の出力は低レベル、ゲート回
路98の出カバ高レベル、インバータ133の出力は低
レベルインバータ134の出力は高レベルとなり、ゲー
ト回路103,104および111の一人力を高レベル
に保持する。
Therefore, the output of the inverter 137 is at a low level, the output of the gate circuit 98 is at a high level, the output of the inverter 133 is at a low level, and the output of the inverter 134 is at a high level, and the single power of the gate circuits 103, 104, and 111 is maintained at a high level. do.

一方インバータ136の出力も高レベルに保持されるた
め、分周段50の出力パルスはゲート回路109を介し
てゲート回路110に供給される。
On the other hand, since the output of the inverter 136 is also held at a high level, the output pulse of the frequency dividing stage 50 is supplied to the gate circuit 110 via the gate circuit 109.

このときワンショットパルス発生器139の出力Qは低
レベルに保持されているためゲート回路10・8の出力
は高レベルに保持されている。
At this time, since the output Q of the one-shot pulse generator 139 is held at a low level, the output of the gate circuit 10.8 is held at a high level.

したがってゲート回路109の出力パルスはゲート回路
110、インバータ138およびゲート回路112を介
してゲート回路99゜103に供給される。
Therefore, the output pulse of gate circuit 109 is supplied to gate circuit 99.degree. 103 via gate circuit 110, inverter 138 and gate circuit 112.

このためゲート回路101゜105の出力には分周段5
0の出力パルスと同周期のパルスが互いに逆位相で発生
する。
Therefore, the output of the gate circuits 101 and 105 includes a frequency dividing stage 5.
Pulses with the same period as the output pulse of 0 are generated in opposite phases to each other.

このためフリップフロップ回路59.60に供給される
最初のパルスの位相によってフリップフロップ回路59
の出力Q、フリップフロップ回路60出力Q、フリップ
フロップ回路59の出力Q1フリップフロップ回路60
のQの順にイ周期ずつずれたパルス、あるいはその逆の
順に臀周期ずつずれたパルスが発生する。
Therefore, depending on the phase of the first pulse supplied to the flip-flop circuits 59 and 60, the flip-flop circuits 59 and 60
output Q of the flip-flop circuit 60, output Q of the flip-flop circuit 59, output Q1 of the flip-flop circuit 60
Pulses are generated that are shifted by an A period in the order of Q, or pulses that are shifted by a hip period in the reverse order.

ところがい捷ゲート回路111の一人力が高レベルに保
持されているため、フリップフロップ回路59の出力Q
の立下りにより発生するワンショットパルス発生器39
の出力Qのパルスはゲート回路111を介してフリップ
フロップ回路60をリセットする。
However, since the power of the switching gate circuit 111 is maintained at a high level, the output Q of the flip-flop circuit 59
One-shot pulse generator 39 generated by the falling edge of
The pulse of the output Q resets the flip-flop circuit 60 via the gate circuit 111.

このためフリップフロップ回路59.60の出力Q、Q
には前者の順序でパルスが発生し駆動回路140を作動
し、モータを駆動し、ヒゲゼンマイを巻き上げる。
Therefore, the outputs Q and Q of the flip-flop circuits 59 and 60
The pulses are generated in the former order and actuate the drive circuit 140, driving the motor and winding the hairspring.

そして適当な位置まで巻き上げたら、スイッチ28を開
放する。
After winding it up to a suitable position, the switch 28 is opened.

そしてテンプを駆動回路Aにより振動させる。Then, the balance is caused to vibrate by the drive circuit A.

そこでスイッチ28を開放するとインバータ22の出力
は低レベルに反転し、ワンショットパルス発生器30の
出力Q、Qはそれぞれ高レベル、低レベルに反転する。
When the switch 28 is opened, the output of the inverter 22 is inverted to a low level, and the outputs Q and Q of the one-shot pulse generator 30 are inverted to a high level and a low level, respectively.

一方、駆動回路への出力は増幅および波形整形回路Bを
介してワンショットパルス発生器29に供給される。
On the other hand, the output to the drive circuit is supplied to the one-shot pulse generator 29 via the amplification and waveform shaping circuit B.

ワンショットパルス発生器290出力Qにはパルス幅3
0μsのパルスが発生し、ゲート回路19に供給されて
いる。
The one-shot pulse generator 290 output Q has a pulse width of 3
A 0 μs pulse is generated and supplied to the gate circuit 19.

一方前記ワンショットパルス発生器30の出力Qのレベ
ルの反転により第4図示のフリップフロップ回路580
に入力は高レベルに反転し、さらにワンショットパルス
発生器30の出力Qの反転信号はゲート回路65を介し
て反転されてフリップフロップ回路58のT入力に供給
される。
On the other hand, due to the inversion of the level of the output Q of the one-shot pulse generator 30, the flip-flop circuit 580 shown in FIG.
The input is inverted to a high level, and the inverted signal of the output Q of the one-shot pulse generator 30 is further inverted via the gate circuit 65 and supplied to the T input of the flip-flop circuit 58.

これによりフリップフロップ回路58の出力Qは高レベ
ルに反転する。
As a result, the output Q of the flip-flop circuit 58 is inverted to a high level.

このため第3図示のゲート回路190入力端子すは高レ
ベルに保持されているが、ワンショットパルス発生器3
0の出力Qが低レベルに保持されているだめ、ゲート回
路19はワンショットパルス発生器30の設定時間3秒
間閉成される。
Therefore, although the input terminal of the gate circuit 190 shown in FIG. 3 is held at a high level, the one-shot pulse generator 3
Since the output Q of 0 is held at a low level, the gate circuit 19 is closed for the set time of the one-shot pulse generator 30 for 3 seconds.

これはテンプの振動が安定するのに十分な時間、本実施
例では3秒間、ワンショツトパルス発生器29の出力の
通過を阻止するだめである。
This is to prevent the output of the one-shot pulse generator 29 from passing through for a sufficient period of time for the vibration of the balance to stabilize, which is 3 seconds in this embodiment.

そして3秒経過するとワンショットパルス発生器30の
出力Qは高レベルに反転し、ゲート回路19が開き、ワ
ンショットパルス発生器29の出力パルスがゲート回路
19を介してゲート回路20に供給される。
Then, after 3 seconds have elapsed, the output Q of the one-shot pulse generator 30 is inverted to high level, the gate circuit 19 is opened, and the output pulse of the one-shot pulse generator 29 is supplied to the gate circuit 20 via the gate circuit 19. .

ワンショットパルス発生器31はリセット状態にあるた
め、その出力Qは高レベルであり、ゲート回路19の出
力パルスはゲート回路20およびインバータ23を介し
てフリップフロップ回路24およびワンショットパルス
発生器31の出力Qはインバータ23の出力パルスの立
下りにより低レベルに反転し、0.15秒間ゲート回路
20を閉成する。
Since the one-shot pulse generator 31 is in the reset state, its output Q is at a high level, and the output pulse of the gate circuit 19 is passed through the gate circuit 20 and the inverter 23 to the flip-flop circuit 24 and the one-shot pulse generator 31. The output Q is inverted to a low level by the fall of the output pulse of the inverter 23, and the gate circuit 20 is closed for 0.15 seconds.

これは以下の理由によるものである。This is due to the following reasons.

テンプを駆動回路により駆動する場合、その都度コイル
5と永久磁石3との位置がずれ、このずれによって振動
の一周期の間に永久磁石3がコイル5を通過する回数が
異なる。
When the balance wheel is driven by a drive circuit, the positions of the coil 5 and the permanent magnet 3 are shifted each time, and the number of times the permanent magnet 3 passes the coil 5 during one cycle of vibration differs due to this shift.

ところがテンプの振動周期の検出信号は二つのパルスだ
けが必要であり、他の不要な信号の通過は阻止しなけれ
ばならない。
However, only two pulses are required to detect the vibration period of the balance wheel, and other unnecessary signals must be prevented from passing through.

以下これについて説明する。This will be explained below.

第6A、B、C図はそれぞれテンプの振動の一周期の間
に永久磁石3がコイル5上を2回通過する場合のワンシ
ョットパルス発生器29、ワンショットパルス発生器3
1およびインバータ23の出力を示したものである。
Figures 6A, B, and C show a one-shot pulse generator 29 and a one-shot pulse generator 3, respectively, when the permanent magnet 3 passes over the coil 5 twice during one period of vibration of the balance wheel.
1 and the outputs of inverter 23 are shown.

この場合はテンプの一振動間に不要なパルスは発生しな
いので、ワンショットパルス発生器29の出力パルスを
このままゲート回路20およびインバータ23を介して
フリップフロップ回路に供給することができる。
In this case, since no unnecessary pulses are generated during one vibration of the balance, the output pulses of the one-shot pulse generator 29 can be supplied as they are to the flip-flop circuit via the gate circuit 20 and the inverter 23.

第7A、B、C図は一周期Tの間に永久磁石3がコイル
5を3回通過する場合のワンショットパルス発生器29
、ワンショットパルス発生器31およびインバータ23
の出力を示したものである。
Figures 7A, B, and C show a one-shot pulse generator 29 when the permanent magnet 3 passes through the coil 5 three times during one period T.
, one-shot pulse generator 31 and inverter 23
This shows the output of

この場合は一振動間にパルスP1が発生し、これが計時
誤差となる。
In this case, a pulse P1 is generated during one vibration, which causes a timing error.

これは第7B図示のパルスによって通過を阻止されるの
でインバータ23の出力には一周期Tの間にパルスが二
つ発生する。
Since this is blocked from passing by the pulse shown in Figure 7B, two pulses are generated during one period T at the output of the inverter 23.

第7D、E図は第7A図のパルスPaが発生した直後か
らワンショットパルス発生器30が動作したときのワン
ショットパルス発生器31およびインバータ23の出力
を示しだものである。
7D and 7E show the outputs of the one-shot pulse generator 31 and the inverter 23 when the one-shot pulse generator 30 operates immediately after the pulse Pa shown in FIG. 7A is generated.

この場合最初の三つのパルス間隔tは振動周期Tとは異
なるがつぎのパルスからは正常な周期でパルスが発生す
る。
In this case, the first three pulse intervals t are different from the vibration period T, but from the next pulse onward, pulses are generated at normal periods.

第8図は一周期Tの間に4回通過する場合について示し
たものである。
FIG. 8 shows a case where the light passes four times during one period T.

第8A図示のワンショットパルス発生器29の出力のう
ちパルスP2゜P3が不要であり、第8B図示のワンシ
ョットパルス発生器31の出力QによりこのパルスP2
゜P3の通過を阻止する。
Among the outputs of the one-shot pulse generator 29 shown in FIG. 8A, pulses P2 and P3 are unnecessary, and the output Q of the one-shot pulse generator 31 shown in FIG.
゜Prevent the passage of P3.

したがってインバータ23の出力には第80図示のごと
くパルスが発生する。
Therefore, a pulse is generated at the output of the inverter 23 as shown in FIG.

第8D、E図は第8A図のパルスpbが発;生した直後
からワンショットパルス発生器30が動作したときのワ
ンショットパルス発生器31およびインバータ23の出
力を示したものである。
8D and 8E show the outputs of the one-shot pulse generator 31 and the inverter 23 when the one-shot pulse generator 30 operates immediately after the pulse pb shown in FIG. 8A is generated.

この場合も最初の三つのパルス間隔t′は周期Tと異な
るが、つぎのパルスからは正常な周期でパルスが発生す
る。
In this case as well, the first three pulse intervals t' are different from the period T, but from the next pulse onward, pulses are generated at normal periods.

以上のようにテンプの始動位置によって永久磁石3をコ
イル5が通過する回数が異なっても、ゲート回路20を
、ワンショットパルス発生器31の出力によって制御し
て、不要なパルスの通過を阻止するので、フリップフロ
ップ回路24にはテンプの振動の一周期内に二つのパル
スのみが供給され、このパルスによりテンプの振動周期
が判別される。
As described above, even if the number of times the coil 5 passes through the permanent magnet 3 differs depending on the starting position of the balance, the gate circuit 20 is controlled by the output of the one-shot pulse generator 31 to prevent unnecessary pulses from passing. Therefore, only two pulses are supplied to the flip-flop circuit 24 within one period of vibration of the balance, and the vibration period of the balance is determined from these pulses.

したがってフリップフロップ回路24の出力Qにはテン
プの振動の一周期Tを一周期とすルパルスが発生し、こ
のパルスは以下のフリップフロップ回路25.26.2
7により順次分周される。
Therefore, the output Q of the flip-flop circuit 24 generates a pulse whose period corresponds to one period T of the balance vibration, and this pulse is generated by the following flip-flop circuit 25.26.2.
The frequency is sequentially divided by 7.

このためゲート回路21の出力端子Cにはテンプの振動
の8周期を一周期とし、テンプの振動の一周期Tをパル
ス幅とするパルスが発生する。
Therefore, a pulse is generated at the output terminal C of the gate circuit 21, with one cycle being eight cycles of the vibration of the balance, and a pulse width being one cycle T of the vibration of the balance.

□このパルスは第4図示のワンショットパルス発生器3
2.34およびゲート回路61に供給される。
□This pulse is generated by the one-shot pulse generator 3 shown in Figure 4.
2.34 and the gate circuit 61.

このためワンショットパルス発生器32,34のそれぞ
れの出力Q、Qおよび出力Qにパルスが発生する。
Therefore, pulses are generated at the outputs Q and Q of the one-shot pulse generators 32 and 34, respectively.

一方分周器40からの250KHzのクロックパルスは
ゲート回路21の出力端子Cにパルスが発生している間
、すなわちテンプの振動−周期Tの間、ゲート回路61
を介して計数器41に供給される。
On the other hand, the 250 KHz clock pulse from the frequency divider 40 is applied to the gate circuit 61 while the pulse is generated at the output terminal C of the gate circuit 21, that is, during the vibration period T of the balance wheel.
is supplied to the counter 41 via.

したがって日差6000秒以内である被;調整用テンプ
の振動周期が0.4秒以上であるときはゲート回路61
を100000発以上106000発以下のパルスが通
過し、計数器45の計数内容はOとなる。
Therefore, if the difference is within 6000 seconds per day; if the vibration period of the adjusting balance is 0.4 seconds or more, the gate circuit 61
More than 100,000 pulses and less than 106,000 pulses pass through, and the count content of the counter 45 becomes O.

また振動周期が0.4秒以下であるときはゲート回路6
1を99999発以下のパルスが通過し、計数器45の
計数内容は9となる。
In addition, when the vibration period is 0.4 seconds or less, the gate circuit 6
1 passes 99999 pulses or less, and the count content of the counter 45 becomes 9.

まず被調整用テンプの振動周期が0.4秒以上である場
合について説明する。
First, a case where the vibration period of the balance to be adjusted is 0.4 seconds or more will be described.

計数器42,43゜44はそれぞれ10位、100位、
1000位を計数し、10000位の計数器45は0”
を計数する。
Counters 42, 43 and 44 are respectively 10th and 100th place.
Count the 1000th place, and the counter 45 of the 10000th place is 0"
Count.

このときゲート回路96の出力は低レベル、インバータ
128の出力は高レベルであるため、ゲート回路6B、
69,70,77.78゜79および選択回路145の
同様のゲート回路が選択される。
At this time, since the output of the gate circuit 96 is at a low level and the output of the inverter 128 is at a high level, the gate circuit 6B,
69, 70, 77.78° 79 and similar gate circuits of selection circuit 145 are selected.

この後ワンショットパルスが発生器34からのパルスの
立下りにより、ラッチ回路51.52,53,54に計
数器42,43゜44.45の計数内容を読み込ませる
Thereafter, the falling edge of the one-shot pulse from the generator 34 causes the latch circuits 51, 52, 53, and 54 to read the count contents of the counters 42, 43, 44, and 45.

同時に端子eを介して計数器46.47.48をリセッ
トする。
At the same time, the counters 46, 47, 48 are reset via terminal e.

この時ラッチ回路51,52.53の記憶内容はそれぞ
れゲート回路68,69,70,74゜75.76、ゲ
ート回路77.78,79.8384.85および選択
ゲート回路145を介して一致回路141,142,1
43に供給サレ、この後ワンショットパルス発生器32
の出力Qは立下り、ワンショットパルス発生器の出力Q
にパルスが発生する。
At this time, the memory contents of the latch circuits 51, 52, 53 are transferred to the coincidence circuit 141 via the gate circuits 68, 69, 70, 74°75.76, gate circuits 77.78, 79.8384.85, and selection gate circuit 145, respectively. ,142,1
43, then one-shot pulse generator 32
The output Q of the one-shot pulse generator falls, and the output Q of the one-shot pulse generator
A pulse is generated.

いまラッチ回路51,52,53の記憶内容は計数器4
6.47,48の計数内容とは異なるので、一致回路1
41,142,143の出力は低レベルに保持される。
The contents of the latch circuits 51, 52, 53 are now stored in the counter 4.
6. Since the count contents of 47 and 48 are different, match circuit 1
The outputs of 41, 142, and 143 are held at low level.

このためゲート回路93の出力は高レベルに保持され、
ゲート回路86およびゲート回路94を開く。
Therefore, the output of the gate circuit 93 is held at a high level,
Gate circuit 86 and gate circuit 94 are opened.

したがって分周段50の出力パルスはゲート回路86を
介して計数器46に供給され、計数器46,47,48
゜は計数を開始する。
Therefore, the output pulse of the frequency dividing stage 50 is supplied to the counter 46 via the gate circuit 86,
゜ starts counting.

同時に分周段50の出力パルスはゲート回路94および
インバータ135を介してゲート回路106に供給され
る。
At the same time, the output pulse of frequency dividing stage 50 is supplied to gate circuit 106 via gate circuit 94 and inverter 135.

このときラッチ回路54の出力はすべて低レベルである
ためゲート回路96の出力は低レベルであり、このため
ゲート回路97の出力は高レベルに保持されゲート回路
106の一人力は高レベルに保持されている。
At this time, all outputs of the latch circuit 54 are at a low level, so the output of the gate circuit 96 is at a low level. Therefore, the output of the gate circuit 97 is held at a high level, and the power of the gate circuit 106 is held at a high level. ing.

したがってインバータ135の出力パルスはゲート回路
106を介してゲート回路112に供給される。
Therefore, the output pulse of inverter 135 is supplied to gate circuit 112 via gate circuit 106.

一方策3因示の端子dは高レベルに保持されているため
、第4図示のインバータ136の出力は低レベルであり
、ゲート回路109の出力は高レベルに保持される。
On the other hand, since the terminal d of the third cause is held at a high level, the output of the inverter 136 shown in FIG. 4 is at a low level, and the output of the gate circuit 109 is held at a high level.

またゲート回矧08の出力も高レベルに保持されている
ためゲート回路110の出力は低レベルに保持され、イ
ンバータ138の出力は高レベルに保持される。
Further, since the output of the gate circuit 08 is also held at a high level, the output of the gate circuit 110 is held at a low level, and the output of the inverter 138 is held at a high level.

したがってゲート回路106からのパルスはゲート回路
112を介してゲート回路99およびゲート回路103
に供給される。
Therefore, the pulse from gate circuit 106 passes through gate circuit 112 to gate circuit 99 and gate circuit 103.
supplied to

このときワンショットパルス発生器139の出力Qおよ
び端子dは高レベルに保持されているためゲート回路1
07の出力は低レベルに、インバータ137の出カバ高
レベルに保持されている。
At this time, since the output Q and terminal d of the one-shot pulse generator 139 are held at high level, the gate circuit 1
The output of the inverter 137 is held at a low level, and the output of the inverter 137 is held at a high level.

またゲート回路96の出力が低レベルであるのでゲート
回路98の出力は高レベルに、インバータ133の出力
は低しベルニ保持される。
Further, since the output of the gate circuit 96 is at a low level, the output of the gate circuit 98 is at a high level, and the output of the inverter 133 is at a low level to maintain Berni.

したがってゲート回路99およびゲート回路103の一
人力はそれぞれ低レベル、高レベルに保持され、ゲート
回路106からのパルスにより前述と同様に駆動回路1
40が作動し、モータが駆動され、ヒゲゼンマイを巻き
上げる。
Therefore, the power of the gate circuit 99 and the gate circuit 103 are maintained at a low level and a high level, respectively, and the pulse from the gate circuit 106 causes the drive circuit 1 to
40 is activated, the motor is driven, and the hairspring is wound up.

そして計数器46.47,48の計数が進み、この計数
内容がラッチ回路5L 52,53の記憶内容と一致す
ると一致回路14L 142,143の出力はすべて
高レベルになり、ゲート回路93の出力は低レベルに反
転する。
Then, the counts of the counters 46, 47, and 48 progress, and when the count contents match the stored contents of the latch circuits 5L, 52, and 53, the outputs of the coincidence circuits 14L, 142, and 143 all become high level, and the output of the gate circuit 93 becomes high level. Flip to low level.

このためゲート回路86およびゲート回路94は閉じる
Therefore, gate circuit 86 and gate circuit 94 are closed.

したがってモータの駆動は停止し、ヒゲゼンマイの巻き
上げを終わる。
Therefore, the drive of the motor is stopped and the winding of the hairspring is finished.

そしてこの後前述のワンショットパルス発生器32の出
力Qからのパルスが立下り、ワンショットパルス発生器
33の出力Qからパルスが発生し、この立上りにより計
数器42,43゜44.45をリセットする。
After that, the pulse from the output Q of the one-shot pulse generator 32 falls, a pulse is generated from the output Q of the one-shot pulse generator 33, and this rise resets the counters 42, 43, 44, 45. do.

その後また第3図示のゲート回路21から第4図示゛の
端子CK、上記でヒゲゼンマイを巻き上げられたテンプ
の振動によるパルスが供給される。
Thereafter, a pulse is supplied from the gate circuit 21 shown in the third figure to the terminal CK shown in the fourth figure, which is caused by the vibration of the balance wheel whose hairspring is wound as described above.

そして上述と同様の動作が繰り返される。Then, the same operation as described above is repeated.

この動作の繰り返しにより、ヒゲゼンマイの長さが調整
されてゆき、分周器35の出力パルスを計数器41,4
2・・・・・・45が計数し、計数器43,44の計数
内容が°0″になったとき、インバータ119,120
,121゜122およびインバータ129,130,1
31゜132の出力はすべて高レベルになり、ゲート回
路67.92の出力は低レベルになる。
By repeating this operation, the length of the hairspring is adjusted, and the output pulses of the frequency divider 35 are transferred to the counters 41 and 4.
2...45 counts and when the count contents of the counters 43 and 44 reach °0'', the inverters 119 and 120
, 121° 122 and inverter 129, 130, 1
The outputs of 31.degree. 132 all go to high level, and the outputs of gate circuits 67.92 go to low level.

このためインバータ113,123の出力は高レベルに
保持され、このときゲート回路97の出力は高レベルで
あり、ゲート回路63の二人力は高レベルに保持される
Therefore, the outputs of the inverters 113 and 123 are held at a high level, and at this time, the output of the gate circuit 97 is held at a high level, and the output of the gate circuit 63 is held at a high level.

一方ワンショットパルス発生器32の出力Q、Qはそれ
ぞれ一致回路14L 142゜143の出力が高レベ
ルに反転し、モータが停止しだのち低レベル、高レベル
に反転するので、ワンショットパルス発生器33の出力
Qにパルスが発生し、この立下りにより計数器42,4
?h、4445をリセットする。
On the other hand, the outputs Q and Q of the one-shot pulse generator 32 are inverted from the outputs of the matching circuits 14L and 142 to high level, and after the motor stops, are inverted to low level and then high level, so the one-shot pulse generator A pulse is generated at the output Q of 33, and this fall causes the counters 42 and 4 to
? h, reset 4445.

またゲート回路62の出力は高レベルに反転し、ゲート
回路630入力はすべて高レベルになる。
Also, the output of gate circuit 62 is inverted to high level, and all inputs of gate circuit 630 are high level.

したがってゲート回路63の出力は低レベルに反転し、
これによりワンショットパルス発生器36の出力Q、Q
はそれぞれ高レベル、低レベルに反転する。
Therefore, the output of the gate circuit 63 is inverted to a low level,
As a result, the outputs Q and Q of the one-shot pulse generator 36
are inverted to high and low levels, respectively.

出力Qのレベルの反転により、ロータリソレノイドを駆
動してヒゲゼンマイの巻き上げられた部分を切断する。
The reversal of the level of the output Q drives the rotary solenoid to cut the wound portion of the hairspring.

なおヒゲゼンマイの巻き上げを行ないながらテンプの振
動周期を検出しているため、この振動中心がずれ、また
テンプの短期安定もよくない。
Furthermore, since the balance spring's vibration cycle is detected while the hairspring is being wound, the center of vibration is shifted, and short-term stability of the balance is also poor.

このため誤差が発生する。This causes an error.

そこで計数器42の計数内容はこの誤差範囲内とし、こ
の計数内容は無視した。
Therefore, the count content of the counter 42 was set within this error range, and this count content was ignored.

一方出力会のレベルの反転によりゲート回路64の出力
は高レベルに反転し、ゲート回路65の出力は低レベル
に反転する。
On the other hand, due to the inversion of the output level, the output of the gate circuit 64 is inverted to a high level, and the output of the gate circuit 65 is inverted to a low level.

これによりワンショットパルス発生器37の出力Qにパ
ルスが発生し、:このパルスの立下りによりフリップフ
ロップ回路58をトリガし、出力Qは低レベルに反転す
る。
This generates a pulse at the output Q of the one-shot pulse generator 37; the fall of this pulse triggers the flip-flop circuit 58, and the output Q is inverted to a low level.

このため第3図示のゲート回路19の入力端子bハ低レ
ベルに保持され、ワンショットパルス発生器29からの
出力パルスはゲート回路19により、・遮断される。
Therefore, the input terminal b of the gate circuit 19 shown in FIG. 3 is held at a low level, and the output pulse from the one-shot pulse generator 29 is cut off by the gate circuit 19.

一方前記のフリップフロップ回路58の出力σのレベル
の反転によりワンショットパルス発生器139の出力Q
、Qはヒゲゼンマイの切断が終了するのに十分女時間、
本実施例では0.3秒間遅れて、出力Q、Qがそれぞれ
高レベル。
On the other hand, due to the inversion of the level of the output σ of the flip-flop circuit 58, the output Q of the one-shot pulse generator 139
, Q is enough time for the balance spring to finish cutting,
In this embodiment, outputs Q and Q are each at a high level after a delay of 0.3 seconds.

低レベルに反転する。Flip to low level.

このため分周段50の出力パルスはゲート回路108,
110.インバータ138およびゲート回路112を介
してゲート回路99,103に供給される。
Therefore, the output pulse of the frequency dividing stage 50 is transmitted to the gate circuit 108,
110. It is supplied to gate circuits 99 and 103 via inverter 138 and gate circuit 112.

このときゲート回路107の出力は高レベルに保持され
ているため、。
At this time, the output of the gate circuit 107 is held at a high level.

インバータ137の出力は低レベルに、ケート回路98
の出力は高レベルに保持され、インバータ134の出力
が高レベルに保持される。
The output of the inverter 137 is at a low level, and the gate circuit 98
The output of inverter 134 is held at a high level, and the output of inverter 134 is held at a high level.

したがってゲート回路106の出力パルスにより駆動回
路140は前記と同様に作動し、モータを駆動しヒ。
Therefore, the output pulse of the gate circuit 106 causes the drive circuit 140 to operate in the same manner as described above to drive the motor.

ゲゼンマイの切断された部分を送り出し、捨てる。Send out the severed part of Gezenmai and throw it away.

つぎにテンプの振動周期が0.4秒以下である場合につ
いて説明する。
Next, a case where the vibration period of the balance wheel is 0.4 seconds or less will be explained.

この場合も端子Cに発生するパルスにより前述と同様に
ワンショットパルス発生器32,33.34が動作し、
ゲート回路61が開き、計数器4L 42・・・・・・
45が計数を開始する。
In this case as well, the one-shot pulse generators 32, 33, and 34 are operated by the pulse generated at the terminal C in the same manner as described above.
The gate circuit 61 opens and the counter 4L 42...
45 starts counting.

ところがこのパルス幅は0.4秒以下テあるため、計数
器41に供給される。
However, since this pulse width is less than 0.4 seconds, it is supplied to the counter 41.

分周器40の出力パルス数は99999発以下でアリ、
計数器45の計数内容は°゛9”となる。
The number of output pulses of the frequency divider 40 must be 99999 or less.
The count content of the counter 45 becomes °゛9''.

そして前記と同様にワンショットパルス発生器34の出
力パルスの立下りによりラッチ回路51,52,53゜
54に計数器42,43,44,45の計数内容□が読
み込まれる。
Then, as described above, the count contents □ of the counters 42, 43, 44, 45 are read into the latch circuits 51, 52, 53, 54 by the fall of the output pulse of the one-shot pulse generator 34.

同時に計数器46.47.48が計数を開始する。At the same time, counters 46, 47, 48 start counting.

このときラッチ回路54の記憶内容は、9”であるため
、ゲート回路96の出力は高レベルになり、インバータ
128の出カバ低レベルになる。
At this time, since the content stored in the latch circuit 54 is 9'', the output of the gate circuit 96 becomes high level, and the output of the inverter 128 becomes low level.

このためゲート回路71.γ273.80,81,82
および選択回路145の同様のゲート回路が選択され、
補数回路55゜56.57の出力がそれぞれゲート回路
71゜72.73,74,75,76、ゲート回路80
81.82,83,84,85および選択ゲート回路1
45を介して一致回路141,142゜143に供給さ
れる。
Therefore, the gate circuit 71. γ273.80,81,82
and a similar gate circuit of the selection circuit 145 is selected,
The outputs of the complement circuits 55゜56.57 are respectively connected to gate circuits 71゜72.73, 74, 75, 76 and gate circuit 80.
81.82, 83, 84, 85 and selection gate circuit 1
45 to matching circuits 141, 142 and 143.

なお一致回路141,142143に供給される数値は
100000と計数器41.42・・・・・・45の計
数内容との差でなければならない。
Note that the numerical value supplied to the coincidence circuits 141, 142143 must be the difference between 100000 and the count contents of the counters 41, 42, . . . , 45.

このため計数器42,43,44の計数内容の10の補
数をとり、これを一致回路141142.143に供給
するものである。
For this purpose, the 10's complement of the counts of the counters 42, 43, and 44 is taken and supplied to the coincidence circuits 141142 and 143.

このときゲート回路96の出力が高レベルであるために
、ゲート回路98の出力は低レベルに、インバータ13
3の出カバ高レベル、インバータ134の出力は低レベ
ルに保持される。
At this time, since the output of the gate circuit 96 is at a high level, the output of the gate circuit 98 is at a low level, and the inverter 13
3, the output of the inverter 134 is held at a low level.

このため前述とは逆にゲート回路103,104の入力
が低レベルに、ゲート回路99,100,102の入力
が高レベルに保持され、前述とは逆の順にフリップフロ
ップ回路59,60の出力Q、Qにイ周期ずつ位相のず
れたパルスが発生し、駆動回路140を作動して前述と
は逆方向にモータを回転させ、ヒゲゼンマイを巻き戻す
Therefore, contrary to the above, the inputs of the gate circuits 103 and 104 are held at a low level, and the inputs of the gate circuits 99, 100, and 102 are held at a high level. , Q are generated with a phase shift of A period, actuating the drive circuit 140 to rotate the motor in the opposite direction to that described above, and rewind the hairspring.

以下の動作は前述と同様に行なわれる。The following operations are performed in the same manner as described above.

なお上述の実施例に比較して調整後のテンプの;誤差範
囲を多少広げてもよいとすれば、補数回路55.56.
57に代えて以下の回路を用いれば回路構成が簡素化さ
れる。
If the error range of the adjusted balance wheel can be expanded somewhat compared to the above-mentioned embodiment, the complement circuits 55, 56, .
If the following circuit is used in place of 57, the circuit configuration can be simplified.

第9図において147,148はそれぞれ”10”9”
の補数をとる補数回路であり149は補数回路148と
全く同様の回路である。
In Figure 9, 147 and 148 are "10" and "9" respectively.
149 is a circuit completely similar to the complement circuit 148.

150゜151・・・・・・161はゲート回路、16
2,163・・・・・・177はインバータである。
150°151...161 is the gate circuit, 16
2,163...177 are inverters.

々お第4図と同一符号は同一部分を示す。The same reference numerals as in FIG. 4 indicate the same parts.

以上の回路構成により計数器42の計数内容が″0″以
外のときは補数回路147,148゜149の出力には
正しい値の補数が発生する。
With the circuit configuration described above, when the count content of the counter 42 is other than "0", the complement of the correct value is generated at the output of the complement circuits 147, 148 and 149.

計数器42の計数内容が”0”のときは補数回路147
の出力端子f2g、h、iはすべて低レベルとなり、″
0″が発生する。
When the count content of the counter 42 is “0”, the complement circuit 147
The output terminals f2g, h, and i all become low level, and
0'' occurs.

一方補数回路148には計数器43の計数内容の”9”
の補数が発生する。
On the other hand, the complement circuit 148 receives "9", which is the count content of the counter 43.
The complement of is generated.

これは前段の補数回路147からの桁借り分を考慮して
′9”の補数をとるものであるが、この場合補数回路1
47からの桁借りがないので正しくは′10”の補数が
発生しなければならない。
This takes into account the digits borrowed from the previous stage complement circuit 147, and calculates the complement of '9''. In this case, the complement circuit 1
Since there is no borrowing from 47, the complement of '10' must be generated correctly.

また計数器42の計数内容が”0”になった場合、この
補数回路147の出力は8”となる。
Further, when the count content of the counter 42 becomes "0", the output of the complement circuit 147 becomes "8".

このため正確な誤差値から20減じた値が発生する。Therefore, a value obtained by subtracting 20 from the correct error value is generated.

以上詳述したごとく本発明によれば振動体の振動出力信
号により決定される時間に応じてヒゲゼンマイを調整し
、切断するようにしたので、調整から切断まですべて自
動的に行なわれ、はとんど人手を必要としない。
As detailed above, according to the present invention, the hairspring is adjusted and cut according to the time determined by the vibration output signal of the vibrating body, so everything from adjustment to cutting is done automatically. Does not require any manual labor.

また機械的な機構が少なくなり、小型化することができ
る。
In addition, the number of mechanical mechanisms is reduced and the size can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はテンプの正面図、第2図はテンプの平面図、第
3図および第4図は本発明の一実施例の回路図、第5図
は調整および切断機構を概略的に示した説明図、第6図
、第7図および第8図は説明のだめのタイムチャート、
第9図は本発明の一部の回路の他の実施例の回路図であ
る。 A・・・テンプの駆動回路、D・・・検出回路、41゜
42.48・・・計数器、61・・・ゲート回路、86
・・・ゲート回路、141,142,143・・・一致
回路、M・・・モータ、E・・・ローラ、9・・・切断
装置。
Fig. 1 is a front view of the balance, Fig. 2 is a plan view of the balance, Figs. 3 and 4 are circuit diagrams of an embodiment of the present invention, and Fig. 5 schematically shows the adjustment and cutting mechanism. Explanatory diagrams, Figures 6, 7 and 8 are time charts for illustration purposes only,
FIG. 9 is a circuit diagram of another embodiment of a part of the circuit of the present invention. A... Balance drive circuit, D... Detection circuit, 41°42.48... Counter, 61... Gate circuit, 86
...Gate circuit, 141, 142, 143... Matching circuit, M... Motor, E... Roller, 9... Cutting device.

Claims (1)

【特許請求の範囲】[Claims] 1 ヒゲゼンマイによって振動周期が決まる振動体を設
け、この振動体の振動出力信号を振動周期に応じたパル
スに変換する変換回路を設け、この変換回路の出力パル
スによってクロックパルスの通過を制御する制御回路を
設け、この制御回路を通過したクロックパルスを計数す
る第1の計数器を設け、この第1の計数器の計数終了後
に基準パルスの計数を行なう第2の計数器を設け、この
第2の計数器の計数開始に件ってヒゲゼンマイを送るヒ
ゲゼンマイ送り装置を設け、第1の計数器および第2の
計数器の計数内容の一致を検出して第2の計数器の計数
を停止せしめるとともにヒゲゼンマイ送り装置の作動を
停止せしめる一致回路を設け、第1の計数器の計数内容
が予め設定した計数値になるまで上記変換回路からのパ
ルスの到来ごとに上記各動作を繰り返し行々わせる制御
回路を設け、第1の計数器の計数内容が予め設定した計
数値になったのちにヒゲゼンマイ切断装置を作動する作
動回路を設けたヒゲゼンマイ調整装置。
1 A vibrating body whose vibration period is determined by a hairspring is provided, a conversion circuit is provided to convert the vibration output signal of this vibrating body into a pulse according to the vibration period, and the passage of a clock pulse is controlled by the output pulse of this conversion circuit. a first counter for counting clock pulses passing through the control circuit; a second counter for counting reference pulses after the first counter finishes counting; A hairspring feeding device is provided to send a balance spring when the counter starts counting, and when the coincidence of the counts of the first counter and the second counter is detected, the counting of the second counter is stopped. A matching circuit is provided to stop the operation of the balance spring feeding device, and each of the above operations is repeated every time a pulse arrives from the conversion circuit until the count of the first counter reaches a preset count value. A hairspring adjustment device comprising: a control circuit for controlling the hairspring; and an operating circuit for activating a hairspring cutting device after the count of a first counter reaches a preset count value.
JP6366374A 1974-06-05 1974-06-05 hairspring spring Expired JPS5822716B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6366374A JPS5822716B2 (en) 1974-06-05 1974-06-05 hairspring spring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6366374A JPS5822716B2 (en) 1974-06-05 1974-06-05 hairspring spring

Publications (2)

Publication Number Publication Date
JPS50155266A JPS50155266A (en) 1975-12-15
JPS5822716B2 true JPS5822716B2 (en) 1983-05-10

Family

ID=13235796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6366374A Expired JPS5822716B2 (en) 1974-06-05 1974-06-05 hairspring spring

Country Status (1)

Country Link
JP (1) JPS5822716B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1172716A1 (en) * 2000-01-21 2002-01-16 Seiko Instruments Inc. Method of manufacturing mechanical timepiece

Also Published As

Publication number Publication date
JPS50155266A (en) 1975-12-15

Similar Documents

Publication Publication Date Title
US5038329A (en) Step motor control mechanism for electronic timepiece
US4208868A (en) Control device for a step-by-step motor
US4772022A (en) Apparatus for stopping the reels of a slot machine
US4358840A (en) Analogue alarm electronic timepiece
JPS6037910B2 (en) electronic clock
JPS5822716B2 (en) hairspring spring
US3258669A (en) Variable width fulse-fed micromotor control system
US4175372A (en) Electronic timepiece
US4417820A (en) Time-keeping device, especially a quartz-controlled clock
JPS6137584B2 (en)
JPS6231313B2 (en)
JPS5922191B2 (en) electronic clock
JPH0441353Y2 (en)
GB2177821A (en) Variable speed control circuit
JPS6316319Y2 (en)
JPS5822717B2 (en) Tempno hairspring spring
JPH037833Y2 (en)
JP2586017B2 (en) Magnetic disk drive
JPS6123832Y2 (en)
JPH0516548Y2 (en)
JPS61165680A (en) Electronic timepiece
JPH0738879Y2 (en) Analog clock
JPS6135181A (en) Speed controller
JPH0829563A (en) Electronic clock time setting device
JPS5843711B2 (en) digital electronic clock