Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5823931B2 - How to use a hand hacking tool - Google Patents
[go: Go Back, main page]

JPS5823931B2 - How to use a hand hacking tool - Google Patents

How to use a hand hacking tool

Info

Publication number
JPS5823931B2
JPS5823931B2 JP9895075A JP9895075A JPS5823931B2 JP S5823931 B2 JPS5823931 B2 JP S5823931B2 JP 9895075 A JP9895075 A JP 9895075A JP 9895075 A JP9895075 A JP 9895075A JP S5823931 B2 JPS5823931 B2 JP S5823931B2
Authority
JP
Japan
Prior art keywords
etching
layer
polycrystalline silicon
silicon layer
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9895075A
Other languages
Japanese (ja)
Other versions
JPS5222881A (en
Inventor
林久雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9895075A priority Critical patent/JPS5823931B2/en
Publication of JPS5222881A publication Critical patent/JPS5222881A/en
Publication of JPS5823931B2 publication Critical patent/JPS5823931B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Description

【発明の詳細な説明】 本発明は、半導体基板上に被着した薄層のエツチング法
に係わる。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for etching thin layers deposited on a semiconductor substrate.

半導体装置に於ては、周知のように、例えばトランジス
タ、半導体集積回路(IC)等の場合、その半導体デバ
イスの表面に表面安定化のための絶縁性薄層が被着形成
され、またフォトセル・フォトトランジスタ等の場合、
その光照射されるデバイス面を無反射とすべく光学的コ
ーティング層が被着形成される。
As is well known in the field of semiconductor devices, for example, in the case of transistors, semiconductor integrated circuits (ICs), etc., an insulating thin layer is deposited on the surface of the semiconductor device for surface stabilization, and photocells, etc.・For phototransistors, etc.
An optical coating layer is deposited to make the surface of the device irradiated with light non-reflective.

これら表面安定化薄層又は光学的コーティング層として
はSiO□、S i3N4等の薄層が知られており、且
つこれらS i02、S I 3N4は夫々NH4HF
2液、熱リン酸液によって選択エツチングが可能とされ
ている。
As these surface stabilizing thin layers or optical coating layers, thin layers of SiO□, Si3N4, etc. are known, and these Si02 and Si3N4 are NH4HF, respectively.
Selective etching is said to be possible with two liquids, a hot phosphoric acid solution.

一力、本出願人は先に上記の表面安定化層及び光学的コ
ーティング層用として極めて好適な半絶縁性多結晶シリ
コン層を提案した。
The present applicant has previously proposed a semi-insulating polycrystalline silicon layer which is extremely suitable for the above-mentioned surface stabilizing layer and optical coating layer.

この半絶縁性多結晶シリコン層は、例えば酸素を15〜
35原子%含む多結晶シリコン、又は窒素を10原子%
以上含む多結晶シリコンより成るものである。
This semi-insulating polycrystalline silicon layer contains oxygen for example
Polycrystalline silicon containing 35 at% or 10 at% nitrogen
It is made of polycrystalline silicon containing the above.

然るに、この半絶縁性多結晶シリコン層を用いた場合、
その半絶縁性多結晶シリコン層に対する選択エツチング
、例えば電極取出しのための窓明を行う際の選択エツチ
ングを良好に行うことができなかった。
However, when using this semi-insulating polycrystalline silicon layer,
Selective etching of the semi-insulating polycrystalline silicon layer, for example, selective etching when performing a window for electrode extraction, could not be performed satisfactorily.

即ち、このような半絶縁性多結晶シリコン層に対するエ
ツチングとしては、例えばHNO3+HF系のエツチン
グ液あるいはプラズマエツチングを用いることが考えら
れたか、これらを用いた場合には半絶縁性多結晶シリコ
ン層のエツチングの終点が明確でなく、エツチングが足
りなかったり、或はエツチングしすぎたりする憧れが充
分にあり、且つ基板のシリコンをもエツチングしてしま
いシリコン面が荒れてしまうという欠点があった。
That is, for etching such a semi-insulating polycrystalline silicon layer, it has been considered to use, for example, an HNO3+HF-based etching solution or plasma etching, or if these are used, the etching of the semi-insulating polycrystalline silicon layer is The end point of etching is not clear, there is a strong possibility that etching is insufficient or too much, and the silicon of the substrate is also etched, resulting in a rough silicon surface.

又、上記のS 13N4に対する選択エツチングではエ
ツチング液として液温180°C程度の熱リン酸溶液を
用いるためにエツチングマスクとして通常のフォトレジ
スト層を用いることが出来ない不便かあった。
Further, in the selective etching for S13N4 described above, a hot phosphoric acid solution with a liquid temperature of about 180° C. is used as the etching solution, which is inconvenient in that a normal photoresist layer cannot be used as an etching mask.

本発明は、かかる点に鑑みシリコン半導体基板上に上記
の酸素を含む多結晶シリコン、あるいは窒素を含む多結
晶シリコン及び513N4の如き窒化シリコンよりなる
薄層を被着した場合に於て、該薄層の選択エツチングを
良好に行なえるようにした半導体基板上の薄層エツチン
グ法を提供するものである。
In view of this point, the present invention provides a thin layer made of polycrystalline silicon containing oxygen, polycrystalline silicon containing nitrogen, and silicon nitride such as 513N4, when deposited on a silicon semiconductor substrate. The present invention provides a thin layer etching method on a semiconductor substrate that allows selective etching of layers.

以下、本発明の詳細な説明する。The present invention will be explained in detail below.

本発明においては、特殊のエツチング液を用いて上記の
如き酸素を含む多結晶シリコン及び窒化シリコンよりな
る薄層に対する選択エツチングを行うものであり、先づ
このエツチング液について述べる。
In the present invention, a special etching solution is used to selectively etch the thin layer of oxygen-containing polycrystalline silicon and silicon nitride as described above, and this etching solution will be described first.

本発明のエツチング液は、過酸化水素(H2O2)と弗
酸(HF)と中和溶液すなわちNH4F、 NH4on
The etching solution of the present invention contains hydrogen peroxide (H2O2), hydrofluoric acid (HF), and a neutralizing solution, ie, NH4F, NH4on.
.

KOHl又はNaOH等の如き塩又は塩基との混液より
成り、弱酸性か中性すなわちpH3,5〜5,5である
液をもって構成する。
It consists of a mixed solution with a salt or base such as KOHl or NaOH, and has a weakly acidic or neutral solution, that is, a pH of 3.5 to 5.5.

ここで液のpHを3.5〜5.5の範囲に選定した理由
は、例えば上記半絶縁性多結晶シリコンをエツチングし
た場合、pHが3.5より小さいとエツチング後の表面
にスティン(さび)が生じ、またpHが5.5より太き
いとエツチング速度が極度に落ち実用的でなくなるため
である。
The reason why the pH of the solution was selected in the range of 3.5 to 5.5 is that, for example, when etching the above-mentioned semi-insulating polycrystalline silicon, if the pH is lower than 3.5, stains (rust) may appear on the surface after etching. ) will occur, and if the pH is higher than 5.5, the etching rate will be extremely low, making it impractical.

また、エツチング液に於ては、液が強酸性の場合、エツ
チングマスクとして一般に用いられているフォトレジス
トが剥離などによって使用できないが、液が中性に近づ
くにつれて剥離がなくなりフォトレジストの使用が可能
となる。
Additionally, if the etching solution is strongly acidic, photoresist, which is commonly used as an etching mask, will peel off and become unusable, but as the solution approaches neutrality, the peeling will stop and photoresist can be used. becomes.

上記のエツチング液はpHが3.5〜5.5であるため
にエツチングマスクとしてフォトレジストの使用が可能
となる。
Since the above etching solution has a pH of 3.5 to 5.5, it is possible to use a photoresist as an etching mask.

又、上記エツチング液に於ては、そのH2O2が被エツ
チング層(例えば酸素を含む多結晶シリコン)中のSi
、SiOをSiO□に酸化させる作用をなし、HFがそ
のSiO□を腐食する作用をなし、塩又は塩基が液のp
Hを調整する作用をなす。
In addition, in the above etching solution, the H2O2 etches Si in the layer to be etched (for example, polycrystalline silicon containing oxygen).
, acts to oxidize SiO to SiO□, HF acts to corrode the SiO□, and salt or base reduces the pH of the liquid.
It acts to adjust H.

このために、このエツチング液さしてはH2O2とHF
吉の比も重要な要素きなるもので、従ってH2O2とH
Fとの比を次のような範囲に選定するを可とする。
For this reason, this etching solution consists of H2O2 and HF.
The ratio of luck is also an important factor, so H2O2 and H
It is possible to select the ratio with F within the following range.

ここで、H2す2不Fが3に達しないときはエツチング
される被エツチング層、特に半絶縁性多結晶シリコンに
おいてスティンであろうと思われる青味がかった残留物
が残り好ましくない。
Here, when H2F2F does not reach 3, a bluish residue that is considered to be stain remains in the layer to be etched, especially semi-insulating polycrystalline silicon, which is undesirable.

またH2O2,有Fが20を越えるときはエツチング速
度が遅くなり実際の製造に適さない。
Further, when the H2O2 and F content exceeds 20, the etching rate becomes slow and it is not suitable for actual production.

次に本発明のエツチング液の実施例を示す。Next, examples of the etching solution of the present invention will be shown.

表〔目はH2O2とHFとNH4Fとの混液によるもの
で、各組成比を種々変えたときの夫々の特性(pH、エ
ツチング速度)を示したものである。
The table below shows the properties (pH, etching rate) of a mixture of H2O2, HF, and NH4F when the composition ratio was varied.

尚、使用したH2O2は30%水溶液、HFは50%水
溶液、NH4Fは40%水溶液でいずれも市販のもので
ある。
The H2O2 used was a 30% aqueous solution, the HF was a 50% aqueous solution, and the NH4F was a 40% aqueous solution, all of which were commercially available.

被エツチング薄層はN20とS IH40 の流量比がN20/5iH4= 15oとしたときの酸
素含有多結晶シリコン層(酸素原子濃度が20atom
s%の多結晶シリコン)で厚さ4000人のもである。
The thin layer to be etched is an oxygen-containing polycrystalline silicon layer (with an oxygen atom concentration of 20 atoms) when the flow rate ratio of N20 and SIH40 is N20/5iH4 = 15o.
s% polycrystalline silicon) with a thickness of 4,000.

上記表〔1〕では試料番号3,4,5.7のエツチング
液が使用可能であり、中でも試料番号4のエツチング液
が最適である。
In the above table [1], the etching solutions of sample numbers 3, 4, and 5.7 can be used, and among them, the etching solution of sample number 4 is most suitable.

又、最適エツチング液(試料番号4)による他の被エツ
チング層、即ちシリコン(Sl)、CV D法によるS
+ 02、熱酸化による5IO2及び窒素含有多結晶
シリコン(NH3/5iH4=20015o)、513
N4 に対するエツチング特性を下記の表〔■〕に示
す。
In addition, other layers to be etched using the optimum etching solution (sample number 4), namely silicon (Sl) and S by the CVD method, were also etched.
+02, 5IO2 and nitrogen-containing polycrystalline silicon by thermal oxidation (NH3/5iH4=20015o), 513
The etching characteristics for N4 are shown in the table [■] below.

なお、第1図に本発明のエツチング液、すなわち表(1
)の試料番号4で示したエツチング液の酸素を含む多結
晶シリコン中の酸素濃度に対するエツチング特性を示す
In addition, FIG. 1 shows the etching solution of the present invention, that is, Table (1)
) shows the etching characteristics of the etching solution shown in Sample No. 4 with respect to the oxygen concentration in polycrystalline silicon containing oxygen.

縦軸にエツチング速度(入/沙)横軸に酸素を含む多結
晶シリコン中の酸素の濃度(原子%)をとって示す。
The vertical axis shows the etching rate (in/out), and the horizontal axis shows the concentration of oxygen in polycrystalline silicon (atomic %).

図中、曲線aは本発明のエツチング液、曲線すは従来の
5i02用エツチング液(HF:NH4F=12: 1
oo)、曲線Cは従来のSi用エツチング液(HF:H
NO3:CH3CO0I−(−I:5:40)である。
In the figure, curve a is the etching solution of the present invention, and curve a is the conventional etching solution for 5i02 (HF:NH4F=12:1
oo), curve C is the conventional etching solution for Si (HF:H
NO3:CH3CO0I-(-I:5:40).

この特性図から明らかなように、本発明によるエツチン
グ液は酸素含有が10原子%以下の多結晶シリコンに対
してエツチング作用がなく、酸素含有が10原子%を越
えるところから急激にエツチング作用が生じ、特に表面
安定化層に適した酸素含有が14〜35原子%の多結晶
シリコンにおいて高いエツチング作用を呈するこさが認
められる。
As is clear from this characteristic diagram, the etching solution according to the present invention has no etching effect on polycrystalline silicon with an oxygen content of 10 atom % or less, and the etching effect occurs rapidly when the oxygen content exceeds 10 atom %. In particular, polycrystalline silicon with an oxygen content of 14 to 35 atom %, which is suitable for a surface stabilizing layer, exhibits a high etching effect.

又、上記表CI、lに示した実施例はNH4Fを用いた
場合であるが、その他のNH4OH,KOH,NaOH
等を用いた場合も同様である。
In addition, the examples shown in Table CI, I above are cases where NH4F is used, but other NH4OH, KOH, NaOH
The same is true when using etc.

例えばH2O2とHFとNH4OHとを6:1:6の割
合で混液したエツチング液においては、液のpHが4、
表CI)で用いた酸素を含む多結晶シリコンに対するエ
ツチング速度が約45人廓であり、上記実施例と同様の
エツチング特性を有する。
For example, in an etching solution that is a mixture of H2O2, HF, and NH4OH in a ratio of 6:1:6, the pH of the solution is 4,
The etching rate for the oxygen-containing polycrystalline silicon used in Table CI) was about 45 μm, and the etching properties were similar to those of the above examples.

この混液においてもpHが3.5〜5.5の範囲に選定
し、H20□、とHFとの比もH2O2/HF−3〜2
0の範囲に選定するようになすを可とする。
In this mixed solution, the pH was selected to be in the range of 3.5 to 5.5, and the ratio of H20□ and HF was also selected to be H2O2/HF-3 to 2.
It is possible to select anything within the range of 0.

同様に、H20□とHFとKOHによるエツチング液あ
るいはH2O2とHFとNaOHによるエツチング液に
おいても各成分を適当量配分してpHが3.5〜5.5
となるように選定し、またH2O2/Hp=3〜20
となるように選定すれば、上記実施例と同様のエツチン
グ特性を有するものである。
Similarly, in an etching solution of H20□, HF, and KOH or an etching solution of H2O2, HF, and NaOH, appropriate amounts of each component are distributed to achieve a pH of 3.5 to 5.5.
and H2O2/Hp=3~20
If selected so as to have the same etching properties as those of the above embodiments, it is possible to obtain etching characteristics similar to those of the above embodiments.

而して、本発明においては、シリコン半導体基板上に直
接又は間接に酸素を含む多結晶シリコン層あるいは窒素
を含む多結晶シリコン層及び513N4層の如き窒化シ
リコン層の一種又は複数種を被着して例えば表面安定化
層或は光学的コーティング層を形成した場合の該薄層の
選択エツチングを、上述した特殊のエツチング液を利用
し、フォトレジスト層あるいは多結晶シリコン層をエツ
チングマスクとして行うようにするものである1次に実
施例を用いて説明する。
Therefore, in the present invention, one or more types of a polycrystalline silicon layer containing oxygen or a polycrystalline silicon layer containing nitrogen and a silicon nitride layer such as a 513N4 layer are directly or indirectly deposited on a silicon semiconductor substrate. For example, when a surface stabilizing layer or an optical coating layer is formed, selective etching of the thin layer can be carried out using the above-mentioned special etching solution and using a photoresist layer or a polycrystalline silicon layer as an etching mask. This will be explained using a first embodiment.

第2図は8102層と酸素を含む多結晶シリコン層によ
る表面安定化層の選択エツチングに適用した場合である
FIG. 2 shows a case where the method is applied to selective etching of a surface stabilizing layer made of an 8102 layer and a polycrystalline silicon layer containing oxygen.

第2図Aにおいて、1は例えばN形のシリコン単結晶基
板、2は選択拡散で形成されたP影領域、jはPN接合
を示す。
In FIG. 2A, 1 indicates, for example, an N-type silicon single crystal substrate, 2 indicates a P shadow region formed by selective diffusion, and j indicates a PN junction.

この基板1上の全面に酸素を含む多結晶シリコン層3と
5IO2層4を順次被着形成し、表面安定化層5を形成
する。
A polycrystalline silicon layer 3 containing oxygen and a 5IO2 layer 4 are sequentially deposited on the entire surface of the substrate 1 to form a surface stabilizing layer 5.

酸素を含む多結晶シリコン層3はその酸素含有が14〜
35原子%、就中20原子%のものとし、之等層3及び
4は共に所謂C,V、D法によって形成し得る。
The polycrystalline silicon layer 3 containing oxygen has an oxygen content of 14 to
35 atomic %, especially 20 atomic %, and both of these layers 3 and 4 can be formed by the so-called C, V, D method.

次にこの8102層4上のエツチング除去すべき部分例
えば電極取出のための窓明けを行う部分を除く他部にエ
ツチング用マスク6を被着形成する。
Next, an etching mask 6 is formed on the 8102 layer 4 except for the portion to be etched away, for example, the portion where a window is to be opened for electrode extraction.

このマスク6としてはフォトレジスト層(例えばKPR
:商品名、コダック社製)、純粋な多結晶シリコン層ま
たは10原子%以下の酸素を含む多結晶シリコン層を用
い得る。
As this mask 6, a photoresist layer (for example, KPR) is used.
A pure polycrystalline silicon layer or a polycrystalline silicon layer containing 10 atomic % or less of oxygen can be used.

しかる後、上述の本発明によるエツチング液によってマ
スク6の被着されていない部分の表面安定化層5を選択
エツチングして除去する。
Thereafter, the surface stabilizing layer 5 in the portions of the mask 6 which are not covered is selectively etched and removed using the above-mentioned etching solution according to the present invention.

斯くすれば、8102層4及び酸素を含む多結晶シリコ
ン層3のみがエツチングされ、基板1のシリコンはエツ
チングされないために基板1の表面は荒れず且つ正確な
選択エツチングができる(第2図B)。
In this way, only the 8102 layer 4 and the polycrystalline silicon layer 3 containing oxygen are etched, and the silicon of the substrate 1 is not etched, so that the surface of the substrate 1 is not roughened and accurate selective etching can be performed (FIG. 2B). .

この場合、上記表〔1〕及び(n)によりSiO□層4
のエツチング速度(2oooA10)と酸素を含む多結
晶シリコン層3のエツチング速度(2640jv15+
)とが略同程度であるために同一のエツチングで同時に
エツチングされる。
In this case, according to the above table [1] and (n), the SiO□ layer 4
etching rate (2oooA10) and etching rate of polycrystalline silicon layer 3 containing oxygen (2640jv15+
) are approximately the same, so they are etched at the same time using the same etching process.

第3図は、酸素を含む多結晶シリコン層と窒素を含む多
結晶シリコン層による表面安定化層の選択エツチングに
適用した場合である。
FIG. 3 shows a case where the present invention is applied to selective etching of a surface stabilizing layer made of a polycrystalline silicon layer containing oxygen and a polycrystalline silicon layer containing nitrogen.

第3図Aに示すようにPN接合」の形成された基板1上
に酸素を含む多結晶シリコン層3と窒素を含む多結晶シ
リコン層7を被着して二層による表面安定化層8を形成
する。
As shown in FIG. 3A, a polycrystalline silicon layer 3 containing oxygen and a polycrystalline silicon layer 7 containing nitrogen are deposited on a substrate 1 on which a PN junction has been formed, thereby forming a two-layer surface stabilizing layer 8. Form.

この場合、酸素を含む多結晶シリコン層3はその酸素含
有量が14〜35原子%、就中20原子%のものを可と
し、窒素を含む多結晶シリコン層7はその窒素含有量が
10原子%以上、就中40原子%のものを可とし、夫々
C,V、D法にて連結成長して形成し得る。
In this case, the oxygen-containing polycrystalline silicon layer 3 may have an oxygen content of 14 to 35 at%, particularly 20 at%, and the nitrogen-containing polycrystalline silicon layer 7 may have a nitrogen content of 10 at%. % or more, especially 40 atomic %, and can be formed by connecting growth using C, V, and D methods, respectively.

即ち、例えば酸素を含む多結晶シリコン層3の場合は基
板温度を6506Cとし、SiH4:50C外、N20
:20cc15+、キャリアガスN2:401/分の混
合ガスを送り熱分解により酸素含有が20原子%の多結
晶シリコンを成長し、また窒素を含む多結晶シリコン層
7の場合は基板温度を同様に650℃とし、S t H
4: 50”7外、NH3:200CC4、キャリアガ
スN2:4A/6の混合ガスを送り熱分解で窒素含有が
40原子%の多結晶シリコン層7を成長する。
That is, for example, in the case of polycrystalline silicon layer 3 containing oxygen, the substrate temperature is 6506C, SiH4:50C, N20
:20cc15+, carrier gas N2: A mixed gas of 401/min was sent to grow polycrystalline silicon with an oxygen content of 20 at% by pyrolysis, and in the case of the polycrystalline silicon layer 7 containing nitrogen, the substrate temperature was similarly adjusted to 650 %. ℃, S t H
4: A mixed gas of NH3:200CC4 and carrier gas N2:4A/6 is fed to grow a polycrystalline silicon layer 7 having a nitrogen content of 40 atom % by thermal decomposition.

次いで、窒素を含む多結晶シリコン層γ上に選択的に第
2図と同様のエツチングマスク6を被着し、上述の本発
明によるエツチング液をもって表面安定化層8に対する
選択エツチングを行う(第3図B)。
Next, an etching mask 6 similar to that shown in FIG. 2 is selectively applied on the polycrystalline silicon layer γ containing nitrogen, and the surface stabilizing layer 8 is selectively etched using the above-mentioned etching solution according to the present invention. Figure B).

斯くすれば、酸素を含む多結晶シリコン層3及び窒素を
含む多結晶シリコン層7はエツチングされるも、基板の
シリコンはエツチングされないので、良好な選択エツチ
ングができる。
In this way, although the polycrystalline silicon layer 3 containing oxygen and the polycrystalline silicon layer 7 containing nitrogen are etched, the silicon of the substrate is not etched, so that good selective etching can be performed.

この場合、下層の酸素を含む多結晶シリコン層3の方が
上層の窒素を含む多結晶シリコン層7よりエツチング速
度が大きいので、窒素を含む多結晶シリコン層7のサイ
ドエツチングが少なくきれいな窓明は等の選択エツチン
グができる。
In this case, since the etching rate of the lower polycrystalline silicon layer 3 containing oxygen is higher than that of the upper polycrystalline silicon layer 7 containing nitrogen, side etching of the polycrystalline silicon layer 7 containing nitrogen is reduced and a clean window pattern is obtained. Selective etching is possible.

第4図は、SiO2層と窒素を含む多結晶シリコン層又
は5t3N4層とによる表面安定化層の選択エツチング
に適用した場合である。
FIG. 4 shows a case where the present invention is applied to selective etching of a surface stabilizing layer consisting of a SiO2 layer and a polycrystalline silicon layer containing nitrogen or a 5t3N4 layer.

すなわち、第4図Aに示すようにPN接合Jの形成され
た基板1上に8102層4と窒素を10原子%以上含む
多結晶シリコン層又はS + 3N4層7′を被着して
表面安定化層9を形成する。
That is, as shown in FIG. 4A, an 8102 layer 4 and a polycrystalline silicon layer containing 10 atomic percent or more of nitrogen or an S + 3N4 layer 7' are deposited on the substrate 1 on which the PN junction J is formed to stabilize the surface. A coating layer 9 is formed.

次いで、層7′上に第2図と同様のエツチングマスク層
6を被着して後、上述の本発明によるエツチング液にて
表面安定化層9に対する選択エツチングを行う(第4図
B)。
Then, after depositing an etching mask layer 6 similar to that shown in FIG. 2 on layer 7', selective etching of surface stabilizing layer 9 is carried out using the etching solution according to the invention described above (FIG. 4B).

かかる場合においても、上側と同様に層9に対する良好
な選択エツチングができる。
Even in such a case, good selective etching can be performed on the layer 9 as in the upper side.

なお、この場合、下層の8102層4の力が上層7′よ
りもエツチング速度が犬であるために層7′のサイドエ
ツチングは少なくきれいな窓明けができる。
In this case, since the force of the lower 8102 layer 4 has a faster etching speed than the upper layer 7', side etching of the layer 7' is less and a clean window can be formed.

なお、従来Si3N4用のエツチング液としては熱リン
酸が用いられ(このときのエツチング速度は100A/
6)でいたが、この熱リン酸を用いたときはエツチング
マスクとして一般に使用されるフォトレジスト層が使え
ない。
Note that hot phosphoric acid has conventionally been used as an etching solution for Si3N4 (the etching rate at this time is 100A/
6) However, when hot phosphoric acid is used, a photoresist layer generally used as an etching mask cannot be used.

然るに上述の本発明のエツチング液ではSi3N4層を
常温で且つ熱リン酸と同程度のエツチング速度(100
A/分)でエツチングができるので、エツチングマスク
としてフォトレジストを利用できる利点がある。
However, with the etching solution of the present invention described above, the Si3N4 layer can be etched at room temperature at a rate comparable to that of hot phosphoric acid (100
Since etching can be performed at a rate (A/min), the photoresist can be advantageously used as an etching mask.

上述せる如く、本発明によれば半導体装置の表面安定化
層又は光学的コーティング層として優れた特性を有する
酸素を含む多結晶シリコン層あるいは窒素を含む多結晶
シリコン層に対する選択エツチングを半導体基板表面を
荒すことなくきれいに且つ正確に行うことができ、また
Si3N4に対する選択エツチングも常温で行うことが
でき、各種の半導体装置の製造に適用して好適ならしめ
るものである。
As described above, according to the present invention, selective etching of an oxygen-containing polycrystalline silicon layer or a nitrogen-containing polycrystalline silicon layer, which has excellent properties as a surface stabilizing layer or an optical coating layer of a semiconductor device, can be performed on the surface of a semiconductor substrate. Etching can be performed cleanly and accurately without roughening, and selective etching of Si3N4 can also be performed at room temperature, making it suitable for use in manufacturing various semiconductor devices.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるエツチング液の特性を示す図、第
2図乃至第4図は夫々本発明の実施例を示す断面図であ
る。 1は第1導電形の半導体基板、2は第2導電形の半導体
領域、3はS 102層、4は酸素を含む多結晶シリコ
ン層、6はエツチングマスク、7は窒素を含む多結晶シ
リコン層である。
FIG. 1 is a diagram showing the characteristics of an etching solution according to the present invention, and FIGS. 2 to 4 are sectional views showing embodiments of the present invention. 1 is a semiconductor substrate of a first conductivity type, 2 is a semiconductor region of a second conductivity type, 3 is an S102 layer, 4 is a polycrystalline silicon layer containing oxygen, 6 is an etching mask, and 7 is a polycrystalline silicon layer containing nitrogen. It is.

Claims (1)

【特許請求の範囲】[Claims] 1 半導体基板上に10原子%を越える酸素を含有する
シリコン層を形成し、過酸化水素と弗酸と塩又は塩基と
よりなる混液で且つ該混液のpHが3.5〜5.5であ
り、過酸化水素と弗酸の比が3≦H2O2/HF≦20
であるエツチング液にて上記層をエツチングすることを
特徴とする半導体基板上の薄層エツチング法。
1. Forming a silicon layer containing more than 10 atomic % of oxygen on a semiconductor substrate, using a mixture of hydrogen peroxide, hydrofluoric acid, and a salt or base, and having a pH of 3.5 to 5.5. , the ratio of hydrogen peroxide and hydrofluoric acid is 3≦H2O2/HF≦20
A thin layer etching method on a semiconductor substrate, characterized in that the layer is etched with an etching solution.
JP9895075A 1975-08-14 1975-08-14 How to use a hand hacking tool Expired JPS5823931B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9895075A JPS5823931B2 (en) 1975-08-14 1975-08-14 How to use a hand hacking tool

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9895075A JPS5823931B2 (en) 1975-08-14 1975-08-14 How to use a hand hacking tool

Publications (2)

Publication Number Publication Date
JPS5222881A JPS5222881A (en) 1977-02-21
JPS5823931B2 true JPS5823931B2 (en) 1983-05-18

Family

ID=14233367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9895075A Expired JPS5823931B2 (en) 1975-08-14 1975-08-14 How to use a hand hacking tool

Country Status (1)

Country Link
JP (1) JPS5823931B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61176340U (en) * 1985-04-20 1986-11-04
JPS6221245U (en) * 1985-07-20 1987-02-07

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5919711Y2 (en) * 1978-12-22 1984-06-07 川崎製鉄株式会社 Furnace wall cooling device
KR100200397B1 (en) * 1990-07-23 1999-06-15 야스카와 히데아키 Semiconductor device and manufacturing method
US5281544A (en) * 1990-07-23 1994-01-25 Seiko Epson Corporation Method of manufacturing planar type polar transistors and combination bipolar/MIS type transistors
JP2857042B2 (en) * 1993-10-19 1999-02-10 新日本製鐵株式会社 Cleaning liquid for silicon semiconductor and silicon oxide

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61176340U (en) * 1985-04-20 1986-11-04
JPS6221245U (en) * 1985-07-20 1987-02-07

Also Published As

Publication number Publication date
JPS5222881A (en) 1977-02-21

Similar Documents

Publication Publication Date Title
US4804560A (en) Method of selectively depositing tungsten upon a semiconductor substrate
US8283258B2 (en) Selective wet etching of hafnium aluminum oxide films
JPS59115538A (en) Method of producing integrated circuit
EP0032024B1 (en) Process for producing semiconductor devices, devices produced by the process, and circuits and articles including such devices
EP1062691B1 (en) Selective wet etching of inorganic antireflective coatings
US4585515A (en) Formation of conductive lines
US3751314A (en) Silicon semiconductor device processing
JPS5823931B2 (en) How to use a hand hacking tool
US4742025A (en) Method of fabricating a semiconductor device including selective etching of a silicide layer
JPS6047739B2 (en) Manufacturing method of semiconductor device
US4125427A (en) Method of processing a semiconductor
US6117350A (en) Adjustable selectivity etching solutions and methods of etching semiconductor devices using the same
CN112151369B (en) Semiconductor structure and method for forming the same
US4172158A (en) Method of forming a phosphorus-nitrogen-oxygen film on a substrate
JPH07193002A (en) Method of making silicon nitride gallium diffusion barrier for molecular beam epitaxial growth of gallium arsenide
JPH10270434A (en) Method for cleaning semiconductor wafer and method for forming oxide film
Simpson et al. Planarization Processes and Applications: I. Undoped GeO2‐SiO2 Glasses
US5747357A (en) Modified poly-buffered isolation
JPS58204540A (en) Manufacture of semiconductor device
JP3032244B2 (en) Method for manufacturing semiconductor device
JPS6262457B2 (en)
JPH0529470A (en) Forming method of wiring
JPH021123A (en) Method of quick nitrizing for forming oxynitride for boundary sealed during insolating oxidization
ES337635A1 (en) Method of making a semiconductor device having two insulating coatings
JP2706964B2 (en) Method for manufacturing semiconductor device