JPS582486B2 - timer - Google Patents
timerInfo
- Publication number
- JPS582486B2 JPS582486B2 JP5241373A JP5241373A JPS582486B2 JP S582486 B2 JPS582486 B2 JP S582486B2 JP 5241373 A JP5241373 A JP 5241373A JP 5241373 A JP5241373 A JP 5241373A JP S582486 B2 JPS582486 B2 JP S582486B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- capacitor
- potential
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、短い時間間隔の信号を発生するタイマーの改
良に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in a timer that generates signals of short time intervals.
近年データ処理装置において、各種のタイマーが使用さ
れている。In recent years, various types of timers have been used in data processing devices.
このようなタイマーの内で一番簡単な構成のものはトラ
ンジスタのエミツタにコンデンサを接続し、該コンデン
サの充放電により前記トランジスタをオンON,オフO
FFさせ、コレクタ側の出力の変化を時間信号として取
り出すというものである。The simplest type of timer has a capacitor connected to the emitter of a transistor, and the transistor is turned on and off by charging and discharging the capacitor.
FF is turned on, and changes in the output on the collector side are extracted as a time signal.
しかしながら、そのような構成のタイマーにおいては、
使用トランジスタのスイッチング特性に比べて短い時間
信号を得ようとすると、安定な時間信号が得られないと
いう欠点があった。However, in a timer with such a configuration,
If an attempt is made to obtain a short time signal compared to the switching characteristics of the transistor used, there is a drawback that a stable time signal cannot be obtained.
本発明は上記欠点を除去した新規なタイマを提供しよう
とするものであり、本発明の目的はトランジスタのエミ
ツタを抵抗を介して電源に接続するとともに該エミッタ
にコンデンサを接続し、該コンデンサの充放電により前
記トランジスタがオン,オフする事を利用して、前記ト
ランジスタのコレクタ側から得た信号を時間信号とする
形式のタイマーにおいて、前記トランジスタのエミツタ
とコンデンサ間に、前記エミツタと直列にショットキー
バリアダイオードを設ける事により達成する事が出来る
。The present invention aims to provide a new timer that eliminates the above drawbacks, and an object of the present invention is to connect the emitter of a transistor to a power supply via a resistor, connect a capacitor to the emitter, and charge the capacitor. In a timer in which a signal obtained from the collector side of the transistor is used as a time signal by utilizing the fact that the transistor turns on and off due to discharge, a Schottky is connected between the emitter of the transistor and the capacitor in series with the emitter. This can be achieved by providing a barrier diode.
以下本発明を図面により詳細に説明する。The present invention will be explained in detail below with reference to the drawings.
第1図は従来のタイマの回路例図、第2図は第1図の回
路動作波形図である。FIG. 1 is a circuit example diagram of a conventional timer, and FIG. 2 is a diagram of circuit operation waveforms of FIG. 1.
第1図において、INは入力信号端子、T1,T2はト
ランジスタ、Cはコンデンサ、Rは抵抗を示す。In FIG. 1, IN is an input signal terminal, T1 and T2 are transistors, C is a capacitor, and R is a resistor.
抵抗Rは、電圧源−Vに接続されて電流源を構成してい
る。The resistor R is connected to the voltage source -V and constitutes a current source.
第2図において、INは入力信号端子INの電位波形、
E2は第1図におけるE2点の電位波形、OUTは第1
図のOUTを示す点における電位波形を示している。In FIG. 2, IN is the potential waveform of the input signal terminal IN,
E2 is the potential waveform at point E2 in Fig. 1, and OUT is the 1st potential waveform.
A potential waveform at a point indicating OUT in the figure is shown.
次に第1図の回路の動作を第2図を用いて説明する。Next, the operation of the circuit shown in FIG. 1 will be explained using FIG. 2.
第1図}とおいて、第1図IN点に第2図INに示すよ
うな矩形波を与える。1}, a rectangular wave as shown in FIG. 2 IN is applied to the IN point in FIG.
するとT1はオンとなり、電流がT1を経て+Vから−
Vへ流れる。Then T1 turns on, and the current flows from +V to - through T1.
Flows to V.
T1がオンとなり、電流が流れるのでT1のエミツタ側
の電位は、あるレベルまで上昇する。Since T1 is turned on and current flows, the potential on the emitter side of T1 rises to a certain level.
この結果第1図のE2点の電位は瞬時に上昇し、このE
2点の電位がトランジスタT2のVBEより高くなるた
めトランジスタT2はオフとなる。As a result, the potential at point E2 in Figure 1 rises instantaneously, and this E
Since the potentials at the two points become higher than the VBE of the transistor T2, the transistor T2 is turned off.
従って第1図OUT点の電位は上昇する。Therefore, the potential at the OUT point in FIG. 1 increases.
次いでコンデンサCは抵抗Rを介して放電し、その結果
E2点の電位は降下し、トランジスタT2のペースエミ
ッタが順方向にバイアスされる電位まで降下したところ
でトランジスタT2がオンとなる。Capacitor C is then discharged through resistor R, and as a result, the potential at point E2 drops, and transistor T2 is turned on when the potential at point E2 drops to a potential that forward biases the pace emitter of transistor T2.
この様子を示したのが第2図のE2である。E2 in FIG. 2 shows this situation.
従ってOUT点の電位はトランジスタT2のオン、オフ
に応じて第2図OUTの実線のようになる。Therefore, the potential at the OUT point changes as shown by the solid line OUT in FIG. 2 depending on whether the transistor T2 is turned on or off.
この第2図OUTの信号を時間信号として用いるわけで
ある。This signal OUT in FIG. 2 is used as a time signal.
しかしながら実際には第1図のE2点の波形は第2図の
E2に点線で示す波形となるため、短い時間信号を得よ
うと場合に不都合があった。However, in reality, the waveform at point E2 in FIG. 1 becomes the waveform shown by the dotted line at E2 in FIG. 2, which is inconvenient when trying to obtain a short time signal.
即ち、トランジスタT2のエミツタ容量がCにシリーズ
に接続されているため、例えばスピードの遅いトランジ
スタ等の様にエミツタ容量がトランジスタT1のエミツ
タ負荷として接続される形となる。That is, since the emitter capacitance of the transistor T2 is connected in series with C, the emitter capacitor is connected as an emitter load of the transistor T1, for example, like a slow speed transistor.
これはエミツタホロワの負荷に容量性負荷が接続された
形となってエミッタホロワの寄生振動を誘起しやすくな
り、該トランジスタのエミツタ側の電圧波形が振動して
しまい、その影響により、コンデンサCの電圧波形も第
2図E20点線に示すように振動してしまう。This is because a capacitive load is connected to the load of the emitter follower, which tends to induce parasitic vibrations of the emitter follower, causing the voltage waveform on the emitter side of the transistor to oscillate.As a result, the voltage waveform of the capacitor C It also vibrates as shown by the dotted line E20 in Figure 2.
その結果、第1図におけるOUTの点より得られる時間
信号はかすかな電源電圧の変動や温度変化により変化し
てし才い、実用上問題であった。As a result, the time signal obtained from the point OUT in FIG. 1 is subject to change due to slight fluctuations in power supply voltage or temperature changes, which is a practical problem.
第3図は本発明の第1実施例の回路図である。FIG. 3 is a circuit diagram of a first embodiment of the present invention.
図においてINは入力信号端子、T1,T2はそれぞれ
トランジスタ、Cはコンデンサ、SDはショットキーバ
リアダイオードを示している。In the figure, IN is an input signal terminal, T1 and T2 are transistors, C is a capacitor, and SD is a Schottky barrier diode.
本発明は第3図に示すように、トランジスタ(第3図で
はT2)のエミッタに直列にショットキーバリアダイオ
ードを挿入する点に特徴を有する。As shown in FIG. 3, the present invention is characterized in that a Schottky barrier diode is inserted in series with the emitter of the transistor (T2 in FIG. 3).
該ショットキーバリアダイオードを接続する事により、
そのショットキーバリアダイオードの逆電圧容量の小容
量化によりトランジスタT1の容量性負荷が軽減されて
振動が防止され、かつ、ショットキーバリアダイオード
の遮断速度の早さによって見かけ上トランジスタT2も
同様の早さで遮断されるので、トランジスタT2のスイ
ッチングは前記振動に左右されず一定となり、またその
特性も一層改善される。By connecting the Schottky barrier diode,
By reducing the reverse voltage capacity of the Schottky barrier diode, the capacitive load on the transistor T1 is reduced and vibration is prevented. Since the vibration is cut off by the vibration, the switching of the transistor T2 becomes constant regardless of the vibration, and its characteristics are further improved.
第4図は本発明の第2実施例であり、発振器に本発明を
用いたものである。FIG. 4 shows a second embodiment of the present invention, in which the present invention is used in an oscillator.
図において、T3,T4はそれぞれトランジスタ、SD
I,SD2はショットキーバリアダイオード、Cはコン
デンサ、R1,R2及びRは抵抗を示している。In the figure, T3 and T4 are transistors and SD
I and SD2 are Schottky barrier diodes, C is a capacitor, and R1, R2, and R are resistors.
また第5図は第4図におけるB2点、E3点、E4点の
電圧波形を示す。Further, FIG. 5 shows voltage waveforms at points B2, E3, and E4 in FIG. 4.
以下第5図を用いて第4図の同路の動作を説明する。The operation of the same path shown in FIG. 4 will be explained below using FIG. 5.
第4図においてトランジスタT3がオン,トランジスタ
T4がオフとする。In FIG. 4, it is assumed that transistor T3 is on and transistor T4 is off.
トランジスタT3はオンであるので、コンデンサCは、
トランジスタT3のエミッタ→コンデンサC→抵抗R2
の径路で充電される。Since transistor T3 is on, capacitor C is
Emitter of transistor T3 → capacitor C → resistor R2
It is charged through the route of
この時、トランジスタT4のエミッタの電位E4は漸近
線的に降下する。At this time, the potential E4 of the emitter of the transistor T4 falls asymptotically.
この様子を示したのが第5図のE4である。E4 in FIG. 5 shows this situation.
ぞして、E4がトランジスタT4のエミツタ電位(VB
E)まで降下すると、トランジスタT4はオンとなる。Therefore, E4 is the emitter potential (VB
When the voltage drops to E), transistor T4 is turned on.
トランジスタT4がオンとなると、E4点の電位が上昇
するため今度はトランジスタT3のエミツタの電位が一
気に上昇する。When the transistor T4 is turned on, the potential at the point E4 rises, so that the potential at the emitter of the transistor T3 rises all at once.
これにより、トランジスタT3はE3点の電位がトラン
ジスタT3のV BEより高くなった所でオフとなる(
第5図E3)。As a result, the transistor T3 turns off when the potential at the E3 point becomes higher than the VBE of the transistor T3 (
Figure 5 E3).
E3が降下し、トランジスタT3のエミツタ電位に一致
するまでは、第5図に示すようにE4,B2の電位は一
定である。As shown in FIG. 5, the potentials of E4 and B2 remain constant until E3 drops and matches the emitter potential of transistor T3.
さてE3の電位がトランジスタT3のエミツタ電位に一
致すると、トランジスタT3は再びオンとなり、E4が
上昇するのでトランジスタT4はオフとなる。Now, when the potential of E3 matches the emitter potential of transistor T3, transistor T3 is turned on again, and E4 rises, so transistor T4 is turned off.
即ち、初めの状態に戻るわけである。この場合もショト
キーバリアダイオードSD1,SD2をトランジスタT
3,T4のエミツタに直列に挿入することにより、各1
一ランジスタのスイッチング動作を安定にしている。In other words, it returns to its initial state. In this case as well, the Schottky barrier diodes SD1 and SD2 are connected to the transistor T
3. By inserting in series to the emitter of T4, each 1
This stabilizes the switching operation of one transistor.
従って本発明の適用された発振器の出力信号は理想的に
立上り、立下る非常に良好な信号パルスとなる。Therefore, the output signal of the oscillator to which the present invention is applied is a very good signal pulse that ideally rises and falls.
以上のように、本発明によれば電源電圧や温度の変動に
影響を受けないタイマーが可能である。As described above, according to the present invention, a timer that is not affected by fluctuations in power supply voltage or temperature is possible.
更に、本発明は単にタイマーのみならず、トランジスタ
回路一般に使用可能である事は言うまでもない。Furthermore, it goes without saying that the present invention can be used not only for timers but also for transistor circuits in general.
第1図は従来方式によるタイマーの回路図、第2図は第
1図におけるタイマーの動作波形図、第3図は本発明の
第1の実施例であるタイマーの回路図、第4図は本発明
の第2の実施例の回路図を示している。
図中、T1,T2はトランジスタ、Cはコンテ゛ンサ、
E,E1,E2はショットキーバリアダイオード、Rl
,R2及びR、は抵抗を示している。FIG. 1 is a circuit diagram of a conventional timer, FIG. 2 is an operation waveform diagram of the timer in FIG. 1, FIG. 3 is a circuit diagram of a timer according to the first embodiment of the present invention, and FIG. Figure 3 shows a circuit diagram of a second embodiment of the invention. In the figure, T1 and T2 are transistors, C is a capacitor,
E, E1, E2 are Schottky barrier diodes, Rl
, R2 and R indicate resistance.
Claims (1)
するとともに該エミツタにコンデンサを接続し、該コン
デンサの充放電により前記トランジスタがオン,オフす
る事を利用して、前記トランジスタのコレクタ側から得
た信号を時間信号とする形式のタイマーにおいて、前記
トランジスタのエミツタとコンデンサ間に、前記エミツ
タと直列にショットキーバリアダイオードを設けて安定
な時間信号を得るようにしたことを特徴とするタイマー
。1 Connect the emitter of a transistor to a power source via a resistor, connect a capacitor to the emitter, and use the fact that the transistor turns on and off as the capacitor charges and discharges to generate a signal from the collector side of the transistor. 1. A timer in which a Schottky barrier diode is provided between the emitter of the transistor and the capacitor in series with the emitter to obtain a stable time signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5241373A JPS582486B2 (en) | 1973-05-11 | 1973-05-11 | timer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5241373A JPS582486B2 (en) | 1973-05-11 | 1973-05-11 | timer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS503254A JPS503254A (en) | 1975-01-14 |
| JPS582486B2 true JPS582486B2 (en) | 1983-01-17 |
Family
ID=12914086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5241373A Expired JPS582486B2 (en) | 1973-05-11 | 1973-05-11 | timer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582486B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH689395A5 (en) * | 1995-03-16 | 1999-03-31 | Alusuisse Lonza Services Ag | Process for the continuous anodic oxidation of strip or wire of aluminum. |
-
1973
- 1973-05-11 JP JP5241373A patent/JPS582486B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS503254A (en) | 1975-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0053014A1 (en) | Clock generator circuit | |
| JPH04249359A (en) | Substrate bias generator | |
| US3641369A (en) | Semiconductor signal generating circuits | |
| KR960016010B1 (en) | Delayed-pulse generator | |
| EP0069444A2 (en) | Trigger pulse generator | |
| US4370569A (en) | Integratable single pulse circuit | |
| JPS61222318A (en) | Power-on reset circuit | |
| JPS582486B2 (en) | timer | |
| US3512106A (en) | Clock oscillator | |
| US3968385A (en) | Solid-state storage drive | |
| KR970072454A (en) | Capacitive Coupled Circuit with Diode-Biased Differential Amplifier | |
| US4600897A (en) | Voltage-controlled oscillator of emitter-coupled astable multivibrator type | |
| US4798973A (en) | High frequency charge pump/integrator circuit | |
| JPS5820939Y2 (en) | Potential fluctuation detection circuit | |
| JPS6243367B2 (en) | ||
| US4644183A (en) | Pulse generator circuit | |
| JPH0560284B2 (en) | ||
| SU1169132A1 (en) | Generator of r.f.pulses | |
| KR860001361Y1 (en) | Mono-multi vibrator | |
| JPS5936036Y2 (en) | CMOS oscillation circuit | |
| JP2647930B2 (en) | Semiconductor delay circuit | |
| JP2648040B2 (en) | Substrate potential supply circuit | |
| JP2557405B2 (en) | Oscillator circuit | |
| SU428556A1 (en) | LOGICAL ELEMENT ON CURRENT SWITCHES | |
| SU618836A1 (en) | Multivibrator |