JPS5826036B2 - 表示デバイスのための制御回路 - Google Patents

Description

【発明の詳細な説明】 本発明は表示デバイスを制御するための回路に関するも
のであり、上記表示デバイスは、表示セグメントへ選択
的に制御信号を供給することによって各種の文字を表示
させることができるものであり、表示すべき文字の種類
に依存して、特定の表示セグメントにつながる出力端子
へセグメント制御信号を発生するようなセグメント制御
回路を有するものである。

この種の制御回路においては、通常セグメント制御回路
によってつくられた制御信号は同時に表示セグメントへ
与えられ、それによって特定の文字を表示点灯させるよ
うになっている。

各々の表示動作について、制御信号が与えられる表示セ
グメントを励起するために要する電流は同時にスイッチ
オフあるいはスイッチオフされねばならない。

この電流は励起される表示セグメントの数に依存して比
較的高い値をとることができるので、この電流がスイッ
チオンあるいはオフされる毎に、ＨＦ（高周波）の妨害
電波が発生する。

この妨害電波は表示デバイスの多くの応用において好ま
しくないものである。

例えば、そのような表示デバイスをラジオ受信機に組込
んだとすると、そのようなＨＦ防防電電波受信状態をか
なり悪化させるであろう。

この妨害電波は、表示セグメントへ与えられる電流を減
らすことによって減少させることができるが、そうする
と表示輝度が低下するという好ましからざる結果に必然
的につながる。

本発明は、表示輝度を低下させることなく、表示セグメ
ントを励起する電流がオン、オフされる時に発生するこ
のＨＦ妨害電波を本質的に減するような、表示デバイス
の制御回路を得ることを目的とするものである。

このことは、本発明に従って地下のようにして達成され
る。

本発明が与える制御回路は複数個の表示セグメントを有
しており、その出力端子に、時間的に同じ長さであるが
ずれをもった制御信号がつくりだされ、それらは各々の
表示セグメントヘセグメンｌ−１−ＩＪガ信号が与えら
れる毎に発生する。

本発明に従った回路構成においては、セグメント制御信
号は、ずれを持った制御信号によって励起されるべき表
示セグメントへ連続的に供給される。

従って、表示セグメントを励起している個々の電流もま
た時間的にずれをもってスイッチオンされる。

このように個々の表示セグメントが連続的にスイッチオ
ンされるので、いくつかの表示セグメントを同時にトリ
ガするために必要な大きな電流をスイッチオンすること
はもはや必要でなく、１つの表示スグメントに必要な小
さな電流の投入ですむ。

この投入動作に伴なってもＨＦ妨害電波が現われるとし
ても、それは無視できるレベルのものである。

本発明を具体化する回路構成によって、電流のスイッチ
ングにおける好ましくないレベルのＨＦ妨害電波を発生
することなく、シかも好ましい表示輝度を与える電流値
を保つことが可能である。

本発明の好ましい実施例は、表示セグメントとセグメン
ト制御回路出力との間の接続に含まれる制御１人力と信
号入力を有するゲート回路を含んでおり、その制御入力
は制御回路の１出力へつながっており、その信号入力は
セグメント制御回路の１出力へつながっており、またこ
のゲート回路の出力は各々の表示セグメントへつながっ
ている。

更に、制御回路は、好ましくは、シフトレジスタであっ
て、それは表示セグメントの数に専しい数のステージ（
ビット）を有しており、またゲート回路の制御入力へつ
ながったステージ出力を有している。

この好ましい設計によって、セグメント制御回路の出力
に現われるセグメント制御信号を、シフトレジスタのス
テージ出力によってつくりだされる制御信号の制御のも
とで、各々の表示セグメントへ供給することが可能とな
る。

また１つの好ましい態様においては、本発明を実捲する
回路構成は次のようになっている。

シフトレジスタの信号入力はスイッチング信号発生器の
出力へつながれており、そのスイッチング信号発生器は
、表示セグメントへ電圧を供給する時間間隔とすくなく
とも同じ時間長さの周期的なスイッチング信号を発生す
るものである。

またシフトレジスタのタイミング入力はタイミングパル
ス発生器の出力へつながれており、そのタイミングパル
ス発生器は、スイッチング信号のくりかえし周波数にく
らべてより高いくりかえし周波数を持った周期的なタイ
ミングインパルスを発生するものである。

シフトレジスタ動作は、スイッチ信号発生器からデータ
入力へ送られたスイッチング信号によって制御され、タ
イミング発生器からの信号入力と同期してステップ送り
される。

このスイッチング信号の信号値は、シフトレジスタを通
る全伝搬の間タイミングインパルスに同期してステップ
送りされ、それによってシフトレジスタはステージ（ビ
ット）出力を、すなわちスイッチング信号の時間長さの
制御信号を発生させる。

スイッチング信号発生器からのスイッチング信号の信号
値はタイミングパルスに同期してステージ毎にシフトさ
れているので、制御信号もまた時間的にずれを持ってつ
くられ、従って、表示セグメントへの制御信号の供給は
連続的に行なわれる。

１つの文字のすべての表示セグメントに対して共通の位
値制御入力を持つマルチ文字（デジット）表示デバイス
においては、ステップ信号を発生させる文字制御回路が
、文字制御入力への文字制御信号の連続的供給を開始さ
せるようになっており、セグメント制御信号が、個々の
文字位置に表示されるべき文字を指定するための文字制
御信号の解除に依ってスイッチできるようになっている
が、本発明の１つの実施例においては、文字制御信号の
時間長さは、シフトレジスタの第１ステージの出力端子
における制御信号の開始から、シフトレジスタの最後の
ステージの出力端子における制御信号の終了までの時間
とすくなくとも同じ程度であるようになっている。

そのような実症例においては、文字制御回路が、１つは
シフトレジスタの第１ステージの出力へつながれ、もう
１つは最後のステージの出力へつながれた、２つの入力
を有するＯＲゲートを含んでおり、その表示デバイスの
各文字位置（こは、１つはＯＲ回路の出力へつながれ、
もう１つはシフトレジスタのある特定の計数到達後に論
理ルベルの信号を連続的（こ発生させるリングカウンタ
のｌ出力へつながれた、２つの入力を有するゲート回路
が設けられており、ゲート回路の出力は表示デバイスの
文字制御入力へつながれている。

マルチ文字表示デバイス（こおいて、個々の文字は多重
動作で連続的にトリガされることができる。

この動作において、特定の時点においてはマルチデジッ
ト表示デバイスの１つの文字のみがスイッチオンされる
。

個々の文字のひきつづ〈投入、しや断が十分速く行なわ
れると、肉眼には表示デバイスが連続的に駆動されてい
るようにみえる。

マルチ文字表示デバイスのこの多重動作において、個々
の表示セグメントに対する電流のずれを持たせたスイッ
チングオンは特に好適なものである。

すなわちここでは個々の文字は周期的に、一定に投入、
しゃ断される。

本発明を実癩するこの構成を用いること（こよって、さ
もなければ過度のＨＦ妨害電波の発生をもたらす大電流
の投入、しゃ断をさけることができる。

本発明は、以下Ｑこ一例としてとりあげる実施例（こつ
いてより詳細に図面を参照して説明する。

第１図に示された表示デバイスの制御回路（こは、７ス
テージを持つシフトレジスタ１が含まれている。

このシフトレジスタ１は信号人力２を有しており、それ
はスイッチング信号発生器４の出力３へつながれている
。

更Ｇここのシフトレジスタ１はタイミング人力５を有し
ており、その端子へはタイミングパルス発生器６からタ
イミングパルスが送られてくる。

シフトレジスタ１の７つのステージの直接的な出カフか
ら１３はＡＮＤゲート１４から２０の入力へつながれて
いる。

このＡＮＤゲートはまた別の入力として、セグメント制
御回路として動作するデコーダ２１の出力からつながっ
た信号入力を有している。

ゲート１４から２０の出力はそれぞれ、表示デバイス２
９の対応する表示セグメント２２から２８へつなｊＳれ
ている。

表示デバイス２９はマルチ文字（デジット）デバイスで
あるが、簡潔のために、第１図においては１文字２９ａ
を詳細（こ描き、次の文字２９ｂは簡略化して示してい
る。

制御回路は、文字２９ａから２９ｂを持つ４文字表示装
置用のものとして示されている。

４つの文字の各々は第１図に示された１文字２９ａと同
じ様（こ接続されている。

ここで注意しておくが、本発明は、４文字でなくこれま
り数少ない文字の場合んも、あるいはより数多い文字の
場合でも適中ができるものである。

表示デバイス２９の個々の文字はいわゆる７−セグメン
ト表示で構成されており、それぞれの表示セグメントを
選択的に励起すること（こよって数字Ｏから９（アルフ
ァベット文字と記号も同様）を表示することができる。

例えば、表示セグメント２２と２３を励起すれば、数字
ｌが表示できるし１表示セグメント２８．２２．２６．
２５．２４を励起することによって数字２が表わせる、
等である。

励起されたセグメントの点灯のために必要なことは、文
字制御信号を付加的な文字制御人力５０ａ 、５０ｂへ
与えることである。

デコーダで復号化されるべきデータは、バッファストア
３０から送られてくる。

バッファストア３０は表示すべきそのデータをデータ入
力３１に受けとる。

制御人力３２へ送られてくる制御信号の制御のもとで、
バッファストア３０は、表示デバイス２９の個々の文字
２９ａから２９ｂ（こよって表示すべきデータを連続的
に発生する。

シフトレジスタ１の６番目のステージの相補出力１２に
は、このステージの直接出力１２に相補的な２進化信号
がつねに現われているが、それがＡＮＤゲート３３の入
力となっている。

このに山ゲート３３の他の入力はシフトレジスタ１の７
番目の直接出力１３から得られている。

ＡＮＤゲート３３の出力はリングカウンタ３５のタイミ
ング人力３４へつながれている。

リングカウンタ３５はその出力３６から３９へ連続的に
論理値ｌの制御信号を発生させる。

リングカウンタ３５はシフトレジスタ４０を含んでおり
、それのステージ出力は直接リングカウンタの出力３６
から３９を形成している。

このシフトレジスタ４０がリングカウンタとして作動す
るすなわち周期的にその出力へ制御信号をつくりだすこ
とを確実にするために、このシフトレジスタの最初の３
ステージの出力をＮＡＮＤゲート６０によって信号人力
４２へ戻している。

この接続によって、論理値ｌがシフトレジスタを通って
再循環する。

リングカウンタ３５に対して他の接続を用いることは、
それが望みの機能を達成するものであるかぎり、可能で
あることは当然である。

リングカウンタ３５の出力３６から３９はインバータ５
４から５７へつながれ、それらの出力はＡＮＤゲート４
３から４６の信号入力へつながれている。

それらＡＮＤゲートの他の入力（こはＯＲゲート４８の
出力４７から信号が供給されている。

このＯＲゲート４８の１つの入力はシフトレジスタ１の
第■ステージの直接出カフであって、またこのＯＲゲー
ト４８の他の入力はこのシフトレジスタ１の最終ステー
ジの直接出力１３である。

ＡＮＤゲート４３の出力４９は表示デバイス２９の第■
文字２９ａに対する文字選択人力５０ａへつながれてい
る。

同様に出力５１．５２．５３は、表示デバイス２９の他
の位置２９ｂから２９ｄに対する各文字選択人力５０ｂ
、５０ｃ、５０ｄへつながれている。

バッファストア３０の制御人力３２へ送られる制御信号
はＯＲゲート５８と５９から得られる。

これらＯＲゲートの各々の第１入力はインバータ５７の
出力であり、ＯＲゲート５８と５９の第２人力はそれぞ
れインバータ５６と５５の出力である。

このような接続の結果、ＯＲゲート５８゜５９の２つの
出力は、４つのインバータ５４から５７のどれが制御信
号を作りだしているか（こ関する明瞭な情報を与える制
御信号の組合せをつくりだす。

インバータ出力の制御信号はＡＮＤゲート４３から４６
と共に表示デバイス２９の文字２９−イから２９ｄのど
れをトリガすべきかを示すので、バッファストア３０は
それへ与えられる制御信号を基にしてトリガされる文字
に対するデータをデコーダ３１へ与えることができる。

第１図に示された回路の動作は第２図を参照して述べる
。

第２図は第１図の回路動作Ｇこ関するパルスシーケンス
図である。

各パルスは文字Ｓのあとにその注目している点の参照番
号を付して区別する。

例えばタイミング人力５における信号はＳ５として示さ
れる。

シフトレジスタ１が仮に空だと仮定する。

すなわちその直接出カフから１３に論理Ｏ信号レベルを
発生させているとする。

バッファストア３０は、表示デバイス２９＆こよって表
示されるべき４桁数字のデジットに対応する符号化デー
タを含んでいる。

文字２９ａに表示されるべきデジットに対応するデータ
はストア３０７５）らデコーダ２１へ送られる。

デコーダ２１はこのデジットを表示するために必要なセ
グメントに対応するその７つの出力のうちの必要なもの
へ、セグメント制御信号を与える。

最終的に、リングカウンタ３５はその出力３６へ論理ｌ
信号レベルを発生し、またその出力３７．３８．３９へ
論理Ｏ信号レベルを発生する。

この状態においてＡＮＤゲート４３は導通する。

タイミング信号発生器６は、シフトレジスタ１のタイミ
ング人力５ヘダイミングパルスを連続的に与える。

スイッチング信号発生器４もまたこのシフトレジスタの
信号人力２へ周期的Ｇこ、タイミングパルスよりもずっ
と長い時間長さを持ったくりかえしパルスＳ２を与える
。

パルスＳ２が論理ルベルへ転移した後の、タイミングパ
ルスＳ５の最初の下降端（ｔｒａｉｌｉｎｇ ｅｄｇｅ
）によって、シフトレジスタ１の第１ステージは、そ
の直接出カフに論理ルベルの制御信号Ｓ７を発生するよ
うにセットされる。

シフトレジスタ１の各ステージはこのよう（こタイミン
グパルスＳ５に同期してセットされる。

従ってそれらの直接出力８から１３はタイミングパルス
Ｓ５の１周期だけずれて論理ｌレベルの制御信号Ｓ８か
ら８１３を発生する。

インパルスＳ２の終端後、シフトレジスタ１の各ステー
ジは次々とタイミングパルスＳ５に同期してリセットさ
れて、それらの制御信号Ｓ７からＳ１３が論理Ｏレベル
をとる状態へ戻る。

制御信号Ｓ７から８１３が論理■レベルの間、各ゲート
回路１４から２０は導通し、デコーダ２１によってつく
られたセグメント制御信号を通す。

制御信号Ｓ７が論理ルベルになると直ち（こＯＲゲート
４８はその出力４７へ論理ｌレベルの出力パルス８４７
を発し、このパルスは制御信号８１３が再び論理Ｏレベ
ルに戻るまで持続する。

出力パルスＳ４７のパルス幅は、文字制御信号Ｓ４９を
表示デバイス２９の文字２９ａの文字制御人力５０ａへ
与える時間長さを決定する。

出力パルスＳ４９は、ＡＮＤゲート４３が制御パルスＳ
３６によって導通している時（こそこから得られる。

表示デバイス２９の各文字２９ａ ２９ｂ。

２９Ｃ，２９ｄ中の各セグメントは、それらに対しセグ
メント制御信号が与えられ、各文字制御人力５０ａ、５
０ｂ、５０ｃ、５０ｄに対し文字制御信号が与えられた
時のみ点灯する。

ＡＮＤゲート１４から２０を通ってきたセグメント制御
信号は、表示デバイス２９の４文字２９ａから２９ｄの
すべてへ並列に与えられる。

しかしながら文字制御信号が文字制御人力５０ａ／Ｉこ
のみ与えられているので、点灯するのは位置２９ａのセ
グメントのみである。

この文字制御信号Ｓ４９は、制御パルスＳ７の論理ｌレ
ベルの開始（先端）から制御信号Ｓ１３の論理ルベルの
終了（終端）までつづいているので、例えばスグメント
２２は、デジツＩ−１の表示の場合のよう（ここのセグ
メント（こ対するセグメント制御信号をデコーダ２１が
発していれば、制御パルスＳ７が論理ｌレベルへ転移す
れば直ちに点灯される。

他方このデジットを表示するために要する第２のセグメ
ントは、制御パルスＳ８が論理ルベルをとっている時の
み点灯する。

このデジットｌが表示されている時は、セグメント２２
は制御パルスＳ７が論理ｌレベルになったと同時に点灯
するが、セグメント２３は、時間的にダイミングインパ
ルスＳ５の１周期だケオくれで点灯する。

他のデジットを表示する場合に必要な更にそれ以上のセ
グメントもやはり時間的におくれで点灯する。

その時間おくれはそれ（こ付随する制御パルスＳ７から
Ｓ１３のずれに対応している。

表示セグメントへセグメント制御信号をずらして与える
ことのために、スイッチオンしなければならない電流は
単一の表示セグメントだけを点灯させるに必要な分でよ
い。

また各表示セグメントのスイッチオフの場合でも、セグ
メント制御信号のずれのため、１つの表示セグメントに
必要な電流値だけをスイッチオフすればよい。

第２図の時間軸の中略部分は、ある数字を表示するのに
必要なセグメントの点灯に要する時間がこの図のスケー
ルでは示せないぐらい短かいことを意味している。

スイッチングパルス発生器４でつくられたパルスＳ２の
全パルス幅の間に、論理ルベルがシフトレジスダ１へ送
られて、その中をシフトされる。

従ってこのシフトレジスダの各ステージは次々とセット
されて、その後表示デバイスの文字２９ａを点灯してお
くのに望ましい時間長さに本質的に対応する比較的長い
時間状態ｌ（こセットされており、最終的にパルスＳ２
が終ると、そのステージは再び次々とリセットされる。

注意すべきことは、表示デバイス２９の次の文字２９ｂ
には１つのデジットだけが表示されているということで
ある。

このことは基本的（こはリングカウンタ３５によって行
なわれる。

このリングカウンタ３５は、シフトレジスダの最終ステ
ージがまだ論理レベルｌにあって、次の最終ステージが
既にリセットされている時（こ、ＡＮＤゲート３３の出
力からタイミングパルスＳ３４を受けとる。

こうしてリングカウンタ３５はｌステラプ分ステップし
、出力３７へ制御信号Ｓ３７をつくりだし、それによっ
てＡＮＤゲート４４は導通し、既に導通していたＡＮＤ
ゲート４３は非導通となる。

ＯＲゲ”−ト４８から次の出力信号が発せられると、表
示デバイス２９の次の文字２９ｂの文字制御人力５０ｂ
へ文字制御パルスＳ５１が与えられる。

そしてこの文字のセグメントのみが、デコーダ２１によ
ってつくられるセグメント制御信号に対応して点灯され
うる。

スイッチング信号発生器からのパルスＳ２によって開始
終了される、シフトレジスダ１の１回の動作サイクルの
終了毎（こ、上述のような表示デバイスの１つの文字が
次の文字へ切替わる。

第１図の回路は４つの文字表示を制御するように設計さ
れており、従ってリングカウンタ３５は４つのステージ
を有しており、そのためシフトレジスダ１を４番目のパ
ルスがシフトされてすむと、表示デバイスの第１文字は
再び制御下におかれる。

表示デバイスの各文字に異なるデジットが表示されるこ
とを確実にするために、バッファストア３０は、１つの
文字から次の文字へのスイッチングと共に、ストアされ
ているデータのうち次の文字に表示されるべきデジット
に対応するデータのみがデコーダへ送られるようにスイ
ッチングされなければならない。

このバッファストア３０のスイッチングのためにＡＮＤ
ゲート４３から４６でつくられたパルスを用いることが
できる。

これらのパルスはバッファストア３０の制御人力３２へ
も送られる。

このこと（こよって表示デバイスの■っの文字が次の文
字へスイッチングされる間に、この文字に割当てられた
データもデコーダへ送られる。

表示デバイス２９の上述の多重化スイッチング動作にお
ける個々のデジットの連続した点灯を模擬するため（こ
、各文字２９ａ、２９ｂ、２９ｃ。

２９ｄのスイッチング周波数は肉眼が中断を知覚しない
ようなものに選ばれなければならない。

このスイッチング周波数は、上述の例で文字制御パルス
Ｓ４９，８５１・・・・・・の各々のくりかえし周波数
（こ対応しており、またスイッチング信号発生器４から
のパルスＳ２のくりかえし周波数の４分のｌに対応して
いる。

この型の表示デバイスのトリガでは、各文字への電流供
給は定常的に投入、しゃ断されているが、上述のスイッ
チング回路の動作中（こ、顕著すＨＦ妨害電波は現われ
ない。

それは各スイッチング動作においてスイッチされる電流
値は単一のセグメントを点灯させるに必要な分だけであ
るからである。

従って上述の構成は、特にＨＦ妨害電波をさけるあるい
は最小にすることを要する用途（こ適している。

実際の回路を組むについては、以下のテキサスインスツ
ルメント社（テキサス州、ダラス市）の集積回路を用い
た。

シフトレジスダ ｌ：５Ｎ７４１６４Ｎ シフトレジスダ４０：５Ｎ７４１６４Ｎ デコーダ ２１ ：５Ｎ７４１４３Ｎバツフアスト
ア３０： ５Ｎ７４１７Ｎ スイッチング信号発生器４とダイミングパルス発生器６
とに対しては、例えば１９６２年発行の「Ｔａ５ｃｈｅ
ｎｂｕｃｈ ｄｅｒ Ｈｏｃｈｔｒｅｑｕｅｎｚｔｅｃ
ｈｎｉｋＪ（高周波技術ハンドブック）の第２版ＰＩＯ
１７９に示されたような従来のマルチバイブレーダ回路
を用いることができる。

それらのマルナバイプレーダ（こおいて周波数を決定す
るスイッチング素子は、スイッチング信号発生器が周波
数ＩＭＨｚで動作するように設計されている。

またダイミングパルス発生器６はＩＫＨｚの周波数に選
ばれた。

【図面の簡単な説明】

第１図は、本発明を実施する制御回路構成の回路図を示
し、そこでは図示の明瞭さのゆえに、１つの表示デバイ
スのみを詳細に描き他のものは簡略化して示しである。 第２図は、第１図の回路構成の動作に関するパルスを示
す図である。 参照番号１・・・・・・シフトレジスダ、２・・・・・
・信号入力、３・・・・・・出力、４・・・・・・スイ
ッチング信号発生器、５・・・・・・ダイミング入力、
６・・・・・・ダイミングパルス発生器、７〜１３・・
・・・・ステージ出力、７〜１３・・・・・・相補出力
、１４〜２０・・・・・・ＡＮＤゲート、２１・・・・
・・デコーダ、２２〜２８・・・・・・表示セグメント
、２９・・・・・・表示デバイス、２９ａ〜２９ｂ・・
・・・・文字、３０・・・・・・バッファストア、３１
・・・・・・データ入力、３２・・・・・・制御入力、
３３・・・・・・ＡＮＤゲート、３４・・・・・・ダイ
ミング入力、３５・・・・・・リングカウンタ、３６〜
３９・・・・・・出力、４０・・・・・・シフトレジス
ダ、４２・・・・・・信号入力、４３〜４６・・・・・
・ＡＮＤゲート、４７・・・・・・出力、４８・・・・
・・ＯＲゲート、４９・・・・・・出力、５０ａ〜５０
ｄ・・・・・・入力、５１〜５３・−・・・・出力、５
４〜５７・・・・・・インバータ、５８，５９・・・・
・・ＯＲゲ゛−ト、６０・・・・・・ＮＡＮＤゲート。

Claims (1)

【特許請求の範囲】
1. １ 望みのパターンを表示するために選択的に励起でき
   る複数個の表示セグメントを有する表示デバイスのため
   の制御回路であって、表示すべきパターンに対応する出
   力信号を発生するためのセグメント励起回路、上記複数
   個のセグメントと同数の同じパルス幅の複数個の制御信
   号を連続的に互に重なりを持った関係で発生するための
   第１制何１回路、上記制御信号に応答して、上記出力信
   号を選択的に上記セグメントへ順次供給して、上記表示
   デバイスによって望みのパターンとみえる表示を行なわ
   せるように作動する装置、を含む制御回路。