JPS5826566B2 - 誤動作防止用スイツチ回路 - Google Patents

Description

【発明の詳細な説明】 本発明は卓上電子計算機、レジスター等の電子機器にお
ける誤動作防止手段にある。

即ち、例えば卓上電子計算機において、電源をＯＦＦ操
作するとＬＳＩ等の制御部（駆動信号発生源）の電源は
負荷（被駆動部）用の電源に比較して早く立ち上り（マ
イナスレベルからグランドレベル側に上昇）、その間ラ
ンダムに駆動信号が駆動信号発生源から出力され、被駆
動部が誤動作するものであった。

本発明は前記誤動作を防止する回路を提供する。

そして、本発明の特徴としては上記誤動作防止回路を簡
単な回路構成で達威し、また極めて安価に構成し得るも
のにしたところである。

前記した誤動作は第１図に示す如く、駆動信号発生源（
制御部）へ供給される電位■□と被駆動部（負荷）へ供
給される電位Ｖ２とがＯＦＦされると、図示の如くグラ
ンドレベルに立上る。

この場合、電位■１の立上りは電位ｖ２の立上りに比較
して速く動作する。

そして、電位■１のＥ点は制御部を構成するＬＳＩスペ
ックの限界点を示し、また電位■２のＤ点は負荷が動作
できなくなる点を示す。

前記■１の電位は電源ＯＦＦ操作により、Ｅ点に到達す
ると、このＥ点からグランドレベルの間において駆動信
号発生源（制御部）が不安定な状態となる。

また、前記電源ＯＦＦ操作によって、電位Ｖ１がＥ点に
達する時点に比して電位ｖ２がＤ点に達するまでにｔｏ
の時間を要する。

このため、前記ｔ０の時間内に駆動信号発生源より不安
定な状態でランダムに信号が出力されると、被駆動部で
ある負荷において誤動作が行われるものであった。

従って、従来では上記誤動作を防止するために第２図に
示す構成としていた。

つまり、第２図において、ブロック１はＬＳＩ等の制御
部を構成する駆動信号発生源、ブロック２はブロック３
で示す負荷であるところの被駆動部を駆動するための駆
動回路を示す。

Ｚｌはツェナーダイオードの様な定電圧素子、Ｒ１−Ｒ
３は抵抗ｓ Ｑｔ及びＱ２はスイッチ用のトランジスタ
、Ｖｌはブロック１用の電源電圧、■２はブロック３用
の電源電圧、Ｅｉｎは電源電圧■２のレギュレート前の
電源、ツェナーダイオードＺ２と抵抗Ｒ４とトランジス
タＱ３からなる回路は電源電圧■２のレギュレータを示
す。

この通常動作状態においてはＩＶＩＩ＞ＩＶＺＩであっ
て（Ｖｚ：ツェナー電圧）、Ｑｌにはベース電流が流れ
てＱｌがＯＮ状態にある。

このため、Ｑ２のベース電位は略グランドレベルにクラ
ンプされるからＱ２がＯＦＦ状態にあり、Ｑ３のベース
電位には影響を与えず電源電位ｖ２は正常に出力される
。

上記通常動作状態において電源をＯＦＦ操作すると、電
源電圧■１及び■２は第１図に示すｖｌ、Ｖ２の如く立
上るから、電源電圧ｖ１がＶｚに達した時点でＱｌは０
ＦＦＬ、、これによりＱ２がＯＮ状態となる。

Ｑ２がＯＮになるとＱ３のベースは略グランドレベルに
クランプされるために、Ｑ３がＯＦＦ状態になり、この
電源電圧■２は第１図で明らかな様に、■１がＶｚに達
した時点でカントオフされる。

即ち１．駆動信号発生源１の電源■１が限界点Ｅに達す
る迄に、被駆動部３の電源■２をカットオフすることに
よって電源ＯＦＦ時の誤動作を防止するものである。

上記の様な誤動作防止回路構成にあっては、この回路構
成が非常に複雑であること、高価な定電圧素子（ツェナ
ーダイオード）とトランジスタを２段必要としてコスト
的に極めて不利なこと、通常動作時にＱｌがＯＮ状態に
あって、Ｑｌのコレクタ電流によるパワーロスがある等
の欠点があり、好ましい誤動作防止回路と言えなかった
。

本発明は安価な部品と簡単な回路構成により誤動作防止
回路を設けた新規な誤動作防止構成を提供するものであ
る。

以下、本発明について第３図の回路構成及び第４図の動
作説明図と共に説明する。

第３図において、ブロック１はＬＳＩ等の制御部を構成
する駆動信号発生源、ブロック２はブロック３で示す負
荷であるところの被駆動部を駆動するための駆動回路を
示す。

また、■１はブロック１用の電源電圧、■２はブロック
３用の電源電圧を示し、上記第２図の■１゜ｖ２と同様
である。

そしてｓ Ｑ４はスイッチ用トランジスタ、Ｒ３−Ｒ６
は抵抗素子、Ｃ１は電源電圧ｖ１と前記■、より小さい
電圧ｖ３との電圧差を保持するコンデンサ、ＦはＱ４の
ベース電圧である。

この通常の動作状態において、Ｑ４のベース電流はＲ５
を通じて電圧■３から供給され、駆動信号発生源１より
駆動信号（グランドレベルの信号）が発生すると該Ｑ４
がＯＮＬ、、１駆動回路２を介して被駆動部３が、駆動
される。

そして、この時コンデンサＣ１にはｌ■１１ １ ■ｓ
１−Ｖ４なる電位差が充電保持されている。

前記通常の動作状態から電源のＯＦＦ操作をすると、第
４図に示す如く電源電圧■、と■２は立上るが） Ｑ４
のベース電位はＦで示す様に■１よりＶ４だけ高い電位
に持ち上げられる。

従って■１が限界電圧Ｅに達する時点ではＱ４のベース
とエミッタ間を逆バイアス電圧（グランドレベルより高
い電位）になし、このＱ４を完全にＯＦＦ状態にする。

即ち、電源電圧ｖ１がＥ点に達する前にＱ４をカットオ
フするため駆動信号発生源１がＥ点以降の不安定状態に
おいて駆動信号を発生しても、被駆動部３が動作せず、
これにより誤動作を防止する。

以上の様に、本発明にあっては駆動信号発生源から１駆
動回路への信号を制御するスイッチ素子を設け、また電
源ＯＦＦ時に駆動信号発生源の動作限界電圧値に至るま
でに前記スイッチ素子をＯＦＦ状態に作用させるよう上
記駆動信号発生源への電圧と前記電圧と異なる今一つの
電圧との差を保持するコンデンサ及び電流制限用抵抗素
子より構成されたスイッチ素子制御用回路を設けたもの
であり、定電圧素子の様な高価な部品を使用せずまた安
価なコンデンサで良く更にはトランジスタも１段でよい
ことから回路構成が従来のものに比して極めて簡略化で
き且つコスト面でも大巾な低減を計り得る誤動作防止回
路となる。

加えて、通常動作時にトランジスタに余分な電流が流れ
ずパワーロスがない等の特徴があり、実用上に極めて優
れた効果を奏する。

尚、本発明の回路構成において、■３の様な電圧を必要
とするが、一般に多くのＬＳＩが２電源方式を採用して
いる為に、この■３に相当する電圧が存在していること
が多くまた他の駆動素子の適当な電圧を利用して回路を
構成でき、実際上不便を来たすことがない。

【図面の簡単な説明】

第１図は従来の動作状態を示す説明図、第２図は従来誤
動作防止回路の構成図、第３図は本発明誤動作防止回路
の構成図、第４図は第３図の動作説明図である。 １：駆動信号発生源、２：駆動回路、３：被１駆動部（
負荷）、■１：駆動信号発生源の電源電圧、■２：被駆
動部の電源電圧、■３：■１より小さい電圧、 Ｑ４：スイッチ用トランジスタ、 Ｒ５及びＲ６： 抵抗素子、０□ ：コンデンサ。

Claims (1)

【特許請求の範囲】
1. １ 駆動信号発生源からの信号により駆動回路を介して
   被駆動部（負荷）に所定の動作を行わせるものにおいて
   、駆動信号発生源から駆動回路への信号を制御するスイ
   ッチ素子を設け、また電源ＯＦＦ時に駆動信号発生源へ
   の電圧が、駆動信号発生源の動作限界電圧値に至るまで
   に前記スイッチ素子をＯＦＦ状態に作用させるよう、上
   記駆動信号発生源への電圧と前記電圧と異なる今一つの
   電圧との差を保持するコンデンサ及び電流制限用抵抗素
   子より構成されたスイッチ素子制御用回路を設けてなる
   誤動作防止用スイッチ回路。