JPS5829647B2 - トランジスタ増幅回路 - Google Patents
トランジスタ増幅回路Info
- Publication number
- JPS5829647B2 JPS5829647B2 JP51012884A JP1288476A JPS5829647B2 JP S5829647 B2 JPS5829647 B2 JP S5829647B2 JP 51012884 A JP51012884 A JP 51012884A JP 1288476 A JP1288476 A JP 1288476A JP S5829647 B2 JPS5829647 B2 JP S5829647B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistors
- circuit
- transistor
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000295 complement effect Effects 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 description 15
- 230000003321 amplification Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は、相補形トランジスタを用いたコンプリメン
タリ・プッシュプル形のトランジスタ増幅回路に関し、
特にＳ／Ｎを改善したものに関する。
タリ・プッシュプル形のトランジスタ増幅回路に関し、
特にＳ／Ｎを改善したものに関する。
第１図は、出願人が先に特願昭第５０−１０４０８５号
として提案したコンプリメンタリ・シングルエンデツド
・プッシュプル増幅回路の１例を示す。
として提案したコンプリメンタリ・シングルエンデツド
・プッシュプル増幅回路の１例を示す。
この増幅回路は相補形トランジスタＱｌ、Ｑ２のコレク
タを相互に直結し、また各エミッタをそれぞれ抵抗Ｒ１
，Ｒ２を介して正・負の電源＋Ｅ。
タを相互に直結し、また各エミッタをそれぞれ抵抗Ｒ１
，Ｒ２を介して正・負の電源＋Ｅ。
Ｅに接続し、また各ベースを信号帰還抵抗Ｒ３を介して
共通のコレクタに接続したものである。
共通のコレクタに接続したものである。
なお、コンデンサＣ３，Ｃ４はバイパスコンデンサであ
り、コンデ゛ンサＣ１、Ｃ２はそれぞれ入出力端子ＩＮ
、ＯＵＴとのカップリングコンデンサである。
り、コンデ゛ンサＣ１、Ｃ２はそれぞれ入出力端子ＩＮ
、ＯＵＴとのカップリングコンデンサである。
この回路において、両トランジスタＱｌ。Ｑ２のコレク
タは中性点電位つまりグランド電位であり、無信号時に
は抵抗Ｒ３には殆んど電流が流れず、両トランジスタＱ
１．Ｑ２のコレクタ・ベース間の電位差はほぼ零である
。
タは中性点電位つまりグランド電位であり、無信号時に
は抵抗Ｒ３には殆んど電流が流れず、両トランジスタＱ
１．Ｑ２のコレクタ・ベース間の電位差はほぼ零である
。
したがって両トランジスタＱ１．Ｑ２のコレクタ・ベー
ス間漏洩電流■ｃＢｏはほぼ零であり、両トランジスタ
Ｑｌ、Ｑ２は過剰雑音を殆んど発生せず、このためＳ／
Ｎが大巾に改善される。
ス間漏洩電流■ｃＢｏはほぼ零であり、両トランジスタ
Ｑｌ、Ｑ２は過剰雑音を殆んど発生せず、このためＳ／
Ｎが大巾に改善される。
かかる既提案の回路は前述のようにトランジスタＱｌ、
Ｑ２の過剰雑音発生を効果的に抑制できる利点を有する
反面、トランジスタＱｌ、Ｑ２のコレクタ電流を規定し
またその温度安定化のために両トランジスタＱｌ、Ｑ２
のエミッタに抵抗Ｒ１，Ｒ２を挿入する必要があり、こ
の抵抗Ｒ１゜Ｒ２の発生する熱雑音がＳ／Ｎ悪化の原因
となりやすく、また抵抗Ｒ１，Ｒ２の電圧降下のため電
圧利用率が低下しゃすいっまた抵抗Ｒ１，Ｒ２が挿入さ
れるためバイパスコンデンサＣ３，Ｃ４が必要であるが
、このバイパスコンデンサＣ３゜Ｃ４はその接点のイン
ピーダンスが相当に低いため一般的にかなり大容量なも
のとなるという問題がある。
Ｑ２の過剰雑音発生を効果的に抑制できる利点を有する
反面、トランジスタＱｌ、Ｑ２のコレクタ電流を規定し
またその温度安定化のために両トランジスタＱｌ、Ｑ２
のエミッタに抵抗Ｒ１，Ｒ２を挿入する必要があり、こ
の抵抗Ｒ１゜Ｒ２の発生する熱雑音がＳ／Ｎ悪化の原因
となりやすく、また抵抗Ｒ１，Ｒ２の電圧降下のため電
圧利用率が低下しゃすいっまた抵抗Ｒ１，Ｒ２が挿入さ
れるためバイパスコンデンサＣ３，Ｃ４が必要であるが
、このバイパスコンデンサＣ３゜Ｃ４はその接点のイン
ピーダンスが相当に低いため一般的にかなり大容量なも
のとなるという問題がある。
さらに、両トランジスタＱｌ、Ｑ２の特性が相違する場
合、２個の抵抗Ｒ１，Ｒ２を可変抵抗にする必要があり
、回路構成上好ましくないという問題も生じる傾向があ
る。
合、２個の抵抗Ｒ１，Ｒ２を可変抵抗にする必要があり
、回路構成上好ましくないという問題も生じる傾向があ
る。
この発明は、以上に述べたような諸問題を考慮し、回路
構成が簡単でＳ／Ｈの良好なトランジスタ増幅回路を提
供することを目的とする。
構成が簡単でＳ／Ｈの良好なトランジスタ増幅回路を提
供することを目的とする。
しかして、上記目的を達成するためのこの発明のトラン
ジスタ増幅回路の特徴とするところは、相補形の１対の
トランジスタのコレクタを抵抗を介して相互に接続し、
それぞれのベースをそれぞれのコレクタに抵抗を介して
接続し、また、それぞれのエミッタを正・負の電源に接
続して、上記両ベースに入力信号の交流成分を供給する
とともに上記両コレクタからの交流出力成分を加算して
出力信号としてとり出すようにした点にある。
ジスタ増幅回路の特徴とするところは、相補形の１対の
トランジスタのコレクタを抵抗を介して相互に接続し、
それぞれのベースをそれぞれのコレクタに抵抗を介して
接続し、また、それぞれのエミッタを正・負の電源に接
続して、上記両ベースに入力信号の交流成分を供給する
とともに上記両コレクタからの交流出力成分を加算して
出力信号としてとり出すようにした点にある。
以下、いくつかの実施例に基づいてこの発明の詳細な説
明する。
明する。
第２図はこの発明を実施した最も基本的なコンプリメン
タリ・シングルエンデツド・プッシュプル増幅回路を示
す。
タリ・シングルエンデツド・プッシュプル増幅回路を示
す。
相補形の１対のトランジスタＱ１１．Ｑ１２のエミッタ
はそれぞれ正極性電源＋Ｅおよび負極性電源−Ｅに直接
接続され、またコレクタは抵抗Ｒ１３を介して相互に接
続され、また各ベースは抵抗Ｒ１１，Ｒ１２を介してそ
れぞれのコレクタに接続されている。
はそれぞれ正極性電源＋Ｅおよび負極性電源−Ｅに直接
接続され、またコレクタは抵抗Ｒ１３を介して相互に接
続され、また各ベースは抵抗Ｒ１１，Ｒ１２を介してそ
れぞれのコレクタに接続されている。
抵抗Ｒ１３はコンデンサＣ１３，Ｃ１４により交流的に
シャントされ、またこのコンデンサＣ１３，Ｃ１４の中
点より出力端子ＯＵＴが引き出されている。
シャントされ、またこのコンデンサＣ１３，Ｃ１４の中
点より出力端子ＯＵＴが引き出されている。
このコンデンサＣ１３，Ｃ１４は一般に同一容量とされ
ているものである。
ているものである。
両トランジスタＱ１１゜Ｇ１２のベースはコンデンサＣ
１ｌ、Ｃ１２を介して交流的に接続され、またこれらコ
ンデンサＣ１１，Ｃ１２の中点から入力端子ＩＮが引き
出されている。
１ｌ、Ｃ１２を介して交流的に接続され、またこれらコ
ンデンサＣ１１，Ｃ１２の中点から入力端子ＩＮが引き
出されている。
なお、コンデンサＣ１１，Ｃ１２は一般に同一容量とさ
２する。
２する。
かかる構成においては、次式が成立することは明らかで
ある。
ある。
２Ｅ中２ＶｏＢ＋■Ｂ（Ｒ１１＋Ｒ１２）＋ＱＲ１３
ここで、ＶＢＥはトランジスタＱｌｌ、Ｑ１２のベース
・エミッタ間電圧、■ＢはトランジスタＱ１１．Ｑ１２
のベース電流、■ｏは電源＋Ｅ。
・エミッタ間電圧、■ＢはトランジスタＱ１１．Ｑ１２
のベース電流、■ｏは電源＋Ｅ。
−Ｅと直列に流れる回路電流である。
なお、上式は、ベース電流■Ｂが上記回路電流■ｏより
極めて小さいと仮定している。
極めて小さいと仮定している。
上式から明らかなように、抵抗Ｒ１３の抵抗値を調整す
ることにより回路電流、換言すればトランジスタＱｌｌ
、Ｑ１２の動作点を任意に設定できるものであり、また
トランジスタＱｌｌ、Ｑ１２のコレクタからベースに直
流的に帰還がかかつているためエミッタ回路に抵抗を挿
入しなくても温度安定度も良好となる。
ることにより回路電流、換言すればトランジスタＱｌｌ
、Ｑ１２の動作点を任意に設定できるものであり、また
トランジスタＱｌｌ、Ｑ１２のコレクタからベースに直
流的に帰還がかかつているためエミッタ回路に抵抗を挿
入しなくても温度安定度も良好となる。
このように、この発明によれば、エミッタ回路に抵抗を
設ける必要がないため抵抗が発生する熱雑音外だけＳ／
Ｎを改善できる。
設ける必要がないため抵抗が発生する熱雑音外だけＳ／
Ｎを改善できる。
またエミッタ回路に抵抗が挿入されないため、バイパス
コンデンサも不要となり回路構成が簡単になる。
コンデンサも不要となり回路構成が簡単になる。
なお、抵抗Ｒ１１，Ｒ１２の抵抗値を適切に決定するこ
とにより、トランジスタＱｌ １ 、Ｑｌ ２のコレク
タ・ベース間にかかる逆方向電圧は小さく設定すれば、
トランジスタＱ１１ 、Ｑｌ ２の漏洩電流Ｉ ＯＢＯ
による過剰雑音を極めて少なくし得ることは云うまでも
ない。
とにより、トランジスタＱｌ １ 、Ｑｌ ２のコレク
タ・ベース間にかかる逆方向電圧は小さく設定すれば、
トランジスタＱ１１ 、Ｑｌ ２の漏洩電流Ｉ ＯＢＯ
による過剰雑音を極めて少なくし得ることは云うまでも
ない。
第３図は、トランジスタＱｌ １ 、Ｑｌ ２の非対称
性による２次歪の発生を防止するために、抵抗Ｒ１３と
並列にポテンショメータＶＲ１を接続し、その摺動接点
を接地するようにした実施例を示す。
性による２次歪の発生を防止するために、抵抗Ｒ１３と
並列にポテンショメータＶＲ１を接続し、その摺動接点
を接地するようにした実施例を示す。
この回路において、ポテンショメータＶＲＩの抵抗が抵
抗Ｒ１３より充分に大きく、また入力端子ＩＮに接続さ
れる信号源インピーダンスが抵抗Ｒ１１，Ｒ１２の並列
合成抵抗より充分に小さいものとすると、トランジスタ
Ｑｌ １ 、Ｑｌ ２のゲインＧｌ、Ｇ２は次式で表わ
される。
抗Ｒ１３より充分に大きく、また入力端子ＩＮに接続さ
れる信号源インピーダンスが抵抗Ｒ１１，Ｒ１２の並列
合成抵抗より充分に小さいものとすると、トランジスタ
Ｑｌ １ 、Ｑｌ ２のゲインＧｌ、Ｇ２は次式で表わ
される。
ただし０（ｋ（１である。
ここで、ｈｆｅ１ 、ｈｆｅ２はそれぞれトランジスタ
Ｑ１１．Ｑ１２のエミッタ接地閉路小信号順電流増幅率
、ｈ 、ｈ はそれぞれトランジｌｅｌ
Ｉ６２ スタＱ１１．Ｑ１２のエミッタ接地閉路小信号入力イン
ピーダンス、Ｒ１ｌ／Ｒ１２／ｋＶＲ１は抵抗Ｒ１１，
Ｒ１２およびポテンショ −タＶＲ１のトランジスタＱ
１１のコレクタに接続した端から摺動接点までの抵抗の
並列合成抵抗、Ｒ１１／Ｒ１２／（１−ｋ）ＶＲｌは抵
抗Ｒ１１，Ｒ１２およびポテンショメータＶＲＩのトラ
ンジスタＱ１２のコレクタに接続した端から摺動接点ま
での抵抗の並列合成抵抗である。
Ｑ１１．Ｑ１２のエミッタ接地閉路小信号順電流増幅率
、ｈ 、ｈ はそれぞれトランジｌｅｌ
Ｉ６２ スタＱ１１．Ｑ１２のエミッタ接地閉路小信号入力イン
ピーダンス、Ｒ１ｌ／Ｒ１２／ｋＶＲ１は抵抗Ｒ１１，
Ｒ１２およびポテンショ −タＶＲ１のトランジスタＱ
１１のコレクタに接続した端から摺動接点までの抵抗の
並列合成抵抗、Ｒ１１／Ｒ１２／（１−ｋ）ＶＲｌは抵
抗Ｒ１１，Ｒ１２およびポテンショメータＶＲＩのトラ
ンジスタＱ１２のコレクタに接続した端から摺動接点ま
での抵抗の並列合成抵抗である。
したがって、ポテンショメータＶＲＩの摺動接点の位置
を調節してｋを変えることにより、トランジスタＱ１１
．Ｑ１２の特性の非対称を補正して両トランジスタＱｌ
ｌ、Ｑ１２のゲインＧｌ 。
を調節してｋを変えることにより、トランジスタＱ１１
．Ｑ１２の特性の非対称を補正して両トランジスタＱｌ
ｌ、Ｑ１２のゲインＧｌ 。
Ｇ２を等しくし２次歪の発生を防止できる。
なお、第３図の実施例において、抵抗Ｒ１５は負帰還用
に必要に応じて設けられるものである。
に必要に応じて設けられるものである。
第４図は電源利用率を向上させるためにトランジスタＱ
１１．Ｑ１２の各エミッタ・ベース間に抵抗Ｒ１６，Ｒ
１７を接続した回路を示すものである。
１１．Ｑ１２の各エミッタ・ベース間に抵抗Ｒ１６，Ｒ
１７を接続した回路を示すものである。
しかして、各トランジスタＱ１１．Ｑ１２の電流増幅率
が充分に大きければ次式が成立することは明らかである
。
が充分に大きければ次式が成立することは明らかである
。
なお、■ＢＥ＋ 、ｖＢＥ２はトランジスタＱ１１゜Ｑ
ｌ２のベース・エミッタ間電圧、■ｃｌｌｌ、１．■ｏ
ｏ２はトランジスタＱｌｌ、Ｑ１２のコレクタ・エミッ
タ間電圧である。
ｌ２のベース・エミッタ間電圧、■ｃｌｌｌ、１．■ｏ
ｏ２はトランジスタＱｌｌ、Ｑ１２のコレクタ・エミッ
タ間電圧である。
上式から理解されるように、抵抗Ｒ１１，Ｒ１２゜Ｒ１
６，Ｒ１７によってコレクタ・エミッタ電圧■ｃｏ１．
■ｃｏ２を任意に設定できる。
６，Ｒ１７によってコレクタ・エミッタ電圧■ｃｏ１．
■ｃｏ２を任意に設定できる。
また、回路電流は前記各実施例と同様に抵抗Ｒ１３で設
定し得ることは勿論である。
定し得ることは勿論である。
以上に述べたように、この発明のトランジスタ増幅回路
はトランジスタのエミッタ回路に雑音発生源となる抵抗
を挿入しないからＳ／Ｎの向上が可能であり、またエミ
ッタ回路の抵抗による電圧降下が生じないから電源利用
率が良好となり極めて低い電源電圧で動作させることが
でき、さらにエミッタ回路のバイパスコンデンサが不要
になるという効果を発揮するものである。
はトランジスタのエミッタ回路に雑音発生源となる抵抗
を挿入しないからＳ／Ｎの向上が可能であり、またエミ
ッタ回路の抵抗による電圧降下が生じないから電源利用
率が良好となり極めて低い電源電圧で動作させることが
でき、さらにエミッタ回路のバイパスコンデンサが不要
になるという効果を発揮するものである。
またコンプリメンタリ・プッシュプル横取であるから偶
誠次高調波歪が小さいとともに、前述したようにトラン
ジスタのコレクタ間に接続された抵抗にポテンショメー
タを挿入してその接地点を調節するだけでトランジスタ
の非対称性に起因する２次歪の発生を容易に防止できる
等の効果を奏する。
誠次高調波歪が小さいとともに、前述したようにトラン
ジスタのコレクタ間に接続された抵抗にポテンショメー
タを挿入してその接地点を調節するだけでトランジスタ
の非対称性に起因する２次歪の発生を容易に防止できる
等の効果を奏する。
第１図は従来例を示す回路図、第２図ないし第４図はそ
れぞれこの発明の別異の実施例を示す回路図である。 Ｑｌ 、Ｑ２．Ｑｌ １．Ｑｌ２・・・・・・トランジ
スタ、Ｒ１、Ｒ２，Ｒ３，Ｒ１１，Ｒ１２，Ｒ１３゜Ｒ
１４，Ｒ１５，Ｒ１６，Ｒ１７・・・・・・抵抗、Ｃ１
゜Ｃ２，Ｃ３，Ｃ１１，Ｃ１２，Ｃ１３，Ｃ１４・・・
・・・コンデンサ、＋Ｅ 、 −Ｅ・・・・・・電源。
れぞれこの発明の別異の実施例を示す回路図である。 Ｑｌ 、Ｑ２．Ｑｌ １．Ｑｌ２・・・・・・トランジ
スタ、Ｒ１、Ｒ２，Ｒ３，Ｒ１１，Ｒ１２，Ｒ１３゜Ｒ
１４，Ｒ１５，Ｒ１６，Ｒ１７・・・・・・抵抗、Ｃ１
゜Ｃ２，Ｃ３，Ｃ１１，Ｃ１２，Ｃ１３，Ｃ１４・・・
・・・コンデンサ、＋Ｅ 、 −Ｅ・・・・・・電源。
Claims (1)
- １ 相補形の１対のトランジスタのコレクタを抵抗を介
して相互に接続するとともにそれぞれのエミッタを正、
負の電源に接続しまたそれぞれのベースを抵抗を介して
それぞれのコレクタに接続して成り、上記両ベースに入
力信号の交流成分を供給するとともに上記両コレクタか
らの交流出力成分を加算して出力信号とするようにした
ことを特徴とするトランジスタ増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51012884A JPS5829647B2 (ja) | 1976-02-10 | 1976-02-10 | トランジスタ増幅回路 |
| US05/766,592 US4087760A (en) | 1976-02-10 | 1977-02-08 | Transistor amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51012884A JPS5829647B2 (ja) | 1976-02-10 | 1976-02-10 | トランジスタ増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5296855A JPS5296855A (en) | 1977-08-15 |
| JPS5829647B2 true JPS5829647B2 (ja) | 1983-06-24 |
Family
ID=11817819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51012884A Expired JPS5829647B2 (ja) | 1976-02-10 | 1976-02-10 | トランジスタ増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4087760A (ja) |
| JP (1) | JPS5829647B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993000739A1 (fr) * | 1991-06-21 | 1993-01-07 | Citizen Watch Co., Ltd. | Circuit d'attaque a charge capacitive |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963094A (en) * | 1998-02-20 | 1999-10-05 | Raytheon Company | Monolithic class AB shunt-shunt feedback CMOS low noise amplifier having self bias |
| US8624673B2 (en) * | 2011-01-17 | 2014-01-07 | Marvell World Trade Ltd. | Self-biasing radio frequency circuitry |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3537023A (en) * | 1968-03-27 | 1970-10-27 | Bell Telephone Labor Inc | Class b transistor power amplifier |
-
1976
- 1976-02-10 JP JP51012884A patent/JPS5829647B2/ja not_active Expired
-
1977
- 1977-02-08 US US05/766,592 patent/US4087760A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993000739A1 (fr) * | 1991-06-21 | 1993-01-07 | Citizen Watch Co., Ltd. | Circuit d'attaque a charge capacitive |
| US6154069A (en) * | 1991-06-21 | 2000-11-28 | Citizen Watch Co., Ltd. | Circuit for driving capacitive load |
Also Published As
| Publication number | Publication date |
|---|---|
| US4087760A (en) | 1978-05-02 |
| JPS5296855A (en) | 1977-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5587689A (en) | Voltage controlled amplifier with a negative resistance circuit for reducing non-linearity distortion | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| JPH0452645B2 (ja) | ||
| JPH03125509A (ja) | スイッチ付き増幅回路 | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPS5829647B2 (ja) | トランジスタ増幅回路 | |
| US4267521A (en) | Compound transistor circuitry | |
| JPS5827411A (ja) | 差動増幅器回路 | |
| JP3833530B2 (ja) | 差動増幅器 | |
| JPH01198816A (ja) | 広帯域差動増幅器 | |
| JPS5934169Y2 (ja) | 増幅回路 | |
| JP2956609B2 (ja) | バイポーラ・マルチプライヤ | |
| JPH052588U (ja) | 全波整流回路 | |
| JPH0513051Y2 (ja) | ||
| JPH0212743Y2 (ja) | ||
| JP2853222B2 (ja) | 乗算回路 | |
| JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
| JPH03196279A (ja) | 演算増幅器 | |
| JPH066612Y2 (ja) | 可変利得回路 | |
| JPS6130327Y2 (ja) | ||
| JPH0359604B2 (ja) | ||
| JP3547895B2 (ja) | 定電流発生回路 | |
| JPS59813Y2 (ja) | 増幅回路 | |
| JP3167280B2 (ja) | 遅延回路 | |
| JPS593607Y2 (ja) | 相補差動増幅器 |