JPS5829892B2 - 半導体スイツチ回路 - Google Patents

Description

【発明の詳細な説明】 本発明はサイリスタＰＮＰ）ランジスタとで構成された
半導体スイッチに関するものである。

第１図は従来の半導体スイッチ回路釦よびその駆動回路
である。

同図に釦いて、５ＣＲ１はスイッチング素子としてのサ
イリスタであり、Ｄｌはダイオード、Ｑｌはサイリスタ
５ＣＲ１のゲート駆動用のトランジスタ、ＳＷｌ、ＳＷ
２はトランジスタＱ１の制御用のスイッチである。

ＥＩ は信号電圧を等偏曲に表した電源、Ｅ２は１駆動
回路用の電源である。

以下、サイリスタ５ＣＲ１がオフ状態、スイッチＳＷ１
が開放、ＳＷ２が閉成の状態からサイリスタ５ＣＲ１を
導通状態にする場合の動作説明を行う。

スイッチＳＷ１を閉成、ＳＷ２を開放すると、トランジ
スタＱ１のエミッターベース間にＥ２／Ｒ１の電流が流
れる。

トランジスタＱ１のコレクタはダイオードＤＩ、抵抗Ｒ
ＧＫ１を介して電源Ｅ１に接続されているため、コレク
タからサイリスタ５ＣＲ１のゲートに向ってＧ１ （Ｅ
２／Ｒ１）の電流を流し込む。

ここでＧ１はトランジスタＱ１のベース接地の電流増巾
率である。

Ｇ１ （Ｅ２／Ｒ１）はサイリスタ５ＣＲ１のゲート駆
動電流となって、サイリスタ５ＣＲ１はオンし、導通状
態になる。

しかしながら、電源Ｅ１ の極性が反転してカソード側
の信号電圧が正となった場合は、ダイオードＤ１が逆バ
イアスになることからも分るように、ゲート電流を流し
込むことができない。

すなわち、第１図に示す回路構成の半導体スイッチ回路
では、サイリスタ５ＣＲ１のカソード側の電圧が、駆動
用トランジスタＱ１のベース電位（第１図においてはア
ース）より高い時にはサイリスタ５ＣＲ１を導通状態に
することはできない。

ここで、交換機は、呼出信号として７５ ｖｒｍｓを使
うのが一般的である。

第１図の構成の半導体スイッチ回路を通話路スイッチと
して使う場合、駆動時にカソード側の電圧がトランジス
タＱ１のベース電位より高くなることもあり、呼出信号
が通せなくなってし１う。

従って、回線ごとに呼出し信号送出回路を設置するなど
、不経済な方式を採用せざるをえなかった。

本発明はこれらの欠点を除去するためになされたもので
、ＰＮＰトランジスタを制御素子として用いることによ
って、サイリスタのカソードの電位が駆動電位より高く
なっても駆動できるようにしたもので、以下、図面に従
って詳細に説明する。

第２図は本発明の一実施例を示す回路図である。

同図に於て、Ｇ２が前述の制御素子としてのＰＮＰ接合
のトランジスタであり、信号電圧を等何曲に表す電源Ｅ
１ もサイリスタ５ＣＲ１のアノード側に正極性で挿
入されている。

寸り、駆動回路に於ても、トランジスタＱ３、スイッチ
ＳＷ３゜ＳＷ４として、第１図の対応素子とは逆特性の
ものを用いている。

以下、その動作について説明する。

先ず、サイリスタ５ＣＲ１はオフ状態で、電源Ｅ１ で
代表される信号電圧によりバイアスがかかつているもの
とする。

この状態でスイッチＳＷ３を閉成、ＳＷ４を開放すると
、トランジスタＱ３のベース電流■Ｂ３″ｉ Ｅ、、
／Ｒ４は駆動電源Ｅ２側よりエミッタに向って流れる。

このトランジスタＱ３のコレクタは、ＰＮＰトランジス
タＱ２のエミッタ・ベースを介して電源Ｅ１ に接続
されているた数そのコレクタ電流■ｃ３＝β３ＩＢ３は
、電源Ｅ１、抵抗ＲＬを経てトランジスタＱ２のエミッ
タよりベースに至る経路を流れる。

ここで、β３はトランジスタＱ３のエミッタ接地電流増
幅率である。

一方この電流はトランジスタＱ２の７ベース電流になっ
ている。

この時、トランジスタＱ３のコレクタの電位■Ｃ３は ｖｏ３−Ｅ、−ＲＬ・■Ｃ３−ＶＢｏ２となるが、電源
Ｅ１ の電圧に比べてコレクタ電流■。

３による電圧降下屯 ・■ｏ３ が小さくなるようにパ
ラメータ（β３ ・より３）を選ぶことで、コレクタ電
圧■ｏ３をトランジスタＱ３の飽和電圧’ｃａｓａｔ３
より大きくすることができるので、トランジスタＱ３は
定電流として動作する。

ここで、Ｖｏ２はトランジスタＱ２のベース電圧ＶＢ２
でもあり、トランジスタＱ２のベースは電源Ｅ１ よ
りわずかに低い一定の電圧にバイアスできる。

一方、トランジスタＱ２のコレクタは、ダイオードＤ１
、抵抗ＲＣＫ１を介してサイリスタ５ＣＲ１のカソード
に接続されている。

ここで、カソード電圧を■えとすれば、■Ｂ３〉ＶＫと
なるバイアス条件では、ＶＫ＞ＯでもトランジスタＱ２
はサイリスタ５ＣＲ１のゲートに電流を流すことができ
る（第２図に釦いてはアース電位になってむり、上記条
件を十分満足する）。

すなわち、電源Ｅ１ −抵抗ＲＬ−トランジスタＱ２の
工□ツタ−トランジスタＱ２のコレクターサイリスタ５
ＣＲ１のゲー）Ｇ１のル−トでゲート電流を流すことが
できる。

ここで、サイリスタの１駆動状態の電圧−電流関係につ
いて具体数値例をもって説明する。

トランジスタＱ２とＧ３の電流増幅率β２ 、β３を夫
々β２−１．β３＝０．５とする。

これらの値は半導体技術で容易に実現できる値であり、
適当に設計することにより、以下の説明でも明らかにな
るように、トランジスタＱ２．Ｑ３を飽和させないで一
定のゲート駆動電流でサイリスタ５ＣＲ１を駆動できる
点が本発明の特徴である。

さらにその他の数値例としてＥｌ−Ｅ２＝５ｖ、ＲＬ−
２ｏ。

Ω、Ｒ４二１．２にΩ、Ｒ３二５にΩとする。

な払Ｅｏ、屯 は各々の交換機回路の信号電圧、抵抗で
、固定されたものであるが、一方、Ｒ２，Ｒ３Ｒ４は、
スイッチ回路の駆動回路側だけの条件だけで、Ｅｌ、Ｒ
Ｔ、、とは独立に任意に設定できる。

本例では、説明の１例として、すべて任意に設定した。

スイッチＳＷ３を閉成、ＳＷ４を開放すると、トランジ
スタＱ３のベースには■Ｂ３＝Ｅ２／Ｒ４ζ４ｍＡの電
流が流れ、トランジスタＱ３のコレクタには、■Ｂ３・
β３＝２ｍＡの電流が流れる。

この電流はトランジスタＱ２のベース電流となるため、
トランジスタＱ２のコレクタには（■Ｂ３・β３）β２
＝２ｍＡの電流が流れる。

従ってトランジスタＱ２のエミッタ電流Ｉ、は４ｍＡと
なり、２ｍＡがトランジスタＱ３のコレクタへ流れ、２
ｍＡがサイリスタ５ＣＲＩのゲート駆動電流となる。

次に、各部の電位関係を説明する。

上記の電流関係では、サイリスタ５ＣＲＩのアノード電
位ｖ、はＶＡ＝Ｅ、−ＲＬ−Ｉ、＝４．２Ｖで６す、と
れは、トランジスタＱ２のエミッタ電位に等しい。

：トランジスタＱ２のベース電位■８□とトランジスタ
Ｑ３のコレクタ電位Ｖｃ２は等しく、上記の値からＶｃ
３＝ＶＢ２＝Ｖ、−ＶＢｏ２＝４．２−０．７＝３．５
Ｖとなり、トランジスタＱ３は、定電流として動作する
ことができる。

一方、トランジスタＱ２のコ ：レクタ側はダイオード
効果釦よびサイリスタ５ＣＲＩのゲート・カソード間の
ダイオード効果により、Ｖ ＝０．７Ｖ、Ｖ、に＝０．
７Ｖでアースに接続されているため、トランジスタＱ２
のコレクタ電位ｖ。

２はＶｃ２＝１．４Ｖ （！：ｌ、上記）電位コ関係
から、トランジスタＱ２は十分、電流制御として動作す
ることができる。

なか、サイリスタ５ＣＲ１のカソードをアース電位とし
て説明したが、トランジスタＱ２が、電流制御として動
作するのに必要なコレクタ、エミ こツタ電圧ＶｃＦ、
をＶｃ、＞ＩＶ とすると、上記の例では、Ｖ。

２＝４．２Ｖ であるからｖ。２＝４．２Ｖ−１，５
Ｖ＝２．７Ｖとなり、サイリスタ５ＣＲ１のカソード電
位ｖ、は■に＝ＶＣ２−ＶＤ −■ＣＫ””１．３Ｖｔ
で許される。

これはＥ、＝５Ｖの場合で４あり、Ｅｌ〉５Ｖのときは
、相応にカソード電位が正の場合でも動作することは明
らかである。

第３図は本発明の他の実施例を示す回路図であり、第１
図に示す従来の駆動方法による半導体スイッチ回路と、
本発明による第２図に示すそれとを合成することで、サ
イリスタのカソードの電位が駆動電圧より高くても低く
ても駆動できるようにしたもので、さらに、スイッチン
グ素子としてのサイリスタを２個（ＳＣＲＩ 、５ＣＲ
２）用意し、これを逆極性で並列接続することによって
信号を双方向へ伝送できるようにしたものである。

同図に於て、駆動回路のトランジスタＱ１ 、Ｑ３釦よ
び制御素子としてのトランジスタＱ２は第１図、第２図
に示すものに夫々対応している。

駆動回路に於ては、トランジスタＱ１のエミッタとＱ３
のベースを一緒にしてスイッチＳＷ６に接続し、トラン
ジスタＱ１のベースとＱ３のエミッタを一緒にしてスイ
ッチＳＷ５に接続している。

ここで、このスイッチＳＷ５は、第１図遍よび第２図の
スイッチＳＷ１とＳＷ３とを、また、スイッチＳＷ６は
同様にスイッチＳＷ２とＳＷ４を一緒にしたものを電子
回路で釦きかえたものであり、ＴＴＬなどのＩＣが使用
される。

ダイオードＤ５ 、Ｄ６は、サイリスタ５ＣＲ１と５Ｃ
Ｒ２のアノードを一緒にしてトランジスタＱ２のエミッ
タに接続するときにショートになるのを防ぎ、両者を電
気的に分離できるようにしたものである。

さらに、信号線の電位が正の時に動作するトランジスタ
Ｑ２の出力はダイオードＤ３．Ｄ４を通してサイリスタ
５ＣＲ１ｉ−よび５ＣＲ２のゲートに接続されており、
負の時に動作するトランジスタＱ１の出力も同様にダイ
オードＤＩ、Ｄ２を通してサイリスタ５ＣＲ１，５ＣＲ
２のゲートに接続されている。

第３図にはその他に、動作説明のため、ベル回路ＢＥＬ
Ｌ、信号源ｖ８等がつけ加えられている。

半導体スイッチ回路を駆動しない状態では、スイッチＳ
Ｗ５はオフ、ＳＷ６はオン状態のため、トランジスタＱ
ｌ 、Ｑ３もオフ状態にある。

ここで、スイッチＳＷ５をオン、ＳＷ６をオフ状態にす
ると、電流が Ｑ１′）””’ ” ” ｓｗｓのようＲ６Ｑ３
の６−８−、ミッタ 流れるが、トランジスタＱ１ 、Ｑ３を特性のそろった
もの例えば同一チップのＩＣで構成すれば、ベース・エ
ミッタ間の電圧をそろえることができるため、同じ電流
をトランジスタＱ１．Ｑ３に流すことができる。

例えば、抵抗Ｒ６を流れる電流を８ｍＡとすれば、トラ
ンジスタＱ１のエミッタにば４ｍＡ１ トランジスタＱ
３のベースには４ｍＡ の電流を流すことができる。

その後は、第１図、第２図を用いて説明したように信号
線側の正負の電位に応じて、トランジスタＱ２ 、Ｑ３
もしくはトランジスタＱ１によって２ｍＡのゲート駆動
電流を流すことができる。

すなわち、信号線の電位が正の場合は、ダイオードＤＩ
、Ｄ２が逆バイアスとなり、トランジスタＱ１のコレ
クタ電流は流れない。

一方、トランジスタＱ２の方は、スイッチング素子（Ｓ
ＣＲＩＳＣＲ２）の両端Ｘ、Ｙの電圧（以下ＶＸ、■Ｙ
）の大小によって、ダイオードＤ５ 、Ｄ６の一方が導
通状態になり、他方がカットオフとなる。

例えばｖＸ〉■７〉０ の場合は、ダイオードＤ６がカ
ットオフ状態でダイオードＤ５が導通し、トランジスタ
Ｑ３によって駆動される制御素子としてのトランジスタ
Ｑ２のコレクタ電流はダイオードＤ４、Ｄ３のうちの電
位の低い方のダイオードＤ３を通してサイリスタ５ＣＲ
１のゲートを駆動する。

この時ダイオードＤ４はカットオフとなるため、サイリ
スタ５ＣＲ２は導通しない。

すなわちトランジスタＱ２ 、Ｑ３で制御されるゲート
電流はすべてサイリスタ５ＣＲ１のゲートに流れる。

通話線の電位が負の場合、例えば０〉ｖＹ＞ｖＸＯ時は
、ダイオードＤ５．Ｄ６がカットオフし、トランジスタ
Ｑ１のコレクタ電流はダイオードＤ２を通ってサイリス
タ５ＣＲ２のゲートに流れる。

この時ダイオードＤ１はカットオフ状態にあり、サイリ
スタ５ＣＲ１は導通しない。

第４図は第３図の回路構成での信号電圧■８と信号線に
流れる電流の関係を示したものである。

スイッチには電話器のベル回路ＢＥＬＬが接続されてい
るが、等価回路的にり、Ｃ，Ｒで釦きかえられるため、
信号電圧Ｖ と信号電流■ との間には、回路定数と信
号電圧の周波数できする位相差を生じる。

−第４図にかいては電流の位相がθだけ進んでいる場合
を示しである。

前述のように第３図にかいて、信号線の電圧の正負に対
応して、トランジスタＱ２もしくはＱｌが動作する一方
、電流の正負に応じてサイリスタ５ＣＲ１もしくは５Ｃ
Ｒ２が動作するようにダイオードＤ１〜Ｄ４がオンする
。

この対応を第４図に示しである。以上の説明から分るよ
うに、第３図の回路構成によれば、いかなる電圧−電流
の組み合せでも、スイッチを駆動できることになる。

以上説明したように、本発明による半導体スイッチ回路
の構成によれば、次のような利点をもつ。

（１）信号線の駆動系の電圧に依存せず、スイッチの駆
動が可能となる。

（２）第３図の構成で説明したように、２種類の駆動回
路を１とめて１つのＴＴＬインタフェースでスイッチの
駆動が可能となるため、ｉ＋脚系の構成が簡単になる。

（３）スイッチのゲート駆動電流は信号線の電圧の大き
さ、極性によらず、同一に設計できるため、スイッチン
グスピードを同一にすることができる。

【図面の簡単な説明】

第１図は従来の半導体スイッチ回路の一例を示す回路図
、第２図は本発明の一実施例を示す回路図、第３図、第
４図は他の実施例の回路図および動作説明図である。 ５ＣＲＩ 、５ＣＲ２；サイリスタ、Ｑｌ 、Ｑ３；
トランジスタ、Ｑｌ；制御素子としてのＰＮＰトランジ
スタ、Ｄ１〜Ｄ６；ダイオード、ＳＷ１〜ＳＷ６ ；ス
イッチ。

Claims (1)

【特許請求の範囲】
1. １ スイッチング素子としての逆並列接続したサイリス
   タ５ＣＲ１，５ＣＲ２と、該サイリスタ５ＣＲＩ、５Ｃ
   Ｒ２のアノード間に直列接続され、カソード共通とした
   ２つのダイオードＤ５ 、Ｄ６と、信号線の電位が正の
   時に動作し、そのエミッタが前記ダイオードＤ５ 、Ｄ
   ６のカソードに接続されかつ、そのコレクタがダイオー
   ドＤ３ 、Ｄ４を通して前記サイリスタ５ＣＲＩ 、５
   ＣＲ２のゲートに接続されるトランジスタＱ２と、信号
   線の電位が負の時に動作し、そのコレクタがダイオード
   ＤＩ 、Ｄ２を通して前記サイリスタ５ＣＲ１゜５ＣＲ
   ２のゲートに接続されるトランジスタＱ１と、前記トラ
   ンジスタＱ２のベースがコレクタに接続されるトランジ
   スタＱ３とからなり、前記トランジスタＱ１のエミッタ
   と前記トランジスタＱ３のベースを一緒にし、前記サイ
   リスタ５ＣＲ１，５ＣＲ２をオンさせないときはトラン
   ジスタＱ１のベースおよびトランジスタＱ３のエミッタ
   より低電位とし、オンさせるときトランジスタＱ１のペ
   ーストよびトランジスタＱ３のエミッタより高電位とす
   るスイッチＳＷ６に接続し、前記トランジスタＱ１のベ
   ースと前記トランジスタＱ３のエミッタを一緒にし、前
   記サイリスタ５ＣＲＩＳＣＲ２をオンさせないときはト
   ランジスタＱ１のエミッタ釦よびトランジスタＱ３のベ
   ースより高電位とし、オンさせるときはトランジスタＱ
   １のエミッタおよびトランジスＪＱ３０ベースより低電
   位とするスイッチＳＷ５に接続し、更に、トランジスタ
   Ｑ１とトランジスタＱ３のベース・エミッタ間の電圧を
   そろえ特性を同一としたことを特徴とする半導体スイッ
   チ回路。