JPS5831041B2 - pulse width modulation amplifier - Google Patents
pulse width modulation amplifierInfo
- Publication number
- JPS5831041B2 JPS5831041B2 JP50101450A JP10145075A JPS5831041B2 JP S5831041 B2 JPS5831041 B2 JP S5831041B2 JP 50101450 A JP50101450 A JP 50101450A JP 10145075 A JP10145075 A JP 10145075A JP S5831041 B2 JPS5831041 B2 JP S5831041B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- current
- circuit
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、簡単な構成で精度が高く、且つ効果的に負荷
電流制限が行なえるパルス幅変調増幅器に関するもので
、サイリスクチョッパ装置、スイッチ式音声増幅器等、
パルス幅変調電圧の平均値を利用する装置に応用して好
適なものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pulse width modulation amplifier that has a simple configuration, high accuracy, and can effectively limit load current.
This is suitable for application to devices that utilize the average value of pulse width modulated voltages.
第1図は精度の高いパルス幅変調方式のブロック図で、
Aはオペレーショナルアンプであり、コンパレータ1に
よって電圧e2と三角波電圧e3とが比較される。Figure 1 is a block diagram of a highly accurate pulse width modulation method.
A is an operational amplifier, and a comparator 1 compares voltage e2 and triangular wave voltage e3.
第2図は、その動作波形図で、コンパレータ出力電圧e
4は11111の状態で、電圧E41、“′0゛の状態
で電圧E4oになるものとする。Figure 2 shows its operating waveform diagram, showing the comparator output voltage e
4 is in the state of 11111, and the voltage E41 is assumed to be the voltage E4o in the state of "'0".
電圧e4の平均値を石とするとオペレーショナルアンプ
の特性より
となって、電圧E1と直線関係にあり、電圧E1によっ
て精度の高いパルス幅変調を行なうことができる。If the average value of the voltage e4 is taken as a stone, it has a linear relationship with the voltage E1 due to the characteristics of the operational amplifier, and highly accurate pulse width modulation can be performed using the voltage E1.
第3図の回路は、第4図のようにオペレーショナルアン
プA、A′の2つの積分器出力の加算と同等と考えるこ
とができ、第1図の回路と同等の動作をするものである
。The circuit of FIG. 3 can be considered to be equivalent to the addition of the outputs of two integrators of operational amplifiers A and A' as shown in FIG. 4, and operates in the same way as the circuit of FIG. 1.
このようなパルス幅変調器を用いて電力増幅器を構成す
ると歪の少ない増幅が可能であるが、電力増幅器および
負荷を過電流から保護する必要がある。When a power amplifier is configured using such a pulse width modulator, amplification with little distortion is possible, but it is necessary to protect the power amplifier and the load from overcurrent.
従来この種の増幅器における電流制限は、ヒユーズを使
用する負荷電流を入力信号にフィードバックするなどの
方法がとられているが、負荷電流が減少したとき通常動
作に戻る、瞬時過電流を効果的に制限する特性が十分で
なかった。Conventionally, current limiting in this type of amplifier has been done by using a fuse to feed back the load current to the input signal, but this method effectively suppresses instantaneous overcurrent and returns to normal operation when the load current decreases. There were not enough limiting characteristics.
本発明はこのような点に鑑みなされたものであり、以下
図面に示す実施例に従って本発明を説明する。The present invention has been made in view of these points, and will be described below with reference to embodiments shown in the drawings.
第5図は本発明の実施例で、精度の高い電力増幅が行な
えると共に、電流制限が効果的に行なえるパルス幅変調
電力増幅器を構成している。FIG. 5 shows an embodiment of the present invention, which constitutes a pulse width modulation power amplifier that can perform highly accurate power amplification and can effectively limit current.
第5図において、抵抗R11R2,R3,コンデンサC
2C5,およびオペレーショナルアンプAからなる加算
積分回路や、入力信号E1、バイアス信号e3′、およ
びコンパレーク1、は第3図に示すものと同一である。In Figure 5, resistors R11R2, R3, capacitor C
2C5 and the summing/integrating circuit consisting of the operational amplifier A, the input signal E1, the bias signal e3', and the comparator 1 are the same as those shown in FIG.
また11,1□、13はともにコンパレータ、2および
4は増幅器、Trl 、Tr2は出力用スイッチングト
ランジスタであり、該トランジスタTrl、Tr2は増
幅器2の出力に基いて交互にオンとなる。Further, 11, 1□ and 13 are all comparators, 2 and 4 are amplifiers, Trl and Tr2 are output switching transistors, and the transistors Trl and Tr2 are turned on alternately based on the output of the amplifier 2.
Dl、D2は負荷が誘導性のときりアクティブ電流の経
路を与えるためのダイオード、またR4は電流検出用抵
抗であり、この抵抗R4は非常に小さな抵抗値を用いる
ので、出力電圧にはほとんど影響しない。Dl and D2 are diodes that provide an active current path when the load is inductive, and R4 is a current detection resistor. Since this resistor R4 uses a very small resistance value, it has little effect on the output voltage. do not.
直流電源Esは2分割してあり、上記(2)式において
R41= ES 、R40−ESである。The DC power source Es is divided into two parts, and in the above equation (2), R41=ES, R40-ES.
出力方形波のデユーティファクタは となる。The duty factor of the output square wave is becomes.
すなわち、トランジスタTr1 、Tr2と直流電源E
sはブリッジ構成されているのでこの回路では、テ゛ユ
ーテイファククが上のとき出力電圧■はOとなり、正、
負にわたって出力電力■が入力信号E1に比例する比例
増幅器として動作する。That is, the transistors Tr1 and Tr2 and the DC power supply E
Since s has a bridge configuration, in this circuit, when the utility function is high, the output voltage becomes O, and is positive.
It operates as a proportional amplifier in which the output power (1) is proportional to the input signal E1 over the negative range.
なおこの回路を音声増幅器として使用した場合には、負
荷はスピーカであり、バイアス信号e3′には可聴周波
数以上の周波数を使用する。Note that when this circuit is used as an audio amplifier, the load is a speaker, and a frequency higher than an audible frequency is used for the bias signal e3'.
次に上記第5図に示す実施例の回路動作を説明すると、
この回路では出力電流■が抵抗R4により検出され、増
幅器4で増幅された後、コンパレータ12およびコンパ
レータ13により電流設定値11およびI2と比較され
、論理積回路AND、および論理和回路ORによって、
コンパレータ1、の出力と結合される。Next, the circuit operation of the embodiment shown in FIG. 5 will be explained.
In this circuit, the output current ■ is detected by the resistor R4, amplified by the amplifier 4, and then compared with the current setting values 11 and I2 by the comparators 12 and 13, and then by the AND circuit AND and the OR circuit OR.
It is combined with the output of comparator 1.
ここで電流■が12〈I〈I1の範囲では、コンパレー
タ1□の出力は“1゛、コンパレータ13の出力は0゛
となって、論理和回路ORおよび論理積回路ANDの出
力はコンパレータ11の出力のみによって決まり、この
ときコンパレータ1、の出力が直接に増幅器2の入力に
接続されたものと同等となり、出力電圧■は第6図の特
性アのように入力信号E1によって決まり、負荷の電圧
電流特性が特性上であれば、特性アと特性上の交点aが
動作点となる。Here, when the current ■ is in the range of 12〈I〈I1, the output of the comparator 1□ becomes "1", the output of the comparator 13 becomes "0", and the output of the logical sum circuit OR and the logical product circuit AND becomes "1". In this case, the output of comparator 1 is equivalent to that connected directly to the input of amplifier 2, and the output voltage ■ is determined by the input signal E1 as shown in characteristic A in Figure 6, and the voltage of the load is determined only by the output. If the current characteristic is on the characteristic, the intersection point a on the characteristic is the operating point.
こうして出力電圧■は入力信号E1によって電圧Edと
−Edの間で変化させることができ、電流Iは出力電圧
■と負荷インピーダンスで決まる。In this way, the output voltage (2) can be varied between the voltages Ed and -Ed by the input signal E1, and the current I is determined by the output voltage (2) and the load impedance.
すなわちこの場合、負荷インピーダンスの一定時には入
力信号E1に比例した電力増幅動作が行なわれる。That is, in this case, when the load impedance is constant, a power amplification operation proportional to the input signal E1 is performed.
ところが上記回路では負荷インピーダンスの変化等に起
因して、この電流Iが正方向、または負方向に設定値1
1.I2を超えて大きくなろうとした場合には、次のよ
うにして電流制限動作が行なわれる。However, in the above circuit, due to changes in load impedance, etc., this current I changes to the set value 1 in the positive direction or in the negative direction.
1. If the current is about to increase beyond I2, the current limiting operation is performed as follows.
まず正方向への電流制限動作から説明すると、これは論
理積回路ANDの動作によって行なわれる。First, the current limiting operation in the positive direction will be explained. This is performed by the operation of the AND circuit AND.
すなわちここで第7図のように入力信号E1を固定して
考えると、今負荷の特性が工であれば動作点はaでこの
とき電圧増幅器として動作している。That is, assuming that the input signal E1 is fixed as shown in FIG. 7, if the load characteristics are normal, the operating point is a, and the circuit operates as a voltage amplifier.
負荷のインピーダンスが減少し、工′の特性になったと
する。Suppose that the impedance of the load decreases and becomes the characteristic of the motor.
論理積回路ANDが接続されていなければ動作点はa′
となるはずであるが、電流Iは動作点がa′となる前に
設定値■1を超え、コンパレータ12の出力に°“0゛
の期間が生じる。If the AND circuit AND is not connected, the operating point is a'
However, the current I exceeds the set value 1 before the operating point reaches a', and a period of zero occurs in the output of the comparator 12.
トランジスタTr1 、Tr2の動作1周期中の負荷
電流の脈動はトランジスタTrlのオン期間中に増加し
、トランジスタTrlのオフ期間中に減少する波形とな
るので、前述のコンパレータ12出力の“′0゛°期間
は必ずコンパレーク1、の“1゛期間中に生じる。The pulsations in the load current during one cycle of operation of the transistors Tr1 and Tr2 have a waveform that increases during the on-period of the transistor Trl and decreases during the off-period of the transistor Trl. The period always occurs during the "1" period of comparator 1.
論理積回路ANDは2つの入力の°“0゛が優先出力さ
れるので、その出力のデユーティファクタはコンパレー
ク1□の出力のデユーティファクタより小さくなり、電
圧■は−EIR2/Rtより小さくなる。Since the logical product circuit AND outputs the two inputs °"0" with priority, the duty factor of its output is smaller than the duty factor of the output of comparator 1□, and the voltage ■ is smaller than -EIR2/Rt. .
このとき上記加算積分回路出力は正に移動し、コンパレ
ーク11の出力は常に′1゛となって、論理積回路AN
Dの出力はコンパレータ1□のみによって決まるように
なる。At this time, the output of the addition and integration circuit shifts to the positive direction, and the output of the comparator 11 is always '1', and the output of the AND circuit AN
The output of D is determined only by comparator 1□.
すなわち、このとき第5図の回路では、抵抗R4、増幅
器4、コンパレータ12および増幅器2のループのみが
有効に動作してトランジスタTr1.Tr2のオン・オ
フを決定し、設定値11の定電流制御となる。That is, at this time, in the circuit of FIG. 5, only the loop of resistor R4, amplifier 4, comparator 12, and amplifier 2 operates effectively, and transistors Tr1. On/off of Tr2 is determined, and constant current control with a set value of 11 is performed.
出力特性は第7図の特性イとなり動作点は特性上′との
交点すとなる。The output characteristic is the characteristic A in FIG. 7, and the operating point is the intersection point with '' in the characteristic.
更に負荷インピーダンスが減少しても、動作点は特性イ
の上を移動し、■が減少するが電流■は11(一定)で
ある。Even if the load impedance further decreases, the operating point moves above the characteristic A, and the current ■ decreases, but the current ■ remains 11 (constant).
逆に特性上′よりも負荷インピーダンスが大きくなると
、動作点はb点より上に移動し、電圧■が−EIR2/
R1より大きくなろうとすれば、コンパレータ11が動
作を開始して、出力電圧は−EI R2/ R1に保た
れるので、電流は11より減少し、コンパレーク12の
出力は常に“1゛となって制御とは無関係になり、既述
した比例増幅動作に戻る。Conversely, when the load impedance becomes larger than ' due to the characteristics, the operating point moves above point b and the voltage ■ becomes -EIR2/
If the current becomes larger than R1, the comparator 11 starts operating and the output voltage is maintained at -EI R2/R1, so the current decreases from 11 and the output of the comparator 12 is always "1". It becomes unrelated to control and returns to the proportional amplification operation described above.
これに対し負方向の電流制限動作は論理和回路ORによ
って行なわれる。On the other hand, the current limiting operation in the negative direction is performed by the logical sum circuit OR.
第8図のように特性ア上の動作点CがC′点に移動しよ
うとすれば、電流Iは設定値■2より負になるので、コ
ンパレータ11の出力が“011の期間(Tr2がオン
)に、コンパレータ13の出力に“1゛の期間が生じ、
論理和回路ORは“1゛優先であるから電圧■は−EI
R2/R1より正となる。As shown in Fig. 8, if the operating point C on the characteristic A tries to move to the C' point, the current I becomes more negative than the set value ■2, so the output of the comparator 11 is "011" (Tr2 is on). ), a period of “1” occurs in the output of the comparator 13,
Since the logical sum circuit OR has "1" priority, the voltage ■ is -EI
It is more positive than R2/R1.
このとき加算積分回路の出力は負に移動しコンパレータ
11の出力は常に“Ollとなって、出力は抵抗R4、
増幅器4、コンパレーク13および増幅器2のループで
設定値I2の定電流制御動作がなされ、このときその出
力特性は第8図の特性つとなり、動作点はdとなる。At this time, the output of the summing and integrating circuit moves to the negative direction, the output of the comparator 11 is always "Oll", and the output is the resistor R4,
A constant current control operation of a set value I2 is performed in the loop of the amplifier 4, comparator 13, and amplifier 2, and at this time, the output characteristic becomes the characteristic shown in FIG. 8, and the operating point becomes d.
こうして設定値■1.I2で電流制限を行った出力特性
は第9図に示す如くとなり、その特性アは入力信号E1
に比例して上下に移動し、特性イ、つは電流設定値によ
って固定される。Thus, the setting value ■1. The output characteristic when current is limited by I2 is as shown in FIG.
The characteristic A and A are fixed by the current setting value.
このように本発明によれば、スイッチング増幅器も含め
てパルス幅変調増幅器を構威し、このパルス幅変調増幅
器内部に電流制限機能を論理回路で結合、導入すること
によって、精度の高いスイッチング増幅と、効果的な電
流制限を実現することができる。As described above, according to the present invention, a pulse width modulation amplifier including a switching amplifier is constructed, and a current limiting function is combined and introduced inside the pulse width modulation amplifier using a logic circuit, thereby achieving highly accurate switching amplification. , effective current limiting can be achieved.
なお、電流制限機能は負荷電流の最大値または最小値を
制限するものであって、それぞれ単独にまたは同時に設
けることができる。Note that the current limiting function limits the maximum value or minimum value of the load current, and can be provided individually or simultaneously.
また、電流制限用として結合する論理回路に論理和を用
いるか論理積を用いるかは、各コンパレータが正論理で
あるか負論理であるか、増幅器が正相増幅器であるか逆
相増幅器であるかによって異なる。Also, whether to use logical sum or logical product in the logic circuit to be combined for current limiting depends on whether each comparator has positive logic or negative logic, and whether the amplifier is a positive phase amplifier or a negative phase amplifier. It depends.
第1図はパルス幅変調方式の回路構成図、第2図は第1
図の動作説明図、第3図は他のパルス幅変調方式の回路
構成図、第4図は第3図の動作説明図、第5図は本発明
をスイッチング増幅器に実施した場合の回路構成図、第
6図乃至第9図は第5図の回路の特性曲線図である。
図中、A、A′:オペレーショナル・アンプ、1:コン
パレータ、2:出力回路、4:増幅器、Es:電源。Figure 1 is a circuit diagram of the pulse width modulation method, and Figure 2 is the circuit diagram of the pulse width modulation method.
Figure 3 is a circuit diagram of another pulse width modulation method, Figure 4 is a diagram explaining the operation of Figure 3, and Figure 5 is a circuit diagram of the case where the present invention is implemented in a switching amplifier. , FIGS. 6 to 9 are characteristic curve diagrams of the circuit of FIG. 5. In the figure, A, A': operational amplifier, 1: comparator, 2: output circuit, 4: amplifier, Es: power supply.
Claims (1)
比較してパルス幅変調信号を得る第1のコンパレ・−り
出力と、負荷電流を設定値と比較する第2のコンパレー
タ出力との、論理積または論理オロ出力によってスイッ
チ式増幅器を駆動し、該増幅器の負荷電流の大きさが正
または負の方向に設定値より大きくなろうとするとき、
増幅器の出力特性が自動的に比例増幅特性から定電流特
性に切換わるようにしたことを特徴とするパルス幅変調
増幅器。1 The logic of the first comparator output that adds and integrates the human power signal and the output voltage and compares it with the bias signal to obtain a pulse width modulation signal, and the second comparator output that compares the load current with a set value. When a switched amplifier is driven by a product or logic output, and the magnitude of the load current of the amplifier is about to become larger than the set value in the positive or negative direction,
A pulse width modulation amplifier characterized in that the output characteristics of the amplifier are automatically switched from proportional amplification characteristics to constant current characteristics.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50101450A JPS5831041B2 (en) | 1975-08-20 | 1975-08-20 | pulse width modulation amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50101450A JPS5831041B2 (en) | 1975-08-20 | 1975-08-20 | pulse width modulation amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5225554A JPS5225554A (en) | 1977-02-25 |
| JPS5831041B2 true JPS5831041B2 (en) | 1983-07-04 |
Family
ID=14301016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50101450A Expired JPS5831041B2 (en) | 1975-08-20 | 1975-08-20 | pulse width modulation amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831041B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594025U (en) * | 1982-06-28 | 1984-01-11 | 横河電機株式会社 | constant current circuit |
| JPS59158607A (en) * | 1983-02-28 | 1984-09-08 | Pioneer Electronic Corp | Pulse width modulation and amplifier circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5542771B2 (en) * | 1975-01-21 | 1980-11-01 |
-
1975
- 1975-08-20 JP JP50101450A patent/JPS5831041B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5225554A (en) | 1977-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3899074B2 (en) | Digital PWM input class D acoustic amplifier with PWM negative feedback | |
| US5329200A (en) | Piezoelectric transformer converter for power use | |
| US4115739A (en) | Power amplifier | |
| JPH0728181B2 (en) | Pulse width modulation amplifier circuit | |
| JPS5819026A (en) | Pulse width modulation circuit | |
| JPS5831041B2 (en) | pulse width modulation amplifier | |
| JPH01129515A (en) | PWM amplifier protection circuit | |
| JPS6214731Y2 (en) | ||
| JPS6043681B2 (en) | Frequency multiplier circuit | |
| KR790001825Y1 (en) | Protection circuit of pulse width modulation amplifier | |
| JPH0511527U (en) | Booster amplifier | |
| JPH0336096Y2 (en) | ||
| JPS5827539Y2 (en) | audio amplifier | |
| JPS587688Y2 (en) | Transistor amplifier protection circuit | |
| JPH0233385Y2 (en) | ||
| JPH0317586Y2 (en) | ||
| SU511687A1 (en) | Pulse Width Modulator | |
| JPS6036895Y2 (en) | power amplifier circuit | |
| JPH0435966Y2 (en) | ||
| JPS587727Y2 (en) | AM↓-SSB transmission output circuit | |
| JPH0342746Y2 (en) | ||
| JPH01149507A (en) | Switching power amplifier circuit | |
| JPH0526827Y2 (en) | ||
| JPS5918862Y2 (en) | switching power supply | |
| JPH0419881Y2 (en) |