JPS5831626B2 - Eizou Shiyori Souchi - Google Patents
Eizou Shiyori SouchiInfo
- Publication number
- JPS5831626B2 JPS5831626B2 JP48139668A JP13966873A JPS5831626B2 JP S5831626 B2 JPS5831626 B2 JP S5831626B2 JP 48139668 A JP48139668 A JP 48139668A JP 13966873 A JP13966873 A JP 13966873A JP S5831626 B2 JPS5831626 B2 JP S5831626B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- area
- circuit
- scanning
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Picture Signal Circuits (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】
この発明は、撮像装置によって撮像される映像を処理す
ることにより、映像を変換していく映像処理装置に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a video processing device that converts a video image by processing the video imaged by an imaging device.
従来、映像をたとえば微分したり、二値化したり、テイ
ジタル変換したり、フィルタを掛けたりするには、ある
映像の局部的な情況に応じた処理を施す必要がしばしば
存在した。Conventionally, in order to differentiate, binarize, digitally transform, or apply a filter to a video, it has often been necessary to perform processing depending on the local situation of the video.
すなわちたとえば、映像を二値化する場合に、映像全面
にわたって一定なしきい値、いわゆる固定しきい値で二
値化してよい用途の場合も勿論あるが、ときにはこの二
値化のしきい値を浮動形にして、撮像装置が現在走査し
ている点を二値化するときにその点近傍の明るさに応じ
てこの二値化のしきい値を変える必要がある場合がある
。In other words, for example, when binarizing an image, there are of course cases in which it is acceptable to binarize the entire image using a constant threshold, a so-called fixed threshold, but sometimes this binarization threshold can be set to a floating value. In other words, when a point currently being scanned by an imaging device is binarized, it may be necessary to change the threshold for this binarization depending on the brightness in the vicinity of the point.
これは明るさが異なった物体が撮像装置に複数個入って
きたときに、どの物体の形状もきれいに二値化して輪郭
のはっきりした映像に変換したいときなどである。This is useful, for example, when multiple objects with different brightness enter the imaging device, and you want to convert the shape of each object into a neat binarized image with clear outlines.
あるいはまた、映像を微分して輪郭線を強調したいとき
に、映像全面にわたり一様な微分処理を施したのでは、
一様な輪郭線が得られない場合がある。Or, when you want to differentiate the image and emphasize the outline, you might apply uniform differentiation processing to the entire image.
A uniform contour line may not be obtained.
これはたとえば撮像装置の感度が一様でなく、映ってい
る物体の明るさによって変化するからである。This is because, for example, the sensitivity of the imaging device is not uniform and changes depending on the brightness of the object being imaged.
したがって、このような場合、ある局部的な映像の平均
的間るさによって、微分のたとえばゲインを可変にする
などにより、よりよい輪郭像が得られることになる。Therefore, in such a case, a better contour image can be obtained by varying the differential gain, for example, depending on the average sharpness of a certain local image.
このような処理は、撮像装置の走査に応じて得られる映
像信号が一次元的であり、したがって二次元的な領域の
映像信号が同時刻に得られないことによって、従来は計
算機に−たん映像を取り込んで、ソフトウェアによって
まずある領域の平均的な明るさを求め、次いでその値に
よってしきい値を定め、そのしきい値によってもとの映
像領域の各絵素の値を逐次二値化するなどの手段をとら
ざるを得なかった。In this type of processing, the video signal obtained according to the scanning of the imaging device is one-dimensional, and therefore the video signal of a two-dimensional area cannot be obtained at the same time. The software first calculates the average brightness of a certain area, then determines a threshold based on that value, and uses that threshold to sequentially binarize the value of each pixel in the original image area. I had no choice but to take such measures.
本発明の目的は、このように局部的な映像領域のマクロ
な様子に従ってその領域内の各絵素の情報を処理してい
く具体的な装置を提供することにあり、これによって各
種の映像処理、とくにパターン認識における前処理を簡
単化することができる。An object of the present invention is to provide a concrete device that processes information of each pixel in a local video region according to the macro state of the region, and thereby enables various video processing. In particular, preprocessing in pattern recognition can be simplified.
上記の目的を達成するために、本発明の映像処理装置で
は、明像信号を二つの径路に分け、一方ではある所定の
画面領域の映像を一次的に蓄え、他力では同一の画面領
域の映像を処理するごとく構成する。In order to achieve the above object, the video processing device of the present invention divides the clear image signal into two paths, one path temporarily stores the video of a certain screen area, and the other path stores the video of the same screen area. Configure it to process video.
この処理は、その画面領域での映像の平均値の演算とか
、明暗の急変する点の個数の計数とかに相当し、その局
部領域の情況をマク川ことらえる処理という意味でマク
ロ情報検出回路と呼ぶことにする。This processing corresponds to calculating the average value of the image in that screen area or counting the number of points where the brightness changes suddenly, and is called a macro information detection circuit in the sense that it is a process for understanding the situation in that local area. I'll call you.
このマクロ情報検出回路では、撮像装置が着目する領域
の走査を終了した時点でその領域でのマクロ情報が完了
し、その結果が出力される。In this macro information detection circuit, when the imaging device finishes scanning the area of interest, the macro information for that area is completed and the result is output.
しかもこの時点は、ちょうどこの局部の映像情報がたと
えばシフトレジスタ形の一次記憶装置に蓄え終った時点
に等しい。Furthermore, this point in time is exactly the point in time when this local video information has finished being stored in, for example, a shift register type primary storage device.
したがって上記第1の径路である一次記憶回路によって
、その領域分だけ遅延された映像情報をそこから順次読
出し、第2の径路ですでに検出されたマクロ情報によっ
て次々と各絵素の情報に処理を加えることができる。Therefore, the primary storage circuit, which is the first path, sequentially reads out the video information delayed by that area, and processes it into information for each pixel one after another using the macro information already detected in the second path. can be added.
以下、本発明を図によって詳細に説明する。Hereinafter, the present invention will be explained in detail with reference to the drawings.
第1図は本発明の一実施例である。FIG. 1 shows an embodiment of the present invention.
撮像装置1からの映像信号2は、AD変換回路3によっ
てディジクル量に変換され、ゲート4,5を介して一時
記憶回路6とマクロ情報検出回路7に導かれる。A video signal 2 from the imaging device 1 is converted into a digital quantity by an AD conversion circuit 3 and guided to a temporary storage circuit 6 and a macro information detection circuit 7 via gates 4 and 5.
ゲート4,5を開くための信号A。Signal A for opening gates 4 and 5.
yBOは、たとえば、ともに撮像装置がある着目する二
次元小領域を走査している時間帯に論理的にl”となる
信号であり、これについては後述される。yBO is, for example, a signal that logically becomes l'' during a time period when the imaging device is scanning a certain two-dimensional small area of interest, and this will be described later.
この二次元小領域からの情報を蓄えるに足るだけの記憶
容量を一時記憶回路6は持っている。The temporary storage circuit 6 has a storage capacity sufficient to store information from this two-dimensional small area.
通常はこの記憶容量を、上記二次元小領域での情報発生
量と同一に設計し、上記二次元小領域を、映像処理の単
位大きさとするのが望ましい。Normally, it is desirable to design this storage capacity to be the same as the amount of information generated in the two-dimensional small area, and to make the two-dimensional small area the unit size for video processing.
ゲート5を介して入力される情報は、マクロ情報検出回
路7によって処理され、その結果がたとえばサンプルホ
ールド回路のごとき、あるいはレジスタのごとき、情報
保持回路8に保持される。Information input through the gate 5 is processed by a macro information detection circuit 7, and the result is held in an information holding circuit 8, such as a sample and hold circuit or a register.
この保持のタイミングは、現在着目中の上記二次元小領
域の走査が終った時点すなわちマクロ情報検出回路7で
の処理が終った時点の信号C8であり、この信号C8に
よって、いま検出したマクロ情報を8によって保持する
とともに、マクロ情報処理回路7をリセットし、初期状
態に戻し、次に処理すべき二次元領域での処理に備える
。The timing of this holding is the signal C8 at the time when the scanning of the two-dimensional small area currently being focused on is completed, that is, the time when the processing in the macro information detection circuit 7 is completed. is held by 8, and the macro information processing circuit 7 is reset to return to the initial state to prepare for processing in the two-dimensional area to be processed next.
すなわち、情報保持回路8にマクロ情報が保持されたと
きには、こんどは再び次の二次元領域のためにゲ−14
,5を開き、マクロ情報処理回路7で新しい二次元領域
でのマクロ情報が次々と入力される絵素情報を用いて計
算されていくとともに、この新しい二次元領域での映像
情報が一時記憶回路6に記憶される。That is, when the macro information is held in the information holding circuit 8, the game 14 is used again for the next two-dimensional area.
, 5 is opened, and the macro information processing circuit 7 calculates the macro information in the new two-dimensional area using the pixel information that is input one after another, and the video information in this new two-dimensional area is stored in the temporary storage circuit. 6 is stored.
この一時記憶回路6はたとえばシフトレジスタ型とし、
新しい二次元領域での情報が入力されるごとに、一つ前
の二次元領域での情報が押し出されるごとく構成するこ
とが容易である。This temporary storage circuit 6 is, for example, a shift register type,
It is easy to configure the system so that every time information in a new two-dimensional area is input, information in the previous two-dimensional area is pushed out.
すなわちこのとき、一時記憶回路6は、−映像処理単位
である二次元領域外の情報の遅延回路とみなすことがで
きる。That is, at this time, the temporary storage circuit 6 can be regarded as a delay circuit for information outside the two-dimensional area, which is a unit of video processing.
したがって一時記憶回路6から出力される情報9を、す
でに求めて保持回路8に保持された情報10を用いて処
理回路11で処理すればよく、このとき処理回路11の
出力12は、映像の近傍の情況を考慮した変換映像とな
る。Therefore, the information 9 output from the temporary storage circuit 6 may be processed by the processing circuit 11 using the information 10 already obtained and held in the holding circuit 8. At this time, the output 12 of the processing circuit 11 is This is a converted video that takes into consideration the situation.
以上の説明において3はAD変換器としたが、これは必
ずしもその必要はなく、適切な一次記憶回路6とマクロ
情報検出回路7の選択によってはアナログ量のままの処
理も可能であることはいうまでもない。In the above explanation, 3 is an AD converter, but this is not necessarily necessary, and it is possible to process analog quantities as they are by selecting an appropriate primary storage circuit 6 and macro information detection circuit 7. Not even.
この場合の3は一般的に前処理回路とみなしてよい。3 in this case may generally be regarded as a preprocessing circuit.
第2図は、第1図における制御信号A。FIG. 2 shows the control signal A in FIG.
、Bo。Coを説明するための図であり、撮像装置1の
映像面を表わしている。,Bo. 2 is a diagram for explaining Co, and shows the image plane of the imaging device 1. FIG.
第2図では、映像面(画面)の水平走査方向に二つの点
を設け、この点の座標Xo、X1をそれぞれ起点、終点
とする論理信号Aを作ればよいことを説明している。In FIG. 2, it is explained that two points are provided in the horizontal scanning direction of the image plane (screen) and a logic signal A is generated having the coordinates Xo and X1 of these points as the starting and ending points, respectively.
また同様に、垂直走査方向に起点Y。Similarly, the starting point Y in the vertical scanning direction.
、終点¥1なる二つの座標を設け、この二点間で論理的
に”1”となる信号Bを作ることができ、また終点¥1
のとき“1”となる論理信号C8を作ることも容易であ
る。, it is possible to set two coordinates, the end point ¥1, and create a signal B that is logically "1" between these two points, and the end point ¥1.
It is also easy to create a logic signal C8 that becomes "1" when .
これらA、B信号の論理積に相当する信号が、第2図で
針線を施した小領域の信号に相当するので、これを第1
図のA。The signal corresponding to the logical product of these A and B signals corresponds to the signal in the small area indicated by the needle line in Fig. 2, so this is
A in the diagram.
、BOとして利用できる。これらの信号の作り力につい
ては後述する。, can be used as a BO. The ability to create these signals will be discussed later.
これらの信号の作り方については後述する。How to generate these signals will be described later.
このようにしたとき、Xo、xl、Yo、Ylの座標値
を変更すれば、この斜線で示した小領域を、画面の任意
の位置に移動させることができる。In this case, by changing the coordinate values of Xo, xl, Yo, and Yl, the small area indicated by diagonal lines can be moved to an arbitrary position on the screen.
第3図は、第2図の原理にもとずき、第1図に示した本
発明装置の制御信号A。FIG. 3 shows a control signal A of the apparatus of the present invention shown in FIG. 1 based on the principle of FIG. 2.
、Bo、coを得るための具体的回路構成例である。, Bo, and co.
前述の四つの座標X。The four coordinates X mentioned above.
、Xl、Yo、¥1は、レジスタ20,21゜22.2
3にそれぞれセットされる。, Xl, Yo, ¥1 are registers 20, 21゜22.2
3 respectively.
いまパルス発振器24からの絵素パルスPは、−水平走
査分の絵素数を計数するXカウンタ25によって計数さ
れ、計数終了時点でX同期信号26を出力するとともに
、自らのカウンタ25をリセットするように構成される
。Now, the picture element pulses P from the pulse oscillator 24 are counted by an It is composed of
このX同期信号26は、−垂直走査分の走査線数を計数
するYカウンタ27によって計数され、計数終了時点で
Y同期信号28を出力するとともに自らのカウンタ27
をリセットするように構成する。This X synchronization signal 26 is counted by a Y counter 27 that counts the number of scanning lines for -vertical scanning.
Configure to reset.
このときパルス発振器24からの絵素に相当したパルス
Pによって、水平、垂直同期信号26.28が得られ、
これらは第1図の撮像装置1の走査用同期信号として利
用される。At this time, horizontal and vertical synchronization signals 26.28 are obtained by the pulse P corresponding to the picture element from the pulse oscillator 24,
These are used as scanning synchronization signals for the imaging device 1 shown in FIG.
このようにしたとき、第3図のXカウンタ25とYカウ
ンタ27の内容は、撮像装置が現在走査している瞬間の
画面の水平、垂直位置に相当するので、この内容と前記
レジスタ20,21,22゜23の内容を一致回路30
,31,32,33によって比較し、一致がとれたとき
の信号を二つのフリップフロップ回路34.35に導く
。When this is done, the contents of the X counter 25 and Y counter 27 in FIG. 3 correspond to the horizontal and vertical positions of the screen at the moment when the imaging device is currently scanning. , 22゜ 23 contents to match circuit 30
, 31, 32, and 33, and when a match is found, the signals are led to two flip-flop circuits 34 and 35.
すなわちXoと一致がとれたときにフリップフロップ回
路34をセットし、X、と一致がとれたとき34をリセ
ットするようにすれば、34からの出力はすでに第2図
に示した信号Aとなる。That is, if the flip-flop circuit 34 is set when there is a match with Xo, and the flip-flop circuit 34 is reset when there is a match with X, the output from 34 will already be the signal A shown in FIG. .
またフリップフロップ回路35は、Yoと一致したとき
セット、¥1と一致したとき、リセットするようにすれ
ば、その出力として、同様に第2図に示した信号Bを得
る。If the flip-flop circuit 35 is set when it matches Yo and reset when it matches ¥1, the signal B shown in FIG. 2 will be obtained as its output.
従って論理積回路36によって信号Boを作れば、これ
は前述の小領域を走査中に1”となる信号であり、第1
図のゲート5の開閉信号として利用できる。Therefore, if the signal Bo is generated by the AND circuit 36, this is a signal that becomes 1" while scanning the aforementioned small area, and the first
It can be used as an opening/closing signal for the gate 5 shown in the figure.
また、絵素パルス信号PをこのB。Also, the picture element pulse signal P is this B.
でゲート回路37によってゲートすれば信号A。If the signal is gated by the gate circuit 37, the signal A is generated.
が得られ、この信号は、第2図の小領域中を走査してい
るときだけの絵素パルスとなり、第1図におけるゲート
4の開閉信号すなわちこの場合時記憶回路6へのシフト
信号として利用できる。is obtained, and this signal becomes a pixel pulse only when scanning the small area in FIG. 2, and is used as the opening/closing signal of the gate 4 in FIG. can.
AOt BOはゲート4,5のいずれに対しても必要に
応じ適当に使い分けられてよい。AOt BO may be used for either gate 4 or 5 as appropriate.
またフリップフロップ回路35の出力を微分回路38に
よって微分し、35がY、によってリセットされるとき
の信号C6を作れば、これはすでに第2図に示したごと
く、小領域の走査が終了した信号となり、第1図の情報
保持回路8の保持のタイミング信号として利用される。Furthermore, if the output of the flip-flop circuit 35 is differentiated by the differentiating circuit 38 to create a signal C6 when 35 is reset by Y, this is already a signal indicating that scanning of a small area has been completed, as shown in FIG. This signal is used as a timing signal for holding information in the information holding circuit 8 shown in FIG.
このようにして、レジスタ20,21,22゜23の内
容を次々と変更すれば、それに応じて小領域の画面内が
変わり、処理が進行していくことになる。In this way, if the contents of the registers 20, 21, 22, and 23 are changed one after another, the screen of the small area changes accordingly, and the process progresses.
このとき小領域の面積は第1図に示した一時記憶回路6
の大きさと一致するよう設計するのが便利であり、また
もし、面積だけでなく形も固定した小領域を処理の単位
とするときには、第2図、第3図でxo 、 Xl、
Y、 、 Y、の四つを指定する必要はなくなる。At this time, the area of the small area is the temporary storage circuit 6 shown in FIG.
It is convenient to design the size so that it matches the size of xo, Xl,
There is no longer a need to specify Y, , and Y.
すなわちN XI Xo s Yl−Yoという、小
領域の幅をあらかじめ固定しておけば、Xo、Yoの二
つの座標を変更するだけでよいような回路構成も容易で
ある。That is, if the width of the small area N XI Xos Yl-Yo is fixed in advance, it is easy to create a circuit configuration in which only two coordinates, Xo and Yo, need to be changed.
xo、Yoなどを指定するには、たとえば計算機からの
指令によってもよいし、あるいは順次これら数値を更新
していくごとき制御回路を設けることもできる。To specify xo, Yo, etc., for example, a command from a computer may be used, or a control circuit may be provided to sequentially update these values.
第4図は、小領域を順次切り換えて処理を画像全面に及
ぼす方式を説明するための図である。FIG. 4 is a diagram for explaining a method of applying processing to the entire image by sequentially switching small areas.
図において画面は縦横に分割され、それぞれ映像の小領
域を構成する。In the figure, the screen is divided vertically and horizontally, each forming a small area of the video.
最初の映像フィールドの走査時には最左端のX力向第0
番目の縦長帯状領域が処理の対象となり、このとき垂直
走査につれてY方向に第0番目、第1番目と進み第n−
1番目までの小領域を処理領域として選択する。When scanning the first image field, the leftmost X force direction 0th
The th vertically long strip-shaped area becomes the processing target, and at this time, as the vertical scanning progresses in the Y direction, the 0th, 1st, and n-th
The first small area is selected as the processing area.
映像フィールドが変わると、次にはX力向第1番目の縦
長帯状領域が処理の対象となり、同様にY方向第01第
1、・・・・・・・・・第n−1番目と、上から順に処
理が進む。When the image field changes, the first vertical strip-shaped area in the X force direction becomes the target of processing, and similarly, the 01st 1st, ..., n-1st, etc. in the Y direction, and so on. Processing proceeds in order from the top.
図ではちょうど、X力向第2番目の帯状領域が選択され
ているときの様子を示し、このとき斜線の小頭群が処理
の対象として選ばれている。The figure just shows the situation when the second band-shaped region in the X force direction is selected, and at this time, the diagonally shaded capitula group is selected as the processing target.
すなわち水平走査信号に同期した同図Aのような論理信
号を作ればよく、この信号Aを順次左から右へと”1”
になる場合をずらして行けばよい。In other words, all you need to do is create a logic signal like A in the same figure that is synchronized with the horizontal scanning signal.
All you have to do is shift the case.
このような順次方式の小領域選択方式は次に示す第5図
のようにして実現できる。Such a sequential small area selection method can be realized as shown in FIG. 5 below.
第5図は、第4図の方式にもとずき小領域を順次切り換
え、処理を全面に及ぼすための回路であり、第1図に示
した本発明装置の制御信号A。FIG. 5 shows a circuit for sequentially switching small areas and applying processing to the entire surface based on the method shown in FIG. 4, and shows a control signal A of the apparatus of the present invention shown in FIG.
。Bo、Coを得るための他の具体的回路構成例である
。. This is another example of a specific circuit configuration for obtaining Bo and Co.
パルス発振器24からの絵素パルスPは、Xカウンタ2
5に導かれて水平走査方向の絵素数を計数し終るとX同
期信号26を出すとともに自らのカウンタ25をリセッ
トする。The picture element pulse P from the pulse oscillator 24 is sent to the X counter 2
5, and when it finishes counting the number of picture elements in the horizontal scanning direction, it outputs an X synchronization signal 26 and resets its own counter 25.
この信号26はXカウンタ27によって既定垂直走査線
分たけ計数されるとY同期信号28を出すとともにカウ
ンタ27をリセットする。When this signal 26 is counted by a predetermined vertical scanning line by an X counter 27, it outputs a Y synchronization signal 28 and resets the counter 27.
このX、Y同期信号26゜28は、第1図に示した本発
明装置における撮像装置1への駆動信号として利用され
る。This X, Y synchronization signal 26°28 is used as a drive signal to the imaging device 1 in the apparatus of the present invention shown in FIG.
このY同期信号28はフィールド数カウンタ40に入力
され計数される。This Y synchronization signal 28 is input to a field number counter 40 and counted.
このフィールド数カウンタ40は、第4図に示した画面
水平方向の小領域分割数mに等しいだけのカウントがな
されると処理終了信号41を出すとともに自らをリセッ
トするように構成される。This field number counter 40 is configured to issue a processing end signal 41 and reset itself when a count equal to the number m of small area divisions in the horizontal direction of the screen shown in FIG. 4 is made.
従ってカウンタ40の内容は第1フイールド目は01第
1フィールド目がi 、−・・−−−−・−1第mlフ
ィールド目がmlというようになっている。Therefore, the contents of the counter 40 are such that the first field is 01, the first field is i, -..----1 field is ml, and so on.
一力、絵素パルスPはX方向領域幅カウンタ42に導か
れ、このカウンタが小領域の幅に相当する数を計数した
とき自らをリセットするとともに、X方向領域数カラン
ク43に1を加える。First, the picture element pulse P is guided to the X-direction region width counter 42, and when this counter counts a number corresponding to the width of the small region, it resets itself and adds 1 to the X-direction region number rank 43.
このようにするとカウンタ43の内容は、第4図のX方
向の走査において、領域が変わるたびに1ずつ増加する
ことになり、第0番目の縦長帯状領域で01第1番目の
帯状領域で1、・・・・・・・・・、第m −1番目の
帯状領域でmlとなる。In this way, the contents of the counter 43 will be incremented by 1 each time the area changes in the scanning in the X direction in FIG. , . . . , the m-th strip region becomes ml.
したがって−数回路44で二つのカウンタ40,41の
内容が一致したときに”1″となる信号Aを作れば、こ
れは第1フイールドでは第4図の左端帯状領域を走査し
ているとき1”となり、第1フイールドでは左から2番
目の帯状領域を走査しているとき”1”となるごとく、
順次フィールドの進行につれて1”となる位置が右へず
れ、mフィールドの走査で全画面が処理完了する。Therefore, if the minus number circuit 44 generates a signal A that becomes "1" when the contents of the two counters 40 and 41 match, then in the first field, when scanning the leftmost band-shaped area in FIG. ”, and in the first field, when scanning the second strip area from the left, it becomes “1”,
As the fields progress, the position of 1'' shifts to the right, and the entire screen is processed by scanning m fields.
この信号Aは、第1図の信号B。This signal A is the signal B in FIG.
とじて利用される。また、この信号をもとに絵素パルス
Pをゲート回路45でゲートした信号が信号A。It is used by closing it. Further, the signal A is obtained by gating the pixel pulse P by the gate circuit 45 based on this signal.
として利用される。一方X同期信号26はY方向領域幅
カウンタ46に入り、Y方向の領域幅に相当した走査線
数だけ計数されると、信号C8を出し、かつ自らカウン
タ46をリセットする。used as. On the other hand, the X synchronization signal 26 enters the Y-direction area width counter 46, and when the number of scanning lines corresponding to the Y-direction area width is counted, the signal C8 is output and the counter 46 is reset by itself.
このようにすると信号は第4図に示したごとき信号とな
り、これは第1図のcoとして利用される。In this way, the signal becomes a signal as shown in FIG. 4, which is used as co in FIG.
これらA。、Bo、coで第1図の本発明装置を制御す
ると、第4図の左上から下へという処理がフレームの進
行につれて順次左から右の方へと及ぼされることになる
。These A. , Bo, and co control the apparatus of the present invention in FIG. 1, the processing from the upper left to the bottom in FIG. 4 will be sequentially applied from the left to the right as the frame progresses.
第6図は第1図におけるマクロ情報検出回路7の具体的
構成例である。FIG. 6 shows a specific example of the structure of the macro information detection circuit 7 shown in FIG.
図においてaは積分器と減衰器の組合せであり、明るさ
情報が入力されるとこれが一小領域分だけ積分される。In the figure, a is a combination of an integrator and an attenuator, and when brightness information is input, it is integrated over one small area.
すなわち小領域内の平均間るさが求まる。In other words, the average spacing within the small area is determined.
この小領域の走査が終った時点で出力を保持回路に導く
とともに、積分器のコンデンサを短絡して初期状態に戻
して次の小領域での処理に備える。When scanning of this small area is completed, the output is led to a holding circuit, and the integrator capacitor is short-circuited to return to the initial state in preparation for processing in the next small area.
同様にb図は、小領域内での映像の明暗の急変点の数を
計数する例であり、51は微分回路、52は絶対値回路
であり、ここから映像の明暗が急変する度合いに応じて
正の大きな出力が得られる。Similarly, figure b is an example of counting the number of sudden change points in the brightness of the image within a small area, 51 is a differentiation circuit, 52 is an absolute value circuit, and from here the degree of sudden change in the brightness of the image is counted. A large positive output can be obtained.
したがってこの出力がしきい値θを越えたとき”1”を
出力するようなしきい値回路53を設け、その出力をカ
ウンタ54で計数する。Therefore, a threshold circuit 53 is provided which outputs "1" when this output exceeds the threshold value .theta., and the output thereof is counted by a counter 54.
このカウンタの内容は保持回路としてのレジスタに領域
走査終了時点で移され、カウンタはリセットされるよう
に構成できる。The contents of this counter can be transferred to a register as a holding circuit at the end of area scanning, and the counter can be configured to be reset.
第7図は第1図における一時記憶回路6の具体的構成例
である。FIG. 7 shows a specific example of the structure of the temporary storage circuit 6 shown in FIG.
いくつかのシフトレジスタ60を従属接続し、一つのシ
フトレジスタの長さが小領域のX方向の幅に、またシフ
トレジスタの数が小領域のY方向の幅に相当するように
構成される。Several shift registers 60 are connected in series so that the length of one shift register corresponds to the width of the small area in the X direction, and the number of shift registers corresponds to the width of the small area in the Y direction.
このようにすると、出力9は入力に対し一小領域分だけ
遅れてくる。In this way, the output 9 lags behind the input by one small area.
第8図は第1図の処理回路11の具体的構成例である。FIG. 8 shows a specific configuration example of the processing circuit 11 shown in FIG.
aは各絵素情報から小領域の平均的な明るさ分たけ減算
するような場合に用いられる。a is used when subtracting the average brightness of a small area from each pixel information.
図に示したaは第7図のaからの出力であることを意味
している。A shown in the figure means the output from a in FIG. 7.
62は加算器である。b図は平均値を越えた分の波形だ
けを取り出す処理を表わす。62 is an adder. Figure b shows the process of extracting only the waveform that exceeds the average value.
加算器62による信号9と10との減算結果63がもし
正であれば、しきい値回路64の出力が”1”となり、
アナログゲート回路65を通して信号63を通過させ、
もし62の出力が負であれば64の出力はO”となり、
アナログゲ−ト回路猴
図Cは空間的に平均を求め、領域の平均値を差弓く例で
あり、図のa、b、c、dは第7図の一時記憶回路から
の読出し位置を示している。If the subtraction result 63 between signals 9 and 10 by the adder 62 is positive, the output of the threshold circuit 64 becomes "1",
passing the signal 63 through an analog gate circuit 65;
If the output of 62 is negative, the output of 64 will be O”,
Analog gate circuit diagram C is an example of calculating the average spatially and subtracting the average value of the area, and a, b, c, and d in the diagram indicate the reading positions from the temporary storage circuit in FIG. 7. ing.
このように本発明におけるマクロ情報検出回路7、処理
回路11などは多様な構成が可能である。As described above, the macro information detection circuit 7, the processing circuit 11, etc. according to the present invention can have various configurations.
第9図は本発明の別の構成例であり、第1図の構成を多
段接続したものである。FIG. 9 shows another configuration example of the present invention, in which the configuration of FIG. 1 is connected in multiple stages.
処理回路11から出力される処理後の映像信号12は再
度ゲート4′を通して一時記憶回路6′に入るとともに
、ゲート5′を通して領域のマクロ情報検出回路7′に
入る。The processed video signal 12 outputted from the processing circuit 11 passes through the gate 4' again and enters the temporary storage circuit 6', and also passes through the gate 5' and enters the area macro information detection circuit 7'.
領域の走査が、終了した時点で保持回路8′に移された
マクロ情報を用いて再び6′からの映像情報が処理回路
11′で処理さi、12’として出力される。When scanning of the area is completed, the macro information transferred to the holding circuit 8' is used to process the video information from the processing circuit 11' again and output as i, 12'.
この処理後の映像信号12′は再び次の段に入る。The video signal 12' after this processing enters the next stage again.
このようにして多段に構成することによって、映像を次
々と変形していくことができる。By configuring the images in multiple stages in this manner, the images can be transformed one after another.
第10図は本発明の別の構成例であり、第9図に示した
多段処理を一段の構成で可能としたものである。FIG. 10 shows another configuration example of the present invention, which enables the multi-stage processing shown in FIG. 9 with a single-stage configuration.
撮像装置1からの映像信号2は前処理回路3を通り、切
換器71を介してゲート4,5に導かれ一時記憶回路6
とマクロ情報検出回路7とに入る。The video signal 2 from the imaging device 1 passes through the preprocessing circuit 3, is guided to the gates 4 and 5 via the switch 71, and is sent to the temporary storage circuit 6.
and the macro information detection circuit 7.
7で検出され保持回路8で保持されたマクロ情報10は
、一時記憶回路6からの出力9とともに処理装置11で
処理され、変形された映像信号12を出力する。The macro information 10 detected in step 7 and held in holding circuit 8 is processed together with output 9 from temporary storage circuit 6 in processing device 11 to output a modified video signal 12.
この映像信号12は切換回路71に導かれている。This video signal 12 is guided to a switching circuit 71.
したがってたとえば計算機のごとき演算制御装置70か
らの指令によってこの切換器を切換えれば、こんどは1
2が4,5を経由して6,7に入る。Therefore, if this switch is switched in response to a command from the arithmetic and control unit 70 such as a computer, then 1
2 enters 6 and 7 via 4 and 5.
この時やはり演算制御装置70からの指令で、マクロ情
報検出回路7と処理回路11の処理内容を適宜切換えて
、内容の異なる処理を次々と同じ領域の映像情報に加え
て所望の映像信号へと変換していくことができる。At this time, the processing contents of the macro information detection circuit 7 and the processing circuit 11 are appropriately switched in response to a command from the arithmetic control unit 70, and processes with different contents are successively added to the video information of the same area to produce a desired video signal. It can be converted.
もし領域のマクロ情報を使わないですむ処理がこの多段
処理過程に必要であれば、マクロ情報検出回路7を制御
してこの経路を断ち、6からの情報だけが11に入るよ
うにすることができることは勿論である。If processing that does not require using the macro information of the area is required in this multi-stage processing process, it is possible to control the macro information detection circuit 7 to cut off this path so that only the information from 6 enters 11. Of course it can be done.
所望の映像へと変換された信号は、たとえば輪郭などの
特徴部分が強調されたものであり、別の専用ハードウェ
アか、あるいは汎用の計算機に導いて対象の形状とが位
置とか名称など認識することができる。The signal converted into the desired image is one in which characteristic parts such as outlines are emphasized, and is led to separate dedicated hardware or a general-purpose computer to recognize the object's shape, position, name, etc. be able to.
以上の説明では撮像装置としては通常のTVで行なわれ
ているラスク走査力式について説明した。In the above description, the Rask scanning force type imaging device used in ordinary TVs has been described.
その場合順次領域を選択していく方法と、たとえば計算
機の指令などによりランダムに領域を選択する方法とを
述べた。In this case, we have described a method in which areas are selected sequentially and a method in which areas are selected at random based on instructions from a computer, for example.
しかし、撮像装置自身がたとえばイメージティセクタ管
のごとき場合、あるいはフライングスポット管の場合に
は、走査そのものを小領域に限定し、この走査領域を順
次切換えていくことができることは論を待たない。However, if the imaging device itself is, for example, an imaging sector tube or a flying spot tube, it goes without saying that scanning itself can be limited to a small area and the scanning areas can be sequentially switched.
しかしながら、このような装置により走査領域を正確に
制御することは一般に困難もしくは、複雑な制御回路を
要する。However, accurately controlling the scanning area with such devices is generally difficult or requires complex control circuitry.
本発明によれば、ラスクスキャン型の撮像装置を用いる
ので、局部領域の指定はタイミングのみで可能となり、
装置が簡便である。According to the present invention, since a rusk scan type imaging device is used, it is possible to specify a local area only by timing.
The device is simple.
以上の発明により、比較的小規模なハードウェアで映像
の処理ができ、しかも領域のマクロな情報を考慮した処
理が可能となる。According to the invention described above, it is possible to process images using relatively small-scale hardware, and it is also possible to perform processing that takes into account macro information of an area.
本装置はパターン認識装置の前処理装置、ならびに生産
工程での物体の選別や検査を目的とした工業用視覚装置
に応用することができる。This device can be applied to preprocessing devices for pattern recognition devices, as well as industrial vision devices for the purpose of sorting and inspecting objects in production processes.
第1図は本発明の一実施例を示すブロック線図第2図は
第1図における制御信号を説明するための画面を表わす
図、第3図は第2図にもとずく制御信号を得るための具
体的回路構成例、第4図は第1図における制御信号を得
るための別の構成例を説明するための画面を表わす図、
第5図は第4図にもとずく制御信号を得るための別の具
体的構成例、第6図は本発明装置の主要構成部分である
マクロ情報検出回路の具体的構成例、第7図は同じく一
時記憶回路の具体的構成例、第8図は同じく処理回路の
具体的構成例、第9図は本発明の別の構成例、第10図
は本発明のさらに別の構成例である。
1・・・・・・撮像装置、2・・・・・・映像信号、3
・・・・・・AD変換器、前処理回路、4・・・・・・
ゲート、5・・・・・・ゲート、6・・・・・・一時記
憶回路、7・・・・・・マクロ情報検出回路、8・・・
・・・保持回路、11・・・・・・処理回路、20〜2
3・・・・・・レジスタ、24・・・・・・パルス発振
器、25・・・・・・Xカウンタ、27・・・・・・Y
カウンタ、30〜33・・・・・・一致回路、34,3
5・・・・・・フリップフロップ回路、36・・・・・
・論理積回路、37・・・・・・ゲート回路、38・・
・・・・微分回路、40・・・・・・フィールド数カウ
ンタ、42・・・・・・X方向領域幅カウンタ、43・
・・・・・X方向領域数カウンタ、44・・・・・・一
致回路、45・・・・・・ゲート回路、46・・・・・
・Y方向領域幅カウンタ、51・・・・・・微分回路、
52・・・・・・絶対値回路、53・・・・・・しきい
値回路、54・・・・・・カウンタ、60・・・・・・
シフトレジスタ、62・・・・・・加算器、64・・・
・・・しきい値回路、65・・・・・・アナログゲート
回路、70・・・・・・演算制御装置、71・・・・・
・切換器。FIG. 1 is a block diagram showing one embodiment of the present invention. FIG. 2 is a diagram showing a screen for explaining the control signal in FIG. 1. FIG. 3 is a block diagram showing a control signal based on FIG. 2. 4 is a diagram showing a screen for explaining another example of the configuration for obtaining the control signal in FIG. 1,
FIG. 5 is another specific configuration example for obtaining a control signal based on FIG. 4, FIG. 6 is a specific configuration example of a macro information detection circuit which is a main component of the device of the present invention, and FIG. 8 is a specific example of the structure of a temporary storage circuit, FIG. 8 is a specific example of a processing circuit, FIG. 9 is another example of the structure of the present invention, and FIG. 10 is yet another example of the structure of the present invention. . 1... Imaging device, 2... Video signal, 3
...AD converter, pre-processing circuit, 4...
Gate, 5... Gate, 6... Temporary storage circuit, 7... Macro information detection circuit, 8...
...Holding circuit, 11... Processing circuit, 20-2
3...Register, 24...Pulse oscillator, 25...X counter, 27...Y
Counter, 30-33... Matching circuit, 34, 3
5...Flip-flop circuit, 36...
・Logic product circuit, 37... Gate circuit, 38...
... Differentiation circuit, 40 ... Field number counter, 42 ... X-direction area width counter, 43.
...X-direction area number counter, 44... Match circuit, 45... Gate circuit, 46...
・Y-direction area width counter, 51...differentiation circuit,
52... Absolute value circuit, 53... Threshold circuit, 54... Counter, 60...
Shift register, 62... Adder, 64...
... Threshold circuit, 65 ... Analog gate circuit, 70 ... Arithmetic control device, 71 ...
・Switcher.
Claims (1)
複数列の領域に分割し、各列をさらに垂直走査方向に複
数個の二次元局部領域に分割し、各局部領域ごとに映像
処理することにより全走査域にわたり該映像処理をする
装置であって、(a)該撮像手段の出力の内、各垂直走
査期間ごとに順次具なる一つの列領域に属する映像信号
部分のみを選択する手段と、(b)該選択された映像信
号部分が順次入力され、各二次元局部領域内の映像信号
部分を記憶する容量を有するシフトレジスタ的記憶手段
と、(c)該選択された映像信号部分が順次入力され、
各列領域内の一つの二次元局部領域内の映像信号部分の
入力の終了ごとに該一つの二次元局部領域のマクロな状
況を検出する手段と、(d)該検出ことに該検出の結果
を記憶する手段と、(e)該記憶された検出結果に基づ
き該シフトレジスタ的記憶手段から順次出力される映像
信号部分を他の信号に変換する手段とを有する映像処理
装置。 2(a)ラスタ走査型の撮像手段の出力の内、走査域内
の二次元局部領域に属する映像信号部分のみを選択する
手段と、(b)該選択された映像信号部分が順次入力さ
れ、該局部領域内の全映像信号部分を記憶する容量を有
するシフトレジスタ的記憶手段と、(c)該選択された
映像信号部分が順次入力され、該局部領域内の全映像信
号部分の入力の終了に同期して該局部領域のマクロな状
況を検出する手段と、(d)該検出に同期して該検出結
果を記憶する手段と、(e)該記憶された検出結果に基
づき該シフトレジスタ的記憶手段から順次出力される映
像信号部分を他の信号に変換する手段とを有し、(f)
該選択手段は該局部分域に属する全映像信号部分の選択
の終了後、該変換後の信号を選択する手段である映像処
理装置。 3 該検出手段は該選択手段が該局部領域の映像信号部
分を選択しているときと、該変換後の信号を選択してい
るときとで異なるマクロ情報を検出するごとく構成され
ている第2項の映像処理装置。 4 該変換手段は該選択手段が該局部領域の映像信号部
分を選択したときと、該変換後の信号を選択したときと
で異なる信号変換を行うものである第2項の映像処理装
置。[Claims] 1. The scanning area of the raster scanning type imaging means is divided into a plurality of rows of regions in the horizontal scanning direction, and each row is further divided into a plurality of two-dimensional local regions in the vertical scanning direction. An apparatus that performs image processing over the entire scanning area by performing image processing on an area-by-area basis, wherein (a) among the outputs of the imaging means, a video signal belonging to one row area is sequentially generated for each vertical scanning period; (b) a shift register-like storage means into which the selected video signal portions are sequentially input and which has a capacity to store the video signal portions in each two-dimensional local region; (c) a means for selecting only the video signal portions; The selected video signal parts are input sequentially,
means for detecting a macro situation of one two-dimensional local area each time input of a video signal portion in one two-dimensional local area in each column area is completed; (d) the detection includes the result of the detection; and (e) means for converting video signal portions sequentially output from the shift register storage means into other signals based on the stored detection results. 2. (a) means for selecting only a video signal portion belonging to a two-dimensional local region within the scanning area from among the output of the raster scanning type imaging means; and (b) means for sequentially inputting the selected video signal portion and a shift register-like storage means having a capacity to store all the video signal portions in the local area; (c) the selected video signal portions are sequentially input, and upon completion of input of all the video signal portions in the local area; (d) means for storing the detection result in synchronization with the detection; and (e) the shift register-like storage based on the stored detection result. (f) means for converting the video signal portions sequentially output from the means into other signals;
The selection means is a means for selecting the converted signal after the selection of all video signal portions belonging to the local area is completed. 3. The second detecting means is configured to detect different macro information when the selecting means selects the video signal portion of the local area and when the converted signal is selected. Video processing device. 4. The video processing device according to item 2, wherein the conversion means performs different signal conversions when the selection means selects the video signal portion of the local area and when the converted signal is selected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP48139668A JPS5831626B2 (en) | 1973-12-17 | 1973-12-17 | Eizou Shiyori Souchi |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP48139668A JPS5831626B2 (en) | 1973-12-17 | 1973-12-17 | Eizou Shiyori Souchi |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5093027A JPS5093027A (en) | 1975-07-24 |
| JPS5831626B2 true JPS5831626B2 (en) | 1983-07-07 |
Family
ID=15250626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP48139668A Expired JPS5831626B2 (en) | 1973-12-17 | 1973-12-17 | Eizou Shiyori Souchi |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831626B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04147576A (en) * | 1990-10-11 | 1992-05-21 | Fujitsu Ltd | Connector and method of connecting connector |
-
1973
- 1973-12-17 JP JP48139668A patent/JPS5831626B2/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04147576A (en) * | 1990-10-11 | 1992-05-21 | Fujitsu Ltd | Connector and method of connecting connector |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5093027A (en) | 1975-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4017680A (en) | Methods and apparatus involving light pen interaction with a real time display | |
| US3624604A (en) | Image analysis | |
| US5058181A (en) | Hardware and software image processing system | |
| US3883852A (en) | Image scanning converter for automated slide analyzer | |
| US3987244A (en) | Programmable image processor | |
| JPS5831626B2 (en) | Eizou Shiyori Souchi | |
| US4069411A (en) | Image analysis system and method for minimizing paralysis angle | |
| US3946361A (en) | Image analysis | |
| US3673566A (en) | Use of a plurality of scanning directions for character center line determination | |
| GB1227579A (en) | ||
| JPS59211167A (en) | Pattern position detection device | |
| JPS6231780B2 (en) | ||
| EP0380090A2 (en) | Image processing system | |
| US3869083A (en) | Methods and apparatus for determining the number of objects in an assemblage | |
| JPS62170287A (en) | Apparatus for forming stitch data of embroidering machine | |
| US20190156463A1 (en) | Image processing apparatus, image processing method, and program | |
| JPH0416828B2 (en) | ||
| JPS5923673B2 (en) | Image signal conversion method | |
| JPH011076A (en) | Image processing device for real-time center of gravity position detection | |
| JPH0385681A (en) | Picture processor | |
| JP2520744B2 (en) | Run length input device in character recognition device | |
| JP2638074B2 (en) | Intersection position detection device | |
| JP3675366B2 (en) | Image extraction processing device | |
| JPS62202292A (en) | Pattern matching method | |
| SU474812A1 (en) | Automatic analyzer of parameters of a set of objects |