JPS5834932B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor deviceInfo
- Publication number
- JPS5834932B2 JPS5834932B2 JP51044522A JP4452276A JPS5834932B2 JP S5834932 B2 JPS5834932 B2 JP S5834932B2 JP 51044522 A JP51044522 A JP 51044522A JP 4452276 A JP4452276 A JP 4452276A JP S5834932 B2 JPS5834932 B2 JP S5834932B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- semiconductor
- semiconductor thin
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明はイオン注入を利用した半導体装置の製造方法に
関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of manufacturing a semiconductor device using ion implantation.
イオン注入を用いると半導体基板中に打ち込まれるイオ
ンの数(ドーズ量)を精密に測定することが可能である
ため半導体の導電型もしくは導電度の変換を極めて精度
よく行なうことができ、同一基板内にp、n両チャンネ
ルを必要とする相補形電界効果トランジスタ(CMO8
)においては特に重要な役割を担っている。When using ion implantation, it is possible to precisely measure the number of ions (dose) implanted into a semiconductor substrate, so it is possible to convert the conductivity type or conductivity of a semiconductor with extremely high precision, and even within the same substrate. Complementary field effect transistor (CMO8) which requires both p and n channels
) plays a particularly important role.
しかしながら、絶。練性基板上に形成された半導体薄膜
にイオン注入を適用する場合には絶縁性基板に電荷が蓄
積されてイオンビームが乱されるため、通常のバルクシ
リコンを用いた場合のように精度よくイオン打込を実施
することが困難である。However, absolutely. When applying ion implantation to a semiconductor thin film formed on an insulating substrate, charge accumulates on the insulating substrate and the ion beam is disturbed, so the ion implantation cannot be carried out as accurately as when using ordinary bulk silicon. It is difficult to perform driving.
絶縁性基板として単結晶サファイアを選び、同サファイ
ア上に単結晶シリコン薄膜をエピタキシャル族長させた
S OS (S 1licon on 5apphir
e )を用いた場合の従来の例を第1図および第2図に
示す。Single-crystal sapphire was selected as the insulating substrate, and a single-crystal silicon thin film was epitaxially grown on the sapphire.
FIGS. 1 and 2 show conventional examples of the case where e) is used.
第1図ではサファイア基板2と単結晶シリコン膜3によ
ってSO8が構成されている。In FIG. 1, an SO 8 is constituted by a sapphire substrate 2 and a single crystal silicon film 3.
単結晶シリコン膜3上に熱酸化によって酸化シリコン膜
4を100OA程度の厚さに形成する。A silicon oxide film 4 is formed on the single crystal silicon film 3 by thermal oxidation to a thickness of about 100 OA.
前記酸化膜4はイオン照射時のチャンネルリングを阻止
し。The oxide film 4 prevents channel ring during ion irradiation.
均一なドーピングを実現するために用いられている。It is used to achieve uniform doping.
ついでマスク材5を全面に堆積させた後に開孔部5′を
形成し、イオンビーム7を照射すると前記酸化膜4を通
って前記シリコン膜中の所定の深さにイオンが注入され
る。Next, after a mask material 5 is deposited over the entire surface, an opening 5' is formed and an ion beam 7 is irradiated to implant ions through the oxide film 4 to a predetermined depth in the silicon film.
マスク材5は厚い酸化膜もしくはフォトレジスト膜のい
ずれでも差し支えない。The mask material 5 may be either a thick oxide film or a photoresist film.
マスク材5がフォトレジストである場合には除去した後
に、マスク材5が酸化シリコン膜である場合にはそのま
ま除去せずに拡散炉にて注入したイオンの拡散を行ない
所定の領域8の導電型もしくは導電度の変換を行なう。If the mask material 5 is a photoresist, it is removed, and if the mask material 5 is a silicon oxide film, it is not removed as it is, but implanted ions are diffused in a diffusion furnace to determine the conductivity type of the predetermined region 8. Or conductivity conversion.
第2図においてはサファイア基板2上の単結晶シリコン
膜を島状に形成した後に前記酸化膜4を設け、さらにマ
スク材5を選択的に形成し、ひきつづきイオン注入を行
なうものであり、注入後の拡散は上述した通りである。In FIG. 2, after forming a single crystal silicon film on a sapphire substrate 2 into an island shape, the oxide film 4 is provided, a mask material 5 is selectively formed, and ion implantation is subsequently performed. The diffusion of is as described above.
さて、拡散が終了した後、マスク材5および前記酸化膜
4を除去して次の工程に進むわけであるが、第1図に示
された製造方法では単結晶シリコン面3上にはイオン注
入によるごくわずかの衝撃跡が残っているだけでほとん
ど平担であり、したがって次なる工程でフォトマスク合
わせが極めて困難である。Now, after the diffusion is completed, the mask material 5 and the oxide film 4 are removed to proceed to the next step, but in the manufacturing method shown in FIG. The surface is almost flat with only a very small impact trace remaining, making it extremely difficult to align the photomask in the next step.
そこでウェーハ上でいくつかのチップを犠牲にしてマス
ク材5を前記シリコン面3上に残し、残されたマスク材
5をマスク合わせの目標とせねばならず工程が繁雑なも
のとなる欠点を有していた。Therefore, some chips on the wafer must be sacrificed to leave the mask material 5 on the silicon surface 3, and the remaining mask material 5 must be used as a target for mask alignment, which has the disadvantage of complicating the process. was.
一方第2図における製造方法では島状の単結晶シリコン
層9,10がサファイア基板2上に形成されているので
マスク合わせは極めて容易である。On the other hand, in the manufacturing method shown in FIG. 2, since the island-shaped single crystal silicon layers 9 and 10 are formed on the sapphire substrate 2, mask alignment is extremely easy.
しかしながら第2図にて説明した製造方法では導電型も
しくは導電度の変換を精度よく制御するのは困難で、し
たがって、CMO8を構成した場合にスレッショルド電
圧■1が大きく変動し歩留りよく製造することができな
かった。However, with the manufacturing method explained in FIG. 2, it is difficult to accurately control the conversion of conductivity type or conductivity. Therefore, when configuring CMO8, the threshold voltage (1) fluctuates greatly, making it difficult to manufacture with high yield. could not.
前記VTの変動は特にイオン注入で導電型の変換を施し
たトランジスタに著しい。The variation in VT is particularly remarkable in transistors whose conductivity type has been converted by ion implantation.
本発明者はこの点の検討を進めた結果第1図に示された
製造方法では導電型もしくは導電度の変換は比較的制御
よく行なえることが分った。As a result of further studies on this point, the inventors of the present invention found that the manufacturing method shown in FIG. 1 allows conversion of conductivity type or conductivity to be relatively well controlled.
すなわち、これは第1図ではサファイア基板2上で全面
にわたって導電性の単結晶シリコン膜3が存在するため
にビーム電流が前記シリコン膜3およびサファイア基板
2を通って均一の電流密度でイオン注入機の試料保持台
1に流れていくのに対して、第2図では島状に分離され
た前記シリコン膜9゜10がサファイア基板上に存在す
るために、ビーム電流がサファイア基板2を通って前記
試料保持台1に流れていく場合とシリコンの島およびサ
ファイア基板2を通って前記試料保持台1に流れていく
場合では電流密度が異なり、シリコンの島に電荷が蓄積
されるとさらに電流密度の乱れが増長されるためと考え
られる。That is, in FIG. 1, since there is a conductive single crystal silicon film 3 over the entire surface of the sapphire substrate 2, the beam current passes through the silicon film 3 and the sapphire substrate 2 at a uniform current density. On the other hand, in FIG. 2, since the silicon film 9.10 separated into islands exists on the sapphire substrate, the beam current passes through the sapphire substrate 2 and reaches the sample holder 1. The current density is different when it flows to the sample holder 1 and when it flows to the sample holder 1 through the silicon island and the sapphire substrate 2, and when the charge is accumulated on the silicon island, the current density increases further. This is thought to be due to the increased disturbance.
なお第1図において6は半導体基板をイオン注入機の試
料保持台1に圧着させるための金属片である。In FIG. 1, reference numeral 6 denotes a metal piece for pressing the semiconductor substrate onto the sample holder 1 of the ion implanter.
本発明は上記の問題点を解決せしめ、絶縁性基板上の半
導体層の導電型もしくは導電度の変換を再現性よくかつ
十分な精度をもってなしえたものであり、かつ半導体層
の形状に左右されないという大きな特徴も併せ有するも
のである。The present invention solves the above problems, and is capable of converting the conductivity type or conductivity of a semiconductor layer on an insulating substrate with good reproducibility and sufficient accuracy, and is not affected by the shape of the semiconductor layer. It also has major features.
本発明の詳細を第3図以下の実施例とともに説明する。The details of the present invention will be explained with reference to the embodiments shown in FIG. 3 and below.
まず、サファイア基板2上の単結晶シリコン膜上に50
00A程度の酸化シリコン膜を堆積し、ひきつづきフォ
トレジスト膜を周知のフォトプロセスで選択的に酸化シ
リコン膜上に残す。First, 50%
A silicon oxide film of approximately 00A is deposited, and subsequently a photoresist film is selectively left on the silicon oxide film by a well-known photo process.
前記フォトレジスト膜をエツチングのマスクとして酸化
シリコン膜をエツチングしレジストを除去する。Using the photoresist film as an etching mask, the silicon oxide film is etched to remove the resist.
ついで酸化シリコン膜をマスクとして単結晶シリコン膜
をKOHなどの強アルカリ液中でエツチングすれば図示
されるような台形の断面を有する単結晶シリコンの島9
,10を得ることができる。Next, by etching the single crystal silicon film in a strong alkaline solution such as KOH using the silicon oxide film as a mask, a single crystal silicon island 9 having a trapezoidal cross section as shown in the figure is formed.
, 10 can be obtained.
前記酸化シリコン膜を除去した後全面に導電性の薄膜1
1を析出させる。After removing the silicon oxide film, a conductive thin film 1 is formed on the entire surface.
1 is precipitated.
前記薄膜11は例えばAlを1200.Aの厚さに蒸着
すれば、1.00OAの厚さの酸化シリコン膜とチャン
ネリング防止作用は同一となる。The thin film 11 is made of Al, for example, 1200. If it is deposited to a thickness of A, the channeling prevention effect will be the same as that of a silicon oxide film with a thickness of 1.00 OA.
つし)でレジスト膜をイオン注入のマスク材5として選
択的に形成した状態が第3図に示されている。FIG. 3 shows a state in which a resist film is selectively formed as a mask material 5 for ion implantation.
レジスト膜の厚みは5000A以上あれば十分である。It is sufficient that the thickness of the resist film is 5000A or more.
第4図ではシリコンの膜上にマスク材5として酸化シリ
コン膜を厚さ5000A以上で選択的に形成した後、全
面に導電性薄膜11を析出させている。In FIG. 4, a silicon oxide film is selectively formed as a mask material 5 on a silicon film to a thickness of 5000 Å or more, and then a conductive thin film 11 is deposited on the entire surface.
第3図、第4図ともにイオンビーム7は導電性薄膜;1
を突きめけてシリコンの島9内にイオン化されたドープ
原子を注入する。In both FIGS. 3 and 4, the ion beam 7 is a conductive thin film;
ionized dopant atoms are implanted into the silicon island 9.
一方シリコンの島10上にはマスク材5が存在するため
にドープ原子はシリコンの島10内に注入されることは
ない。On the other hand, since the mask material 5 exists on the silicon island 10, dope atoms are not implanted into the silicon island 10.
イオン注入終了後、マスク材5および導電性薄膜を除去
し、全面に汚染防止用の酸化シリコン膜を堆積し拡散炉
中で熱処理を施すことにより所望の領域の導電型もしく
は導電度の変換を終了する。After the ion implantation is completed, the mask material 5 and the conductive thin film are removed, a silicon oxide film for preventing contamination is deposited on the entire surface, and a heat treatment is performed in a diffusion furnace to complete the conversion of the conductivity type or conductivity of the desired region. do.
以上の説明からも明らかなように本発明によるイオン注
入法を用いた絶縁性基板上の半導体薄膜の導電型もしく
は導電度の変換においては、半導体薄膜上には導電性薄
膜が存在するために、半導体薄膜に電荷が蓄積されず、
また導電性薄膜によるシールド効果のために半導体薄膜
およびサファイア基板を通って試料保持台1ヘビーム電
流が流れていく場合と、サファイア基板を通って試料保
持台1ヘビーム電流が流れていく場合の電流密度は同じ
になる。As is clear from the above explanation, in converting the conductivity type or conductivity of a semiconductor thin film on an insulating substrate using the ion implantation method according to the present invention, since there is a conductive thin film on the semiconductor thin film, No charge is accumulated in the semiconductor thin film,
In addition, the current density when the sample holder 1 heavy beam current flows through the semiconductor thin film and the sapphire substrate due to the shielding effect of the conductive thin film, and when the sample holder 1 heavy beam current flows through the sapphire substrate. will be the same.
したがってイオン注入を行なった所定の領域には均一に
ドープ原子が注入されて、本発明によるイオン注入を実
施したSOS−CMO8においてはスレッショルド電圧
V のばらつきを±0.1■以下に押さえることができ
た。Therefore, the doped atoms are uniformly implanted in the predetermined region where the ions are implanted, and in the SOS-CMO8 in which the ions are implanted according to the present invention, the variation in the threshold voltage V can be suppressed to less than ±0.1■. Ta.
第1図において4を導電性薄膜とし、マスク材5をレジ
スト膜としても本発明の目的は達成でき従来よりもはる
かに精度よくかつ再現性よく導電型もしくは導電変の変
換を行なうことが可能であるが、次の工程でマスク合わ
せが困難である欠点は避けられない。In FIG. 1, even if 4 is a conductive thin film and the mask material 5 is a resist film, the object of the present invention can be achieved, and the conductivity type or conductivity change can be converted with much higher accuracy and reproducibility than in the past. However, the drawback is that mask alignment is difficult in the next process.
導電性薄膜としてはAAに限らずW、Moなどの金属や
炭素でもよく、また半導体基板への析出は蒸着に限らず
スパックあるいは無電解メッキなどでもよいことは明ら
かである。It is clear that the conductive thin film is not limited to AA, but may also be metals such as W or Mo, or carbon, and the deposition on the semiconductor substrate is not limited to vapor deposition, but may also be performed by spuck or electroless plating.
また絶縁性基板としてスピネルを用いることも可能であ
る。It is also possible to use spinel as the insulating substrate.
第1図、第2図は従来の絶縁基板上の半導体薄膜にイオ
ン注入を行なう場合の断面図、第3図、第4図は本発明
の方法により絶縁性基板上の半導体薄膜にイオン注入を
行なう場合の断面図を示す。
1・・・・・・イオン注入機の試料保持台、2・・・・
・・絶縁性基板、3・・・・・・半導体薄膜、4・・・
・・・チャネリング防止用酸化シリコン膜、5・・・・
・・マスク材、7・・・・・・イオンビーム、9.10
・・・・・・島状に分離された半導体装置Figures 1 and 2 are cross-sectional views of conventional ion implantation into a semiconductor thin film on an insulating substrate, and Figures 3 and 4 are sectional views of ion implantation into a semiconductor thin film on an insulating substrate using the method of the present invention. A cross-sectional view of the case is shown. 1... Sample holding stand of ion implanter, 2...
...Insulating substrate, 3...Semiconductor thin film, 4...
...Silicon oxide film for preventing channeling, 5...
...Mask material, 7...Ion beam, 9.10
・・・・・・Semiconductor device separated into islands
Claims (1)
縁性基板上に島状に分離されて形成された半導体薄膜上
に、導電性薄膜を析出し、所定の領域にレジストを選択
的に付着した後に前記導電性薄膜を通してイオン注入を
行ない前記半導体薄膜の導電型もしくは導電度の変換を
行なうことを特徴とする半導体装置の製造方法。 2 絶縁性基板上に形成された半導体薄膜上もしくは絶
縁性基板上に島状に分離されて形成された半導体薄膜上
に、絶縁膜を選択的に堆積し、全面に導電性被膜を析出
した後に前記導電性薄膜を通してイオン注入を行ない前
記半導体薄膜の導電型もしくは導電度の変換を行なうこ
とを特徴とする半導体装置の製造方法。 3 前記絶縁膜として酸化シリコン膜を用いることを特
徴とする特許請求の範囲第2項に記載の半導体装置の製
造方法。[Scope of Claims] 1. A conductive thin film is deposited on a semiconductor thin film formed on an insulating substrate or a semiconductor thin film formed in island shapes on an insulating substrate, and a resist is applied to predetermined areas. 1. A method of manufacturing a semiconductor device, characterized in that after selectively depositing a semiconductor thin film, ions are implanted through the conductive thin film to convert the conductivity type or conductivity of the semiconductor thin film. 2 After selectively depositing an insulating film on a semiconductor thin film formed on an insulating substrate or on a semiconductor thin film formed in island-like manner on an insulating substrate, and depositing a conductive film on the entire surface. A method of manufacturing a semiconductor device, characterized in that the conductivity type or conductivity of the semiconductor thin film is converted by implanting ions through the conductive thin film. 3. The method of manufacturing a semiconductor device according to claim 2, wherein a silicon oxide film is used as the insulating film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51044522A JPS5834932B2 (en) | 1976-04-19 | 1976-04-19 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51044522A JPS5834932B2 (en) | 1976-04-19 | 1976-04-19 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52127157A JPS52127157A (en) | 1977-10-25 |
| JPS5834932B2 true JPS5834932B2 (en) | 1983-07-29 |
Family
ID=12693855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51044522A Expired JPS5834932B2 (en) | 1976-04-19 | 1976-04-19 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5834932B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5951564A (en) * | 1982-09-17 | 1984-03-26 | Seiko Epson Corp | Manufacture of semiconductor |
| JPS60116128A (en) * | 1983-11-29 | 1985-06-22 | Seiko Instr & Electronics Ltd | Manufacture of semiconductor device |
| JP3871241B2 (en) | 2000-07-06 | 2007-01-24 | 沖電気工業株式会社 | Manufacturing method of semiconductor device |
-
1976
- 1976-04-19 JP JP51044522A patent/JPS5834932B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52127157A (en) | 1977-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4763183A (en) | Semiconductor-on-insulator (SOI) devices and SOI IC fabrication method | |
| US4713358A (en) | Method of fabricating recessed gate static induction transistors | |
| JPS58100441A (en) | Manufacture of semiconductor device | |
| JPS61237422A (en) | Manufacture of semiconductor device | |
| EP0191037B1 (en) | Semiconductor-on-insulator (soi) devices and soi ic fabrication method | |
| EP0178181A2 (en) | Methods for producing an aperture in a surface | |
| JPS5832466A (en) | Manufacture of mosfet | |
| JPS5834932B2 (en) | Manufacturing method of semiconductor device | |
| US5319231A (en) | Insulated gate semiconductor device having an elevated plateau like portion | |
| JPH05315356A (en) | Thin film transistor manufacturing method | |
| US20030003680A1 (en) | Method for manufacturing isolating structures | |
| JPS60211877A (en) | Method of producing semiconductor device | |
| JPS6040702B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| JPH0410544A (en) | Manufacturing method of semiconductor device | |
| JPS5856467A (en) | Manufacture of semiconductor device | |
| JPS6027180B2 (en) | Manufacturing method of semiconductor device | |
| JPS62204576A (en) | Manufacturing method of vertical transistor | |
| JPS59191333A (en) | Manufacture of semiconductor device | |
| JPH0434822B2 (en) | ||
| JPS6243341B2 (en) | ||
| EP0308588B1 (en) | Semiconductor-on-insulator fabrication method | |
| JPH02234474A (en) | Manufacture of electronic device | |
| JPS6037173A (en) | Method of manufacturing field effect transistor | |
| JPS6250973B2 (en) | ||
| JPS5914903B2 (en) | Manufacturing method of field effect transistor using ion implantation method |