Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5834968B2 - Voltage controlled variable gain circuit - Google Patents
[go: Go Back, main page]

JPS5834968B2 - Voltage controlled variable gain circuit - Google Patents

Voltage controlled variable gain circuit

Info

Publication number
JPS5834968B2
JPS5834968B2 JP56124127A JP12412781A JPS5834968B2 JP S5834968 B2 JPS5834968 B2 JP S5834968B2 JP 56124127 A JP56124127 A JP 56124127A JP 12412781 A JP12412781 A JP 12412781A JP S5834968 B2 JPS5834968 B2 JP S5834968B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
current
transistors
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56124127A
Other languages
Japanese (ja)
Other versions
JPS5757013A (en
Inventor
尚志 山田
雅幸 片倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP56124127A priority Critical patent/JPS5834968B2/en
Publication of JPS5757013A publication Critical patent/JPS5757013A/en
Publication of JPS5834968B2 publication Critical patent/JPS5834968B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Description

【発明の詳細な説明】 本発明は、ノイズリダクションシステム等に用いられる
電圧制御可変利得回路に係り、特に精度よく、かつ温度
や電源の変動に安定なアイドリング電流を与え得るバイ
アス回路を備えた電圧制御可変利得回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a voltage controlled variable gain circuit used in a noise reduction system, etc., and in particular to a voltage controlled variable gain circuit that is equipped with a bias circuit that is highly accurate and can provide a stable idling current despite fluctuations in temperature and power supply. This invention relates to a controlled variable gain circuit.

ノイズリダクションシステム用の電圧制御可変利得回路
は、相補形トランジスタを用いたB級プッシュプル回路
を有する。
A voltage-controlled variable gain circuit for a noise reduction system has a class B push-pull circuit using complementary transistors.

このB級プッシュプル回路には、信号のゼロクロス付近
に発生するクロスオーバー歪を発生させないために微少
なアイドリング電流を流す必要がある。
A small idling current must be passed through this class B push-pull circuit in order to prevent crossover distortion that occurs near the zero crossing of the signal.

この場合アイドリング電流を流すためのバイアス回路の
設計が適切でないと、種々の障害が発生する。
In this case, if the bias circuit for passing the idling current is not appropriately designed, various problems will occur.

すなわち電圧可変利得回路の制御電圧に対する出力特性
は制御電圧が所定の範囲で線形であり、その範囲よりも
制御電圧が小さい場合、あるいは大きい場合には非線形
となる。
That is, the output characteristic of the voltage variable gain circuit with respect to the control voltage is linear within a predetermined range of the control voltage, and becomes nonlinear when the control voltage is smaller or larger than the range.

従って利得制御範囲を広くとるためには回路の動作中点
が上記線形領域の中央に位置するよう設定することが望
ましい。
Therefore, in order to widen the gain control range, it is desirable to set the operating midpoint of the circuit to be located in the center of the linear region.

しかるに上記アイドリング電流が少なすぎると動作中点
が下がって非線形領域に近づくためクロスオーバー歪が
発生しやすくなり、また多すぎると動作中点が上がって
非線形領域に近づくため出力波形が正負で非対称となる
However, if the above-mentioned idling current is too small, the midpoint of the operation will drop and approach the nonlinear region, making crossover distortion likely to occur.If the idling current is too large, the midpoint of the operation will rise and approach the nonlinear region, causing the output waveform to become asymmetric between positive and negative. Become.

相補形トランジスタを用いたB級プッシュプル回路に一
般的に用いられているバイアス回路を第1図に示す。
FIG. 1 shows a bias circuit commonly used in a class B push-pull circuit using complementary transistors.

この回路はバイアス回路として優れたものであるが、唯
一の欠点として温度特性が良くないことと、バイアス電
圧が抵抗比に依存することがあげられる。
This circuit is excellent as a bias circuit, but its only drawbacks are poor temperature characteristics and bias voltage dependence on resistance ratio.

まず、温度特性について説明すると、オーディオ用パワ
ーアンプは通常ドライバ一段の電流に対し、出力段のア
イドリング電流は数分の−に選ばれることが多い。
First, to explain the temperature characteristics, in audio power amplifiers, the idling current in the output stage is often selected to be a few fractions of the current in a single driver stage.

またバイアス回路のトランジスタ11は小信号用トラン
ジスタが用いられるために飽和電流よりも小さいのが普
通である。
Further, since the transistor 11 of the bias circuit is a small signal transistor, the current is normally smaller than the saturation current.

そのような状態でアイドリング電流を流そうとすると、
バイアス電圧であるトランジスタ11のコレクタ。
If you try to apply idling current under such conditions,
Collector of transistor 11 which is the bias voltage.

エミッタ間電圧vBはトランジスタ11のベース。The emitter voltage vB is the base of the transistor 11.

エミッタ間電圧VBEの2倍よりも小さくなるように抵
抗12.13を選ばなければならない。
Resistor 12.13 must be chosen to be less than twice the emitter voltage VBE.

アイドリング電流が温度依存性を持たないのはvB−2
VBEとしたときのみであり、それより小さなりBを選
べば正の温度係数を持ち、低温ではクロスオーバー歪が
生じ、高温では損失が増大する。
The idling current has no temperature dependence at vB-2
This is true only when VBE is chosen, and if B is chosen smaller than that, it will have a positive temperature coefficient, causing crossover distortion at low temperatures and increasing loss at high temperatures.

このような現象はドライバ一段の電流とアイドリング電
流の比が大きくなる程顕著になる。
Such a phenomenon becomes more pronounced as the ratio of the current of one stage of the driver to the idling current increases.

それ故パワーアンプよりも、ドライバ一段の電流とアイ
ドリング電流の比が非常に大きいdbxノイズリダクシ
ョン装置という商品名で知られる雑音軽減装置に用いら
れている電圧制御可変利得回路では非常に大きな問題と
なる。
Therefore, this is a much bigger problem in the voltage-controlled variable gain circuit used in the noise reduction device known by the trade name dbx noise reduction device, which has a much larger ratio of the driver single-stage current to the idling current than the power amplifier. .

温度特性を改善する手段として、第1図に示す回路にお
いてトランジスタ11のコレクタに抵抗14を挿入する
とともに、端子15と16との間の電圧が2VBEかそ
れよりも若干大きくなるように抵抗12.13の値を定
め、その電圧を抵抗14によって一定量の電圧降下を差
し引きそれをバイアス電圧として得る方法がある。
As a means to improve the temperature characteristics, in the circuit shown in FIG. 1, a resistor 14 is inserted into the collector of the transistor 11, and a resistor 12. There is a method of determining the value of 13 and subtracting a certain amount of voltage drop from that voltage through the resistor 14 to obtain it as a bias voltage.

この方法によれば、バイアス電圧の温度依存性を小さく
することなしに低いバイアス電圧が得られるので、良好
なアイドリング電流の温度依存性を得ることができる。
According to this method, a low bias voltage can be obtained without reducing the temperature dependence of the bias voltage, so that a good temperature dependence of the idling current can be obtained.

しかし、この回路において良好な温度依存性が得られる
かわりに、電源への依存性が悪化するという欠点がある
However, although good temperature dependence can be obtained in this circuit, there is a drawback that dependence on the power supply becomes worse.

すなわち、抵抗14の電圧降下がドライバ一段の電流に
依存するため、電源依存性も温度依存性同様ドライバ一
段電流とアイドリング電流の比が大きくなるほど顕著に
なり、パワーアンプ等では実用化し得てもdbxノイズ
リダクション装置に用いられている電圧制御可変利得回
路では実用化できない。
In other words, since the voltage drop across the resistor 14 depends on the current of the driver single stage, the power supply dependence becomes more pronounced as the ratio of the driver single stage current and idling current increases, similar to temperature dependence. The voltage-controlled variable gain circuit used in noise reduction devices cannot be put to practical use.

また、前記バイアス回路のバイアス電圧が抵抗比に依存
することの欠点は、集積回路で表面化する。
Furthermore, the disadvantage that the bias voltage of the bias circuit depends on the resistance ratio becomes apparent in integrated circuits.

すなわち、個別部品回路ではトランジスタの飽和電流の
バラツキが大きく、抵抗の調整によるアイドリング電流
の設定は本質的に避は難く、無調整化のメリットも小さ
いので、さして問題とはならないが、集積回路では無調
整化が強く望まれる。
In other words, in individual component circuits, the variation in the saturation current of transistors is large, and setting the idling current by adjusting the resistor is essentially unavoidable, and the merit of not adjusting it is small, so it is not a big problem, but in integrated circuits No adjustment is strongly desired.

集積回路内では抵抗の相対精度は比較的良好で、類似し
た値を有する抵抗値では±2%程度も不可能ではない。
The relative accuracy of resistors within an integrated circuit is relatively good, with resistors having similar values being within the range of ±2%.

しかし、前記のバイアス回路で抵抗比の精度が指数的に
作用するため±2%の精度でも3倍以上のバラツキとな
る。
However, since the accuracy of the resistance ratio acts exponentially in the bias circuit described above, even with an accuracy of ±2%, the variation is three times or more.

本発明は、上記の問題点に鑑みてなされたもので、集積
回路に好適なるバイアス回路、特に温度依存性が良好で
精度のよいアイドリング電流を流すことができるバイア
ス回路を提供し、もってノイズリダクションシステムに
好適なる電圧制御可変利得回路を提供することを目的と
する。
The present invention has been made in view of the above problems, and provides a bias circuit suitable for integrated circuits, particularly a bias circuit that has good temperature dependence and can flow an idling current with high precision, thereby reducing noise. The present invention aims to provide a voltage controlled variable gain circuit suitable for systems.

以下、本発明を図面を参照して詳細に説明する。Hereinafter, the present invention will be explained in detail with reference to the drawings.

第2図に本発明の電圧制御可変利得回路の一実施例によ
るバイアス回路の構成を示す。
FIG. 2 shows the configuration of a bias circuit according to an embodiment of the voltage controlled variable gain circuit of the present invention.

トランジスタ21はベース、コレクタ短絡され、そのコ
レクタが端子22に接続されるとともに、エミッタがト
ランジスタ23のコレクタに接続される。
The base and collector of the transistor 21 are short-circuited, the collector is connected to the terminal 22, and the emitter is connected to the collector of the transistor 23.

すなわち、トランジスタ23.21はカスケード接続さ
れている。
That is, transistors 23.21 are connected in cascade.

前記トランジスタ21およびトランジスタ23のそれぞ
れのエミッタには出力端子24および25が接続されて
おり、またトランジスタ23のエミッタには端子26が
接続される。
Output terminals 24 and 25 are connected to the emitters of the transistors 21 and 23, respectively, and a terminal 26 is connected to the emitter of the transistor 23.

一方前記トランジスタ21のコレクタにはベース、コレ
クタが短絡された、所謂ダイオード接続のトランジスタ
27が接続され、そのエミッタおよび前記トランジスタ
23のベース間には、同じくダイオード接続されたトラ
ンジスタ28が上記トランジスタ27に対して直列に接
続される。
On the other hand, a so-called diode-connected transistor 27 whose base and collector are short-circuited is connected to the collector of the transistor 21, and a diode-connected transistor 28 is connected between the emitter and the base of the transistor 23. connected in series.

このようなバイアス回路は、B級プッシュプル回路内に
おいて第3図の如く接続される。
Such a bias circuit is connected within a class B push-pull circuit as shown in FIG.

すなわち第3図の回路は、相補形トランジスタを用いた
B級プッシュプル回路として一般的なコンプリメンタリ
−8EPP(Single Ended Pu5h
Pu1l)回路であり、十B電源と−B電源との間
にNPNトランジスタ33とPNP トランジスタ34
の直列回路が接続されている。
In other words, the circuit shown in Fig. 3 is a complementary-8EPP (Single Ended Pu5h
A NPN transistor 33 and a PNP transistor 34 are connected between the 10B power supply and the -B power supply.
series circuit is connected.

また十B電源には電流源31.−B電源にはドライバ一
段として作用するNPNトランジスタ32がそれぞれ接
続されている。
In addition, the 10B power source has a current source 31. -B power supplies are each connected to an NPN transistor 32 which acts as one stage of a driver.

そして上記バイアス回路法トランジスタ21のコレクタ
が前記電流源31に、トランジスタ23のエミッタが前
記トランジスタ32に、更にトランジスタ21のエミッ
タが前記NPN I−ランジスク33のベースに、トラ
ンジスタ23のエミッタが前記PNPトランジスタ34
のベースに、それぞれ接続されるように組込まれる。
The collector of the bias circuit transistor 21 is connected to the current source 31, the emitter of the transistor 23 is connected to the transistor 32, the emitter of the transistor 21 is connected to the base of the NPN I-disk 33, and the emitter of the transistor 23 is connected to the PNP transistor. 34
are built into the base of each unit so as to be connected to each other.

上記接続のバイアス回路において、ドライバ一段の電流
はほとんどトランジスタ21.23を通じて流れ、トラ
ンジスタ27.28にはドライバ一段の電流の約1/h
pEL、か流れない。
In the bias circuit with the above connection, most of the current in the first stage of the driver flows through the transistors 21 and 23, and approximately 1/h of the current in the first stage of the driver flows through the transistors 27 and 28.
pEL doesn't flow.

但しhFEはトランジスタ23の直流電流増幅率である
However, hFE is the DC current amplification factor of the transistor 23.

この場合トランジスタ21,23が同一特性であれば、
トランジスタ21.23のベース・エミッタ間電圧が等
しく、出力端子24.25には正確にダイオード接続さ
れたトランジスタ27のコレクタとトランジスタ28の
エミッタとの間の電圧が取り出される。
In this case, if transistors 21 and 23 have the same characteristics,
The base-emitter voltages of the transistors 21.23 are equal, and the voltage between the collector of the transistor 27 and the emitter of the transistor 28, which are precisely diode-connected, is taken out at the output terminal 24.25.

従って出力端子24,25に5EPP接続されたNPN
トランジスタ33とPNPトランジスタ34との特性が
等しければ、これらトランジスタ33.34に流れるア
イドリング電流は正確にドライバ一段の電流の1/hF
Eに定め得る。
Therefore, 5EPP is connected to the output terminals 24 and 25.
If the characteristics of the transistor 33 and the PNP transistor 34 are the same, the idling current flowing through these transistors 33 and 34 is exactly 1/hF of the current of one stage of the driver.
It can be set as E.

すなわち、アイドリング電流の値および周囲温度変動依
存性はトランジスタ23のhFEに依存することになる
That is, the value of the idling current and its dependence on ambient temperature fluctuations depend on hFE of the transistor 23.

一般に、hFEは約200乃至300の値のものであり
、その周囲温度変動依存性および電源電圧変動依存性は
非常に小さい。
In general, hFE has a value of about 200 to 300, and its dependence on ambient temperature fluctuations and power supply voltage fluctuations is very small.

したがって、アイドリング電流は非常に微少なものとな
り、しかも周囲温度依存性および電源電圧変動依存性の
小さなものとなる。
Therefore, the idling current becomes extremely small and has little dependence on ambient temperature and power supply voltage fluctuations.

なお、NPN トランジスタ33とPNPトランジスタ
34の特性をそろえることが困難であれば、トランジス
タ27.28のいずれか一方をPNPトランジスタのダ
イオード接続に替えてもよい。
Note that if it is difficult to match the characteristics of the NPN transistor 33 and the PNP transistor 34, either one of the transistors 27 and 28 may be replaced with a diode-connected PNP transistor.

また、アイドリング電流の選定は、hFEと各トランジ
スタの飽和電流の比(集積回路内ではエミツタ面積比)
によって任意に定めることができる。
In addition, the selection of idling current is determined by the ratio of hFE to the saturation current of each transistor (in the integrated circuit, the emitter area ratio).
It can be arbitrarily determined by

このバイアス回路によるアイドリング電流の精度と温度
依存性は、トランジスタのhFEのそれに対応スる。
The accuracy and temperature dependence of the idling current by this bias circuit correspond to those of the transistor hFE.

従って、dbxノイズリダクション装置に用いられてい
る電圧制御可変利得回路のように、アイドリング電流の
極端に小さい回路では、従来の回路よりはるかに良い精
度及び電源依存性が得られる。
Therefore, in a circuit with an extremely small idling current, such as the voltage controlled variable gain circuit used in the dbx noise reduction device, much better accuracy and power dependence than conventional circuits can be obtained.

第4図は前述のバイアス回路を備えた本発明の一実施例
の電圧制御可変利得回路を示すものである。
FIG. 4 shows a voltage controlled variable gain circuit according to an embodiment of the present invention, which is equipped with the aforementioned bias circuit.

この電圧可変利得回路dbxノイズリダクション装置に
用いられる。
This voltage variable gain circuit is used in the dbx noise reduction device.

図において、信号入力端子55は抵抗56を介して演算
増幅器57に接続されている。
In the figure, a signal input terminal 55 is connected to an operational amplifier 57 via a resistor 56.

演算増幅器57の出力端子は出力段トランジスタ67の
ベースに接続されている。
The output terminal of operational amplifier 57 is connected to the base of output stage transistor 67.

この出力段トランジスタ61はエミッタが抵抗58を介
して−B電源に接続されるとともにコレクタが第2図お
よび第4図で示した構成を有するバイアス回路61の端
子26および出力端子25に接続されている。
This output stage transistor 61 has an emitter connected to the -B power supply via a resistor 58, and a collector connected to the terminal 26 and output terminal 25 of the bias circuit 61 having the configuration shown in FIGS. 2 and 4. There is.

バイアス回路61の端子22は+B電源に接続され、ま
た出力端子24は、ベースが接地され、コレクタが前記
演算増幅器57の入力端子に接続されたPNP )ラン
ジスタロ2のエミッタに接続されている。
The terminal 22 of the bias circuit 61 is connected to the +B power supply, and the output terminal 24 is connected to the emitter of a PNP transistor 2 whose base is grounded and whose collector is connected to the input terminal of the operational amplifier 57.

トランジスタ62は演算増幅器51の第1の帰還ループ
を構成している。
Transistor 62 constitutes a first feedback loop of operational amplifier 51.

また一方出力段トランジスタロ7のコレクタは、ベース
が制御端子66に接続されるとともにコレクタが演算増
幅器57の入力端子に接続されたNPNトランジスタ6
3のエミッタに接続されている。
On the other hand, the collector of the output stage transistor 7 is an NPN transistor 6 whose base is connected to the control terminal 66 and whose collector is connected to the input terminal of the operational amplifier 57.
It is connected to the emitter of 3.

このトランジスタ63は演算増幅器57の第2の帰還ル
ープを構成している。
This transistor 63 constitutes the second feedback loop of the operational amplifier 57.

さらに、バイアス回路61の出力端子24は、ベースが
前記制御端子66に接続されコレクタが演算増幅器68
の入力端子に接続されたPNP トランジスタ64のエ
ミッタに接続されている。
Further, the output terminal 24 of the bias circuit 61 has a base connected to the control terminal 66 and a collector connected to the operational amplifier 68.
The emitter of a PNP transistor 64 is connected to the input terminal of the PNP transistor 64.

また出力段トランジスタ67のコレクタは、ベースが接
地されコレクタが前記演算増幅器68の入力端子に接続
されたNPN l−ランジスクロ5のエミッタに接続さ
れている。
The collector of the output stage transistor 67 is connected to the emitter of an NPN l-range screen 5 whose base is grounded and whose collector is connected to the input terminal of the operational amplifier 68.

演算増幅器68は入出力端子間に抵抗69が接続されて
おり、トランジスタ64および65を介して供給される
信号を加算して出力端子−70に送出する。
A resistor 69 is connected between the input and output terminals of the operational amplifier 68, and the signals supplied through the transistors 64 and 65 are added together and sent to the output terminal -70.

かかる電圧制御可変利得回路の利得は制御端子66に供
給される制御信号により可変制御される。
The gain of this voltage controlled variable gain circuit is variably controlled by a control signal supplied to the control terminal 66.

バイアス回路61は利得を制御するトランジスタ62.
63,64,65にアイドリング電流を流す。
The bias circuit 61 includes a transistor 62 that controls the gain.
Idling current is passed through 63, 64, and 65.

アイドリング電流は端子66に加えられる制御電圧によ
って変化するが、制御電圧を接地電位とした場合、約1
μA前後に選ばれる。
The idling current varies depending on the control voltage applied to the terminal 66, but when the control voltage is set to ground potential, it is approximately 1
Selected around μA.

一方、出力段トランジスタ67を流れる電流は1mA前
後である。
On the other hand, the current flowing through the output stage transistor 67 is approximately 1 mA.

したがって、バイアス回路61として第1図に示した従
来の回路を用いることを考えると、バイアス電圧VBを
約1.5VBB程度に選ぶ必要があり、この状態では常
温から±50℃程度の温度変化を考えるとアイドリング
電流の変化は実に数十倍に達する場合がある。
Therefore, considering that the conventional circuit shown in FIG. 1 is used as the bias circuit 61, it is necessary to select the bias voltage VB to be about 1.5VBB, and in this state, the temperature change of about ±50°C from room temperature is When you think about it, the change in idling current can actually reach several tens of times.

アイドリング電流が低下した場合は、クロスオーバー歪
の発生を招き、増大した場合は制御信号に応じた正負非
対称な出力波形が発生しやすくなり、あたかも制御信号
が出力に漏れたかのような現象を招く。
If the idling current decreases, crossover distortion will occur, and if it increases, an asymmetrical output waveform will occur depending on the control signal, causing a phenomenon as if the control signal has leaked to the output.

これに対して第2図に示したようなバイアス回路を用い
た本発明では温度依存性および電源依存性が良好である
ため、上記のような欠点は解消され、高性能の電圧制御
可変利得回路を提供することができる。
On the other hand, the present invention using a bias circuit as shown in FIG. 2 has good temperature dependence and power supply dependence, so the above drawbacks are eliminated and a high performance voltage controlled variable gain circuit can be achieved. can be provided.

すなわち本発明によると、温度や電源への依存性が小さ
く、常に高精度にアイドリング電流を与えることができ
、もって利得可変範囲の広いノイズリダクション装置用
の電圧制御可変利得回路を実現することができる。
That is, according to the present invention, it is possible to realize a voltage-controlled variable gain circuit for a noise reduction device that has low dependence on temperature and power supply, can always provide an idling current with high accuracy, and has a wide gain variable range. .

またバイアス電圧が抵抗比に依存しないことは集積回路
化に際して好都合であり、無調整化が可能である。
Furthermore, the fact that the bias voltage does not depend on the resistance ratio is advantageous when integrating the circuit, and it is possible to eliminate the need for adjustment.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のバイアス回路の構成を示す図、第2図は
本発明の電圧制御可変利得回路に用いられるバイアス回
路の構成を示す図、第3図は第2図のバイアス回路をB
級プッシュプル回路内に設ける際の接続を示す図、第4
図は本発明の電圧制御可変利得回路の一実施例を示す図
である。 21および23・・・・・・カスケード接続されたトラ
ンジスタ、27,28・・・・・・ダイオード接続され
たトランジスタ、31・・・・・・電流源、32・・・
・・・ドライブ段のトランジスタ、33および34・・
・・・・5EPP接続されたトランジスタ、61・・・
・・・バイアス回路、62〜64・・・・・・トランジ
スタ、57.68・・・・・・演算増幅器。
FIG. 1 is a diagram showing the configuration of a conventional bias circuit, FIG. 2 is a diagram showing the configuration of a bias circuit used in the voltage controlled variable gain circuit of the present invention, and FIG. 3 is a diagram showing the configuration of the bias circuit of FIG. 2.
Diagram showing the connections when installed in a class push-pull circuit, No. 4
The figure is a diagram showing an embodiment of the voltage controlled variable gain circuit of the present invention. 21 and 23... Cascade-connected transistors, 27, 28... Diode-connected transistors, 31... Current source, 32...
... Drive stage transistors, 33 and 34...
...5EPP connected transistor, 61...
...Bias circuit, 62-64...Transistor, 57.68...Operation amplifier.

Claims (1)

【特許請求の範囲】[Claims] 1 人力信号を増幅する増幅器と、この増幅器の入力側
にコレクタが接続された第1のトランジスタを含み前記
増幅器の出力電流を入力に帰還する第1の帰還回路と、
前記増幅器の入力側にコレクタが接続された第2のトラ
ンジスタを含み前記第1の帰還回路の帰還電流方向とは
逆向きの電流を帰還するよう前記増幅器の入出力端子間
に設けられた第2の帰還回路と、前記増幅器の出力電流
を流出するよう設けられた第3のトランジスタを含む第
1の出力回路と、この第1の出力回路の電流とは逆向き
の電流を流出するよう設けられた第4のトランジスタを
含む第2の出力回路と、前記第1および第2の出力回路
により流出された電流を加算するよう前記第3および第
4のトランジスタのコレクタに接続された加算回路と、
前記第1、第2のトランジスタの各ベース間および前記
第3、第4のトランジスタの各ベース間にそれぞれ利得
制御電圧を印加する手段と、前記第1乃至第4のトラン
ジスタにアイドリング電流を供給するよう前記第1およ
び第3のトランジスタの各エミッタに接続された第1の
バイアス出力端子および前記第2および第4のトランジ
スタの各エミッタに接続されるとともに前記増幅器の出
力端子に結合された第2のバイアス出力端子とを有する
バイアス回路とを備え、前記バイアス回路はベースとコ
レクタとが共通接続された第5のトランジスタと、この
第5のトランジスタと同極性でコレクタが第5のトラン
ジスタのエミッタに接続された第6のトランジスタと、
前記第5および第6のトランジスタに流されるドライブ
電流の一部により順方向にバイアスされる少くとも2個
のダイオードの直列接続回路と、この直列接続回路の両
端の電圧を前記第5および第6のトランジスタの各々の
ベースに印加すると共にこの直列接続回路に流れる電流
のすべてを前記第6のトランジスタのベースに流す手段
とから成り、前記第5および第6のトランジスタのそれ
ぞれエミッタより前記第1および第2のバイアス出力端
子をとり出すように構成されていることを特徴とする電
圧制御可変利得回路。
1. An amplifier that amplifies a human power signal, and a first feedback circuit that includes a first transistor whose collector is connected to the input side of the amplifier and returns the output current of the amplifier to the input;
A second transistor including a second transistor whose collector is connected to the input side of the amplifier and provided between the input and output terminals of the amplifier so as to feed back a current in a direction opposite to the direction of the feedback current of the first feedback circuit. a first output circuit including a feedback circuit, a third transistor configured to output an output current of the amplifier; and a first output circuit configured to output a current in a direction opposite to the current of the first output circuit. a second output circuit including a fourth transistor; a summing circuit connected to the collectors of the third and fourth transistors to add the currents drained by the first and second output circuits;
means for applying a gain control voltage between the bases of the first and second transistors and between the bases of the third and fourth transistors, and supplying an idling current to the first to fourth transistors; a first bias output terminal connected to each emitter of said first and third transistors, and a second bias output terminal connected to each emitter of said second and fourth transistors and coupled to an output terminal of said amplifier. a bias circuit having a bias output terminal, and the bias circuit includes a fifth transistor whose base and collector are commonly connected, and a fifth transistor having the same polarity as the fifth transistor and whose collector is connected to the emitter of the fifth transistor. a sixth transistor connected;
a series connection circuit of at least two diodes that is forward biased by a portion of the drive current flowing through the fifth and sixth transistors, and a voltage across the series connection circuit; means for applying current to the bases of each of the transistors and for causing all of the current flowing in the series connection circuit to flow to the base of the sixth transistor, and for applying current to the base of each of the fifth and sixth transistors from the emitters of the fifth and sixth transistors, respectively. A voltage controlled variable gain circuit configured to take out a second bias output terminal.
JP56124127A 1981-08-10 1981-08-10 Voltage controlled variable gain circuit Expired JPS5834968B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56124127A JPS5834968B2 (en) 1981-08-10 1981-08-10 Voltage controlled variable gain circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56124127A JPS5834968B2 (en) 1981-08-10 1981-08-10 Voltage controlled variable gain circuit

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP50124441A Division JPS5834045B2 (en) 1975-10-17 1975-10-17 Voltage controlled variable gain circuit

Publications (2)

Publication Number Publication Date
JPS5757013A JPS5757013A (en) 1982-04-06
JPS5834968B2 true JPS5834968B2 (en) 1983-07-30

Family

ID=14877589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56124127A Expired JPS5834968B2 (en) 1981-08-10 1981-08-10 Voltage controlled variable gain circuit

Country Status (1)

Country Link
JP (1) JPS5834968B2 (en)

Also Published As

Publication number Publication date
JPS5757013A (en) 1982-04-06

Similar Documents

Publication Publication Date Title
US6292031B1 (en) Level shift circuit with common mode level control
JPS6119170B2 (en)
US4516081A (en) Voltage controlled variable gain circuit
US4945259A (en) Bias voltage generator and method
US4567444A (en) Current mirror circuit with control means for establishing an input-output current ratio
US6483383B2 (en) Current controlled CMOS transconductive amplifier arrangement
JPH0136346B2 (en)
EP0025977B1 (en) Gain controlled amplifier
JPH0714135B2 (en) Filter circuit
US4451800A (en) Input bias adjustment circuit for amplifier
JPS6155288B2 (en)
JP2733962B2 (en) Gain control amplifier
JPH02104007A (en) Input circuit for radio frequency amplifier
US5162751A (en) Amplifier arrangement
US4757275A (en) Wideband closed loop amplifier
US3480872A (en) Direct-coupled differential input amplifier
US6570427B2 (en) Variable transconductance amplifier
US5057790A (en) High efficiency class A amplifier
US4112387A (en) Bias circuit
JPH04229705A (en) Current amplifying device
JPH0321927B2 (en)
JPS5834968B2 (en) Voltage controlled variable gain circuit
JPS631768B2 (en)
JPS5834045B2 (en) Voltage controlled variable gain circuit
JPS5816206B2 (en) constant current circuit