JPS5834977B2 - ２ セン −４ センヘンカンカイロ - Google Patents
２ セン −４ センヘンカンカイロInfo
- Publication number
- JPS5834977B2 JPS5834977B2 JP15844375A JP15844375A JPS5834977B2 JP S5834977 B2 JPS5834977 B2 JP S5834977B2 JP 15844375 A JP15844375 A JP 15844375A JP 15844375 A JP15844375 A JP 15844375A JP S5834977 B2 JPS5834977 B2 JP S5834977B2
- Authority
- JP
- Japan
- Prior art keywords
- wire
- circuit
- impulse
- signal
- echo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Networks Using Active Elements (AREA)
- Transceivers (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
本発明は、ハイブリッド・コイルを電子回路に置換えた
２線−４線変換回路に関するものである。
２線−４線変換回路に関するものである。
公衆電話網においては一通話品質を一定品質以上に保つ
ため、その支配要因である伝送損失を、加入者から他の
加入者に至る伝送路の最悪の場合について規定している
。
ため、その支配要因である伝送損失を、加入者から他の
加入者に至る伝送路の最悪の場合について規定している
。
一方、その加入老練は２線式であり、長距離市外伝送路
は一般に４線式で損失を小さくするように設計されてお
り、必然的に２線−４線変換回路が必要となる。
は一般に４線式で損失を小さくするように設計されてお
り、必然的に２線−４線変換回路が必要となる。
従来の２線−４線変換回路は、第１図に示すように、い
わゆるハイブリッド・コイル（または、ハイブリッド・
トランス）が一般的に用いられている。
わゆるハイブリッド・コイル（または、ハイブリッド・
トランス）が一般的に用いられている。
第１図のハイブリッド・コイルＨＹＢは、２線部分が平
衡伝送式、４線部分が不平衡伝送形式を用いた一例であ
る。
衡伝送式、４線部分が不平衡伝送形式を用いた一例であ
る。
ＺＮは平衡網で、２線端子に接続される回路網ＺＬとの
インピーダンス・マツチングをとる。
インピーダンス・マツチングをとる。
この不整合減衰量ＲＬは、次式で表わされる。
上記（１）式は、伝送設計条件に大きな影響を与えるも
ので、例えば１反響減衰量ＥＬは、受信信号が送話の妨
害をすることで知られており、減衰量を大きくすること
が必要である。
ので、例えば１反響減衰量ＥＬは、受信信号が送話の妨
害をすることで知られており、減衰量を大きくすること
が必要である。
普通のハイブリッド・コイルでは１反響損失の一般式よ
り次のようになることが知られている。
り次のようになることが知られている。
ＥＬよＲＬ ＋６ （ａｂ） ・・・・・・・・・
（２）したがって、ＺＬ＝ＺＮとすることが最大の目標
となる。
（２）したがって、ＺＬ＝ＺＮとすることが最大の目標
となる。
しかし、ＺＬは、一般の市外伝送路では比較的ばらつき
が小さいが、４線の加入者線交換機を考えた場合、加入
者線路と電話機の合成インピーダンスになり、大きくば
らつく、この場合、ＲＬは十分大きくとることができな
い。
が小さいが、４線の加入者線交換機を考えた場合、加入
者線路と電話機の合成インピーダンスになり、大きくば
らつく、この場合、ＲＬは十分大きくとることができな
い。
本発明は、上記のような従来の欠点を解消するためのも
ので、その目的は、ケーフ゛ル・インピーダンスのばら
つきにかかわらず、反響減衰量を大きくすることができ
、かつハイブリッド・コイルを不要にした２線−４線変
換回路を提供することにある。
ので、その目的は、ケーフ゛ル・インピーダンスのばら
つきにかかわらず、反響減衰量を大きくすることができ
、かつハイブリッド・コイルを不要にした２線−４線変
換回路を提供することにある。
第２図は、本発明の一実施例を示す２線−４線変換回路
のブロック図、第３図は第２図の動作説明図である。
のブロック図、第３図は第２図の動作説明図である。
図において、ＥＣはエコーキャンセラ、Ｂｉ２ 、ＢＡ
ＲはＰＣＭ時分割回線の場合にはＰＣＭ符号器、復号器
であり、アナログ回線の場合には増輻器である。
ＲはＰＣＭ時分割回線の場合にはＰＣＭ符号器、復号器
であり、アナログ回線の場合には増輻器である。
Ｔは変成器、ＰＳはインパルス送出回路、Ｘは受信信号
記憶回路、Ｈはインパルス応答記憶回路、Ｍは積回路、
Ｓは擬似反響信号を作成する信号発生回路、ＡＤＤは反
響信号から擬似反響信号を差引く加算回路である。
記憶回路、Ｈはインパルス応答記憶回路、Ｍは積回路、
Ｓは擬似反響信号を作成する信号発生回路、ＡＤＤは反
響信号から擬似反響信号を差引く加算回路である。
いま、４線回線部分（４ＷＲ、４ＷＳ ）がパルス符号
変調を用いてディジタル化されているとする。
変調を用いてディジタル化されているとする。
受信信号Ｘががないとき、インパルス送出回路ＰＳより
インパルスを４線回線（４ＷＲ）に送出すると１反対側
４線回線（４ＷＳ）では反響信号を含むすべての応答が
返ってくるので、インパルス送出時点以後に受信される
応答信号をインパルス応答記憶回路Ｈに記憶する。
インパルスを４線回線（４ＷＲ）に送出すると１反対側
４線回線（４ＷＳ）では反響信号を含むすべての応答が
返ってくるので、インパルス送出時点以後に受信される
応答信号をインパルス応答記憶回路Ｈに記憶する。
すなわち、第３図ａに示される時点でインパルスが送出
されると、第４図すに示す波形の応答信号が現われるの
で、各標本点ごとにｈ１〜ｈＮをレジスタＨに記憶する
。
されると、第４図すに示す波形の応答信号が現われるの
で、各標本点ごとにｈ１〜ｈＮをレジスタＨに記憶する
。
このように、受信すべき信号はＰＣＭのｍビット量子化
信号をＮ標本したもので、Ｎは元来、無限時間必要とす
るが、許される誤差の範囲内である有限値とする。
信号をＮ標本したもので、Ｎは元来、無限時間必要とす
るが、許される誤差の範囲内である有限値とする。
一方、４線回線（４ＷＲ）側では、信号ＸをＮ標本値記
憶する受信信号記憶回路、すなわちレジスタＸを有し、
標本点ｘｊにおいて、信号Ｘｊ −１。
憶する受信信号記憶回路、すなわちレジスタＸを有し、
標本点ｘｊにおいて、信号Ｘｊ −１。
ｘｊ−２，・・・・・・ｘｊ−Ｎを記憶する（第４図Ｃ
参照）。
参照）。
この２つのレジスタＨ，Ｘの内容を一積回路Ｍにおいて
各標本点ごとに積をとり、信号発生回路Ｓにおいて１〜
Ｎまでを異積していき、時間Ｊにおける擬似エコーＸ’
ｅｃｈｏ、 ｊを得る。
各標本点ごとに積をとり、信号発生回路Ｓにおいて１〜
Ｎまでを異積していき、時間Ｊにおける擬似エコーＸ’
ｅｃｈｏ、 ｊを得る。
すなわち−一方、実際の反響信号は、 Ｘｅｃｈｏ、ｊ
であるから、４線回線（４ＷＳ）の加算路ＡＤＤにおい
て。
であるから、４線回線（４ＷＳ）の加算路ＡＤＤにおい
て。
△＝Ｘｅｃｈｏ 、 ｊ −Ｘ’ ｅｃｈｏ 、 ｊ
・・−”・（４）の演算を行うことにより、反響
信号を小さくすることができる。
・・−”・（４）の演算を行うことにより、反響
信号を小さくすることができる。
以上の操作を、第３図ｄ−１〜ｄ−５に示すように、各
標本時間ごとに行う。
標本時間ごとに行う。
このように、第２図においては、エコー・キャンセラＥ
Ｃを構成する電子回路で、２線−４線変換回路の反響信
号を抑圧することができるから、ハイブリッド・コイル
は不要となる。
Ｃを構成する電子回路で、２線−４線変換回路の反響信
号を抑圧することができるから、ハイブリッド・コイル
は不要となる。
第４図ａは１本発明の２線−４線回路を用いたディジタ
ル加入者線交換機の一例を示すブロック図、第４図すは
第４図ａにおける自局内トランクの詳細ブロック図であ
る。
ル加入者線交換機の一例を示すブロック図、第４図すは
第４図ａにおける自局内トランクの詳細ブロック図であ
る。
図において、５ＵＢＩ〜ｎは加入者、Ｔは変成器−ＰＣ
Ｍ−１０，ＤＥＣはＰＣＭ符号器、復号器−ＴＤ−８Ｗ
は時分割スイッチ、ＥＣＩ 、ＥＣ２はエコー・キャン
セラ。
Ｍ−１０，ＤＥＣはＰＣＭ符号器、復号器−ＴＤ−８Ｗ
は時分割スイッチ、ＥＣＩ 、ＥＣ２はエコー・キャン
セラ。
ＩＯＴは自局内トランクである。
第４図ａは、第２図における２線−４線変換回路のうち
のエコー・キャンセラＥＣのみを自局内トランクＩＯＴ
に移し、変換点には符号器、復号器のみを残したもので
ある。
のエコー・キャンセラＥＣのみを自局内トランクＩＯＴ
に移し、変換点には符号器、復号器のみを残したもので
ある。
各自局内トランクＩＯＴ内には、第４図すに示すように
１両方向に対する一対のエコー・キャンセラＥＣ１，Ｅ
Ｃ２が設けられており、２線−４線変換回路のエコー・
キャンセラＥＣを共通機器として用いることにより経済
化を計っている。
１両方向に対する一対のエコー・キャンセラＥＣ１，Ｅ
Ｃ２が設けられており、２線−４線変換回路のエコー・
キャンセラＥＣを共通機器として用いることにより経済
化を計っている。
従来のハイブリッド・コイルを用いた２線−４線回路で
は１強制的に反響信号を戻すような原理を用いるもので
あるが、本発明によれば、反響信号はそのまま通して擬
似信号により相殺する原理を用いるから、ハイブリッド
・コイルは不要となり、加入者線インピーダンスのばら
つきにかかわらず反響減衰量を大きくすることが可能で
ある。
は１強制的に反響信号を戻すような原理を用いるもので
あるが、本発明によれば、反響信号はそのまま通して擬
似信号により相殺する原理を用いるから、ハイブリッド
・コイルは不要となり、加入者線インピーダンスのばら
つきにかかわらず反響減衰量を大きくすることが可能で
ある。
なお、本発明は、ディジタル回路網にも、アナログ回路
網にも適用することができる。
網にも適用することができる。
第１図は従来の２線−４線変換回路の一例を示す接続図
、第２図は本発明の一実施例を示す２線４線変換回路の
ブロック図、第３図は第２図の動作説明図、第４図は本
発明をディジタル加入者線交換機に適用した場合の一例
を示すブロック図である。 ＥＣ：エコー・キャンセラ、ＢＡＳ 、ＢＡＢ、：符号
器、復号器（またはアナログ増幅器）、Ｔ：変成器、Ｐ
Ｓ：インパルス送出回路、Ｘ：受信信号記憶回路、Ｈ：
インパルス応答記憶回路、Ｍ：積回路、Ｓ：擬似反響信
号発生回路、ＡＤＤ：反響信号と擬似反響信号を差引く
加算回路、ＴＤ−８Ｗ：時分割スイッチ、ＩＯＴ：自局
内トランク。
、第２図は本発明の一実施例を示す２線４線変換回路の
ブロック図、第３図は第２図の動作説明図、第４図は本
発明をディジタル加入者線交換機に適用した場合の一例
を示すブロック図である。 ＥＣ：エコー・キャンセラ、ＢＡＳ 、ＢＡＢ、：符号
器、復号器（またはアナログ増幅器）、Ｔ：変成器、Ｐ
Ｓ：インパルス送出回路、Ｘ：受信信号記憶回路、Ｈ：
インパルス応答記憶回路、Ｍ：積回路、Ｓ：擬似反響信
号発生回路、ＡＤＤ：反響信号と擬似反響信号を差引く
加算回路、ＴＤ−８Ｗ：時分割スイッチ、ＩＯＴ：自局
内トランク。
Claims (1)
- １ 信号を受信し一方向のみに伝送するための４線入力
端子と１分岐した２線入出力および４線出力の各端子か
らなる６端子網において、該４線入力端子には、受信信
号を一定時間、記憶する回路およびインパルスを送出す
る回路を設け、該４線出力端子には、該インパルスの反
響信号である応答を受信記憶する回路、および該受信信
号記憶回路と該インパルス応答記憶回路から作成した擬
似反響信号により、受信信号の真の反響信号を打消す回
路を設けることを特徴とする２線−４線変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15844375A JPS5834977B2 (ja) | 1975-12-31 | 1975-12-31 | ２ セン −４ センヘンカンカイロ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15844375A JPS5834977B2 (ja) | 1975-12-31 | 1975-12-31 | ２ セン −４ センヘンカンカイロ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5283147A JPS5283147A (en) | 1977-07-11 |
| JPS5834977B2 true JPS5834977B2 (ja) | 1983-07-30 |
Family
ID=15671868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15844375A Expired JPS5834977B2 (ja) | 1975-12-31 | 1975-12-31 | ２ セン −４ センヘンカンカイロ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5834977B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020188785A1 (ja) * | 2019-03-20 | 2020-09-24 | 三菱電機株式会社 | エレベータの操作表示装置 |
-
1975
- 1975-12-31 JP JP15844375A patent/JPS5834977B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020188785A1 (ja) * | 2019-03-20 | 2020-09-24 | 三菱電機株式会社 | エレベータの操作表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5283147A (en) | 1977-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3894200A (en) | Adaptive echo canceller with digital center clipping | |
| US3787645A (en) | Echo canceller having two echo path models | |
| US4751730A (en) | Process and system for improving echo cancellation within a transmission network | |
| US4587382A (en) | Echo canceller using end delay measurement | |
| US3721777A (en) | Echo path delay simulator for use with adaptive echo cancellers | |
| JPS6171728A (ja) | デイジタル・エコー・キヤンセラー | |
| US4633046A (en) | Adaptive echo canceller | |
| US3903377A (en) | Echo canceller utilizing correlation | |
| ES8205088A1 (es) | Procedimiento y aparato para el tratamiento de muestras de una senal entrante. | |
| JPH0744423B2 (ja) | エコーキャンセラ | |
| US4377730A (en) | Tone elimination circuit | |
| EP0246425B1 (en) | Apparatus for cancelling echoes in a duplex digital transmission system | |
| JPS5834977B2 (ja) | ２ セン −４ センヘンカンカイロ | |
| JP2615795B2 (ja) | 適応形反響消去装置 | |
| JPH07303067A (ja) | エコーキャンセラ | |
| JP3162461B2 (ja) | 可変遅延型エコーキャンセラ | |
| JPS5860835A (ja) | 反響打消し装置 | |
| JPS6288444A (ja) | エコ−キヤンセラ制御方式 | |
| JPS61242127A (ja) | エコ−キヤンセラ | |
| JPH01826A (ja) | エコ−キャンセラ−装置 | |
| JPS6143840A (ja) | 適応形２線４線変換回路 | |
| JPS62110336A (ja) | エコ−キヤンセル装置 | |
| JPH05276071A (ja) | 線形符号入出力のエコーキャンセラ | |
| JP2841948B2 (ja) | 二線四線変換器 | |
| JPS59221036A (ja) | エコ−キヤンセラ− |