JPS583553B2

JPS583553B2 - 線分信号発生装置

Info

Publication number: JPS583553B2
Application number: JP2451776A
Authority: JP
Inventors: 中根一成
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1976-03-06
Filing date: 1976-03-06
Publication date: 1983-01-21
Also published as: JPS52107724A

Description

【発明の詳細な説明】本発明は電子計算機等であつかうデイジタルの図形情報
等を陰極線表示管ＣＲＴやＸＹレコーダやプリンタ等に
表示する場合に必要となる線分信号を発生する装置に関
するものである。

この種線分信号発生装置として特願昭５０−７１７１９
号が提案されている。

この装置は第１図に示すように表示しようとする線分の
直交成分情報△Ｘ，△Ｙはそれぞれレジスタ１１．１２
に外部より与えられ、これ等線分のベクトル成分情報△
Ｘ，△Ｙはそれぞれ対応する一対のデイジタルーアナロ
グ変換回路１３．１４によってアナログ電気信号に変換
され、これ等一対のアナログ電気信号はそれぞれ対応す
る乗算形デイジタルーアナログ変換回路１５．１６にお
いて、パルス列発生回路１７より発生される一定数のパ
ルスを計数する計数回路１８のデイジタル計数値とそれ
ぞれ乗算される。

従って一対の乗算形デイジタルーアナログ変換回路１５
．１６よりの各出力信号はそれぞれ前記△Ｘ，△Ｙの値
に比例し、かつ計数回路１７の計数値に対応して刻々と
増加する信号となり、ＣＲＴ等に線分△Ｘ，△Ｙを表示
する場合の偏向信号（位置制御信号）として使用するこ
とができる。

この装置は計数回路１８の計数値を乗算形デイジタルー
アナログ変換回路１５．１６にてアナログ信号に変換さ
れる際の変換利得を変換回路１３．１４の出力にて制御
しているとも云える。

この第１図に示した装置においては発生する線分の長さ
、すなわち前記△Ｘ，△Ｙの値に大小にかかわらず一定
数のパルスをパルス列発生回路１７より計数回路１８へ
導びくものである。

従って線分の長さによらず線分発生時間が一定となるた
め発生する線分の長さが短かい場合には長い線分を発生
する場合に比較して時間的に冗長になるという欠点があ
った。

本発明は線分の長さにほぼ比例した時間で線分の発生を
可能とし、しかも簡易な回路構成で実現可能な線分信号
発生装置を提供するものである。

この発明によればレジスタに置数された△Ｘ，△Ｙのア
ナログ変換出力を可変利得増幅回路にて増幅し、その△
Ｘ，△Ｙ中の大きい方の増幅出力が基準値になるように
両増幅回路の利得を一様に制御する。

また△Ｘ，△Ｙの大きい方の数に応じたパルス数を乗算
形デイジクルーアナログ変換回路へ供給する。

第２図は本発明による線分信号発生装置の一例を示し、
第２図において２１．２２は外部より与えられる線分の
ベクトル成分情報△Ｘ，△Ｙをそれぞれ一時記憶する一
対のレジスタ、２３．２４はデイジタルーアナログ変換
回路であり、レジスタ２１．２２に置数された△Ｘ，△
Ｙの値をアナログ電気信号に変換する。

２５．２６は変換回路２３．２４よりの出力信号をそれ
ぞれ増幅する可変利得増幅回路である。

２７．２８はそれぞれ増幅回路２５．２６よりの出力信
号と計数回路３２の計数値との乗算を行ない結果をアナ
ログ電気信号として出力する乗算形デイジタルーアナロ
グ変換回路である。

３０は可変利得増幅回路２５，２６よりの各出力信号の
うちから前記△Ｘ，△Ｙの値の大なる方に対応するもの
を選択する選択回路である。

２９は選択回路３０によって選択された増幅回路２５．
２６の一出力と、レジスタ２１，２２に置数され得る最
大値に相当するようにあらかじめ設定された基準信号ｖ
Ｒとの差を検出して一対の増幅回路２５．２６のそれぞ
れへ利得制御信号として導ひく差分検出回路である。

３１は前記△Ｘ，△Ｙの犬なる方の値に相当する数のパ
ルスを発生するパルス列発生回路である。

３２はパルス列発生回路３１よりの出力パルス数を逐次
計数する計数回路である。

レジスタ２１．２２にはそれぞれ発生する線分のベクト
ル成分情報△Ｘ，△Ｙが置数され、また計数回路３２は
初期状態としてクリアされている，ものとする。

デイジタルーアナログ変換回路２３，２４はそれぞれ対
応するレジスタ２１．２２に置数されている△Ｘ，△Ｙ
の値をアナログ電気信号に変換して可変利得増幅回路２
５，２６に導びく。

増幅回路２５．２６の各出力信号のうち、△Ｘ，△Ｙの
犬なる方に対応する信号が選択回路３０によって選択さ
れ、その選択出力は差分検出回路２９において基準信号
ｖＲとの差分が検出される。

その検出された差分信号は増幅回路２５．２６へ利得制
御信号として導ひかれる。

この結果、△Ｘ，△Ｙの犬なる方に対応する増幅回路の
入力信号はその増幅回路の出力信号が基準信号■Ｒと一
致するまで増幅される。

この時、他方の増幅回路の入力信号も同一の増幅利得で
増幅される。

従って増幅回路２５．２６の各出力信号の比率は△Ｘ，
△Ｙの大きさの比率と同じ比率を保持している。

その後、パルス発生回路３１は△Ｘ，△Ｙの犬なる方の
値に相当する数のパルスを発生し、計数回路３２はその
パルスの数を刻々計数する乗算形デイジタルーアナログ
変換回路２７．２８においては、計数回路３２における
計数値とそれぞれ対応する増幅回路２５．２６よりの各
出力信号との乗算を行ない結果をアナログ電気信号とし
て出力する。

したがって、第２図における乗算形デイジタルーアナロ
グ変換回路２７．２８よりの出力信号はそれぞれ初めに
置数された△Ｘ，△Ｙの値に比例し、かつ計数回路３２
の計数値に対応して刻々と増大する。

したがって回路２７．２８よりの出力信号をＣＲＴやＸ
Ｙレコーダ等のＸ，Ｙ各偏向回路へ導ひくことにより前
記線分△Ｘ，△Ｙを表示するための偏向信号として用い
ることが可能となる。

しかも△Ｘ，△Ｙが小さければ、即ち表示しようとする
線分が短かければ、最大表示の場合と同程度の増幅出力
になるまで増幅し、かわりにパルス発生列回路３１の発
生パルス数を減少している。

よって線分信号を得るのに要する時間、即ち線分発生時
間はパルス列発生回路３１より出力されるパルス数にほ
ぼ対応しており、線分の長さにほぼ比例した時間となる
。

なお第２図において選択回路３０、パルス列発生回路３
１の具体的構成を第３図を参照して簡単に述べる。

レジスタ２１，２２の各△Ｘ，△Ｙはデイジタル比較回
路３４で大小が比較され、これより△Ｘ＞△Ｙなら“１
”が出力され、△Ｘく△Ｙなら“０”が出力される。

この出力にて選択回路３０が制御され、選択回路３０で
はその制御入力が“１”なら増幅回路２５の出力が、゛
０”なら増幅回路２６の出力がそれぞれ選択される。

また、比較回路３４の出力はアンド回路３５に供給され
ると共に反転出力がアンド回路３６へ供給され、これ等
アンド回路３５．３６にはレジスタ２１，２２の△Ｘ，
△Ｙがそれぞれ供給される。

アンド回路３５，３６の出力はオア回路３７を通じてダ
ウンカウンタ３８に設定される。

つまり△Ｘ＞△Ｙならば回路３５を通じて△Ｘがカウン
タ３８に設定させ、△Ｘく△Ｙなら、回路３６を通じて
△Ｙがカウンタ３８に設定される。

カウンタ３８のその設定値はクロツク端子３９からのク
ロツクパルスがゲート４１を通じてカウンタ３８に与え
られるごとにカウントダウンされ、カウンタ３８の内容
がゼロになるとゲート４１が閉じて計数動作が停止され
る。

従ってゲート４１を通過するパルス数は△Ｘ，△Ｙ中の
大きい数と同一であり、これがパルス列発生回路３１の
出力として計数回路３２へ供給される。

第２図の例ではレジスタ２１．２２に置数できる数の最
小値と最大値との範囲に応じて増幅回路２５，２６の利
得制御範囲を設定する必要があるため、その範囲を広く
するには限度がある。

よってこの問題を解決するには例えば第４図に第２図と
対応する部分に同一符号を付けて示すように、レジスタ
２１．２２をシフトレジスタとして構成し、その中の△
Ｘ，ΔＹを、シフト制御回路３３にて一様にシフトし、
その最高位ビットが対応レジスタの最大桁位置２１．ａ
又は２２ａに達するとそのシフト動作を停止する。

このような制御は例えば第５図に示すようにして行なう
ことができる。

即ちシフトレジスタ２１．２２の各最大桁位置２１ａ，
２２ａの出力はオワ回路４４を通じてその反転信号とし
てアンドゲート４５へ供給される。

よってシフトレジスタ２１ａ，２２ａの伺れにも“１”
が位置してない場合は、端子４６からクロックパルスが
ゲート４５を通過し、そのパルスによりシフトレジスタ
２１．２２はシフトされる。

レジスタ２１．２２の最大桁位置２１ａ，２２ａの何れ
かに”１”が来ると、ゲート４５が閉じてシフト動作が
停止する。

このようにレジスタ２１，２２内の△Ｘ，△Ｙの大きい
方の値を、レジスタ２１．２２に設定できる最大桁にな
るまで共に何倍かし、これ等レジスタ２１．２２の内容
をデイジタルーアナログ変換回路２３．２４にて変換す
る。

よって増幅回路２５．２６における利得制御範囲は、シ
フトレジスタ２１，２２に置数できる最大桁の数の変化
できる範囲でよく、その構成が簡単になる。

その他の制御は第２図の場合と同様にすればよい。

以上説明したように、本発明の線分信号発生装置によれ
ば第１図に示した線分信号発生装置と比較して、線分発
生時間を発生する線分の長さに対応して短縮することが
可能であり、しかも比較的簡易な回路構成で実現できる
。

【図面の簡単な説明】

第１図は従来の線分信号発生装置を示すブロック図、第
２図は本発明による線分信号発生装置の一例を示すブロ
ック図、第３図はその選択回路３０及びパルス列発生回
路の制御部分の具体例を示すブロック図，第４図はこの
発明による線分信号発生装置の他の例を示すブロック図
、第５図はそのシフト制御回路の具体例を示すブロック
図である。２１．２２・・・レジスタ、２３．２４・・・デイジタ
ルーアナログ変換回路、２５．２６・・・可変利得増幅
回路、２７．２８・・・乗算形デイジタルーアナログ変
換回路、２９・・・差分検出回路、３０・・・選択回路
、３１・・・パルス列発生回路、３２・・・計数回路、
３３・・・シフト制御回路。

Claims

【特許請求の範囲】

１外部より与えられる線分のベクトル成分情報△Ｘ，
△Ｙを一時記憶する一対のレジスタと、これ等一対のレ
ジスタに置数された△Ｘ，△Ｙの値をそれぞれアナログ
電気信号に変換する一対のデイジタルーアナログ変換回
路と、これ等一対の変換回路よりのアナログ電気信号を
増幅する一対の可変利得増幅回路と、これ等増幅出力を
それぞれアナログ入力信号とする一対の乗算形デイジタ
ルーアナログ変換回路と、前記一対の増幅回路よりの一
対の出力のうちから前記△Ｘ，△Ｙの値の大なる方に対
応する出力を選択する選択回路と、その選択回路により
選択された前記増幅回路よりの出力とあらかじめ設定さ
れた基準信号との差を検出して前記一対の増幅回路のそ
れぞれへ利得制御信号として供給する差分検出回路と、
前記△Ｘ，△Ｙの大なる方の値に相自する数のパルスを
計数して、前記一対の乗算形デイジタルーアナログ変換
回路へ供給する計数回路とを有し、前記一対の乗算形デ
イジタルーアナログ変換回路より前記△Ｘ，△Ｙに応じ
た線分信号を得ることを特徴とする線分信号発生装置。