Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5836543B2 - Output circuit protection device - Google Patents
[go: Go Back, main page]

JPS5836543B2 - Output circuit protection device - Google Patents

Output circuit protection device

Info

Publication number
JPS5836543B2
JPS5836543B2 JP11233876A JP11233876A JPS5836543B2 JP S5836543 B2 JPS5836543 B2 JP S5836543B2 JP 11233876 A JP11233876 A JP 11233876A JP 11233876 A JP11233876 A JP 11233876A JP S5836543 B2 JPS5836543 B2 JP S5836543B2
Authority
JP
Japan
Prior art keywords
circuit
output
drive pulse
voltage
output circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11233876A
Other languages
Japanese (ja)
Other versions
JPS5337327A (en
Inventor
英一 平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11233876A priority Critical patent/JPS5836543B2/en
Publication of JPS5337327A publication Critical patent/JPS5337327A/en
Publication of JPS5836543B2 publication Critical patent/JPS5836543B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Details Of Television Scanning (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 本発明は、水平出力回路等の出力回路に印加するドライ
ブパルスのパルス幅を制御することによって出力回路の
出力電力を制御する方式の装置における出力回路の保護
装置に関し、電源投入時および過電圧過電流時における
過犬入力を防止して保護を図ることのできる装置を提供
するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a protection device for an output circuit in a device that controls the output power of an output circuit by controlling the pulse width of a drive pulse applied to an output circuit such as a horizontal output circuit. It is an object of the present invention to provide a device capable of preventing and protecting against excessive input at the time of power-on and at the time of overvoltage and overcurrent.

水平偏向回路においては、偏向ヨークの温度変化や輝度
信号の内容によってその偏向用および低圧電源供給用の
出力の位相や電力が変化するので、その変動を伺らかの
手段で補償するように制御しなければならないが、この
ような補償を容易にするものとして水平出力トランジス
タのドライブパルスの位相およびパルス幅を水平偏向位
相のずれおよび出力の検出出力によって自動調整するも
のが考えられている。
In the horizontal deflection circuit, the phase and power of the deflection and low-voltage power supply outputs change depending on the temperature change of the deflection yoke and the content of the brightness signal, so control is performed to compensate for these fluctuations by some means. However, as a way to facilitate such compensation, a method has been proposed in which the phase and pulse width of the drive pulse of the horizontal output transistor are automatically adjusted based on the horizontal deflection phase shift and output detection output.

まず、第1図および第2図により、この種の装置につい
て説明する。
First, this type of apparatus will be explained with reference to FIGS. 1 and 2.

第1図において1は水平同期信号に同期した三角波を作
成する三角波発生回路、2は水平出力回路、3は三角波
に基づいて水平ドライブ用の水平周期のパルス(以下ド
ライブパルスという)を作成しかつその位相を水平偏向
出力回路2における偏向位相のずれに応じて自動的に補
償するように調整する位相制御回路、4はこの位相調整
したドライブパルスのパルス幅を水平出力回路2におけ
る出力に応じて調節して水平出力回路2への入力電力の
大きさを自動的に補償するように調整するパルス幅制御
装置、5はこの位相およびパルス幅を調整したドライブ
パルスを増幅して水平出力回路2に供給するドライブ回
路である。
In Fig. 1, 1 is a triangular wave generation circuit that creates a triangular wave synchronized with a horizontal synchronization signal, 2 is a horizontal output circuit, and 3 is a circuit that generates a horizontal periodic pulse for horizontal drive (hereinafter referred to as a drive pulse) based on the triangular wave. A phase control circuit 4 adjusts the phase so as to automatically compensate for the shift in the deflection phase in the horizontal deflection output circuit 2; A pulse width controller 5 amplifies the phase and pulse width adjusted drive pulse to automatically compensate the magnitude of input power to the horizontal output circuit 2; This is a drive circuit that supplies

次に、各部の詳細な構成と動作を説明する。Next, the detailed configuration and operation of each part will be explained.

まず、三角波発生回路1において、6は三角波を発生す
るための充放電用のコンデンサ、7はこのコンデンサ6
に一定電流で電源を供給する定電流源、8はこのコンデ
ンサ6を充電するか放電するかを切換え、かつ充放電時
の電流の大きさを制御する充放電制御回路、9はコンデ
ンサ6における電圧値を検出して充放電制御回路8の充
放電切換用の切換信号を発生する電圧検出回路、10は
同期制御のための比較信号を作成する比較信号発生回路
、11は水平同期信号入力端子12からの同期信号を波
形成形する波形整形回路、13は水平同期信号と比較信
号との位相を比較する位相比較回路、14は位相比較回
路13の比較出力を平滑し充放電制御回路8に充放電電
流制御信号として印加するフィルターである。
First, in the triangular wave generation circuit 1, 6 is a charging/discharging capacitor for generating a triangular wave, and 7 is this capacitor 6.
8 is a charge/discharge control circuit that switches between charging and discharging the capacitor 6 and controls the magnitude of the current during charging and discharging; 9 is a voltage at the capacitor 6; A voltage detection circuit detects the value and generates a switching signal for charge/discharge switching of the charge/discharge control circuit 8; 10 is a comparison signal generation circuit that generates a comparison signal for synchronization control; 11 is a horizontal synchronization signal input terminal 12 13 is a phase comparison circuit that compares the phase of the horizontal synchronization signal and the comparison signal; 14 is a phase comparison circuit that smoothes the comparison output of the phase comparison circuit 13 and controls the charging/discharging control circuit 8 for charging/discharging. This is a filter that is applied as a current control signal.

このような構成により、まず、今、充放電制御回路8が
コンデンサ6に充電するように切換えられているとする
と、コンデンサ6には定電流で充電がなされてその端子
電圧は第2図Bに示すように直線的に上昇する。
With this configuration, if the charge/discharge control circuit 8 is now switched to charge the capacitor 6, the capacitor 6 will be charged with a constant current and its terminal voltage will be as shown in FIG. 2B. It rises linearly as shown.

この上昇期間には電圧検出回路9の出力信号は同図Cの
ように高レベルであるとする。
It is assumed that during this rising period, the output signal of the voltage detection circuit 9 is at a high level as shown in FIG.

コンデンサ6の端子電圧が上昇して所定の高電圧BHに
至ると電圧検出回路9においてこれを検出してその出力
信号Cを低レベルに反転し、これによって充放電制御回
路8を切換えてコンデンサ6を定電流で放電させるよう
に切換える。
When the terminal voltage of the capacitor 6 rises and reaches a predetermined high voltage BH, the voltage detection circuit 9 detects this and inverts its output signal C to a low level. Switch to discharge at constant current.

このためコンデンサ6の端子電圧Bは今度は直線的に下
降する。
Therefore, the terminal voltage B of the capacitor 6 now falls linearly.

コンデンサ6の端子電圧Bが下降して所定の低電圧BL
に至ると、電圧検出回路9においてこれを検出して再び
その出力信号Cを高レベルに反転し、充放電制御回路8
を切換えて充電状態とする。
The terminal voltage B of the capacitor 6 decreases to a predetermined low voltage BL.
When this occurs, the voltage detection circuit 9 detects this and inverts the output signal C to a high level again, and the charge/discharge control circuit 8
Switch to charging state.

以下これをくり返すことによってコンデンサ6に第2図
Bの如き三角波を得ることができる。
By repeating this process, a triangular wave as shown in FIG. 2B can be obtained at the capacitor 6.

一方、比較信号発生回路10においては、コンデンサ6
からの三角波Bと電圧検出回路9からの切換用出力信号
を基にして第2図DI + D2のように三角波Bの下
降部の前半と後半にそれぞれ位置する比較信号を発生す
る。
On the other hand, in the comparison signal generation circuit 10, the capacitor 6
Based on the triangular wave B and the switching output signal from the voltage detection circuit 9, comparison signals located in the first and second half of the falling part of the triangular wave B, respectively, are generated as shown in FIG. 2 DI+D2.

そして位相比較回路13において、この比較信号D1,
D2 と、波形整形回路11で整形した第2図Aのよう
な水平同期信号との位相を比較して第2図Eのような比
較出力信号を発生する。
Then, in the phase comparator circuit 13, this comparison signal D1,
D2 and a horizontal synchronizing signal as shown in FIG. 2A shaped by the waveform shaping circuit 11 are compared to generate a comparison output signal as shown in FIG. 2E.

この比較出力信号Eをフィルターで平滑すると、図示の
ように三角波Bの下降部の中央が水平同期信号と一致す
るように同期しているときにはn O nで、一致して
いないときにはその位相の進み又は遅れに応じて”正″
又は゛負″になる制御信号を得ることができ、これを充
放電制御回路8に帰還してコンデンサ6の充電電流およ
び放電電流の大きさを制御することによって三角波Bの
位相を水平同期信号Aに同期させる。
When this comparison output signal E is smoothed with a filter, as shown in the figure, when the center of the falling part of the triangular wave B is synchronized with the horizontal synchronizing signal, it is n O n, and when it is not, the phase is advanced. or “correct” depending on the delay
Alternatively, a control signal that becomes negative can be obtained, and this is fed back to the charge/discharge control circuit 8 to control the magnitude of the charging current and discharging current of the capacitor 6, thereby changing the phase of the triangular wave B to the horizontal synchronizing signal A. Synchronize with.

このようにして、三角波発生回路1では水平同期信号A
に同期した三角波Bを発生する。
In this way, the triangular wave generating circuit 1 generates the horizontal synchronizing signal A.
A triangular wave B synchronized with is generated.

次いで、位相制御回路3とパルス幅制御回路4ではこの
三角波Bに基づいて水平ドライブパルスを作成するとと
もに、その位相とパルス幅を調節する。
Next, the phase control circuit 3 and pulse width control circuit 4 create a horizontal drive pulse based on this triangular wave B, and adjust its phase and pulse width.

まず位相制御回路3においては、位相比較回路15にお
いて上述の比較信号発生回路10とほぼ同様に三角波B
に基いた比較信号を発生し、かつこれと水平偏向出力回
路2からの第2図Fのようなフライバックパルスとの位
相を位相比較し、フィルター16で平滑して両者の位相
ずれを検出する。
First, in the phase control circuit 3, the phase comparator circuit 15 generates a triangular wave
A comparison signal is generated based on the signal, and the phase of this signal is compared with a flyback pulse as shown in FIG. .

この検出信号は位相制御用信号として加え、ここで三角
波Bに基いて作成する第2図Gのようなドライブパルス
の位相を制御して、温度変化等による偏向回路の動作変
化があっても水平偏向位相を正しく維持するように制御
する。
This detection signal is added as a phase control signal, and it controls the phase of the drive pulse as shown in Figure 2 G, which is created based on the triangular wave B, so that even if there are changes in the operation of the deflection circuit due to temperature changes, etc., the drive pulse remains level. Control to maintain correct deflection phase.

なおこのドライブパルスGの位相は水平出力トランジス
タの蓄積時間の影響による遅れを受ける時間幅t だけ
進んだ位相にしておくことはいうまでもなく、このため
に位相比較回路15の比較信号出力もこの時間幅t8だ
け位相を進めるようにしておく。
It goes without saying that the phase of this drive pulse G is advanced by a time width t, which is delayed by the influence of the accumulation time of the horizontal output transistor, and for this reason, the comparison signal output of the phase comparator circuit 15 is also set in this phase. The phase is set to advance by a time width t8.

このようにして位相を正しく制御した後、さらにパルス
幅制御回路4において、水平偏向出力回路2から取り出
した偏向出力の大きさに応じた大きさの検出信号でドラ
イブパルスの幅を制御して偏向出力を一定にするように
制御したドライブパルスGを発生する。
After controlling the phase correctly in this way, the pulse width control circuit 4 further controls the width of the drive pulse using a detection signal of a magnitude corresponding to the magnitude of the deflection output taken out from the horizontal deflection output circuit 2, and deflects the drive pulse. A drive pulse G controlled to keep the output constant is generated.

図示した装置ではドライブパルスGの後縁がフライバッ
クパルスFに対する基準の位相で位相制御回路3で決定
されるためにこれを変化させてパルス幅を調整すること
ができないので、ドライブパルスGの前縁を変化させて
パルス幅を制御するようにしている。
In the illustrated device, since the trailing edge of the drive pulse G is determined by the phase control circuit 3 at the reference phase with respect to the flyback pulse F, it is not possible to adjust the pulse width by changing this. The pulse width is controlled by changing the edges.

このようにパルス幅調整をしたドライブパルスGはドラ
イブ回路5で増幅した後、水平偏向出力回路2に加える
The drive pulse G whose pulse width has been adjusted in this manner is amplified by the drive circuit 5 and then applied to the horizontal deflection output circuit 2.

この水平偏向出力回路2は水平出力トランジスタ17と
、トランス18と、3つのダイオード19〜21と、水
平偏向コイル22およびS字補正コンデンサ23と、検
出電圧取出用の抵抗24.25およびコンデンサ26と
、フライバックトランス27と、高圧整流用のダイオー
ド28と、ABL用電圧取出用の抵抗29、コンデンサ
30と、低圧電源供給用のダイオード31 .32とを
備えたものである。
This horizontal deflection output circuit 2 includes a horizontal output transistor 17, a transformer 18, three diodes 19 to 21, a horizontal deflection coil 22, an S-shaped correction capacitor 23, a resistor 24, 25 for detecting voltage, and a capacitor 26. , a flyback transformer 27, a diode 28 for high-voltage rectification, a resistor 29 for taking out the ABL voltage, a capacitor 30, and a diode 31 for supplying low-voltage power. 32.

このような水平出力回路2にパルス幅を適当に調整した
ドライブパルスGを供給すると水平走査期間の前半にお
いてダンパーダイオード21により水平偏向コイル22
に偏向電流が流されている期間ti 中の後期の一部
の期間tj に水平出力トランジスタ17を導通させ
てそのコレクタ電流を第2図Hのようにし、この期間t
j の期間だけ余分にトランス18に電流を流してト
ランス18にエネルギーを蓄えることができ、そのエネ
ルギーの蓄積量をドライブパルスGのパルス幅によって
制御して偏向出力を一定にすることができるもので、よ
く知られた回路である。
When a drive pulse G whose pulse width is appropriately adjusted is supplied to such a horizontal output circuit 2, the damper diode 21 causes the horizontal deflection coil 22 to be
The horizontal output transistor 17 is made conductive during a later part of the period tj during which the deflection current is flowing during the period ti, so that its collector current becomes as shown in FIG. 2H, and during this period t
It is possible to store energy in the transformer 18 by passing current through the transformer 18 for an extra period of j, and by controlling the amount of stored energy by the pulse width of the drive pulse G, the deflection output can be kept constant. , is a well-known circuit.

位相制御回路3とパルス幅制御回路4についてさらに詳
述する。
The phase control circuit 3 and pulse width control circuit 4 will be explained in further detail.

この装置においては、ドライブパルスの位相およびパル
ス幅の制御のための2つの制御回路3,4を切換えて動
作させるために切換パルス発生回路33を設け、ここで
三角波Bを基にして第3図I,Iのように三角波Bの電
圧上昇期間中と電圧下降期間中とで極性が反転する互い
に逆極性の2つの切換信号を発生する。
In this device, a switching pulse generating circuit 33 is provided to switch and operate the two control circuits 3 and 4 for controlling the phase and pulse width of the drive pulse, and here, based on the triangular wave B, as shown in FIG. Two switching signals having mutually opposite polarities such as I and I, whose polarities are reversed during the voltage rising period and during the voltage falling period of the triangular wave B, are generated.

この回路は、三角波Bの電圧変化の傾きの変化を検出す
る微分回路とその微分出力で反転されるフリツプフロツ
プによる等して構成すればよい。
This circuit may be constructed by, for example, a differential circuit that detects a change in the slope of the voltage change of the triangular wave B, and a flip-flop that is inverted by the differential output.

位相制御回路3はトランジスタ34〜3γからなる差動
増幅器で構成し、パルス幅制御回路4はトランジスタ3
8〜41からなる差動増幅器で構或し、また、出力用の
トランジスタ42と動作切換用の共通エミツタ接続した
トランジスタ43,44とを備えている。
The phase control circuit 3 is composed of a differential amplifier consisting of transistors 34 to 3γ, and the pulse width control circuit 4 is composed of a differential amplifier composed of transistors 34 to 3γ.
It is constituted by a differential amplifier consisting of transistors 8 to 41, and also includes a transistor 42 for output and transistors 43 and 44 connected to a common emitter for operation switching.

出力用のトランジスタ42はトランジスタ36と39が
ともに遮断状態でかつトランジスタ35と40とがとも
に導通状態になっているときにのみコレクタから高レベ
ルになるドライブパルスGを出力する。
The output transistor 42 outputs a high-level drive pulse G from its collector only when both the transistors 36 and 39 are in a cutoff state and the transistors 35 and 40 are both in a conductive state.

そして三角波発生回路1からの三角波Bはエミツタフオ
ロアのトランジスタ45を介してトランジスタ37と3
8のベースに加え、切換信号発生回路33からの切換信
号■はトランジスタ44のベースに、切換信号■はトラ
ンジスタ43のベースにそれぞれ加え、位相比較回路1
5とフィルター16からの位相比較信号ψはトランジス
タ34のベースにカロえ、水平出力回路2からの出力電
圧検出信号δはトランジスタ41のベースに加える。
The triangular wave B from the triangular wave generating circuit 1 is passed through the emitter follower transistor 45 to the transistors 37 and 3.
8, the switching signal ■ from the switching signal generating circuit 33 is applied to the base of the transistor 44, and the switching signal ■ is applied to the base of the transistor 43, and the switching signal ■ from the switching signal generating circuit 33 is applied to the base of the transistor 43.
The phase comparison signal ψ from the horizontal output circuit 2 and the filter 16 is applied to the base of the transistor 34, and the output voltage detection signal δ from the horizontal output circuit 2 is applied to the base of the transistor 41.

まず、今、期間T1 であって切換信号発生回路33か
らの切換信号■が高レベルで切換信号■が低レベルであ
るとする。
First, assume that it is now period T1, and the switching signal (2) from the switching signal generating circuit 33 is at a high level and the switching signal (2) is at a low level.

このときにはトランジスタ44が導通しトランジスタ4
3が遮断して、位相制御回路3のみを動作状態にするよ
うに切換えられる。
At this time, the transistor 44 becomes conductive.
3 is cut off, and only the phase control circuit 3 is switched to the operating state.

そして、この期間T1 内では第3図からも明らかのよ
うに三角波Bは電圧が除々に下降する。
During this period T1, as is clear from FIG. 3, the voltage of the triangular wave B gradually decreases.

そこで、位相比較回路15およびフィルター16からの
位相比較信号φの大きさを三角波Bの中途のレベルにす
るように設定しておくと、この期間T1 の前期で三角
波Bの大きさの方が位相比較信号ψの大きさよりも大き
い期間T1aにはトランジスタ36.37が導通状態で
そのコレクタが低レベルでありかつトランジスタ34.
35が遮断状態でそのコレクタが高レベルであるので、
トランジスタ42は導通せずドライブパルスG出力は高
レベルとなる。
Therefore, if the magnitude of the phase comparison signal φ from the phase comparator circuit 15 and the filter 16 is set to be at a level midway through the triangular wave B, the magnitude of the triangular wave B will be lower than the phase in the first half of this period T1. During the period T1a, which is greater than the magnitude of the comparison signal ψ, the transistors 36, 37 are conductive with their collectors at a low level, and the transistors 34, 34, 37 are conductive.
35 is shut off and its collector is at a high level, so
The transistor 42 is not conductive and the drive pulse G output is at a high level.

そして、両者の大きさが逆転し三角波Bの大きさの方が
位相比較信号φの大きさよりも小さくなるとこの期間T
0 の後期の期間Tlbではトランジスタ36 .37
が遮断状態になってそのコレクタが高レベルになりかつ
トランジスタ34.35が導通状態になってそのコレク
タが低レベルになるように反転して、トランジスク42
が導通するので、ドライブパルスGはこれ以降の期間T
,bには低レベルに反転する。
Then, when the magnitudes of the two are reversed and the magnitude of the triangular wave B becomes smaller than the magnitude of the phase comparison signal φ, this period T
In the later period Tlb of 0, the transistor 36 . 37
transistors 42 and 35 are turned on and their collectors are turned low so that transistors 34 and 35 are turned on and their collectors are low.
becomes conductive, so the drive pulse G continues for a period T after this point.
, b is inverted to a low level.

この状態のままで切換信号■の高レベルの期間T1 が
終了して次に切換信号■が低レベルに切換信号■が高レ
ベルになる期間T2になると、トランジスタ44が遮断
状態にトランジスタ43が導通状態に反転して、パルス
幅制御回路4のみが動作状態になるように切換えられる
In this state, when the period T1 in which the switching signal ■ is at a high level ends and the next period T2 when the switching signal ■ is at a low level and the switching signal ■ is at a high level, the transistor 44 is cut off and the transistor 43 is turned on. The state is reversed, and only the pulse width control circuit 4 is switched to the operating state.

そして、この期間T2では三角波Bの電圧は徐々に上昇
する。
Then, during this period T2, the voltage of the triangular wave B gradually increases.

そこで、水平出力回路2からの出力電圧検出信号δの大
きさを三角波Bの中途のレベルにするように設定してお
くと、この期間T2の前期で出力電圧検出信号δの大き
さが三角波Bの太きさよりも大きい期間T1bに(1ト
ランジスタ40.41が導通状態でそのコレククが低レ
ベルでありかつトランジスタ38.39が遮断状態でそ
のコレクタが高レベルであるので、トランジスタ42は
期間T1bに続いて導通状態を続け、ドライブパルスG
は低レベルのまま維持される。
Therefore, if the magnitude of the output voltage detection signal δ from the horizontal output circuit 2 is set to a level halfway between the triangular wave B, the magnitude of the output voltage detection signal δ will be set to the level of the triangular wave B in the first half of this period T2. During the period T1b, which is larger than the width of (1), the transistor 40 and 41 are conductive and their collectors are at a low level, and the transistors 38 and 39 are cut off and their collectors are at a high level, so the transistor 42 is in a period T1b. Then, the conduction state continues and the drive pulse G
remains at a low level.

次に、両者の大きさが逆転し、出力電圧検出信号δの大
きさの方が三角波Bの大きさよりも大きくなると、期間
T2のうちの期間T2aにおいてはトランジスタ40.
41が遮断状態になってそのコ1/クタが高レベルにな
りかつトランジスタ38,39が導通状態になってその
コレククが低レベルになるので、トランジスタ42を遮
断状態にし、ドライブパルスGをこの期間T2aに再び
高レベルにするように反転させる。
Next, when the magnitudes of the two are reversed and the magnitude of the output voltage detection signal δ becomes larger than the magnitude of the triangular wave B, the transistor 40.
41 is cut off and its collector becomes high level, and transistors 38 and 39 are made conductive and their collector becomes low level, so transistor 42 is cut off and the drive pulse G is applied during this period. Invert T2a to high level again.

この状態で切換信号■の低レベルの期間T2が終了する
と再び最初の期間T,の状態になり、以後上述の動作を
くり返す。
When the low level period T2 of the switching signal (2) ends in this state, the state returns to the first period T, and the above-described operation is repeated thereafter.

そして、上述の説明からも明らかなようにドライブパル
スGの後縁が水平偏向動作の位相を決定するものである
ので、水平出力回路2から取り出したフライバックパル
スFの位相と三角波Bの位相との差を位相比較回路15
とフィルター16とで検出した検出信号ψによって三角
波Bとの比較レベルを変化させるように制御することに
よってドライブパルスGの位相を自動的に制御すること
ができているものである。
As is clear from the above explanation, the trailing edge of the drive pulse G determines the phase of the horizontal deflection operation, so the phase of the flyback pulse F extracted from the horizontal output circuit 2 and the phase of the triangular wave B are The phase comparator circuit 15 calculates the difference between
The phase of the drive pulse G can be automatically controlled by controlling the comparison level with the triangular wave B to be changed based on the detection signal ψ detected by the filter 16.

また、ドライブパルスGの前縁の位置が水平出力トラン
ジスタ17のコレクタ電流Hのうちの水平偏向開始以前
のコレクタ電流の流れる期間(斜線部)を決定し水平出
力の大きさを決定するものであるので、水平出力回路2
から取り出した水平出力検出信号δによって三角波Bと
の比較レベルを変化させるように制御することで、水平
偏向出力を常に一定にするようにドライブパルスGのパ
ルス幅を自動的に制御することができているものである
Furthermore, the position of the leading edge of the drive pulse G determines the period during which the collector current (hatched portion) of the collector current H of the horizontal output transistor 17 flows before the start of horizontal deflection (shaded area), thereby determining the magnitude of the horizontal output. Therefore, horizontal output circuit 2
By controlling the comparison level with the triangular wave B to be changed using the horizontal output detection signal δ extracted from the horizontal output detection signal δ, it is possible to automatically control the pulse width of the drive pulse G so that the horizontal deflection output is always constant. It is something that

このようにしてこの装置では水平出力回路2の出力電力
が安定化されているのであるが、電源投入時においては
水平出力回路2が過負荷状態になって破壊するおそれが
ある。
In this manner, the output power of the horizontal output circuit 2 is stabilized in this device, but there is a risk that the horizontal output circuit 2 will be overloaded and destroyed when the power is turned on.

すなわち、電源投入時においては水平出力回路2に充分
な電源が供給されてもこれからの出力電力は直ちには立
上らないのでそれまではパルス幅制御回路4にはパルス
幅を広くして出力電力を大きくさせるような制御電圧が
加えられ、パルス幅の広いドライブパルスが加えられて
過大入力電力が加えられてしまうものである。
In other words, when the power is turned on, even if sufficient power is supplied to the horizontal output circuit 2, the output power will not rise immediately, so the pulse width control circuit 4 will widen the pulse width and output power until then. In this case, a control voltage is applied that increases the voltage, a drive pulse with a wide pulse width is applied, and an excessive input power is applied.

同様の問題はこのような水平偏向装置以外にもスイッチ
ングレギュレー夕方式の電源安定化回路等のドライブパ
ルスのパルス幅を制御するものにおいて広く生じていた
In addition to such horizontal deflection devices, similar problems have widely occurred in devices that control the pulse width of drive pulses, such as switching regulator-type power supply stabilization circuits.

そこで本発明はかかる従来の欠点を解消して、電源投入
時にも出力回路が破壊することがなく、しかも過電流、
過電圧時にも保護が図れる装置を提供することを目的と
し、2安定回路と積分回路とを用いて電源投入時および
一時動作停止後の動作開始等には出力回路の出力電力を
徐々に増加させるようにパルス幅制御回路を制御するよ
うにし、かつ、2安定回路の出力によりコンデンサを充
電し、一定値をこえたときにドライブパルスの供給を停
止させるようにしたことを特徴とするものである。
Therefore, the present invention eliminates such conventional drawbacks, and prevents the output circuit from being destroyed even when the power is turned on.
The purpose is to provide a device that can protect against overvoltage, and uses a bistable circuit and an integrating circuit to gradually increase the output power of the output circuit when the power is turned on and when operation starts after a temporary stop. The present invention is characterized in that the pulse width control circuit is controlled by the output of the bistable circuit, and the capacitor is charged by the output of the bistable circuit, and the supply of the drive pulse is stopped when a certain value is exceeded.

以下、まず本発明のを水平偏向装置に実施した第1の実
施例について第4図とともに説明する。
Hereinafter, a first embodiment of the present invention implemented in a horizontal deflection device will be described with reference to FIG. 4.

なお、第4図中において従来と同様の部分には第1図中
と同一符号を付して説明を省略する。
In FIG. 4, the same parts as in the prior art are designated by the same reference numerals as in FIG. 1, and the explanation thereof will be omitted.

第4図において、46がこの目的のために新たに設けた
動作開始制御回路で、2安定回路47と、積分回路48
と、リセット用の抵抗49と、放電回路50と、電圧固
定回路51とによって構成している。
In FIG. 4, 46 is an operation start control circuit newly provided for this purpose, which includes a bistable circuit 47 and an integrating circuit 48.
, a reset resistor 49 , a discharge circuit 50 , and a voltage fixing circuit 51 .

2安定回路47はトランジスタ5 2.53からなる2
安定マルチバイブレーク(フリツプフロツプ)で構成し
ており、この2安定回路47では電源投入時には必ずま
ずトランジスタ53のベース電位の方がトランジスタ5
3のベース電位よりも低レベルになってトランジスタ5
2が導通しトランジスタ53が遮断する第1の状態にな
る。
The bistable circuit 47 consists of a transistor 52.53.
It consists of a stable multi-by-break (flip-flop), and in this bistable circuit 47, when the power is turned on, the base potential of transistor 53 is always higher than transistor 5.
The base potential of transistor 5 becomes lower than the base potential of transistor 5.
In the first state, the transistor 53 is turned on and the transistor 53 is turned off.

従ってこのときにはトランジスタ52のコレクタ出力が
低レベルになり、積分回路48中のトランジスタ54が
導通する。
Therefore, at this time, the collector output of transistor 52 becomes low level, and transistor 54 in integrating circuit 48 becomes conductive.

ナランジスタ54は定電流源回路として作用するように
構成しており、このトランジスタ54と抵抗55および
コンデンサ56によって積分回路を構成している。
The naran resistor 54 is configured to function as a constant current source circuit, and the transistor 54, the resistor 55, and the capacitor 56 constitute an integrating circuit.

トランジスタ54が導通しているとこれを通して一定電
流がコンデンサ56に流れ込み、積分されてその端子電
圧が徐々に上昇し、トランジスタ57で反転されて徐々
に減少する出力電圧が取り出される。
When the transistor 54 is conductive, a constant current flows into the capacitor 56 through it, and is integrated to gradually increase the voltage at its terminal, which is inverted by the transistor 57 to provide a gradually decreasing output voltage.

トランジスタ57のコレククから取り出した出力電圧は
パルス幅制御回路4中にトランジスタ41ど並列に設け
たトランジスタ58のベースに加え、水平出力回路2,
駆動用のドライブパルスGのパルス幅を制御するように
する。
The output voltage taken out from the collector of the transistor 57 is applied to the base of the transistor 58 provided in parallel with the transistor 41 in the pulse width control circuit 4, and also to the horizontal output circuit 2,
The pulse width of the drive pulse G for driving is controlled.

このとき、トランジスタ57から取り出した積分回路4
8の出力電圧カ大キいほどドライブパルスGのパルス幅
を小さくするように制御する。
At this time, the integrating circuit 4 taken out from the transistor 57
The pulse width of the drive pulse G is controlled to be smaller as the output voltage of 8 becomes larger.

従って、電源投入直後には積分回路48の出力電圧が大
きいのでドライブパルスGのパルス幅は小さく制御され
、水平出力回路2への入力電力は小さくなる。
Therefore, since the output voltage of the integrating circuit 48 is high immediately after power is turned on, the pulse width of the drive pulse G is controlled to be small, and the input power to the horizontal output circuit 2 is small.

時間の経過に従って積分回路48の出力電圧が徐々に小
さくなるとドライブパルスGのパルス幅も徐々に大きく
なるように制御され、水平出力回路2には徐々に大きい
入力電力が供給されることになる。
As the output voltage of the integrating circuit 48 gradually decreases over time, the pulse width of the drive pulse G is also controlled to gradually increase, and a gradually larger input power is supplied to the horizontal output circuit 2.

これによって電源投入時に急に水平出力回路2に大きな
入力電力が供給されて過犬な出力電力が出力されること
がなくなり、水平出力回路2は徐々に大きくなる入力電
力によって徐々に正規の動作状態になることとなって過
大出力による破壊のおそれは皆無となる。
As a result, when the power is turned on, large input power is suddenly supplied to the horizontal output circuit 2 and excessive output power is not output, and the horizontal output circuit 2 gradually returns to the normal operating state as the input power gradually increases. As a result, there is no risk of destruction due to excessive output.

積分回路48において一定時間経過後にコンデンサ56
の端子電圧が上昇して積分回路48の出力電圧が所定電
圧にまで達すれば、トランジスタ57のエミツタに設け
たリセット用の抵坑49を介して2安定回路47のトラ
ンジスタ53のベース電位を上昇させ、トランジスタ5
3を導通させトランジスタ52を遮断させて第2の状態
に反転させる。
After a certain period of time has passed in the integrating circuit 48, the capacitor 56
When the terminal voltage increases and the output voltage of the integrating circuit 48 reaches a predetermined voltage, the base potential of the transistor 53 of the bistable circuit 47 is increased via the reset resistor 49 provided at the emitter of the transistor 57. , transistor 5
3 conducts, transistor 52 is cut off, and the transistor 52 is inverted to the second state.

この反転させるタイミングは、トランジスタ57のコレ
クタからトランジスタ58のベースに加える出力電圧が
、定常状態において水平出力回路2からトランジスタ4
1に加えられる制御電圧よりも小さくなって、以後定常
状態でのパルス幅制御が行なわれるようなタイミングに
設定すればよい。
The timing of this inversion is such that the output voltage applied from the collector of the transistor 57 to the base of the transistor 58 is applied from the horizontal output circuit 2 to the transistor 4 in a steady state.
The timing may be set such that the pulse width control voltage becomes smaller than the control voltage applied at 1 and the pulse width control is thereafter performed in a steady state.

もちろん、この反転時までに水平出力回路2が定常動作
状態になれる様に時間を設定することはいうまでもない
Of course, it goes without saying that the time should be set so that the horizontal output circuit 2 is in a steady operating state by the time of this inversion.

この時間は積分時定数を任意に決定して設定すればよい
This time can be set by arbitrarily determining an integral time constant.

2安定回路47が第2の状態に反転すれば、そのときの
トランジスタ52のコレクタ出力が高レベルになるので
、これでトランジスタ59を導通させて積分回路48中
のコンデンサ56を高速に放電させる。
When the bistable circuit 47 is inverted to the second state, the collector output of the transistor 52 becomes high level, which turns on the transistor 59 and discharges the capacitor 56 in the integrating circuit 48 at high speed.

このように積分回路48を高速に放電させておけば、そ
の後直ちに電源が切断され、かつ再び直ちに投入された
ような場合でも上述のような保護動作を直ちに開始する
ことができ、誤って水平出力回路2を破壊するおそれを
なくすることができる。
By discharging the integrating circuit 48 at a high speed in this way, even if the power is immediately turned off and then turned on again, the above-mentioned protective operation can be started immediately, and the horizontal output can be prevented by mistake. The risk of destroying the circuit 2 can be eliminated.

また、このとき2安定回路47の第2の状態でのトラン
ジスタ52のコレクタの出力で電圧固定回路51中のト
ランジスタ60を導通させ、パルス幅制御回路4のトラ
ンジスタ58に加える電圧を充分に小さい値に固定して
、水平出力回路2からの検出電圧によるパルス幅制御に
影響を与えないようにしておけばさらに都合である。
At this time, the output of the collector of the transistor 52 in the second state of the bistable circuit 47 makes the transistor 60 in the voltage fixing circuit 51 conductive, and the voltage applied to the transistor 58 of the pulse width control circuit 4 is set to a sufficiently small value. It would be more convenient if the pulse width control by the detection voltage from the horizontal output circuit 2 was not affected by fixing the voltage to .

さらに、フライバックトランスの2次巻線から抵抗61
,62を介して過電圧出力時もしくは過電流出力時に負
方向に変化する検出電圧を取り出し、検出回路6におい
て検出電圧が所定値をこえたときにトランジスタ64を
遮断させて水平ドライブ回路5中のドライブパルス供給
経路に設けたスイッチング素子としてのトランジスタ6
5を導通させ、これによってドライブパルスの供給を一
時的に停止して保護を行なう。
Furthermore, a resistor 61 is connected to the secondary winding of the flyback transformer.
, 62, the detection voltage that changes in the negative direction at the time of overvoltage output or overcurrent output is taken out, and when the detection voltage exceeds a predetermined value in the detection circuit 6, the transistor 64 is cut off and the drive in the horizontal drive circuit 5 is Transistor 6 as a switching element provided in the pulse supply path
5 is made conductive, thereby temporarily stopping the supply of drive pulses for protection.

これと同時にトランジスタ66をスイッチングし、2安
定回路47中のトランジスタ67を遮断して2安定回路
47を第1の状態にする。
At the same time, the transistor 66 is switched and the transistor 67 in the bistable circuit 47 is cut off to put the bistable circuit 47 into the first state.

従って、この場合、水平出力回路2に再びドライブパル
スを供給し始める動作再開時にも水平出力回路2には徐
々に大きい入力電力が供給されることになる。
Therefore, in this case, even when the operation is restarted to start supplying drive pulses to the horizontal output circuit 2 again, a gradually larger input power is supplied to the horizontal output circuit 2.

これによって動作再開始時に急に水平出力回路2に大き
な入力電力が供給されて過犬な出力電力が出力されるこ
とがなくなり、水平出力回路2は徐々に大きくなる入力
電力によって徐々に正規の動作状態になることとなって
過大出力による破壊のおそれは皆無となる。
This prevents the horizontal output circuit 2 from suddenly receiving large input power and outputting excessive output power when restarting operation, and the horizontal output circuit 2 gradually returns to normal operation as the input power gradually increases. As a result, there is no risk of destruction due to excessive output.

さらに、このような過犬な電流もしくは電圧が出力され
ることがくり返されるので、そのような場合においては
動作を完全に停止させてしまうのが動作停止制御回路6
8である。
Furthermore, since such excessive current or voltage is repeatedly output, the operation stop control circuit 6 is required to completely stop the operation in such cases.
It is 8.

ここでは2安定回路47が第1の状態になった都度定り
電流源作用をするトランジスタ69を導通させてコンデ
ンサ70に充電するようにし、過電圧、過電流出力がく
り返されてその充電電圧が抵抗71.72で定めている
所定電圧をこえたときにトランジスタ73.74とで構
成した差動増幅器によるスイッチング回路で検出し、そ
の出力で水平ドライブ回路5中のトランジスタ65を導
通させてドライブパルスの供給を完全に停止してしまう
Here, each time the bistable circuit 47 enters the first state, the transistor 69 acting as a constant current source is made conductive to charge the capacitor 70, and the overvoltage and overcurrent outputs are repeated and the charging voltage increases. When a predetermined voltage determined by resistors 71 and 72 is exceeded, it is detected by a switching circuit using a differential amplifier configured with transistors 73 and 74, and the output thereof turns on transistor 65 in horizontal drive circuit 5 to generate a drive pulse. supply will be completely stopped.

また、この検出出力でトランジスタ65を導通させ続け
て自己保持を行なわせることにより、操作者が一旦電源
を切断するまで動作を停止させるようにすればさらに完
全な保護を行なうことができる。
Furthermore, even more complete protection can be achieved by keeping the transistor 65 conductive with this detection output for self-holding, thereby stopping the operation until the operator turns off the power supply.

このように、この装置によれば電源投入時あるいは動作
再開始時の直後においてもまた、水平出力回路2の過電
流、過電圧出力時においても水平出力回路2に過犬な入
力電力が加えられることを防止することができ、その破
壊のおそれをなくすることができるものである。
In this way, with this device, excessive input power is not applied to the horizontal output circuit 2 even immediately after power is turned on or operation is restarted, and even when the horizontal output circuit 2 outputs an overcurrent or overvoltage. It is possible to prevent this and eliminate the risk of destruction.

なお、2安定回路47としては上記のような2安定マル
チバイブレーク以外にも自己保持形の電磁リレーやシリ
コン制御整流素子を用いる等して公知の2安定回路で構
成してよいことはいうまでもない。
It goes without saying that the bistable circuit 47 may be configured with a known bistable circuit, such as using a self-holding type electromagnetic relay or a silicon-controlled rectifier, in addition to the bistable multi-bibreak described above. do not have.

また、積分回路48としても上記のように定電流源とコ
ンデンサとを用いれば制御時間を正確にでき、また、出
力電圧の変化を直線的なものとすることができるが、こ
の他にも単に抵抗とコンデンサ等だけの積分回路を用い
、その動作をスイッチング素子で制御するようにしても
よい。
Furthermore, if a constant current source and a capacitor are used as the integrator circuit 48 as described above, the control time can be made accurate and the change in output voltage can be made linear. An integration circuit including only a resistor, a capacitor, etc. may be used, and its operation may be controlled by a switching element.

さらに、ドライブパルスのパルス幅の制御手段も上記の
実施例以外に任意に採用してよいものである。
Furthermore, the means for controlling the pulse width of the drive pulse may also be arbitrarily adopted other than the above-mentioned embodiments.

また、以上の実施例は水平出力装置における出力回路の
保護を行なう場合について述べたが、本発明はこの他に
もドライブパルスのパルス幅を変化させて出力回路の出
力電力を制御するものに広く実施することができること
はいうまでもない。
Furthermore, although the above embodiments have been described for protecting the output circuit in a horizontal output device, the present invention is also applicable to a wide range of applications in which the output power of the output circuit is controlled by changing the pulse width of the drive pulse. Needless to say, it can be implemented.

以上詳述したように本発明の出力回路の保護装置は、一
定周期のドライブパルスを発生するドライブパルス発生
回路と、このドライブパルスにより駆動される出力回路
と、このドライブパルスのパルス幅を変化させて出力回
路の出力電力を制御するパルス幅制御回路とを備えると
ともに、電源投入時または出力回路の過電圧もしくは過
電流出力時に第1の状態になされるマルチバイブレーク
等の2安定回路と、この2安定回路の第1の状態での出
力によって充電状態になされて時間とともに変化する出
力電圧を発生する積分回路と、この積分回路の出力電圧
が予め定められた所定電圧に達したときに2安定回路を
第2の状態に反転させるリセット回路と、この2安定回
路の第2の状態での出力によって積分回路を高速で放電
させる放電回路と、2安定回路が第1の状態になった都
度充電されるコンデンサと、このコンデンサの充電圧が
予め定められた所定値に達したときにスイッチング回路
とを備え、積分回路で発生した時間とともに変化する出
力電圧によってパルス幅制御回路を制御し、動作開始時
に出力回路の出力電力を徐々に増加させるようにドライ
ブパルスのパルス幅を変化させ、かつスイッチング回路
によりその動作時にドライブパルスの供給を停止させる
ことを特徴とするものである。
As detailed above, the output circuit protection device of the present invention includes a drive pulse generation circuit that generates drive pulses with a constant cycle, an output circuit that is driven by the drive pulses, and a drive pulse generator that changes the pulse width of the drive pulses. and a pulse width control circuit that controls the output power of the output circuit, and a bistable circuit such as a multi-by-break that is put into the first state when the power is turned on or when an overvoltage or overcurrent is output from the output circuit; An integrator circuit that is brought into a charged state by the output in a first state of the circuit and generates an output voltage that changes over time, and a bistable circuit that is activated when the output voltage of this integrator circuit reaches a predetermined voltage. A reset circuit that inverts the bistable circuit to the second state, a discharge circuit that discharges the integrating circuit at high speed by the output of the bistable circuit in the second state, and a discharge circuit that charges the bistable circuit each time it enters the first state. It is equipped with a capacitor and a switching circuit that switches when the charging voltage of this capacitor reaches a predetermined value.The pulse width control circuit is controlled by the output voltage that changes over time generated by the integrating circuit, and the output voltage is output at the start of operation. It is characterized in that the pulse width of the drive pulse is changed so as to gradually increase the output power of the circuit, and the supply of the drive pulse is stopped by a switching circuit when the circuit is in operation.

従って、このような本発明によれば、電源投入時および
過大出力時にドライブパルスのパルス幅を強制的に制御
して出力回路の出力電力を徐々に増加させることができ
るので、電源投入時の過大電力出力による出力回路の破
壊を防止することができ、しかも、過大出力がくり返さ
れるときには出力回路へのドライブパルスの供給を停止
させることができ、その保護を完全なものとすることが
できるものである。
Therefore, according to the present invention, the output power of the output circuit can be gradually increased by forcibly controlling the pulse width of the drive pulse when the power is turned on and when an excessive output is generated. A device that can prevent damage to the output circuit due to power output, and can also stop the supply of drive pulses to the output circuit when excessive output is repeated, ensuring complete protection. It is.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の一例の水平偏向装置の回路図、第2図A
,B,C,D,,D2,E,F,G,Hおよび第3図B
,I,■,F,G,Hは同装置の動作を説明するための
波形図、第4図は本発明の一実施例における出力回路の
保護装置を用いた水平偏向装置の回路図である。 1・・・・・・三角波発生回路、2・・・・・・水平出
力回路、3・・・・・・位相制御回路、4・・・・・・
パルス幅制御回路、5・・・・・・水平ドライブ回路、
46・・・・・・動作開始制御回路、41・・・・・・
2安定回路、48・・・・・・積分回路、49・・・・
・・リセット用の抵抗、50・・・・・・放電回路、5
2,53・・・・・・フリツプフロツプのナランジスタ
、54・・・・・・定電流回路のトランジスタ、56・
・・・・・コンデンサ、61 ,62・・・・・・抵抗
、路、68・・・・・・動作停止制御回路。 63・・・・・・検出回
Figure 1 is a circuit diagram of a conventional horizontal deflection device, Figure 2A
,B,C,D,,D2,E,F,G,H and Figure 3B
, I, ■, F, G, H are waveform diagrams for explaining the operation of the device, and FIG. 4 is a circuit diagram of a horizontal deflection device using an output circuit protection device in an embodiment of the present invention. . 1... Triangular wave generation circuit, 2... Horizontal output circuit, 3... Phase control circuit, 4...
Pulse width control circuit, 5...horizontal drive circuit,
46...Operation start control circuit, 41...
Bistable circuit, 48...Integrator circuit, 49...
...Reset resistor, 50...Discharge circuit, 5
2, 53...Flip-flop naranjistor, 54... Constant current circuit transistor, 56...
... Capacitor, 61, 62 ... Resistor, path, 68 ... Operation stop control circuit. 63...Detection times

Claims (1)

【特許請求の範囲】 1 一定周期のドライブパルスを発生するドライフハル
ス発生回路と、このドライブパルスにより駆動される出
力回路と、上記ドライブパルスのパルス幅を変化させて
上記出力回路の出力電力を制御するパルス幅制御回路と
を備えるとともに、電源投入時または上記出力回路の過
電圧もしくは過電流出力時に第1の状態になされるマル
チバイブレーク等の2安定回路と、この2安定回路の第
1の状態での出力によって充電状態になされて時間とと
もに変化する出力電圧を発生する積分回路と、この積分
回路の出力電圧が予め定められた所定電圧に達したとき
に上記2安定回路を第2の状態に反転させるリセット回
路と、この2安定回路の第2の状態での出力によって上
記積分回路を高速で放電させる放電回路と、上記2安定
回路が第1の状態になった都度充電されるコンデンサと
、このコンデンサの充電電圧が予め定められた所定値に
達したときにスイッチングされるスイッチング回路とを
備え、上記積分回路で発生した時間とともに変化する出
力電圧によって上記パルス幅制御回路を制御し、動作開
始時に上記出力回路の出力電力を除々に増加させるよう
に上記ドライブパルスのパルス幅を変化させ、かつ上記
スイッチング回路によりその動作時に上記ドライブパル
スの供給を停止させることを特徴とする出力回路の保護
装置。 2 2安定回路としてフリツプフロツプを用イルことを
特徴とする特許請求の範囲第1項記載の出力回路の保護
装置。 3 積分回路として定電流源回路とコンデンサとの直列
回路を用いることを特徴とする特許請求の範囲第1項ま
たは第2項記載の出力回路の保護装置。 4 スイッチング回路として自己保持形のものを用いる
ことを特徴とする特許請求の範囲第1項、第2項または
第3項記載の出力回路の保護装置。 5 出力回路として水平出力回路を用い、水平ドライブ
パルスのパルス幅を制御することを特徴とする特許請求
の範囲第1項、第2項、第3項または第4項記載の出力
回路の保護装置。 6 出力回路としてスイッチングレギュレータ方式の電
源安定化回路を用い、そのドライブパルスのパルス幅を
制御することを特徴とする特許請求の範囲第1項、第2
項、第3項または第4項記載の出力回路の保護装置。
[Claims] 1. A dry Hals generation circuit that generates a drive pulse of a constant period, an output circuit driven by the drive pulse, and a pulse width of the drive pulse that is changed to control the output power of the output circuit. a bistable circuit, such as a multi-by-break, which is set to a first state when the power is turned on or when an overvoltage or overcurrent is output from the output circuit; an integrator circuit that is brought into a charged state by an output and generates an output voltage that changes over time, and inverts the bistable circuit to a second state when the output voltage of the integrator circuit reaches a predetermined voltage. a reset circuit, a discharge circuit that discharges the integrating circuit at high speed by the output of the bistable circuit in the second state, a capacitor that is charged each time the bistable circuit enters the first state, and this capacitor. a switching circuit that is switched when the charging voltage of the integrator reaches a predetermined value; A protection device for an output circuit, characterized in that the pulse width of the drive pulse is changed so as to gradually increase the output power of the output circuit, and the switching circuit stops supplying the drive pulse when the switching circuit is in operation. 2. The output circuit protection device according to claim 1, wherein a flip-flop is used as the bistable circuit. 3. The output circuit protection device according to claim 1 or 2, characterized in that a series circuit of a constant current source circuit and a capacitor is used as the integrating circuit. 4. The output circuit protection device according to claim 1, 2, or 3, wherein a self-holding type switching circuit is used as the switching circuit. 5. The output circuit protection device according to claim 1, 2, 3, or 4, which uses a horizontal output circuit as the output circuit and controls the pulse width of the horizontal drive pulse. . 6. Claims 1 and 2, characterized in that a switching regulator-type power supply stabilization circuit is used as the output circuit, and the pulse width of the drive pulse is controlled.
4. A protection device for an output circuit according to item 3, item 4, or item 4.
JP11233876A 1976-09-17 1976-09-17 Output circuit protection device Expired JPS5836543B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11233876A JPS5836543B2 (en) 1976-09-17 1976-09-17 Output circuit protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11233876A JPS5836543B2 (en) 1976-09-17 1976-09-17 Output circuit protection device

Publications (2)

Publication Number Publication Date
JPS5337327A JPS5337327A (en) 1978-04-06
JPS5836543B2 true JPS5836543B2 (en) 1983-08-10

Family

ID=14584173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11233876A Expired JPS5836543B2 (en) 1976-09-17 1976-09-17 Output circuit protection device

Country Status (1)

Country Link
JP (1) JPS5836543B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230001183A (en) * 2021-06-28 2023-01-04 (주)알에프메디컬 Puncturing needle guide for ultrasonic probe

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0764784B2 (en) * 1990-05-21 1995-07-12 工業技術院長 Process for producing dicarboxylic acid ester from butadiene, carbon monoxide and alcohol

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230001183A (en) * 2021-06-28 2023-01-04 (주)알에프메디컬 Puncturing needle guide for ultrasonic probe

Also Published As

Publication number Publication date
JPS5337327A (en) 1978-04-06

Similar Documents

Publication Publication Date Title
US4228493A (en) Power control circuit and a switching mode power supply employing this circuit
US4447841A (en) Overcurrent protection circuit for a multiple output switching power supply and method therefor
KR930007999B1 (en) Ignition system for internal combustion engine
US5914591A (en) Switching power supply
US5034873A (en) Circuit configuration for a fixed-frequency blocking oscillator converter switching power supply
NZ206434A (en) Shutdown circuit for switching power supply
US4195335A (en) Switching power supply having a wide range input capability
JPS5836543B2 (en) Output circuit protection device
JP2731577B2 (en) Progressive starting circuit for switching power supply
JP2881171B2 (en) Switched mode power supply circuit
US5317244A (en) Motor control unit provided with anti-burning device
JPH0328590B2 (en)
US7408318B2 (en) Motor drive unit
US4002965A (en) Synchronized and regulated power supply
JP2519710B2 (en) De-queuing circuit
US4356809A (en) Automotive stall circuit
FI62443C (en) AVLAENKNINGSSYSTEM MED OEVERAVSOEKNINGSSKYDD
JP3284501B2 (en) High voltage stabilization circuit
JPS5918748Y2 (en) Pulse generation circuit
JPH01298956A (en) Switching power source
SU1015478A1 (en) Dc electric drive
SU765989A1 (en) Multivibrator
JPS589512Y2 (en) Thyristor gate signal generator
JPS62233478A (en) Ignition device for internal combustion engine
JPH0516768Y2 (en)