Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5837992B2 - 半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JPS5837992B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5837992B2
JPS5837992B2 JP52094277A JP9427777A JPS5837992B2 JP S5837992 B2 JPS5837992 B2 JP S5837992B2 JP 52094277 A JP52094277 A JP 52094277A JP 9427777 A JP9427777 A JP 9427777A JP S5837992 B2 JPS5837992 B2 JP S5837992B2
Authority
JP
Japan
Prior art keywords
conductor
pattern
intermediate layer
strips
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52094277A
Other languages
English (en)
Other versions
JPS5321587A (en
Inventor
テイース・シーボルト・テ・ベルデ
ドナルド・ロバート・ウオルタース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS5321587A publication Critical patent/JPS5321587A/ja
Publication of JPS5837992B2 publication Critical patent/JPS5837992B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/482Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
    • H10W20/483Interconnections over air gaps, e.g. air bridges

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 本発明は、半導体本体を具え、その一表面に領域パター
ン(以下第1パターンと称する)およびこれと電気接続
された導体細条のパターン(以下第2パターンと称する
)を設けた半導体装置を製造する方法に関するものであ
る。
本発明は特に、半導体本体を具え、その一表面に、最下
位導体レベルに属する第1導体細条パターンと、最上位
導体レベルに属し、上記最下位の導体細条に局部的に電
気接続され、かつ上記最下位の導体細条と局部的に交差
する第2導体細条パターンとよりなり、交差区域では異
なるレベルの導体細条を互に電気絶縁した導体パターン
を設けた半導体装置を製造する方法に関するものである
さらに本発明はかかる方法を用いて製造した半導体装置
に関するものである。
多層配線を有する集積回路は一般に既知である,配線を
交差させることができるので、多層配線方式における導
体パターンは、導体を交差させることの不可能な単層配
線方式の場合に較べて、著しく複雑な構或とすることが
できる。
従って集積回路設計上の自由度は、多層配線を用いる場
合には著しく大きくなり、このことは集積回路の回路素
子(トランジスタ、ダイオード、抵抗など)の数が多い
場合に特に重要である。
かかる複雑な回路は文献では大規模集積(LSI)と称
されている,極く普通な構成の多層配線方式では、半導
体本体に最下位導体レベルの導体パターンを形或した後
、例えば酸化珪素の絶縁層を半導体本体の表面全体にわ
たって形戒する。
次の処理工程の間に異なるレベル間の導体を接続する必
要がある区域において、既知のフォトエッチング方法に
よって上記誘電体層に穴をエッチング形威する。
交差区域においては、誘電体層により異なるレベルの導
体パターンを互に電気絶縁する。
誘電体層の厚さを比較的肉厚にして異なる導体レベル間
の漂遊容量を最小にする。
厚さを1μmとするのが好適である。
しかし実際にはこの方法は重大な欠点をもっている。
通常酸化珪素を気相から堆積させることにより形威され
る誘電体層には、小さな穴、すなわち文献では「ピンホ
ール」と称される小さな穴がある場合が多い。
最上位導体は通常蒸気相または気相から適当な金属、例
えばA7の粒子を堆積することにより形或するので、最
下位導体と最上位導体との間で上記ピンホールを介して
短絡が起る恐れがある。
他の重大な欠点は実装密度が制限されることである。
異なるレベルの導体間の接続を比較的肉厚の酸化物層に
あけた接点穴を経て形成する必要があるので、最上位の
並置導体細条間の距離を、集積回路の実装密度との関係
上望ましい値より太きくしなければならないことが多い
さらに他の欠点は異なるレベルの導体を接続するために
酸化珪素層に接点穴を設けるのに別個の写真石版処理が
必要なことである。
多層配線方式を製造する他の方法がレプセルタ− (
Lepselter )の「ベル・システムズ・テクニ
カル・ジャーナル( Bell SystemsTec
hnical Journal)j 1 9 6 8年
2月、第269〜271頁の論文に記載されている。
この方法では、最下位の導体パターンを半導体本体上に
蒸着した後、本体および最下位導体パターン上に例えば
銅の中間層を設ける。
最上位導体パターンを最下位導体パターンに接続する必
要のある場所については、第1マスクを介して銅層に穴
をエッチング形成し、しかる後第2マスクを介して最上
位導体を電解法により金属の形態で被着する。
次に銅層をエッチング除去し、かくして交差区域では空
間(空気)により最下位導体から分離された金の橋梁部
を形成する。
この場合金の橋梁部の橋脚部は金層の接続区域の部分に
より形威される。
このようにして異なるレベルの導体間に短絡の生じる恐
れのない交差導体を得ることができる。
空気(真空)の誘電定数は酸化珪素の誘電定数より著し
く小さいので、このような橋の形状の導体パターンの漂
遊容量は一般に比較的小さい。
このことに関連して、導体パターンが半導体本体に形成
された回路素子などの領域との間に形成する漂遊容量が
低いことが必要な単層配線方式の場合にも、上記橋形状
の導体パターンを用いることにより重要な利点が得られ
る。
しかし、上記方法は比較的複雑であり、前述した従来の
方法よりも多数の処理工程を必要とすることもしばしば
である。
その理由は、中間層に連続的に2回のエッチング処理、
すなわち接続区域に穴を形威するエッチング処理と最上
位導体パターンを形成した後に中間層を除去するエッチ
ング処理とを行なう必要があるからである。
さらに、この方法では、半導体集積回路の実装密度の観
点からしばしば望まれるように導体細条を互に近接させ
て設けることも不可能である。
本発明の目的は、比較的簡単でかつ実装密度を極めて大
きくとることのできる前述した種類の半導体装置の製造
方法を提供せんとするにある。
本発明は、最下位および最上位の導体細条間の接続部を
中間層によって形或することができ、しかも最上位の導
体細条をエッチングマスクとして使用して中間層にマス
ク付エッチング処理を行うことにより上記接続部を得る
ことができるという事実を認識してなしたものである。
従って、本発明の方法は、半導体本体を具え、その一表
面に領域の最下位導体レベルに属するパターン(以下第
1パターンと称する)およびこれと電気接続され最上位
導体レベルに属する導体細条ノパターン(以下第2パタ
ーンと称する)を設けた半導体装置を製造するにあたり
、第1パターンを形或した後、導電性であり、第2パタ
ーンの導電細条の材料に関して選択的にエッチング可能
で、かつ上記領域および第2パターンの導電細条の材料
と良好に接着し得る材料よりなる層(以下中間層と称す
る)を表面全体に形或し、最上位導体レベルの導体細条
に、最下位導体レベルの導体細条との接触区域で、幅広
部分を設け、該幅広部分の下側では中間層のエッチング
中に中間層の材料を部分的にしか除去しないようにし、
しかる後上記中間層上に第2パターンの導電細条を形威
し、上記中間層に選択的エッチング処理を施こし、この
際第2パターンの導体細条によりエッチングマスクを形
戊するとともに第2パターンの導体細条の下側の中間層
はアンダーエッチングより少くとも所望の区域を完全に
除去し、接続区域の中間層は第2パターンの導体細条の
下側でのアンダーエッチングによるも完全には除去せず
、かくして第1パターンの2つの分離された部分を第2
パターンの少くとも一部により相互に導電接続するよう
にしたことを特徴とする。
本発明によれば、導体パターンに前述したタイプの橋を
極めて簡単に形威することができる。
半導体本体の素子と導体細条との間の漂遊容量を低く保
つ必要があり、上記第1パターンの領域を、例えば回路
素子の半導体領域により形成し得る単属配線のみを有す
る半導体装置の場合に、極めて重要な利点が得られる。
しかし、本発明は、異なるレベルの導体が交差している
多層配線の場合に、特に顕著な効果を発揮する。
本発明の方法によれは、半導体本体を具え、その一表面
に、最下位導体レベルに属する第1導体細条パターンと
、最上位導体レベルに属し、上記最下位の導体細条に局
部的に電気接続され、かつ上記最下位の導体細条と局部
的に交差する第2導体細条パターンとよりなり、交差区
域では異なるレベルの導体細条を互に電気絶縁した導体
パターンを設けた半導体装置を製造するにあり、最下位
の導体パターンを形成した後、導電性であり、最下位お
よび最上位の導体パターン用に用いられる材料に関して
選択的にエッチング可能で、かつ上記材料と良好に接着
し得る材料よりなる中間層を上記最下位導体レベルの導
体細条およびこれら導体細条の間の間隙を覆うように上
記本体の表面全体にわたって形成し、しかる後上記中間
層上に最上位の導体パターンを形或し、上記中間層に選
択的エッチング処理を施こし、この際最上位導体パター
ンによりエッチングマスクを形戊するとともに、交差部
を形戒する最上位導体パターンの導体細条の下側の中間
層はアンターエッチングにより少くとも交差区域におい
ては完全に除去し、最上位および最下位導体パターン間
の電気接続区域の中間層は最上位導体細条の下側での中
間層のアンダーエッチングによるも完全には除去せず、
かくして第1パターンの2つの分離された部分を第2パ
ターンの少くとも一部により相互に導電接続し得るよう
にとする。
本発明においては、中間層に1回のエッチング処理、す
なわち最上位の導体細条を形成した後に1回のエッチン
グ処理を行なうだけである。
異なるレベルの導体間の接続区域において中間層に接点
穴を形成するために、最上位の導体の形成以前に行う別
個のフォトエッチング処理は不要である異なるレベルの
導体間の接続は最下位の導体細条に関して自己位置決め
的に形威される。
この結果、導体細条間の相互距離を著しく小さく選ぶこ
とができる。
このことから回路の実装密度の面で重要な利点が得られ
る。
中間層に使用する材料としてはNiが特に好適であるこ
とを確かめた。
導体パターンとしては、Al単層またはAuとPtおよ
び/またはTiとの二重層を用いることができる。
後述の図面に関連した実施例で説明するように、Niを
これらの材料に関して選択的にエッチングすることがで
きる。
またNiはこれらの材料と良好に接着する。さらに、N
iは、責な金属と短絡カップルを形成している場合でも
、一般に十分迅速に中間層からエッチング除去すること
ができる。
本発明の方法を実際に行なう場合、最上位導体に種々の
幾何学的形状を与えることができ有利である。
例えば、最上位の導体細条に、交差区域で幅狭部分を設
けることができ、この結果中間層は交差区域では完全に
除去されるが、他の区域では一部が残るようになる。
次に本発明を図面に示す実施例に関して説明する。
図面は線図的なもので、正しい比例割合で図示されてい
るわけではない。
第1図は本発明の方法を用いて製造した導体パターンを
有する半導体装置の一部を示す平面図であり、その■一
■線およびI−I線方向に見た断面図を第2図および第
3図にそれぞれ示す。
半導体装置は、半導体本体1を具え、この本体1には多
数の回路素子、例えばトランジスタ、ダイオード、抵抗
、容量などを設けることができる。
これらの回路素子は本発明を部分的にも構成するもので
はないので、図示されていないが、一般によく知られた
集積回路製造方法によって本体1に形或することができ
る。
通常の場合と同様に、半導体本体1を珪素とするが、所
望に応じて他の半導体材料を使用することもできる。
回路素子を表面付近に配置し、表面を既知のように普通
、例えば酸化珪素の絶縁層で不活性化する。
図面を簡潔なものとするために、図面には不活性化層を
図示していない。
回路素子を相互にかつ外部給電導体に接続するために、
半導体本体1の表面に導体パターンを設ける。
この導体パターンは2組の導体細条よりなり、第1組の
導体細条3〜6により最下位の導体レベルを構成する。
既知のように、上記細条は上記不活性化層にあけた接点
窓を介して下側の回路素子の種々の領域に接続すること
ができる。
第2組の導体細条7〜9を上記最下位導体レベルより上
方に配置する、即ちより高い位置の導体レベル(以下、
最上位導体レベルと称する)に配置する。
導体細条7〜9により最下位の導体細条3〜6への必要
な接続部を構成する。
例えは、導体7は導体3および6を相互接続し、この目
的のために導体7と最下位の導体3および6との間に接
続部10および11をそれぞれ形威し(第2画一方導体
8は、図示部分においては、接続部12の区域で導体4
に接続するのみとする(第3図)C第1図では、これら
接続部10〜12を斜線ハツチングによって示してある
半導体本体1の表面2に関して最上位の導体細条7〜9
は最下位の導体細条3〜6より高いレベルに位置してい
るので、導体細条7〜9は導体細条3〜6と電気的に短
絡されることなく後者と交差する。
かかる立体交差が可能なことは多層配線のもつとも重要
な利点と見なされる。
その理由は、立体交差の結果、接続部の形戒可能数、従
って集積回路の複雑さを増加することができるからであ
る。
第1図の平面図においては、最下位の導体細条3〜6を
細条7〜9との交差区域では破線13で示してある。
第1〜3図に示す装置を製造する方法を第4〜7図に従
って説明する。
第4〜6図は第2図に示す断面図に対応し、従って第1
図の■−■線方向に見た断面にて、装置を製造する各段
階を示す断面図である。
また第7図は第3図に示す断面図に対応し、従って第1
図の■一■線方向に見た断面にて、装置を製造する1段
階を示す断面図である。
第4図に示す装置製造段階では、半導体本体1の表面2
に最下位の導体細条3〜6を設ける。
この場合、半導体本体1には既知のマスクを用いる適当
な不純物の拡散またはイオン注入によって種種の回路領
域を形成しておき、表面2には不活性化層(1層または
複数層)を設け、不活性化層には接点穴を形威しておく
かかる接点穴を介して細条3〜6を半導体本体の種々の
領域と接触させることができる。
導体細条3〜6は、表面2に導体細条用の導電材料の層
をスパッタリングまたは蒸着形成し、これに写真石版エ
ッチング処理を施こして各導体細条とすることにより形
成する。
導体細条3〜6用に適当な金属は、例えばアルミニウム
である。
厚さを約0.5μmとするのが好適である。
導体細条3〜6を異なる金属の層数層をもって構成する
こともできる。
例えは、Pt層とT1および/またはAu層とを順次積
層することにより形戒される複数層の組合せを使用する
のが有利である。
このような構成の導体自体は既知であり、従って既知の
方法で得ることができる。
導体細条3〜6の層を約7μmとし、細条間の相互距離
を回路に応じて適当に選択する。
第5図に示す次の処理工程においては、表面2全体に延
在しかつ導体細条3〜6および細条間の間隙を覆う中間
層14を設ける。
かかる中間層としては、最上位および最下位の導体パタ
ーンに使用された材料に関して選択的にエッチングし得
る材料を選択する。
さらに、中間層14の材料は、導電性でかつ最上位およ
び最下位の導体材料と良好な接着を形成し得る材料とす
る必要がある。
かかる必要条件を十分に満足する材料に、例えばニッケ
ル( N i )があることを確かめた。
ニッケル層14の厚さは臨界的なものではなく、約1μ
mとすればよい。
ニッケル層は、最初薄いNi層(例えばIOOA)を半
導体本体1の表面2に蒸着した後、主として電解法によ
り成長させることができる。
次に、第6図に示すように、上記中間層14の上に導体
細条7〜9を形或する。
これら導体細条7〜9用には、最下位導体レベルの導体
細条3〜6用に選択したのと同じ材料を選択することが
できる。
例えば導体細条7〜9をklにより形或する。
或はまた、導体細条7〜9をPt層とAuまたはTiA
u層との組合せのような二重層をもって構或するのも有
利である。
第1図の平面図および第3図の断面図に示すように、最
上位導体レベルの導体細条7〜9は交差区域に示す接続
部10〜12で幅広とする。
これら幅広部分は次のエッチング処理中に重要な役割を
果す。
第7図に、中間層14に施こすこのエッチング処理の作
用を示す。
エッチ液としては、例えば3容量部の濃硝酸(HNO3
)および7容量部の水よりなる溶液(50℃)を用いる
この溶液は、中間層14のニッケルを侵食するが、種々
の導体レベルのAl層、TiAu層またはPtAu層な
どを実質的に攻撃しない。
層を局部的に除去しなければならない場合の通常のエッ
チング法では一般にフオトマスキング工程が必要である
のとは対照的に、このエッチング処理においては別個の
フオトマスキング工程が不要である。
本発明によれば、最上位導体レベルの導体パターン7〜
9自体をエッチングマスクとして使用し、エッチ液を最
上位導体レベルの導体細条7〜9間の間隙を経て中間層
14のニッケルと接触させる。
エッチ液は中間層14を鉛直方向に侵食するだけでなく
、導体7〜9の下側で横方向にも侵食する。
このことを第7図の矢印16で示す。エッチング処理は
、少くとも、中間層14が、幅広部分15の区域以外で
、最上位導体レベルの導体7〜9の下側から完全に消失
するまでの期間継続する。
導体7〜9の幅が約5μmでエッチング速度が所定値で
ある場合、エッチング処理を、例えば、中間層14のエ
ッチング除去距離が約3μmになるまで継続する。
このようにすれは、中間層14は導体7〜9の両側から
侵食されるので、導体7〜9の下側の中間層14は、導
体が上記所定幅である部分については、完全に除去され
る。
従って変差区域13では異なるレベルの導体は互に電気
絶縁される。
中間層14は幅広部分15の区域でもアンダーエッチン
グを受ける。
しカル、この区域では、中間層14は第7図に破線で示
した境界まで部分的にしか除去されない。
この結果、幅広部分15(最上位の導体細条を最下位の
導体細条に電気接続する必要のある場所に位置している
)の下側に中間層14の隔離部分が残り、これが異なる
レベルの導体間の接続部10〜12を形戒する。
導体細条7〜9の幅が幅広部分15の区域では交差部分
13の区域での幅の約2倍、従って約12μmである場
合、上記条件下で、幅約6μ静の接続部10〜12が形
威される。
この場合、接続部10〜12は導体細条7〜9に関して
自己位置決め的に形或されることに留意すべきである。
別個のフォトマス工程は不要である。
その上、接続部10〜12を設けることが実装密度を限
定する要因となることはほとんどない。
事実、導体細条7〜9を互に極めて近接させて配置する
ことができる。
その理由は、上述した処理方法においては、中間層14
に予定されたパターンに関する臨界的位置決め工程(こ
れには常にある程度の公差を見込む必要がある)を行わ
ないからである。
上述したようにニッケル中間層を除去することにより、
第2および3図に示す構体が得られる。
導体細条7〜9は交差区域13で最下位の導体細条から
完全に分離された「橋梁部jを形威している。
従来の多層配線方式のように、異なるレベルの導体を上
部表面に最上位導体が堆積された絶縁酸化物層により分
離絶縁する場合にしはしば起るような異なるレベルの導
体間の短絡は、本例の場合ほとんど起り得ない。
上記橋梁部は、異なる導体レベルの導体パターンと良好
に接着する導電接続部10〜12により形威された橋脚
部によって支持されている。
2つの橋脚部間で交差部分13の数が特に多い場合には
、上記橋脚部、すなわち接続部間の橋梁部の長さも長く
なる。
2つの隣接する接続部間で橋梁部がたるむのを防止する
ための一解決方法を第8図に示す。
第8図の断面図は、接続部10および11間に位置しか
つ最上位導体レベルの導体7と交差する最下位導体レベ
ルの導体細条の数が著しく多い点で、第2図に示す装置
とは相違する,具体的に示すために、図面には導体細条
3〜6に加えて、最下位導体レベルに属しかつ導体細条
7と交差する他の導体17および18を示してある導体
細条7が接続部10.11間でたるむのを防屯するため
に、導体細条7には細条17および18間の図面中央部
に、ハツチング19により線図的に図示した幅広部分を
設ける。
中間層14のエッチング中に、異なる導体レベル間の接
続部の区域の外に、幅広部分19の下側にも橋脚部20
が形成される。
橋脚部20の基部は、接続部10,11が最下位の導体
細条上に支持mΩ)るのとは対照的に、支持部材1の表
面上に直接支持されている。
本発明は上述した実施例のみに限定されるものではない
本発明の要旨を逸脱せぬ範囲内で種々の変更が可能であ
る。
例えば、最上位の導体に、接続区域で幅広部分を設ける
代りに、交差区域で幅狭部分を設けて、交差区域では中
間層をアンダーエッチングにより完全に除去し、他の部
分では中間層を残すようにすることができる。
中間層を完全に除去する必要のある区域、例えば交差区
域では、最上位の導体細条に開口を設けて、中間層を導
体細条の両側部からと上記開口からの双方から完全に除
去するとともに、接続区域では部分的にのみ除去するよ
うに構成することができる。
この場合には、開口を設けるものの、最上位の導体細条
の幅をどこでも同一にすることができる。
追加の橋脚を設ける手段以外に、中間層のエッチング除
去後、最上位の導体細条の下に適当な合威樹脂ラッカー
を設けることによって、最上位の導体細条がたれ下るの
を防屯することもできる。
中間層を形或する前に、例えば酸化珪素の絶縁層を交差
区域にて最下位の導体細条の上に形成することもできる
但し、この絶縁層が接続区域で最下位の導体細条を被覆
しないようにする。
この絶縁層の形成は臨界的である必要はない。
次に中間層を半導体本体の表面全体に形成し、本発明の
方法を前記実施例に関連して説明したところと同様に続
ける。
このようにすれば、最下位の導体細条が交差区域にて絶
縁層および中間空間により最上位の導体細条から分離さ
れた構体が得られる。
この場合には最上位の導電細条がたれ下っても短絡を起
さない。
【図面の簡単な説明】
第1図は本発明の方法により製造した導体パターンを有
する半導体装置の一部を示す平面図、第2図は第1図の
■−■線方向に見た半導体装置を示す断面図、第3図は
第1図のI−I線方向に見た半導体装置を示す断面図、
第4〜6図は、本発明の製造方法の各段階における半導
体装置を第2図と同じ位置で示す断面図、第7図は本発
明の製造方法のエッチング段階における半導体装置を第
3図と同じ位置で示す断面図、および第8図は本発明の
方法により製造した半導体装置の他の実施例を示す断面
図である。 1・・・半導体本体、2・・・表面、3〜6・・・最下
位導体細条、7〜9・・・最上位導体細条、10〜12
・・・接続部、13・・・交差区域、14・・・中間層
、15・・・幅広部分、16・・・エッチング方向、1
7,1B・・・導体細条、19・・・幅広部分、20・
・・橋脚部。

Claims (1)

  1. 【特許請求の範囲】 1 半導体本体を具え、その一表面に領域の最下位導体
    レベルに属するパターン(以下第1パターンと称する)
    およびこれと電気接続され最上位導体レベルに属する導
    体細条のパターン(以下第2パターンと称する)を設け
    た半導体装置を製造するにあたり、第1パターンを形成
    した後、導電性であり、第2パターンの導電細条の材料
    に関して選択的にエッチング可能で、かつ上記領域およ
    び第2パターンの導電細条の材料と良好に接着し得る材
    料よりなる層(以下中間層と称する)を表面全体に形威
    し、しかる後、上記中間層上に第2パターンの導電細条
    を形或し、最上位導体レベルの導体細条に、最下位導体
    レベルの導体細条との接続区域で、幅広部分を設け、該
    幅広部分の下側では中間層のエッチング中に中間層の材
    料を部分的にしか除去しないようにし、上記中間層に選
    択的エッチング処理を施こし、この際第2パターンの導
    体細条によりエッチングマスクを形威するとともに第2
    パターンの導体細条の下側の中間層はアンダーエッチン
    グより少くとも所望の区域を完全に除去し、接続区域の
    中間層は第2パターンの導体細条の下側でのアンダーエ
    ツチッグによるも完全には除去せず、かくして第1パタ
    ーンの2つの分離された部分を第2パターンの少くとも
    一部により相互に導電接続するようにしたことを特徴と
    する半導体装置の製造方法。 2 最上位導体レベルの導体細条に、最下位導体レベル
    の導体細条との接続区域で、幅広部分を設け、この最上
    位導体レベルの導体細条の接続区域における幅を交差区
    域における幅の少くとも2倍とする特許請求の範囲第1
    項記載の方法。 3 中間層の材料をニッケルとする特許請求の範囲第1
    〜2項記載の方法。 4 少くとも一方のレベルの導体パターンをアルミニウ
    ムから形成する特許請求の範囲第3項記載の方法。 5 少くとも一方のレベルの導体パターンを、第1層が
    Auよりなり、第2層がPtまたはTi金属よりなる二
    重層として形成する特許請求の範囲第4項記載の方法。
JP52094277A 1976-08-11 1977-08-08 半導体装置の製造方法 Expired JPS5837992B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7608901A NL7608901A (nl) 1976-08-11 1976-08-11 Werkwijze ter vervaardiging van een halfge- leiderinrichting en halfgeleiderinrichting vervaardigd door middel van een dergelijke werkwijze.

Publications (2)

Publication Number Publication Date
JPS5321587A JPS5321587A (en) 1978-02-28
JPS5837992B2 true JPS5837992B2 (ja) 1983-08-19

Family

ID=19826727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52094277A Expired JPS5837992B2 (ja) 1976-08-11 1977-08-08 半導体装置の製造方法

Country Status (15)

Country Link
US (1) US4308090A (ja)
JP (1) JPS5837992B2 (ja)
AU (1) AU509242B2 (ja)
CA (1) CA1090477A (ja)
CH (1) CH617037A5 (ja)
DD (1) DD132091A5 (ja)
DE (1) DE2734176A1 (ja)
FR (1) FR2361745A1 (ja)
GB (1) GB1584756A (ja)
HU (1) HU176861B (ja)
IT (1) IT1086058B (ja)
NL (1) NL7608901A (ja)
PL (1) PL200127A1 (ja)
SE (1) SE7708968L (ja)
SU (1) SU673206A3 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL181611C (nl) * 1978-11-14 1987-09-16 Philips Nv Werkwijze ter vervaardiging van een bedradingssysteem, alsmede een halfgeleiderinrichting voorzien van een dergelijk bedradingssysteem.
NL8303268A (nl) * 1983-09-23 1985-04-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting en halfgeleiderinrichting vervaardigd door toepassing van een dergelijke werkwijze.
US4924287A (en) * 1985-01-20 1990-05-08 Avner Pdahtzur Personalizable CMOS gate array device and technique
GB8518231D0 (en) * 1985-07-19 1985-08-29 Plessey Co Plc Producing layered structures
US4840923A (en) * 1986-04-30 1989-06-20 International Business Machine Corporation Simultaneous multiple level interconnection process
IL82113A (en) * 1987-04-05 1992-08-18 Zvi Orbach Fabrication of customized integrated circuits
US4922323A (en) * 1987-04-09 1990-05-01 Microelectronics And Computer Technology Corporation Hermetically sealed multilayer electrical feedthru
JPS63293860A (ja) * 1987-05-26 1988-11-30 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JPH0783053B2 (ja) * 1987-06-19 1995-09-06 三菱電機株式会社 半導体装置
JPS6481343A (en) * 1987-09-24 1989-03-27 Nec Corp Manufacture of integrated circuit
JPH01189939A (ja) * 1988-01-26 1989-07-31 Nec Corp 半導体集積回路
US5117276A (en) * 1989-08-14 1992-05-26 Fairchild Camera And Instrument Corp. High performance interconnect system for an integrated circuit
US5198385A (en) * 1991-01-11 1993-03-30 Harris Corporation Photolithographic formation of die-to-package airbridge in a semiconductor device
US5270574A (en) * 1991-08-01 1993-12-14 Texas Instruments Incorporated Vacuum micro-chamber for encapsulating a microelectronics device
JPH0656403U (ja) * 1993-01-18 1994-08-05 株式会社アンカー商事 パイプ材の仮止装置
KR970004922B1 (ko) * 1993-07-27 1997-04-08 삼성전자 주식회사 고집적 반도체 배선구조 및 그 제조방법
JP3156896B2 (ja) * 1994-01-28 2001-04-16 富士通株式会社 半導体装置の製造方法およびかかる製造方法により製造された半導体装置
JP3267049B2 (ja) * 1994-05-25 2002-03-18 株式会社村田製作所 エアブリッジ配線を有するスパイラルインダクタの製造方法
US20090038171A1 (en) * 2007-08-08 2009-02-12 International Business Machines Corporation Alignment tool for assembly of microprocessor board to server chassis
US8866306B2 (en) 2013-01-02 2014-10-21 International Business Machines Corporation Signal path and method of manufacturing a multiple-patterned semiconductor device
US9082624B2 (en) * 2013-01-02 2015-07-14 International Business Machines Corporation Signal path of a multiple-patterned semiconductor device
US9099533B2 (en) 2013-07-02 2015-08-04 International Business Machines Corporation Semiconductor device with distinct multiple-patterned conductive tracks on a same level

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3539705A (en) * 1968-05-31 1970-11-10 Westinghouse Electric Corp Microelectronic conductor configurations and method of making the same
US3647585A (en) * 1969-05-23 1972-03-07 Bell Telephone Labor Inc Method of eliminating pinhole shorts in an air-isolated crossover
NL7009522A (ja) * 1970-06-27 1971-12-29
US3715785A (en) * 1971-04-29 1973-02-13 Ibm Technique for fabricating integrated incandescent displays
JPS4834686A (ja) * 1971-09-09 1973-05-21
JPS5146904B2 (ja) * 1971-09-30 1976-12-11
US3783056A (en) * 1972-06-20 1974-01-01 Bell Telephone Labor Inc Technique for the fabrication of an air isolated crossover

Also Published As

Publication number Publication date
DD132091A5 (de) 1978-08-23
FR2361745A1 (fr) 1978-03-10
FR2361745B1 (ja) 1983-06-03
IT1086058B (it) 1985-05-28
CA1090477A (en) 1980-11-25
AU509242B2 (en) 1980-05-01
JPS5321587A (en) 1978-02-28
SU673206A3 (ru) 1979-07-05
SE7708968L (sv) 1978-02-12
GB1584756A (en) 1981-02-18
AU2769877A (en) 1979-02-15
DE2734176A1 (de) 1978-02-16
HU176861B (en) 1981-05-28
US4308090A (en) 1981-12-29
NL7608901A (nl) 1978-02-14
CH617037A5 (ja) 1980-04-30
PL200127A1 (pl) 1978-04-24

Similar Documents

Publication Publication Date Title
JPS5837992B2 (ja) 半導体装置の製造方法
US4561173A (en) Method of manufacturing a wiring system
EP0023294B1 (en) Method for repairing integrated circuits
US5198385A (en) Photolithographic formation of die-to-package airbridge in a semiconductor device
US5478773A (en) Method of making an electronic device having an integrated inductor
JP2856778B2 (ja) 半導体装置の配線構造
US20030102551A1 (en) Semiconductor device and method for manufacturing
US5539227A (en) Multi-layer wiring
JPH07273118A (ja) 配線、電極の形成方法
EP0583877B1 (en) Bond pad structure of an integrated circuit and manufacturing method thereof
KR101452791B1 (ko) 파인 피치 상호접속부 및 그 제조 방법
EP1003209A1 (en) Process for manufacturing semiconductor device
JP2720480B2 (ja) 多層配線形成法
US5212352A (en) Self-aligned tungsten-filled via
JPH04171845A (ja) 配線構造およびその製法
JPS60187039A (ja) 多層配線部材
JPH04320049A (ja) 多層配線構造体およびその製造方法
KR100258204B1 (ko) 화합물 반도체 소자의 공중 배선 형성방법
JP2998454B2 (ja) 半導体装置の製造方法
JPS62245650A (ja) 多層配線構造体の製造法
JPS62136857A (ja) 半導体装置の製造方法
JPH0582970A (ja) 混成回路基板
JPS5867043A (ja) 半導体装置の装造方法
JPS62249451A (ja) 多層配線構造体の製造法
JPS6329549A (ja) 多層配線構造