JPS5838749B2 - イソウロツクカイロ - Google Patents
イソウロツクカイロInfo
- Publication number
- JPS5838749B2 JPS5838749B2 JP48112220A JP11222073A JPS5838749B2 JP S5838749 B2 JPS5838749 B2 JP S5838749B2 JP 48112220 A JP48112220 A JP 48112220A JP 11222073 A JP11222073 A JP 11222073A JP S5838749 B2 JPS5838749 B2 JP S5838749B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- output
- harmonic
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/20—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a harmonic phase-locked loop, i.e. a loop which can be locked to one of a number of harmonically related frequencies applied to it
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
【発明の詳細な説明】
本発明は位相ロック回路、特に高調波ミキシングを用い
た位相ロック回路に関する。
た位相ロック回路に関する。
高調波ミキシングを用いた位相ロック回路(以下高調波
位相ロック回路という)は周波数計数装置のような高周
波測定装置において、周波数測定範囲を広げるためにし
ばしば使用される。
位相ロック回路という)は周波数計数装置のような高周
波測定装置において、周波数測定範囲を広げるためにし
ばしば使用される。
高調波位相ロック回路において、被測定信号はその周波
数を低下されて中間周波信号に変換される。
数を低下されて中間周波信号に変換される。
中間周波信号は基準発振器の基準出力信号と比較されそ
の結果生じた帰還信号は周波数変換回路に印加される。
の結果生じた帰還信号は周波数変換回路に印加される。
比較的高周波の被測定信号は例えば低周波信号の高調波
信号から中間周波数を決定する低周波基準信号によって
定まるオフセット信号を引算した信号にロックされる。
信号から中間周波数を決定する低周波基準信号によって
定まるオフセット信号を引算した信号にロックされる。
高調波ミキサまたは、サンプラは周波数変換回路中で使
用され、被測定信号と低周波局部発振器の高調波信号と
を混合する。
用され、被測定信号と低周波局部発振器の高調波信号と
を混合する。
高調波ミキサの出力信号は増幅された後、その中心周波
数が中間周波数に等しい帯域フィルタによってろ過され
る。
数が中間周波数に等しい帯域フィルタによってろ過され
る。
帯域フィルタの出力信号は位相検出器中で、前記基準発
振器の出力信号と比較される。
振器の出力信号と比較される。
位相検出器の誤差信号は増幅され、そして前記局部発振
器に印加される。
器に印加される。
その結果、高調波ミキサの出力信号の周波数は基準発振
器の出力信号の周波数と等しくなる。
器の出力信号の周波数と等しくなる。
理論的には、局部発振器の出力信号またはその高調波信
号の周波数が、被測定信号の周波数と中間周波信号の周
波数とを加算または減算した周波数に等しいときにのみ
位相ロック動作は生じなければならない。
号の周波数が、被測定信号の周波数と中間周波信号の周
波数とを加算または減算した周波数に等しいときにのみ
位相ロック動作は生じなければならない。
しかしながら、高調波ミキサは2つの入力信号の各高調
波の和または差の周波数をもつ信号を発生するので、被
測定信号と局部発振器の出力信号との各高調波信号の和
または差の周波数が中間周波数に等しいとき誤った位相
ロック動作が生ずる。
波の和または差の周波数をもつ信号を発生するので、被
測定信号と局部発振器の出力信号との各高調波信号の和
または差の周波数が中間周波数に等しいとき誤った位相
ロック動作が生ずる。
また誤った位相ロック動作は所望の被測定信号と共に偽
信号が存在するときも生ずる。
信号が存在するときも生ずる。
このような誤った位相ロック動作が生ずると、装置は誤
った検出を行ない、誤った表示をする。
った検出を行ない、誤った表示をする。
本発明は上記の欠点を除去するためになされたもので、
本発明の目的は基本波成分をもつ最大振幅の入力信号を
検出し、そして該入力信号についてのみ高調波位相ロッ
ク動作を行なうことにより誤った位相ロック動作を除去
することである。
本発明の目的は基本波成分をもつ最大振幅の入力信号を
検出し、そして該入力信号についてのみ高調波位相ロッ
ク動作を行なうことにより誤った位相ロック動作を除去
することである。
被測定信号の高調波信号の振幅は被測定信号の基本波成
分の振幅よりも小さいので、高調波位相ロックループは
基本波成分をもつ最大振幅の信号についてのみ完成され
、高調波信号や他の偽信号については完成されない。
分の振幅よりも小さいので、高調波位相ロックループは
基本波成分をもつ最大振幅の信号についてのみ完成され
、高調波信号や他の偽信号については完成されない。
高調波ミキサまたはサンプラの出力変調信号は、帯域フ
ィルタに印加される以前に、広帯域の振幅制限増幅器に
印加される。
ィルタに印加される以前に、広帯域の振幅制限増幅器に
印加される。
その結果振幅制限増幅器は高調波ミキサからの最大振幅
をもつ基本周波数信号の周波数(被測定信号の基本周波
数と電圧制御続発振器のある出力高調波信号の周波数と
の差の周波数)に等しい周波数の方形波信号を発生する
。
をもつ基本周波数信号の周波数(被測定信号の基本周波
数と電圧制御続発振器のある出力高調波信号の周波数と
の差の周波数)に等しい周波数の方形波信号を発生する
。
振幅制限増幅器の帯域幅は少なくとも電圧制御続発振器
の最大周波数の1/2なくてはならない。
の最大周波数の1/2なくてはならない。
振幅制限増幅器の出力信号は帯域フィルタを通過し、そ
して位相検出器としきい値検出器とに印加される。
して位相検出器としきい値検出器とに印加される。
しきい値検出器は基本周波信号の振幅に対応した振幅制
限増幅器の出力方形波信号によってのみトリガされる。
限増幅器の出力方形波信号によってのみトリガされる。
しきい値検出器の出力信号は、位相検出器と電圧制御続
発振器との間の帰還通路中に配置したゲート回路に印加
される。
発振器との間の帰還通路中に配置したゲート回路に印加
される。
帯域フィルタを通過した信号の振幅が振幅制限増幅器の
最大出力振幅の予定割合以下であるときには位相ロック
ループは完成されない。
最大出力振幅の予定割合以下であるときには位相ロック
ループは完成されない。
しきい値検出器の動作によって、被測定信号の周波数と
電圧制御続発振器の高調波信号の周波数との差の周波数
が中間周波数に等しいときにのみ位相ロック動作が生ず
る。
電圧制御続発振器の高調波信号の周波数との差の周波数
が中間周波数に等しいときにのみ位相ロック動作が生ず
る。
また本発明によれば、さらに例えば電圧制御続発振器の
高調波信号の周波数が被測定信号の周波数よりも高いと
きにのみ位相ロック動作が生ずる。
高調波信号の周波数が被測定信号の周波数よりも高いと
きにのみ位相ロック動作が生ずる。
以下図面を用いて本発明の詳細な説明する。
第1図は本発明による位相ロック回路のブロック図であ
る。
る。
第1図には高調波位相ロック回路10が示されている。
被測定信号は入力端子12に印加される。
高調波ミキシング手段である高調波ミキサまたはサンプ
ラ16は被測定信号と電圧制御続発振器の出力帰還信号
とを受信する。
ラ16は被測定信号と電圧制御続発振器の出力帰還信号
とを受信する。
高調波ミキサ16の出力端子は低域フィルタ18に接続
される。
される。
サンプリング理論から明らかなように、電圧制御続発振
器14の最大出力周波数の1/2は被測定信号の周波数
と該周波数に最も接近した電圧制御続発振器の高調波の
周波数との差の最大値に等しいので、低域フィルタ18
のしゃ断周波数(fc)は電圧制御続発振器14の最大
出力周波数floの1/2に定められる。
器14の最大出力周波数の1/2は被測定信号の周波数
と該周波数に最も接近した電圧制御続発振器の高調波の
周波数との差の最大値に等しいので、低域フィルタ18
のしゃ断周波数(fc)は電圧制御続発振器14の最大
出力周波数floの1/2に定められる。
低域フィルタ18は被測定信号と、電圧制御続発振器1
4の1以上の高調波との混合によって生じた変調信号に
応答する。
4の1以上の高調波との混合によって生じた変調信号に
応答する。
低域フィルタ18のしゃ断周波数fcは高調波ミキサ1
6の出力変調信号が歪まないようにfloA以上である
ことが望ましい。
6の出力変調信号が歪まないようにfloA以上である
ことが望ましい。
低域フィルタ18の出力端子は振幅制限増幅器20に接
続される。
続される。
振幅制限増幅器20は低域フィルタ18の出力信号を増
幅しそして制限し、予定振幅をもつ方形波出力信号を発
生する。
幅しそして制限し、予定振幅をもつ方形波出力信号を発
生する。
振幅制限増幅器20の入力端子における最大振幅の信号
が最大の大きさに増幅されるので、出力方形波信号の基
本周波数は最大振幅の入力信号の周波数に等しい。
が最大の大きさに増幅されるので、出力方形波信号の基
本周波数は最大振幅の入力信号の周波数に等しい。
即ち、出力方形波信号の基本周波数は被測定信号の基本
波成分の周波数と電圧制御続発振器14の高調波信号の
周波数との差の周波数に等しい。
波成分の周波数と電圧制御続発振器14の高調波信号の
周波数との差の周波数に等しい。
低次の周波数信号は方形波に関する周波数変調成分(f
m)として生ずる。
m)として生ずる。
振幅制限増幅器20の出力端子は帯域フィルタ22に接
続される。
続される。
帯域フィルタ22の中心周波数は基準発振器24の出力
周波数に等しい。
周波数に等しい。
ここで上記の動作を第4図を用いてさらに詳述する。
第4図は本発明による位相ロック回路の動作を説明する
ための特性線図である。
ための特性線図である。
今電圧制御形発振器1″4の出力信号の周波数変化範囲
をfl=120〜180MHz、基準発振器24の出力
周波数f i = 20MHz とする。
をfl=120〜180MHz、基準発振器24の出力
周波数f i = 20MHz とする。
前述したことより明らかなように低域フィルタ18のカ
ットオフ周波数fcは90MHzとなる。
ットオフ周波数fcは90MHzとなる。
合波測定信号の周波数fX1−300MH2とする。
図より明らかなようにf l、 = 140 MHzの
とき、fXl−f12(第2高調波) = f iとな
る。
とき、fXl−f12(第2高調波) = f iとな
る。
同時にfx2(第2高調波)−f14(第4高調波)−
40MHz 、 f X3− f 16= 60 MH
zとなり、これらの信号は低域フィルタ18を通過し振
幅制限増幅器20に印加される。
40MHz 、 f X3− f 16= 60 MH
zとなり、これらの信号は低域フィルタ18を通過し振
幅制限増幅器20に印加される。
ここで、40 MHz 、 60 MHzの信号振幅は
fx2 、fx3の振幅がfxlの振幅よりも小さいの
で、その合成液を増幅し且つ制限した振幅制限増幅器2
0の出力方形波の基本周波数は20Mt(zに等しくな
る。
fx2 、fx3の振幅がfxlの振幅よりも小さいの
で、その合成液を増幅し且つ制限した振幅制限増幅器2
0の出力方形波の基本周波数は20Mt(zに等しくな
る。
なお、f l=160MHzのときにも同様な動作を生
ずるが、これについては省略する。
ずるが、これについては省略する。
また、fA1145MHzのときには、f x2 f
A4−20A4−2Ox 、f I! 2−10 M
Hzとなり、10MHzの振幅が犬であるから方形波
は10MHzとなる。
A4−20A4−2Ox 、f I! 2−10 M
Hzとなり、10MHzの振幅が犬であるから方形波
は10MHzとなる。
帯域フィルタ22および基準発振器24の出力端子は位
相検出器26に接続される。
相検出器26に接続される。
位相検出器26は帯域フィルタ22と基準発振器24の
出力信号の位相差を表わす誤差信号を発生する。
出力信号の位相差を表わす誤差信号を発生する。
位相検出器26の誤差信号はゲート28および増幅器3
0を介して電圧制御続発振器14の制御入力端子に印加
される。
0を介して電圧制御続発振器14の制御入力端子に印加
される。
しきい値検出器32は帯域フィルタ22の出力端子に接
続される。
続される。
方形波信号のフーリエ級数表示から明らかなように、方
形波信号は基本正弦波信号とその奇数調波信号とより成
る。
形波信号は基本正弦波信号とその奇数調波信号とより成
る。
ここで奇数調波の振幅はその高調波次数が増加するに従
って減少する。
って減少する。
第3高調波信号の振幅は基本波信号の振幅の1/3であ
る。
る。
しきい値検出器32は、そのしきい値が振幅制限増幅器
20の予定振幅の約1/3以七にセットされていると振
幅制限増幅器20の出力から基本波成分のみを検出する
。
20の予定振幅の約1/3以七にセットされていると振
幅制限増幅器20の出力から基本波成分のみを検出する
。
しきい値検出器32の入力信号の振幅がしきい値を超え
ると、しきい値検出器32の出力信号がゲート28に印
加され、その結果位相検出器26の誤差信号が増幅器3
0に印加され、帰還ループが完成される。
ると、しきい値検出器32の出力信号がゲート28に印
加され、その結果位相検出器26の誤差信号が増幅器3
0に印加され、帰還ループが完成される。
帯域フィルタ22の出力信号の振幅がしきい値検出器3
2のしきい値を超えない場合にはゲート28が付勢され
ないので位相ロックループは完成されず、誤った位相ロ
ック動作は起らない。
2のしきい値を超えない場合にはゲート28が付勢され
ないので位相ロックループは完成されず、誤った位相ロ
ック動作は起らない。
帰還ループがゲート28によって完成されて、位相ロッ
ク動作が生ずるとき、振幅制限増幅器20の出力方形波
信号は位相検出器26中で直流信号に変換される。
ク動作が生ずるとき、振幅制限増幅器20の出力方形波
信号は位相検出器26中で直流信号に変換される。
方形波信号に含まれる周波数変調信号は重畳された交流
信号として生ずるが、該交流信号は閉ループの帯域幅特
性によって除去される。
信号として生ずるが、該交流信号は閉ループの帯域幅特
性によって除去される。
したがって、本発明によれば、被測定信号と電圧制御続
発振器の出力信号との各高調波信号の和または差の周波
数が基準周波数に等しいときには位相ロックは生じなく
、被測定信号の周波数と該発振器の出力高調波信号の周
波数との差が基準周波数に等しいときにのみ位相ロック
が生ずる。
発振器の出力信号との各高調波信号の和または差の周波
数が基準周波数に等しいときには位相ロックは生じなく
、被測定信号の周波数と該発振器の出力高調波信号の周
波数との差が基準周波数に等しいときにのみ位相ロック
が生ずる。
第2,3図は第1図に示した位相ロック回路の一部詳細
回路図である。
回路図である。
端子17によって、高調波ミキサ16の出力端子は前置
増幅器20aの入力端子に接続される。
増幅器20aの入力端子に接続される。
前置増幅器20aの出力端子は低域フィルタ18の入力
端子に接続される。
端子に接続される。
低域フィルタ18は直列接続されたインダクタと並列接
続されたコンデンサとより成る。
続されたコンデンサとより成る。
信号を増幅し、そしてその振幅を制限する回路20bは
2段接続の高利得差動増幅器より成る。
2段接続の高利得差動増幅器より成る。
これらの増幅器は、入力信号の振幅が該増幅器の出力電
圧振幅を全利得で割り算した値よりも大きいならば、入
力信号の波形に無関係に方形波出力信号を発生する。
圧振幅を全利得で割り算した値よりも大きいならば、入
力信号の波形に無関係に方形波出力信号を発生する。
振幅制限増幅器の出力信号は出力端子23を有するコン
デンサーインダクタ結合形の帯域フィルタ22に印加さ
れる。
デンサーインダクタ結合形の帯域フィルタ22に印加さ
れる。
第3図を参照するに、そこには位相検出器26、ゲート
28およびしきい値検出器32の具体的な回路図が示さ
れており、しきい値検出器32が直角成分検出器を具備
する場合を示している。
28およびしきい値検出器32の具体的な回路図が示さ
れており、しきい値検出器32が直角成分検出器を具備
する場合を示している。
位相検出器26は帯域フィルタ22の出力端子23に接
続される。
続される。
位相検出器26は4個のダイオードで構成したブリッジ
回路より成る。
回路より成る。
高調波変換器を使用した高周波計数装置において、一般
に高調波次数決定回路の一部に直角成分検出器が使用さ
れる。
に高調波次数決定回路の一部に直角成分検出器が使用さ
れる。
このような直角成分検出器はしきい値検出器32の一部
として使用されてよい。
として使用されてよい。
直角成分検出器は帯域フィルタ22の出力端子23と他
の位相検出器36とに接続された90°移相器を含む。
の位相検出器36とに接続された90°移相器を含む。
位相検出器36は90°移相器34と基準発振器24の
各出力端子に接続される。
各出力端子に接続される。
したがって、位相検出器36は例えば電圧制御続発振器
14の高調波信号の周波数から被測定信号の周波数を引
算した値が基準発振器24の基準周波数に等しいときに
正の最大電圧を生じ、一方被測定信号の周波数から前記
高調波信号の周波数を引算した値が前記基準周波数に等
しいときに負の最大電圧を生ずる。
14の高調波信号の周波数から被測定信号の周波数を引
算した値が基準発振器24の基準周波数に等しいときに
正の最大電圧を生じ、一方被測定信号の周波数から前記
高調波信号の周波数を引算した値が前記基準周波数に等
しいときに負の最大電圧を生ずる。
したがって位相検出器36の出力信号は前記2つの状態
を区別する出力信号を発生する。
を区別する出力信号を発生する。
該位相検出器36は差動増幅器38に接続され、該位相
検出器36の出力信号はゼナーダイオード40によって
発生される基準電圧と比較される。
検出器36の出力信号はゼナーダイオード40によって
発生される基準電圧と比較される。
差動増幅器38の出力信号は電圧効果トランジスタ28
のゲートに印加される。
のゲートに印加される。
電界効果トランジスタ28は位相検出器26の出力信号
を増幅器30に印加するように動作する。
を増幅器30に印加するように動作する。
電界効果]・ランジスタ28のソース電極は増幅器30
の入力端子に接続される。
の入力端子に接続される。
したがって本発明によれば、被測定信号と電圧制御続発
振器の各出力信号の各高調波信号による誤った位相ロッ
ク動作は生じなく、また被測定信号の基本周波数と電圧
制御続発振器の高調波信号の高調波周波数とでどちらか
の周波数が他方に比べて高いときにのみ位相ロック動作
を生じさせることもできる。
振器の各出力信号の各高調波信号による誤った位相ロッ
ク動作は生じなく、また被測定信号の基本周波数と電圧
制御続発振器の高調波信号の高調波周波数とでどちらか
の周波数が他方に比べて高いときにのみ位相ロック動作
を生じさせることもできる。
第1図は本発明による位相ロック回路のブロック図、第
2,3図は第1図に示した位相ロック回路の一部詳細回
路図、第4図は第1図に示した位相ロック回路の動作を
説明するための特性線図である。 12:入力端子、14:電圧制御続発振器、16:高調
波ミキサ、18:低域フィルタ、20:振幅制限増幅器
、22:帯域フィルタ、24:基準発振器、26:位相
検出器、28:ゲート、30:増幅器、32:しきい値
検出回路、34:90°移相器、36:位相検出器。
2,3図は第1図に示した位相ロック回路の一部詳細回
路図、第4図は第1図に示した位相ロック回路の動作を
説明するための特性線図である。 12:入力端子、14:電圧制御続発振器、16:高調
波ミキサ、18:低域フィルタ、20:振幅制限増幅器
、22:帯域フィルタ、24:基準発振器、26:位相
検出器、28:ゲート、30:増幅器、32:しきい値
検出回路、34:90°移相器、36:位相検出器。
Claims (1)
- 1 被測定信号が印加される入力端子と帰還信号が印加
される入力端子および出力端子を具えた高調波ミキシン
グ手段と、低域フィルタおよび振幅制限増幅器を介して
前記高調波ミキシング手段の出力信号を受信する帯域フ
ィルタと、前記帯域フィルタの出力信号と基準信号との
位相差を検出する位相検出器と、前記帯域フィルタの出
力信号の振幅に応じて制御信号を送出するしきい値検出
器と、前記制御信号および前記位相検出器の誤差信号を
受信するアンドゲートと、前記アンドゲートの出力信号
に応じて前記帰還信号の周波数を制御する電圧制御形発
振器とを具備して戒る位相ロック回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US00295387A US3810036A (en) | 1972-10-05 | 1972-10-05 | Phase lock loop for locking on highest amplitude signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS4970664A JPS4970664A (ja) | 1974-07-09 |
| JPS5838749B2 true JPS5838749B2 (ja) | 1983-08-25 |
Family
ID=23137482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP48112220A Expired JPS5838749B2 (ja) | 1972-10-05 | 1973-10-05 | イソウロツクカイロ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US3810036A (ja) |
| JP (1) | JPS5838749B2 (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4000476A (en) * | 1974-12-19 | 1976-12-28 | Digital Communications Corporation | Phase locked loop with circuit for preventing sidelock |
| US4009450A (en) * | 1975-04-14 | 1977-02-22 | Motorola, Inc. | Phase locked loop tracking filter having enhanced attenuation of unwanted signals |
| US3979691A (en) * | 1975-06-30 | 1976-09-07 | International Business Machines Corporation | Acquisition process in a phase-locked-loop by switched phase means |
| US4077016A (en) * | 1977-02-22 | 1978-02-28 | Ncr Corporation | Apparatus and method for inhibiting false locking of a phase-locked loop |
| US4354277A (en) * | 1979-11-23 | 1982-10-12 | Trw Inc. | Signal acquisition system |
| US6291980B1 (en) * | 1999-10-13 | 2001-09-18 | Quantum Corporation | High-resolution measurement of phase shifts in high frequency phase modulators |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
| US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
| US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
| US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
| US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
| US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
| US7844437B1 (en) * | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
| US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
| US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
| US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
| US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
| US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
| US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
| US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
| US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
| US7265633B1 (en) * | 2004-06-14 | 2007-09-04 | Cypress Semiconductor Corporation | Open loop bandwidth test architecture and method for phase locked loop (PLL) |
| US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
| US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
| US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
| US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
| US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
| US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
| FR2896370A1 (fr) * | 2006-01-13 | 2007-07-20 | Thomson Licensing Sas | Dispositif et methode d'amelioration du rapport porteuse a bruit pour un recepteur a diversite |
| US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
| US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
| US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
| US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
| US8516025B2 (en) * | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
| US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
| US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
| US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
| US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
| US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
| US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
| US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
| US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3218572A (en) * | 1962-10-25 | 1965-11-16 | Beckman Instruments Inc | Frequency detection system compensated against discriminator drift |
| GB1125916A (en) * | 1966-04-22 | 1968-09-05 | Mini Of Technology | Improvements in or relating to frequency synthesisers |
-
1972
- 1972-10-05 US US00295387A patent/US3810036A/en not_active Expired - Lifetime
-
1973
- 1973-10-05 JP JP48112220A patent/JPS5838749B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS4970664A (ja) | 1974-07-09 |
| US3810036A (en) | 1974-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5838749B2 (ja) | イソウロツクカイロ | |
| US3619780A (en) | Transistor noise measuring apparatus | |
| US4240028A (en) | Means and method for determining water saturation of oil | |
| US4083049A (en) | Moving target radar | |
| US3823399A (en) | Method and apparatus for measuring distance to target using frequency-modulated continuous waves | |
| US3424981A (en) | Low level d.c. voltage apparatus employing a balanced modulator and filter means to remove spurious signals | |
| US3123769A (en) | Phase | |
| Surakampontorn et al. | An analog sinusoidal frequency-to-voltage converter | |
| US4542346A (en) | Wide-range lock-in amplifier | |
| US3653047A (en) | Aircraft navigation receiver apparatus | |
| US3121202A (en) | Sine-cosine frequency tracker | |
| US3273065A (en) | Means for measuring signal intensity without interrupting the received signal | |
| US3308389A (en) | Leakage elimination circuit | |
| JPS588776B2 (ja) | 周波数弁別器 | |
| US3409838A (en) | Demodulator for frequency modulated waves | |
| US20020145415A1 (en) | Method and apparatus for determining the instantaneous power of a sinusoidal signal | |
| US2871348A (en) | Discriminator circuit | |
| CN205283498U (zh) | 外差同步旋转电容滤波锁定放大器 | |
| RU2573718C2 (ru) | Устройство для определения частоты, вида модуляции и манипуляции принимаемых сигналов | |
| RU2324947C1 (ru) | Устройство определения частоты и вида модуляции принимаемых сигналов | |
| RU2754243C1 (ru) | Измеритель вибрации | |
| US2617938A (en) | Testing apparatus for radio communication systems | |
| RU2273947C2 (ru) | Способ детектирования частотно-модулированных колебаний | |
| Wells et al. | A technique for improving the accuracy and dynamic range of beam position-detection equipment | |
| US11133810B2 (en) | Determination of the synchronization of the output signal from an injection locked oscillator with an injection signal |