Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5839430B2 - 予備切替方式 - Google Patents
[go: Go Back, main page]

JPS5839430B2 - 予備切替方式 - Google Patents

予備切替方式

Info

Publication number
JPS5839430B2
JPS5839430B2 JP52111572A JP11157277A JPS5839430B2 JP S5839430 B2 JPS5839430 B2 JP S5839430B2 JP 52111572 A JP52111572 A JP 52111572A JP 11157277 A JP11157277 A JP 11157277A JP S5839430 B2 JPS5839430 B2 JP S5839430B2
Authority
JP
Japan
Prior art keywords
devices
switching
address
processing unit
central processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52111572A
Other languages
English (en)
Other versions
JPS5445549A (en
Inventor
直紀 越田
功 佐藤
正己 三浦
昭 石沢
真一 前野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Hitachi Ltd
NEC Corp
Oki Electric Industry Co Ltd
NTT Inc
Original Assignee
Fujitsu Ltd
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Hitachi Ltd, Nippon Telegraph and Telephone Corp, Oki Electric Industry Co Ltd, Nippon Electric Co Ltd filed Critical Fujitsu Ltd
Priority to JP52111572A priority Critical patent/JPS5839430B2/ja
Publication of JPS5445549A publication Critical patent/JPS5445549A/ja
Publication of JPS5839430B2 publication Critical patent/JPS5839430B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Monitoring And Testing Of Exchanges (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Hardware Redundancy (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

【発明の詳細な説明】 本発明は、n+1冗長構成されたハードウェアを制御す
るソフトウェアで、制御系のハードウェアが2nに二重
化冗長構成された場合の予備切替方式に関するものであ
る。
第1図は、D10形自動交換機に採用されている従来の
n + 1冗長構成を説明するためのブロック図である
第1図において、CCは自動交換機の中央処理装置、S
RDは中央処理装置からの命令を保持・展開する機能を
有する第1の装置、DV1〜DVnは負荷装置5CN1
〜5CNoを駆動する機能を有するN個の第2の装置、
5T−Dvは第2の装置D■1〜DVnの共通予備装置
、5CN1〜5CNnは第2の装置DV、〜DVn又は
共通予備装置5T−DVにより駆動される負荷装置、F
F、〜FF、は第2の装置DV1〜DVn対応に設けら
れ、当該第2の装置中の1個を共通予備装置5T−DV
に切替えるための予備切替表示を保持する機能をもつ第
3の装置、TR1〜TRnおよびtr1〜troは第3
の装置FF、〜FFnからの予備切替信号により動作す
る予備切替リレーとその接点を示す。
次に、第2の装置Dv1〜DVnのうちの1個、例えば
第n番目の第2の装置DVnが予備切替され、第n番目
の負荷装置5CNnが共通予備装置5T−DVに接続さ
れた場合の動作を説明する。
第2の装置D■1〜DvnのうちのDvnが予備切替さ
れる場合は、あらかじめ対応する第n番目の第3の装置
FFnがセット状態になり、対応する予備切替リレーT
Roおよびその接点trnは動作状態となっている。
この状態で、第1番目の負荷装置5CN1を駆動する場
合は、中央処理装置CCから送出された第1番目の負荷
装置5CN1に対応する第2の装置DV1の装置アドレ
スを含む命令は第1の装置SRDで保持・展開され、前
記第2の装置DV、に中継され、当該第2の装置DV1
では、前記保持・展開された命令に従い第1番目の負荷
装置SCN、を駆動する。
次に第n番目の負荷装置を駆動する場合は、中央処理装
置CCからは、第n番目の負荷装置に対応する第n番目
の第2の装置DVnではなく、共通予備装置5T−DV
の装置アドレスを含む命令が第1の装置SRDに送出さ
れる。
第1の装置SRDでは前記と同様に前記命令を保持・展
開し、共通予備装置5T−DVに中継する。
共通予備装置5T−DVは、あらかじめ予備切替リレー
TR,およびその接点trnが動作状態となっているた
め、第n番目の負荷装置5CNnを駆動することになり
、第n番目の第2の装置DV、の共通予備装置5T−D
Vへの予備切替が実現される。
しかし、従来の第1図に示すような構成においては、第
2の装置DV1〜DVnおよび共通予備装置5T−DV
と負荷装置5CN1〜SCN、とが離れて設置され、か
つ、負荷装置5CN1〜5CNnを高速で駆動する必要
がある場合、接続線路と負荷装置5CN1〜SCN、の
整合がとれないため、第2の装置Dv1〜DVnおよび
共通予備装置5T−DVには高速、大電力駆動が可能な
高性能の駆動器を必要としていた。
また第2の装置DV1〜DV、対応に予備切替リレーT
R1〜TR,が必要となり、不経済になる欠点があった
本発明の目的は上記欠点を除去することであり、中央処
理装置から送られる第2の装置の装置アドレスを含む命
令の命令形式を変更せずに、従来の予備切替リレーを削
除し、第2の装置および共通予備装置に設けられる駆動
器を低性能の駆動器にすることができる経済的な予備切
替方式を提供することである。
本発明の予備切替方式の構成は、中央処理装置と接続さ
れ、中央処理装置からの命令を保持・中継する機能をも
つ第1の装置と、二重化された信号母線回路と、負荷装
置を駆動する機能をもち、現用系と予備系で二重化され
たn組の第2の装置であって、信号母線回路により第1
の装置に接続されて制御され、個々に装置アドレスを有
するものと、第2の装置対応に設けられ、第2の装置中
の現用系の1個が予備切替中であることを保持する機能
をもつn個の第3の装置とから成り、中央処理装置から
送られる制御すべき第2の装置の装置アドレスは、第2
の装置対応にn個、n組の第2の装置中の現用系の1個
が予備切替中の場合に当該予備切替中の第2の装置を指
定するための共通予備用として1個で計n + 1個を
準備している方式において、第1の装置は中央処理装置
から送られる第2の装置の装置アドレスが含まれる命令
を、予備切替表示が第3の装置に無い場合には、二重化
された信号母線回路の一方を経て第2の装置の現用系に
中継し、予備切替表示が第3の装置にある場合には、二
重化された信号゛母線回路の他方を経て第2の装置の予
備系に中継するに際し、予備切替表示が第3の装置にあ
り、中央処理装置からの命令に第2の装置の装置アドレ
スが共通予備用を指定している場合には、当該装置アド
レスを、第3の装置からの予備切替表示を当該第3の装
置に対応する第2の装置の装置アドレスに変換した装置
アドレスに置換えて、第2の装置に中継することを特徴
とするものである。
以下、図面を参照して本発明について詳細に説明する。
第2図は本発明を説明するための実施例を示すブロック
図である。
第2図において、CCは自動交換機の中央処理装置、S
RDは中央処理装置CCからの命令を保持、中継する第
1の装置、BUoおよびBU、は二重化された信号母線
回路、・DvloおよびDV1□〜DVooおよびDV
nlは二重化されたn組の第2の装置であり、DVlo
−DV、oは現用系、Dv1□〜Dvn1は予備系の第
2の装置、5CN1〜SCN、は前記第2の装置Dv、
およびDV1□〜DvooおよびDvnlにより駆動さ
れる負荷装置、FF、〜FFnは前記第2の装置Dv1
oおよびDV1□〜DVooおよびDVn1対応に設け
られ、第2の装置中の1個が予備切替中であることを保
持するn個の第3の装置を示す。
そして、中央処理装置から送られる制御すべき第2の装
置Dv1゜およびDVl、〜DvnoおよびDVnlの
装置アドレスは第2の装置Dv1oおよびDVl、〜D
vooおよびDVn1対応にn個(DV1oとDvll
とは同じアドレス、以下D V20 t D V21〜
DVoo、DVn。
も同様)、n個の第2装置中の現用系1個が予備切替中
の場合に当該予備切替中の第2の装置Dv1oおよびD
v11〜DVnoおよびDVlを指定するための共通予
備用として1個、計n + 1個の装置アドレスを準備
している。
さらに第2図において、第1の装置SRDに含まれるR
EGは中央処理装置CCからの命令を受信・保持するレ
ジスタ回路、CDoおよびCD、は二重化された信号母
線回路BUoおよびBUlに命令を送出するケーブルド
ライバ回路、ENCは第3の装置FF1〜FFnからの
予備切替表示を対応する第2の装置Dv1oおよびDv
11〜DvnoおよびDVn、の装置アドレスに変換す
る変換回路、CHGは第3の装置FF1〜FF、からの
予備切替表示により、予備切替表示無しの場合には第1
のケーブルドライバ回路CDoを、予備切替表示有りの
場合には第2のケーブルドライバ回路CD1を、それぞ
れ常用とするための切替制御回路、MATは中央処理装
置CCからの装置アドレスが共通予備用を指定されてい
るか否かを識別し、共通予備用の場合は一致信号を発生
する照合回路、SELは照合回路MATからの一致信号
により、一致信号有りの場合には変換回路ENCからの
装置アト1/スを、一致信号無しの場合にはレジスタ回
路REGからの装置アドレスを、ケーブルドライバ回路
CD1に選択・送出する選択回路を示す。
この様な構成における動作を説明する。
第3の装置FF1〜FFnからの予備切替表示信号が無
い場合(通常の場合)には、切替制御回路CHGの制御
により第1のケーブルドライバ回路CDoが常用状態、
第2のケーブルドライバ回路CD1が待機状態となって
おり、中央処理装置CCから送出された第2の装置の装
置アドレスを含む命令は、レジスタ回路REGで受信・
保持された後、第1のケーブルドライバ回路CDoを経
て、第1の信号母線回路BUoに送出される。
一方、第1の信号母線回路BUoに接続された現用系の
第2の装置DV、。
〜Dvnoでは、第1の信号母線回路BUo上の命令に
含まれる装置アドレスを識別し、自装置指定の場合には
、前記命令に従い自装置に属する負荷装置を駆動する。
次に、例えば第3の装置FF、〜FFnのうちの第n番
目のFFnから予備切替表示が第1の装置SRDに送出
された場合の動作を説明する。
第n番目の第3の装置FFnからの予備切替表示により
、切替制御回路CHGは第2のケーブルドライバ回路C
D1を常用状態、第1のケーブルドライバ回路CDoを
待機状態とし、また、変換回路ENCは対応する予備系
の第n番目の第2の装置DVn1の装置アドレスに変換
して選択回路SELに送出している。
この状態において、中央処理装置CCから第2の装置の
装置アドレスを含む命令が送出されると、当該命令はレ
ジスタ回路REGで受信・保持された後、装置アドレス
は照合回路MATおよび選択回路SELに送出される。
照合回路MATは、受信した装置アドレスが共通予備用
であるか否かを識別し、共通予備用の場合には、選択回
路SELに送出した一致信号により、中央処理装置CC
からの共通予備用の装置アドレスの代わりに、変換回路
ENCからの第n番目の第2の装置Dvn1に対応する
装置アドレスを選択回路SELに選択させる。
共通予備用以外の場合には、一致信号を選択回路SEL
に送出しないことにより、中央処理装置CCからの装置
アドレスを選択回路に選択させる。
この選択回路SELからの装置アドレス出力は第2のケ
ーブルドライブ回路CD1を経て第2の信号母線回路B
U1に送出される。
以上の動作により、第2の信号母線回路BU1に接続さ
れた予備系の第2の装置D■、1〜Dvn1では、第2
の信号母線回路上の命令に含まれる装置アドレスを識別
し、自装置指定の場合には、前記命令に従い自装置に属
する負荷装置を駆動する。
このようにして本発明の予備切替方式は実現される。
また、変換回路ENCにおける第3の装置FF1〜FF
nからの予備切替表示信号を対応する第2の装置DV1
oおよびDVl、〜DvnoおよO”DVn。
の装置アドレスに変換する変換用に読み出し専用メモリ
を用いれば、単純機能素子による繁雑な組合せ論理を準
備する必要がなくなる。
特に、方式的に禁止されている予備切替表示信号の2/
N以上の場合に対する保護機能および検査機能を付加す
る場合は、組合せ論理よりも経済的に変換機能を実現で
きる。
以上説明したように、本発明によれば、第1の装置と第
2の装置間を信号母線で接続したことにより、従来の方
式で負荷装置の数に無関係に初期から準備した第1の装
置と第2の装置間の布線、第2の装置と切替リレー接点
間の布線および共通予備装置と切替リレー接点間の布線
が削除でき、初期投資を少なく構成できる利点がある。
また、本発明は第2の装置と負荷装置とを空間的に近く
設置できるため、第2の装置には高速、大電力駆動を必
要としない低性能の駆動器が使用可能となる。
また、従来の方式では第2の装置はn個、第2の装置と
類似の共通予備装置は1個で、計n 千1個であり、本
発明においては二重化された第2の装置は20個必要と
なり、装置数からは従来の方式の方が有利となるが、従
来の方式の予備切替リレーとn + 1個の第2の装置
及び共通予備装置との費用と、本発明の二重化された第
2の装置と信号母線系との費用を比較しても、前述の低
性能の駆動器が使用可能な本発明の方が経済的に有利で
ある。
【図面の簡単な説明】
第1図は従来のDIO形自動交換機に採用されているn
+ 1冗長構成を示すブロック図、第2図は本発明の
切替方式を説明するための実施例を示すブロック図であ
る。 CC・・・・・・中央処理装置、SRD・・・・・・第
4の装置、B Uo、 B Ul−・−・−信号母線回
路、Dvlo、D■11〜DV、o、DVn(・・・・
・第2の装置、SCN、〜5CNo・・・・・・負荷装
置、FF1〜FFn・・・・・・第3の装置、ENC・
・・・・・変換回路。

Claims (1)

  1. 【特許請求の範囲】 1 中央処理装置と接続され、中央処理装置からの命令
    を保持・中継する機能をもつ第1の装置と、二重化され
    た信号母線回路と、負荷装置を駆動する機能をもち、現
    用系と予備系で二重化されたn組の第2の装置であって
    、信号母線回路により第1の装置に接続されて制御され
    、個々に装置アドレスを有するものと、第2の装置対応
    に設けられ、第2の装置中の現用系の1個が予備切替中
    であることを保持する機能をもつn個の第3の装置とか
    ら威り、中央処理装置から送られる制御すべき第2の装
    置の装置アドレスは、第2の装置対応にn個、n組の第
    2の装置中の現用系の1個が予備切替中の場合に当該予
    備切替中の第2の装置を指定するための共通予備用とし
    て1個で計n + 1個を準備している方式において、 第1の装置は、中央処理装置から送られる第2の装置の
    装置アドレスが含まれる命令を、予備切替表示が第3の
    装置に無い場合には、二重化された信号母線回路の一方
    を経て第2の装置の現用系に中継し、 予備切替表示が第3の装置にある場合には、二重化され
    た信号母線回路の他方を経て第2の装置の予備系に中継
    するに際し、 予備切替表示が第3の装置にあり、中央処理装置からの
    命令に第2の装置の装置アドレスが共通予備用を指定し
    ている場合には、当該装置アドレスを、第3の装置から
    の予備切替表示を当該第3の装置に対応する第2の装置
    の装置アドレスに変換した装置アドレスに置換えて、第
    2の装置に中継することを特徴とする予備切替方式。 2 n個の第3の装置からの予備切替表示を対応する第
    2の装置の装置アドレスに変換する変換用として読み出
    し専用メモリを用いたことを特徴とする特許請求の範囲
    第1項記載の予備切替方式。
JP52111572A 1977-09-19 1977-09-19 予備切替方式 Expired JPS5839430B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52111572A JPS5839430B2 (ja) 1977-09-19 1977-09-19 予備切替方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52111572A JPS5839430B2 (ja) 1977-09-19 1977-09-19 予備切替方式

Publications (2)

Publication Number Publication Date
JPS5445549A JPS5445549A (en) 1979-04-10
JPS5839430B2 true JPS5839430B2 (ja) 1983-08-30

Family

ID=14564768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52111572A Expired JPS5839430B2 (ja) 1977-09-19 1977-09-19 予備切替方式

Country Status (1)

Country Link
JP (1) JPS5839430B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51120157A (en) * 1975-04-15 1976-10-21 Toshiba Corp Pulse width modulation signal amplifier
JPS601075U (ja) * 1984-05-17 1985-01-07 沖電気工業株式会社 予備切替装置
JP2514643B2 (ja) * 1987-01-16 1996-07-10 日本電信電話株式会社 2重化方式

Also Published As

Publication number Publication date
JPS5445549A (en) 1979-04-10

Similar Documents

Publication Publication Date Title
JPH04290349A (ja) 交換機のインサービス立ち上げ処理方式
JP2728066B2 (ja) ユニット切替装置
JPS5839430B2 (ja) 予備切替方式
JP2993337B2 (ja) 2重系のバスコントロ−ル方法
JP3228299B2 (ja) 切替制御方式
KR100227611B1 (ko) 통신처리시스템에서 축적장치의 이중화 제어장치
JPS6154598A (ja) 防災システム
JP3003396B2 (ja) 計算機システム
JPH03129403A (ja) プログラマブルロジックコントローラの冗長システム
JPS62213347A (ja) 回線切替え方式
JP2737916B2 (ja) ディジタル信号の接続装置
JP2650834B2 (ja) 時分割時間スイッチの制御方式
JPH0537421A (ja) 伝送路切替制御方法およびその装置
JPH0653944A (ja) 回線切替制御方式
JP2715126B2 (ja) 空調用機器の状態監視/制御回路
JPH0831050B2 (ja) 系切替方式
JP2555568B2 (ja) 蓄積プログラム制御交換機
JPH0491530A (ja) 多重通信システムの回線切替制御方式
JPH0430840Y2 (ja)
JPS62194771A (ja) デイジタル交換機
JPS63187743A (ja) 回線切換装置
JPH0311446A (ja) メモリの接続制御回路
JPH0313015A (ja) 回線切替制御方式
JPS62245838A (ja) デ−タ通信システム
JPH01147913A (ja) マトリックススイッチ