JPS5840767B2 - Microcomputer reset circuit - Google Patents
Microcomputer reset circuitInfo
- Publication number
- JPS5840767B2 JPS5840767B2 JP55098746A JP9874680A JPS5840767B2 JP S5840767 B2 JPS5840767 B2 JP S5840767B2 JP 55098746 A JP55098746 A JP 55098746A JP 9874680 A JP9874680 A JP 9874680A JP S5840767 B2 JPS5840767 B2 JP S5840767B2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- reset
- signal
- circuit
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
、本発明は、マイクロ・コンピュータのリセット回路に
関し、特にマイクロrコンピュータのハング・アップ(
停止)を自動的に解除するリセット回路に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a microcomputer reset circuit, and particularly to a microcomputer hang-up (
This relates to a reset circuit that automatically cancels the stoppage.
従来のマイクロ・コンピュータのリセット回路において
は、第1図に示すように、抵抗R1とコンデンサC1か
ら戒る積分回路1に電源VCCが印加されると、コンデ
ンサC1の端子電圧が時定数C,R1で上昇し、ノア・
ゲートN0R2、インバータ・ゲートINV3を介して
リセット信号4が得られる。In a conventional microcomputer reset circuit, as shown in FIG. 1, when a power supply VCC is applied to an integrating circuit 1 which is connected to a resistor R1 and a capacitor C1, the terminal voltage of the capacitor C1 changes with time constants C and R1. Rise in Noah
Reset signal 4 is obtained via gate N0R2 and inverter gate INV3.
また、スイッチSを設けて手動でリセット操作を行うこ
とができる。Further, a switch S is provided so that a manual reset operation can be performed.
このように、従来の回路では、抵抗とコンデンサの積分
回路によるパワー・オン・リセット信号と手動操作によ
るスイッチのオアをとったものが大半である。In this way, in most conventional circuits, an OR is taken between a power-on reset signal using an integrating circuit of a resistor and a capacitor and a manually operated switch.
しかし、マイクロ・コンピュータを使用する製品におい
ては、大きな静電ノイズあるいは電源ノイズ等が印加さ
れると、誤動作を生じ、プログラム暴走を起してハング
・アップしてしまうという欠点がある。However, products using microcomputers have the disadvantage that if large electrostatic noise or power supply noise is applied, they may malfunction, resulting in program runaway and hang-up.
即ち、このハング・アップを解除するにはもう一度マイ
クロ・コンピュータのリセット入力端子に規定のパルス
巾のリセット入力信号を印加しなければならない。That is, in order to release this hang-up, a reset input signal with a specified pulse width must be applied once again to the reset input terminal of the microcomputer.
これによりマイクロ・コンピュータは内部レジスタ等の
初期化を計り再スタートするわけである。This causes the microcomputer to initialize its internal registers and restart.
このハング・アップは装置にとっては致命的であるため
、従来ではそのリセット・スイッチとして第1図に示す
スイッチSを外部に設けて、人為的操作によりハング・
アップの解除を行っている。Since this hang-up is fatal to the device, conventionally, a switch S shown in Fig. 1 is provided externally as a reset switch, and a hang-up can be prevented by manual operation.
The upload is being canceled.
本発明の目的は、このような従来の欠点を除去するため
1.マイクロ・コンピュータの誤動作によって生じるハ
ング・アップを自動的に解除できるマイクロ・コンピュ
ータ用のリセット回路を提供することにある。The purpose of the present invention is to eliminate such conventional drawbacks by: 1. An object of the present invention is to provide a reset circuit for a microcomputer that can automatically release a hang-up caused by malfunction of the microcomputer.
本発明のマイクロ・コンピュータのリセット回路は、制
御操作入力部を有するマイクロ・コンピュータを用いた
装置において、前記入力部に、一定周期で絶えずトリガ
信号を発生する発振回路と、該トリガ入力によりマイク
ロ・コンピュータに対しリセット信号を発生させる手段
を設け、前記入刃部に操作入力がないとき、マイクロ・
コンピュータに対し周期的にリセット信号を印加させ、
マイクロ・コンピュータのイニシャライズを常に行い、
前記入力部に操作入力があるとき、マイクロ・コンピュ
ータへのリセット信号の印加が中止されることを特徴と
している。The reset circuit for a microcomputer of the present invention is an apparatus using a microcomputer having a control operation input section. A means is provided to generate a reset signal to the computer, and when there is no operation input to the cutting section, the micro-
Applying a reset signal to the computer periodically,
Always initialize the microcomputer,
The present invention is characterized in that application of a reset signal to the microcomputer is stopped when there is an operation input to the input section.
以下、図面により、本発明の詳細な説明する。Hereinafter, the present invention will be explained in detail with reference to the drawings.
本実施例では、マイクロ・コンビュータカ制御操作人力
部としてキーボードを有する場合について説明する。In this embodiment, a case will be described in which a keyboard is provided as the microcomputer control operation unit.
第2図は、本発明のマイクロ・コンピュータのリセット
回路のブロック図であり、第3図は、その動作波形図で
ある。FIG. 2 is a block diagram of a reset circuit of a microcomputer according to the present invention, and FIG. 3 is an operational waveform diagram thereof.
第2図においては、発振回路6、エツジ・トリガ・タイ
プのフリップ・フロップ(FFA)7−。In FIG. 2, an oscillator circuit 6, an edge trigger type flip-flop (FFA) 7-.
(FFB)8、インバータ・ゲート(INV)9、抵抗
R2とコンデンサC2から成る積分回路10、シュミッ
ト・ゲート(SMT)11が設けられ、リセット信号1
2がフリップ・フロップ8の出力側かう取り出される。(FFB) 8, an inverter gate (INV) 9, an integrating circuit 10 consisting of a resistor R2 and a capacitor C2, and a Schmitt gate (SMT) 11.
2 is taken out at the output of flip-flop 8.
ここで、発振回路6はフリップ・フロップ7゜8を一定
周期で絶えずトリガするための回路であり、インバータ
・ゲート9、積分回路10、シュミット・ゲート11か
ら成る回路はフリップ・フロップ8の出力を一定時間後
にリセットさせるためのものである。Here, the oscillation circuit 6 is a circuit for constantly triggering the flip-flop 7.8 at a constant cycle, and the circuit consisting of an inverter gate 9, an integrating circuit 10, and a Schmitt gate 11 triggers the output of the flip-flop 8. This is to reset it after a certain period of time.
第2図、第3図に示されるように、キーボードからフリ
ップ・フロップ7の入力端子Sにキー押下信号5がない
ときは、発振回路6によりトリガされたフリップ・フロ
ップTの出力Aは常にI′H′1であり、これによりフ
リップ・フロップ8の出力であるリセット信号12はト
リガされた瞬間は”L 11となる。As shown in FIGS. 2 and 3, when there is no key press signal 5 from the keyboard to the input terminal S of the flip-flop 7, the output A of the flip-flop T triggered by the oscillator circuit 6 is always I 'H'1, so that the reset signal 12, which is the output of the flip-flop 8, becomes 'L11' at the moment it is triggered.
このレベル信号 L はインバータ・ゲート9を経て抵
抗R2及びコンデンサC2による積分回路10により波
形整形用シュミット・ゲート11を通過し、一定時間遅
延ののち出力Bとなり、フリップ・フロップ8のリセッ
ト入力端子Rに印加される。This level signal L passes through an inverter gate 9, an integrator circuit 10 consisting of a resistor R2 and a capacitor C2, and a Schmitt gate 11 for waveform shaping, and after a certain time delay, becomes an output B, and is sent to the reset input terminal R of the flip-flop 8. is applied to
端子Rにリセット入力が印加された時点でフリップ・フ
ロップ8は反転し、リセット信号12は Hとなる。When the reset input is applied to the terminal R, the flip-flop 8 is inverted and the reset signal 12 becomes H.
このように、キー人力がない場合には周期的にリセット
信号(レベル信号 L )が発生されることになり、こ
の信号によりマイクロ・コンピュータは常にイニシャラ
イズされることになる。In this manner, when there is no key input, a reset signal (level signal L) is periodically generated, and the microcomputer is always initialized by this signal.
次にキーが押下され、キー押下信号5が人力された場合
には、フリップ・フロップTの出力Aは常にL I+と
なり、発振回路6のトリガにかかわらずフリップ・フロ
ッグ8の出力であるリセット信号12は Hの状態を保
つ。Next, when the key is pressed and the key press signal 5 is input manually, the output A of the flip-flop T will always be L I+, and the reset signal which is the output of the flip-flop 8 regardless of the trigger of the oscillator circuit 6. 12 maintains the H state.
このように、キー人力がある場合にはフリップ・フロッ
プ8の状態変化が起らず、リセット信号12は Hの状
態となり、以後キーが復帰されるまでこの状態が続くこ
とになる。In this manner, when there is a key force, the state of the flip-flop 8 does not change, and the reset signal 12 goes to the H state, and this state continues until the key is reset.
従って、キー押下の状態に対してはリセット信号が発生
されることはなく、マイクロ・コンピュータの処理は正
常に行われることになる。Therefore, no reset signal is generated in response to a key-pressed state, and the microcomputer processes normally.
以上説明したように、本発明によれば、発振回路による
トリガ手段と、D−フリップ・フロップによる構成と、
インバータ・ゲート、積分回路、シュミット・ゲートに
よる回路を設けたので、フリップ・フロップに一定周期
でトリガが印加され、かつ一定時間後にリセットされ、
キー人力がない場合、マイクロ・コンピュータへ周期的
にリセット信号を送出することかできる。As explained above, according to the present invention, the trigger means includes an oscillation circuit, the configuration includes a D-flip-flop,
Since we have provided a circuit with an inverter gate, an integrating circuit, and a Schmitt gate, a trigger is applied to the flip-flop at a fixed period, and it is reset after a fixed period of time.
If no key power is available, a reset signal can be sent periodically to the microcomputer.
このため、マイクロ・コンピュータがたとえハング・ア
ップしても、キー復帰したあと(自動的に復帰できる)
では必ず解除することができ、見かけ上ハング・アップ
を取り除くことが可能となる。Therefore, even if the microcomputer hangs up, it can be automatically restored after the key is restored.
In this case, you can definitely cancel the hang-up, and it becomes possible to remove the apparent hang-up.
従って、本発明のリセット回路を用いることによって、
パワー・オンとともにリセット信号を発生し初期化を計
る第1図に示すようなパワー・オン・リセット回路は不
要となる。Therefore, by using the reset circuit of the present invention,
There is no need for a power-on reset circuit as shown in FIG. 1, which generates a reset signal upon power-on to perform initialization.
第1図は従来のマイクロ・コンピュータの、リセット回
路の回路図、第2図は本発明の実施例を示スマイクロ・
コンピュータのリセット回路のフロック図、第3図は第
2図の動作波形図である。
1.10:積分回路、2:ノア・ゲート、3゜9・・・
・・・インバータ・ゲート、4,12:リセット信号、
5:キー押下信号、6:発振回路、7,8:フリップ・
フロップ、11:シュミット・ゲート。Fig. 1 is a circuit diagram of a reset circuit of a conventional microcomputer, and Fig. 2 shows an embodiment of the present invention.
FIG. 3 is a block diagram of a computer reset circuit, and FIG. 3 is an operating waveform diagram of FIG. 2. 1.10: Integrating circuit, 2: Noah gate, 3°9...
...Inverter gate, 4, 12: Reset signal,
5: Key press signal, 6: Oscillator circuit, 7, 8: Flip
Flop, 11: Schmidt gate.
Claims (1)
、一定周期の信号を発振する第1の手段と、該信号によ
りマイクロ・コンピュータに対しリセット信号を発生さ
せる第2の手段と、マイクロ・コンピュータに対し入力
され得る信号を発生する外部装置を有し、該外部装置か
らの入力信号がないときには、マイクロ・コンピュータ
に対し、前記第2の手段より周期的にリセット信号を印
加し、該外部装置からの入力信号があるときには、マイ
クロ・コンピュータへのリセット信号の印加を中止する
如く構成したことを特徴とするマイクロ・コンピュータ
のリセット回路。1. In a reset circuit of a microcomputer, a first means for oscillating a signal with a constant period, a second means for generating a reset signal for the microcomputer using the signal, and a reset signal that can be input to the microcomputer. It has an external device that generates a signal, and when there is no input signal from the external device, a reset signal is periodically applied to the microcomputer by the second means, and the input signal from the external device is applied to the microcomputer periodically. A reset circuit for a microcomputer, characterized in that the reset circuit for a microcomputer is configured to stop applying a reset signal to the microcomputer at certain times.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55098746A JPS5840767B2 (en) | 1980-07-21 | 1980-07-21 | Microcomputer reset circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55098746A JPS5840767B2 (en) | 1980-07-21 | 1980-07-21 | Microcomputer reset circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5725024A JPS5725024A (en) | 1982-02-09 |
| JPS5840767B2 true JPS5840767B2 (en) | 1983-09-07 |
Family
ID=14228029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55098746A Expired JPS5840767B2 (en) | 1980-07-21 | 1980-07-21 | Microcomputer reset circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840767B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3336717A1 (en) * | 1983-10-08 | 1985-04-25 | Dai Nippon Printing Co., Ltd., Tokio/Tokyo | METHOD AND DEVICE FOR CONTACTLESS, ELECTROMAGNETIC TRANSFERRING OF CONTROL COMMANDS AND DATA |
| JPH0441379Y2 (en) * | 1985-09-03 | 1992-09-29 |
-
1980
- 1980-07-21 JP JP55098746A patent/JPS5840767B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5725024A (en) | 1982-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5477169A (en) | Electronic watch | |
| JPS5840767B2 (en) | Microcomputer reset circuit | |
| JPS6220561B2 (en) | ||
| RU2257003C1 (en) | Controlled pulse shaper | |
| FR2437651A1 (en) | Microprocessor controlled safety monitor in motor vehicle - re-runs program to avoid erroneous operation due to parasitic disturbances | |
| SU661755A1 (en) | Contact flutter preventing device | |
| JPS6225794Y2 (en) | ||
| JPS5936832A (en) | Reset circuit of microprocessor | |
| KR960018834A (en) | Device for resetting microprocessor | |
| JPH039057Y2 (en) | ||
| KR900008372B1 (en) | Automatic program instializing apparatus | |
| KR0179159B1 (en) | Bound elimination circuit | |
| SU519858A2 (en) | Device tolerance control | |
| SU790305A1 (en) | Switching-over device | |
| JPS6140630A (en) | Method and circuit for controlling clock for microcomputer | |
| KR890009062Y1 (en) | Micom malfunction protection circuit | |
| JPH0224287Y2 (en) | ||
| JPH0352036B2 (en) | ||
| SU706928A1 (en) | Bounce suppressing device | |
| SU463985A1 (en) | Function Integration Device | |
| JPH0668280A (en) | Reset circuit | |
| JPH0621785A (en) | Chattering preventing system | |
| JPH09298838A (en) | Remote stop signal detection circuit | |
| JPS54124650A (en) | Computer | |
| JPH0369215B2 (en) |