JPS5841683B2 - 電流増幅回路 - Google Patents
電流増幅回路Info
- Publication number
- JPS5841683B2 JPS5841683B2 JP53025135A JP2513578A JPS5841683B2 JP S5841683 B2 JPS5841683 B2 JP S5841683B2 JP 53025135 A JP53025135 A JP 53025135A JP 2513578 A JP2513578 A JP 2513578A JP S5841683 B2 JPS5841683 B2 JP S5841683B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は集積回路に好適な電流増幅回路に関し、特に入
力電流に正確に比例した出力電流を得るようにしたもの
である。
力電流に正確に比例した出力電流を得るようにしたもの
である。
第１図は従来の電流増幅回路を示し、Ｅは直流バイアス
源、Ｖ’ｔは入力電圧源、Ｑｌはダイオードでトランジ
スタのベースとコレクタを共通接続してダイオードとし
て使用する様にしている。
源、Ｖ’ｔは入力電圧源、Ｑｌはダイオードでトランジ
スタのベースとコレクタを共通接続してダイオードとし
て使用する様にしている。
Ｑ２は増幅用トランジスタである。
尚、Ｒ１は入力電圧源ｖｉを電流源に変換するための比
較的大きな抵抗器である。
較的大きな抵抗器である。
この回路に依ればトランジスタＱ１のコレクタ電位は大
略０．７ Ｖとなっており、このためトランジスタＱ２
のベース電位も大略０．７Ｖとなっている。
略０．７ Ｖとなっており、このためトランジスタＱ２
のベース電位も大略０．７Ｖとなっている。
この状態でトランジスタＱ２のベースに抵抗器Ｒ１を通
じて信号電流■。
じて信号電流■。
＋１１ｎ（■ｏは直流バイアス電流、１１’Ｈは交流信
号電流）を印加すると、トランジスタＱ２のコレクタを
大略１：１に対応する出力電流工。
号電流）を印加すると、トランジスタＱ２のコレクタを
大略１：１に対応する出力電流工。
２＋ｉ０が流れる。従ってトランジスタＱ２とダイオー
ドＱ１の複合ｉ の増幅度βはβ−０２−↓言１となるのである。
ドＱ１の複合ｉ の増幅度βはβ−０２−↓言１となるのである。
ＩＯｔＩＨ
然し、この増幅回路では複合の増幅度βの値が大きくば
らつく欠点がある。
らつく欠点がある。
この事は集積回路の外付は回路で補正を要求され、工程
が増すと共に不良の集積回路が多くなる大きな欠点があ
る。
が増すと共に不良の集積回路が多くなる大きな欠点があ
る。
従来回路での複合の増幅度βが大きくばらつくａは増幅
トランジスタＱ２のベース、エミッタ間電圧ＶＢＥ２対
エミッタ電流特性とトランジスタＱｌのベース・エミッ
タ間電圧ＶＢＥ１対エミッタ電流特性とが一致しない為
である。
トランジスタＱ２のベース、エミッタ間電圧ＶＢＥ２対
エミッタ電流特性とトランジスタＱｌのベース・エミッ
タ間電圧ＶＢＥ１対エミッタ電流特性とが一致しない為
である。
即ちトランジスタＱ１のコレクターエミッタ間電圧ＶＣ
ＥＩは実質、そのベース−エミッタ間電圧■ＢＥ１に固
定されているにもかかわらず、トランジスタＱ２のコレ
クターエミッタ間電圧ＶＣＥ２はそこを流れる電流に応
じて変動し、各トランジスタのコレクタ電位を実質的に
同一に保持することが出来なかった為である。
ＥＩは実質、そのベース−エミッタ間電圧■ＢＥ１に固
定されているにもかかわらず、トランジスタＱ２のコレ
クターエミッタ間電圧ＶＣＥ２はそこを流れる電流に応
じて変動し、各トランジスタのコレクタ電位を実質的に
同一に保持することが出来なかった為である。
このような欠点を除去する為に、第２図に示すような回
路が提案されているのでまず、それについて詳細に説明
する。
路が提案されているのでまず、それについて詳細に説明
する。
第２図に於ては増幅用の第１のトランジスタＱ２のコレ
クタに接続された出力電流経路に第２のトランジスタＱ
３を挿入し、第１のトランジスタＱ２のベースとエミッ
タ電極間に整流接合素子、即ちトランジスタＱ１ より
なるダイオードを接続すると共に、この第１のトランジ
スタＱ２のベース電極に信号電圧源Ｖｉとバイアス源Ｅ
とを抵抗器Ｒ１を通じて接続し、コレクタ電極に第２の
トランジスタＱ３のエミッタ電極を接続し、この第２の
トランジスタＱ３のベース電極に第１のトランジスタＱ
２のコレクタ・エミッタ間電圧ＶＣＥ２が整流接合素子
（トランジスタＱ、） の順方向導通電圧に大略等し
くなる様なバイアス電圧を供給し、第２のトランジスタ
Ｑ３のコレクタ電極より出力電流を取り出す様にしたも
のである。
クタに接続された出力電流経路に第２のトランジスタＱ
３を挿入し、第１のトランジスタＱ２のベースとエミッ
タ電極間に整流接合素子、即ちトランジスタＱ１ より
なるダイオードを接続すると共に、この第１のトランジ
スタＱ２のベース電極に信号電圧源Ｖｉとバイアス源Ｅ
とを抵抗器Ｒ１を通じて接続し、コレクタ電極に第２の
トランジスタＱ３のエミッタ電極を接続し、この第２の
トランジスタＱ３のベース電極に第１のトランジスタＱ
２のコレクタ・エミッタ間電圧ＶＣＥ２が整流接合素子
（トランジスタＱ、） の順方向導通電圧に大略等し
くなる様なバイアス電圧を供給し、第２のトランジスタ
Ｑ３のコレクタ電極より出力電流を取り出す様にしたも
のである。
第２のトランジスタＱ３のベースに供給するバイアス電
圧を供給するには２本のダイオードＱ４゜Ｑ５の直列回
路と抵抗器Ｒ３との接続中点より供給する。
圧を供給するには２本のダイオードＱ４゜Ｑ５の直列回
路と抵抗器Ｒ３との接続中点より供給する。
斯く構成する事に依り第１のトランジスタＱ２のコレク
タ・エミッタ電圧間ＶＣＥ２は大略ダイオードＱ５の閾
値ｖＢＥ＝ｏ、７ｖになっており、又更にトランジスタ
Ｑ１のコレクタ・エミッタ間電圧ＶＣＥＩも大略ｖ（、
Ｅ、＝ｏ、７ｖとなっており、第１のトランジスタＱ２
とトランジスタＱ１のベース・エミッタ電圧対エミッタ
電流は略々完全に１：１に対応し、この状態に於て第２
のトランジスタＱ３のコレクタ出力電流はそのエミッタ
電流に１：１で対応する。
タ・エミッタ電圧間ＶＣＥ２は大略ダイオードＱ５の閾
値ｖＢＥ＝ｏ、７ｖになっており、又更にトランジスタ
Ｑ１のコレクタ・エミッタ間電圧ＶＣＥＩも大略ｖ（、
Ｅ、＝ｏ、７ｖとなっており、第１のトランジスタＱ２
とトランジスタＱ１のベース・エミッタ電圧対エミッタ
電流は略々完全に１：１に対応し、この状態に於て第２
のトランジスタＱ３のコレクタ出力電流はそのエミッタ
電流に１：１で対応する。
従ってこの回路では第１のトランジスタＱ２のコレクタ
電圧をそのベース電圧と同一にしたから第１のトランジ
スタＱ２のベース・エミッタ間電圧ＶＢＥ対エミッタ電
流■Ｅ特性をトランジスタＱ１のＶＢＥ対■Ｅ特性と一
致させる事ができ、複合増幅度βがばらつくことを防止
し得る。
電圧をそのベース電圧と同一にしたから第１のトランジ
スタＱ２のベース・エミッタ間電圧ＶＢＥ対エミッタ電
流■Ｅ特性をトランジスタＱ１のＶＢＥ対■Ｅ特性と一
致させる事ができ、複合増幅度βがばらつくことを防止
し得る。
ところで、第２図に示された実施例では、トランジスタ
Ｑ２のコレクターエミッタ間電圧ＶＣＥ２が実質ＶＢＥ
に固定されているため、入力電流すなわちトランジスタ
Ｑ１のコレクタ電流と出力電流すなわちトランジスタＱ
２のコレクタ電流は実質上等しくなるものであるが、厳
密には若干の違いが生ずるものである。
Ｑ２のコレクターエミッタ間電圧ＶＣＥ２が実質ＶＢＥ
に固定されているため、入力電流すなわちトランジスタ
Ｑ１のコレクタ電流と出力電流すなわちトランジスタＱ
２のコレクタ電流は実質上等しくなるものであるが、厳
密には若干の違いが生ずるものである。
すなわち、信号電流に応じて入力電流が変化するので、
これによりトランジスタＱｌのベース・エミッタ間電圧
ＶＢＥ１ も変化する。
これによりトランジスタＱｌのベース・エミッタ間電圧
ＶＢＥ１ も変化する。
この電圧変動はトランジスタＱ１のコレクタ・エミッタ
間電圧ＶＣＥＩ及びトランジスタＱ２のベース・エミッ
タ間電圧ＶＢＥ２に伝えられるが、トランジスタＱ２の
コレクタ・エミッタ間電圧ＶＣＥ２はダイオードＱ４と
Ｑ５とによる固定バイアス電源より与えられている為、
これに追従することは出来ない。
間電圧ＶＣＥＩ及びトランジスタＱ２のベース・エミッ
タ間電圧ＶＢＥ２に伝えられるが、トランジスタＱ２の
コレクタ・エミッタ間電圧ＶＣＥ２はダイオードＱ４と
Ｑ５とによる固定バイアス電源より与えられている為、
これに追従することは出来ない。
本発明は上述したような欠点を更に改善した電流増幅器
を提供するものであり、以下第３図を参照し詳細に説明
する。
を提供するものであり、以下第３図を参照し詳細に説明
する。
なお、第３図において、第２図と対応する部分には同一
符号を付しその詳細説明は省略する。
符号を付しその詳細説明は省略する。
第３図において、舘１のトランジスタＱ２のベース−エ
ミッタ間に接続したトランジスタＱ１よりなる第１のダ
イオードに対して入力電流を供給する経路とトランジス
タＱ４よりなる第２のダイオードを接続し、そしてダイ
オードＱ１とＱ４とによる電圧を第２のトランジスタＱ
３のベースに供給するようになすものである。
ミッタ間に接続したトランジスタＱ１よりなる第１のダ
イオードに対して入力電流を供給する経路とトランジス
タＱ４よりなる第２のダイオードを接続し、そしてダイ
オードＱ１とＱ４とによる電圧を第２のトランジスタＱ
３のベースに供給するようになすものである。
このように構成することにより、ダイオードＱ、を第２
図に示されたダイオードＱ５ として兼用することが出
来ると共に、たとえ入力電流が変動してトランジスタよ
りなるダイオードＱ１のベース・エミッタ間電圧が変化
したとしても、トランジスタよりなるダイオードＱ４の
ベース・エミッタ間電圧及びトランジスタＱ３のベース
−エミッタ間電圧も同様に変化するため、トランジスタ
Ｑ２のコレクタ・エミッタ間電圧ＶＣＥ２もそれに追従
することが出来る。
図に示されたダイオードＱ５ として兼用することが出
来ると共に、たとえ入力電流が変動してトランジスタよ
りなるダイオードＱ１のベース・エミッタ間電圧が変化
したとしても、トランジスタよりなるダイオードＱ４の
ベース・エミッタ間電圧及びトランジスタＱ３のベース
−エミッタ間電圧も同様に変化するため、トランジスタ
Ｑ２のコレクタ・エミッタ間電圧ＶＣＥ２もそれに追従
することが出来る。
こうして、トランジスタＱ、とＱ２のコレクタ電位は実
質的にその動作状態において等しくなり、入力電流と出
力電流とを等しくすることが出来るものである。
質的にその動作状態において等しくなり、入力電流と出
力電流とを等しくすることが出来るものである。
ここで、トランジスタＱ６は入力電圧源Ｖｔに対しエミ
ッタフォロワを構成し、比較的大きな抵抗器Ｒ１と共に
入力電圧源Ｖｌの出力を等価的に入力電流源に変換する
回路を構成する。
ッタフォロワを構成し、比較的大きな抵抗器Ｒ１と共に
入力電圧源Ｖｌの出力を等価的に入力電流源に変換する
回路を構成する。
尚、上述の実施例ではトランジスタＱ１とＱ２とのベー
ス−エミッタ接合面積が等しいものとしたので、入力電
流と出力電流とは互いに等しくなり電流利得が１となる
ものであるが、トランジスタＱ１とＱ２とのベース−エ
ミッタ接合面積が異なれば、それに比例した電流利得が
得られるのは明らかである。
ス−エミッタ接合面積が等しいものとしたので、入力電
流と出力電流とは互いに等しくなり電流利得が１となる
ものであるが、トランジスタＱ１とＱ２とのベース−エ
ミッタ接合面積が異なれば、それに比例した電流利得が
得られるのは明らかである。
第１図は従来の電流増幅回路の例を示す接続図、第２図
は電流増幅回路の例を示す接続図、第３図は本発明電流
増幅回路の一実施例を示す接続図である。 Ｑｌは整流接合素子、Ｑ２は第１のトランジスタ、Ｑ３
は第２のトランジスタ、Ｑ４及びＱ５は夫々ダイオード
である。
は電流増幅回路の例を示す接続図、第３図は本発明電流
増幅回路の一実施例を示す接続図である。 Ｑｌは整流接合素子、Ｑ２は第１のトランジスタ、Ｑ３
は第２のトランジスタ、Ｑ４及びＱ５は夫々ダイオード
である。
Claims (1)
- １ 第１のトランジスタのベースに第１のダイオードを
上記第１のトランジスタのベース・エミッタ極性と同方
向に接続し、上記第１のトランジスタのエミッタと上記
第１のダイオードの他端部とを基準電位に接続し、上記
第１のトランジスタのコレクターエミッタと直列に第２
のトランジスタを接続して上記第１及び第２のトランジ
スタのコレクターエミッタを流れる電流をほぼ同一にな
すと共に、この第２のトランジスタのコレクタより出力
電流を得るようになし、上記第１のトランジスタのベー
スと上記第２のトランジスタのベーストの間には、上記
第１のダイオードと同方向に第２のダイオードを接続し
、上記第２のトランジスタのベースに入力電流を供給す
るようになし、上記第１のトランジスタのベース電位と
コレクタ電位とを実質的に等しくなるようにして上記入
力電流と出力電流とが比例するようになした電流増幅回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53025135A JPS5841683B2 (ja) | 1978-03-06 | 1978-03-06 | 電流増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53025135A JPS5841683B2 (ja) | 1978-03-06 | 1978-03-06 | 電流増幅回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP47073584A Division JPS4932570A (ja) | 1972-07-22 | 1972-07-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53105163A JPS53105163A (en) | 1978-09-13 |
| JPS5841683B2 true JPS5841683B2 (ja) | 1983-09-13 |
Family
ID=12157514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53025135A Expired JPS5841683B2 (ja) | 1978-03-06 | 1978-03-06 | 電流増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5841683B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0122300B1 (de) * | 1983-04-08 | 1987-01-28 | Deutsche ITT Industries GmbH | Integrierte Schaltung zur Erzeugung einer mittels eines Digitalsignals einstellbaren Klemmenspannung |
| JPH0624298B2 (ja) * | 1986-09-02 | 1994-03-30 | 株式会社精工舎 | 電流増幅回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1274672A (en) * | 1968-09-27 | 1972-05-17 | Rca Corp | Operational amplifier |
-
1978
- 1978-03-06 JP JP53025135A patent/JPS5841683B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53105163A (en) | 1978-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4399399A (en) | Precision current source | |
| US4437023A (en) | Current mirror source circuitry | |
| US4524318A (en) | Band gap voltage reference circuit | |
| JPH0727425B2 (ja) | 電圧発生回路 | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| EP0596653B1 (en) | Low voltage reference current generating circuit | |
| US4491780A (en) | Temperature compensated voltage reference circuit | |
| JPH0680486B2 (ja) | 定電圧回路 | |
| US4485313A (en) | Low-value current source circuit | |
| JPH03788B2 (ja) | ||
| JPS5841683B2 (ja) | 電流増幅回路 | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| KR0164528B1 (ko) | 전원 전압 독립형 정전류원 회로 | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JPH0588767A (ja) | バンドギヤツプリフアレンス回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0477329B2 (ja) | ||
| JP2528838Y2 (ja) | 直流電源回路 | |
| JP3241122B2 (ja) | バイアス回路 | |
| JP2674274B2 (ja) | 基準電圧回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH0332096Y2 (ja) | ||
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPH0646370B2 (ja) | 定電流回路 |