Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS584376B2 - Magnetic tape control device - Google Patents
[go: Go Back, main page]

JPS584376B2 - Magnetic tape control device - Google Patents

Magnetic tape control device

Info

Publication number
JPS584376B2
JPS584376B2 JP51069691A JP6969176A JPS584376B2 JP S584376 B2 JPS584376 B2 JP S584376B2 JP 51069691 A JP51069691 A JP 51069691A JP 6969176 A JP6969176 A JP 6969176A JP S584376 B2 JPS584376 B2 JP S584376B2
Authority
JP
Japan
Prior art keywords
magnetic tape
mtc
mode
cpu
mtu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51069691A
Other languages
Japanese (ja)
Other versions
JPS5310939A (en
Inventor
小平昭次
神田薫
木村尚志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP51069691A priority Critical patent/JPS584376B2/en
Publication of JPS5310939A publication Critical patent/JPS5310939A/en
Publication of JPS584376B2 publication Critical patent/JPS584376B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 本発明はコンピュータシステムにおける磁気テーフ制御
装置(MTC)に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a magnetic tape controller (MTC) in a computer system.

次の様な構成のコンピュータシステム、すなわち中央処
理装置(CPU)と、該CPUに接続するチャネル装置
と、該チャネル装置に接続する磁気デープ制御装置(M
TC)と、該MTCに接続する1台以上の磁気テープ装
置(MTU)からなるコンピュータシステムは極めて多
く存在する。
A computer system with the following configuration: a central processing unit (CPU), a channel device connected to the CPU, and a magnetic tape control device (M
There are a large number of computer systems that consist of a magnetic tape unit (TC) and one or more magnetic tape units (MTU) connected to the MTC.

ただし、前記CPUおよびMTU共に多種多様のものが
存在するので、上記構成の組合の数は極めで多い。
However, since there are a wide variety of CPUs and MTUs, the number of combinations of the above configurations is extremely large.

例えばMTUについてみれば、テープ速度について20
0IPS,125IPS,75IPSの少なくとも3種
があり、記録密度についで6250RPI,1600R
PI,800RPIの少なくとも3種がある。
For example, if we look at MTU, tape speed is 20
There are at least three types: 0IPS, 125IPS, and 75IPS, followed by recording density of 6250RPI and 1600R.
There are at least three types: PI and 800RPI.

また前記チャネル装置についてみれば、セレクタチャネ
ル(SLC)があり、また該セレククチャネル(SLC
)よりスループツト・タイムの大きいブロックマルナプ
レクサチャネル(BMC)がある。
Regarding the channel devices, there is a selector channel (SLC);
), there is a block multiplexer channel (BMC) with a larger throughput time.

さらにCPUについても低速小形のものから、高速大形
のものまで種々ある、、この場合、用いろれる、MTU
の種類あるいはCPU,ナヤネル装置の種類に応じて最
適のMTCを対応させることが好ましいが、実用的には
極めて困難である。
Furthermore, there are various types of CPUs, from low-speed small ones to high-speed large ones.In this case, the MTU
Although it is preferable to match the optimum MTC depending on the type of CPU or Nayanel device, this is extremely difficult in practice.

従って本発明の目的は、同一のMTCでかなり広範囲の
種類のMTUおよびチャネル装置等を結合可能なMTC
を提供することである。
Therefore, an object of the present invention is to provide an MTC that can combine a wide variety of MTUs, channel devices, etc. in the same MTC.
The goal is to provide the following.

上記目的に従い本発明は、MTUが動作すべき動作モー
ドを判別する判別手段と、MTCが前記MTUに応じて
動作すべき動作モードを切換える切換え手段を該MTO
に付加したことを特徴とするものである。
In accordance with the above object, the present invention provides a determination means for determining the operation mode in which the MTU should operate, and a switching means for switching the operation mode in which the MTC should operate according to the MTU.
It is characterized by the addition of

以下図面に従って本発明を説明する。The present invention will be explained below with reference to the drawings.

第1図は本発明を適用することの出来る一般的なコンピ
ュータシステムのブロック図である。
FIG. 1 is a block diagram of a general computer system to which the present invention can be applied.

図において、11はCPU,12はチャネル装置、13
はMTC,14−0,14−1,14−2・・・・・・
・・は各種MTUである。
In the figure, 11 is a CPU, 12 is a channel device, and 13 is a CPU.
is MTC, 14-0, 14-1, 14-2...
... are various MTUs.

今仮りに、MTU14−0には6250RPI,125
IPSの動作モートが要求され、MTU14−1および
14−2にはそれぞれ1600RPI,l25IPSお
よび6250RPI,75IPSの動作モードが要求さ
れるものとする。
For now, MTU14-0 has 6250RPI, 125
It is assumed that an IPS operating mode is required, and MTUs 14-1 and 14-2 are required to have an operating mode of 1600 RPI, 125 IPS, and 6250 RPI, 75 IPS, respectively.

従って、MTU14−Oについてみると、そのデータ転
送速度は781(=6250XI.25)K.B/Sと
なり、セレクタチャネル(SLC)モードでチャネル装
置12に接続されることは不可能であり、ブロックマル
チプレクサモード(BMCモード)で接続することを要
求する。
Therefore, looking at MTU14-O, its data transfer rate is 781 (=6250XI.25)K. B/S, it is impossible to connect to the channel device 12 in selector channel (SLC) mode, and requires connection in block multiplexer mode (BMC mode).

他のMTU14−1および14−2については、それぞ
れ469KB/Sおよび200KB/Sとなりセレクタ
チャネル(SLC)モードで十分、チャネル装置12に
接続可能である。
The other MTUs 14-1 and 14-2 are 469 KB/S and 200 KB/S, respectively, and can be connected to the channel device 12 in selector channel (SLC) mode.

なおセレクタチャネル(SLC)モードは、データ転送
速度が600KB/S以下の場合に適用される。
Note that the selector channel (SLC) mode is applied when the data transfer rate is 600 KB/S or less.

従って、前記MTU14−0についてはMTC13は、
上位のチャネル装置12に対してBMCモードを選択し
なければならず、一方MTU14−1およびMTU14
−2についてはSLCモードを選択すべきである。
Therefore, for the MTU14-0, MTC13:
BMC mode must be selected for upper channel device 12, while MTU 14-1 and MTU 14
-2, SLC mode should be selected.

なお、第1図におけるチャネル装置12はBMCであり
、BMCはSLCモードでも動作し得るものとする。
Note that the channel device 12 in FIG. 1 is a BMC, and it is assumed that the BMC can also operate in the SLC mode.

前述の場合では、MTC13が、MTU14−014−
1,14−2・・・・・・の各々が有するデータ転送速
度に応じて動作モード選択をすることとしたが、CPU
11に関してもその動作モード選択が行なわれるべきで
ある。
In the above case, MTC13 is MTU14-014-
1, 14-2...... The operation mode was selected according to the data transfer speed of each of the CPUs.
11 should also be selected for its operating mode.

つまり、CPU11は常に大形且つ高速動作形とは限ら
ず、CPUに要求される機能の程度に応じて、該CPU
IIのデータ転送速度が低い場合もあるので、このよう
な場合には、MTC13は、BMCモードでなく、SL
Cモードを選択すべきである。
In other words, the CPU 11 is not always large in size and operates at high speed, and depending on the degree of functionality required of the CPU, the CPU
In some cases, the data transfer speed of II is low, so in such cases, MTC13 is not in BMC mode but in SL mode.
C mode should be selected.

いずれにしても、MTU14−0,14−1,14−2
・・・・・・ならびにCPU11が要求する動作モード
毎にMTC13を適宜選択することは困難であり且つ不
経適でもあるので、MTC13が少なくとも2つの動作
モードに応じて、自らその動作モードを切換えることが
出来れば極めて好都合である。
In any case, MTU14-0, 14-1, 14-2
. . . and since it is difficult and unsuitable to appropriately select the MTC 13 for each operating mode requested by the CPU 11, the MTC 13 switches its operating mode by itself depending on at least two operating modes. It would be extremely convenient if possible.

なおMTC13が自ら動作モードを切換える方法として
は、例えばクロツクの周波数を少なくとも高低2段に切
換えることにより実現される。
The MTC 13 can switch the operating mode by itself, for example, by switching the clock frequency into at least two stages, high and low.

次に示す第2図および第3図は、本発明に基づ<MTC
13の基本的な構造例を表すブロック図である〇 第2図において、12,13およひ14−0はそれぞれ
既に述べたチャネル装置、MTCおよびMTUであり、
MTC13内は既存の制御回路21に対シて、本発明に
基づくフリツプ・フロツプ回路(F−F)22および2
3ならびに判別回路24、検出回路25が付加される。
FIGS. 2 and 3 shown below are based on the present invention.
12, 13 and 14-0 are the already mentioned channel devices, MTC and MTU, respectively;
Inside the MTC 13, flip-flop circuits (F-F) 22 and 2 based on the present invention are installed in place of the existing control circuit 21.
3, a discrimination circuit 24, and a detection circuit 25 are added.

検出回路25はCPUならびにMTUからの情報に基づ
いて制御線M1,M2,R1,I1,R2および■2に
各種信号を送出する。
The detection circuit 25 sends out various signals to the control lines M1, M2, R1, I1, R2 and 2 based on information from the CPU and MTU.

制御線M1はCPU11がBMCモードで動作すべきこ
とを表す信号(“1“)を伝送し、制御線M2はSLC
モードで動作すべきことを表わす信号(“1゛)を伝送
し制御線R1およびR2はMTUの各々がどのような記
録密度(例えば6250RPI)であるかを表す信号を
伝送し、制御線■1および■2はMTUの各々がどのよ
うなテープ速度(例えば125IPS)であるかを表す
信号を伝送する。
The control line M1 transmits a signal (“1”) indicating that the CPU 11 should operate in the BMC mode, and the control line M2 transmits a signal (“1”) indicating that the CPU 11 should operate in the BMC mode.
The control lines R1 and R2 transmit a signal indicating the recording density (for example, 6250 RPI) of each MTU, and the control line 1 and (2) transmits a signal indicating what tape speed (for example, 125 IPS) each of the MTUs is.

従って上述の例で、MTUが6250RPI,125I
PSで動作するとき、すなわち781KB/Sで動作す
るとき、判別回路24におけるアンド回路A1のアンド
条件がとれ、フリツブ・フロツプ回路22の出力が“1
″を保持し、制御回路21はBMCモードを保持するこ
とになる。
Therefore, in the above example, MTU is 6250RPI, 125I
When operating at PS, that is, when operating at 781 KB/S, the AND condition of AND circuit A1 in discrimination circuit 24 is satisfied, and the output of flip-flop circuit 22 becomes "1".
'', and the control circuit 21 maintains the BMC mode.

一方、6250RPIおよび125IPSのいずれか一
方で動作するとき、すなわち600KB/S以下で動作
するとき、判別回路24におけるアンド回路A2のアン
ド条件がとれ、フリツプ・フロップ回路23の出力が“
1゛を保持し、制御回路21はSLCモードを保持する
ことになる。
On the other hand, when operating at either 6250 RPI or 125 IPS, that is, when operating at 600 KB/S or less, the AND condition of the AND circuit A2 in the discrimination circuit 24 is satisfied, and the output of the flip-flop circuit 23 is "
1'' is maintained, and the control circuit 21 maintains the SLC mode.

第3図は、MTU全てのテープ速度が同一である場合の
構成を示す。
FIG. 3 shows a configuration where all MTUs have the same tape speed.

ただし第2図と同一の構成物には同一の参照番号を付し
た。
However, the same reference numbers are given to the same components as in FIG. 2.

本図において制御#Rx,R2およびR3はそれぞれ、
例えば6250RPI,1600RPIおよび800R
PIを表す信号(“1”)を伝送する。
In this figure, controls #Rx, R2 and R3 are respectively
For example 6250RPI, 1600RPI and 800R
A signal (“1”) representing PI is transmitted.

従って6250RPIのときフリップ・フロップ22の
出力が“I”となり、一方1600RPIまたは800
RPIのときフリツプ・フロツプ23の出力が“1”と
なり、MTC13はそれぞれBMCモードおよびSLC
モードを選択する。
Therefore, at 6250 RPI, the output of flip-flop 22 becomes "I", while at 1600 RPI or 800
When in RPI, the output of the flip-flop 23 becomes "1", and the MTC 13 becomes BMC mode and SLC mode, respectively.
Select mode.

以上説明したように本発明によれば、MTUあるいはC
PUが要求する動作モードに応じた動作を同一のMTC
が自ら選択し、効率の高いコンピュータシステムを得る
ことが出来る。
As explained above, according to the present invention, MTU or C
The same MTC performs the operation according to the operation mode requested by the PU.
can choose for themselves and obtain a highly efficient computer system.

【図面の簡単な説明】 第1図は本発明が適用される一般的なコンピュータシス
テムの1例を示すブロック図、第2図は本発明に基づ<
MTCの一実施例を示すブロック図、第3図は本発明に
基づ<MTCの他の実施例を示すブロック図である。 図において11はCPU,12はチャネル装置,13は
MTC,14−ロ,14−1.14−2・・・・・・は
MTU,21は制御回路、24は判別回路、25は検出
回路である。
[Brief Description of the Drawings] Fig. 1 is a block diagram showing an example of a general computer system to which the present invention is applied, and Fig. 2 is a block diagram showing an example of a general computer system to which the present invention is applied.
FIG. 3 is a block diagram showing another embodiment of the MTC according to the present invention. In the figure, 11 is the CPU, 12 is the channel device, 13 is the MTC, 14-ro, 14-1, 14-2... is the MTU, 21 is the control circuit, 24 is the discrimination circuit, and 25 is the detection circuit. be.

Claims (1)

【特許請求の範囲】[Claims] 1 チャネル装置を介して中央処理装置(CPU)によ
り制御される磁気テープ制御装置(MTC)と、該磁気
テープ制御装置(MTC)によって制御される磁気テー
プ装置(MTC)を含んでなるコンピュータシステムの
前記磁気テープ制御装置(MTC)において、前記中央
処理装置(CPU)および前記磁気テープ装置(MTU
)のいずれか一方又は双方から送出されてくる動作モー
ドの種別情報を受信してその種別を判別する判別回路を
有し、該判別回路の判別結果に応じて該磁気テープ制御
装置(MTC)の動作モードを切換えるようにしたこと
を特徴とする磁気テープ制御装置。
1. A computer system comprising a magnetic tape controller (MTC) controlled by a central processing unit (CPU) via a channel device, and a magnetic tape device (MTC) controlled by the magnetic tape controller (MTC). In the magnetic tape controller (MTC), the central processing unit (CPU) and the magnetic tape unit (MTU)
) has a discrimination circuit that receives operation mode type information sent from one or both of the operating modes and discriminates the type, and according to the discrimination result of the discrimination circuit, the magnetic tape controller (MTC) A magnetic tape control device characterized by switching operation modes.
JP51069691A 1976-06-16 1976-06-16 Magnetic tape control device Expired JPS584376B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51069691A JPS584376B2 (en) 1976-06-16 1976-06-16 Magnetic tape control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51069691A JPS584376B2 (en) 1976-06-16 1976-06-16 Magnetic tape control device

Publications (2)

Publication Number Publication Date
JPS5310939A JPS5310939A (en) 1978-01-31
JPS584376B2 true JPS584376B2 (en) 1983-01-26

Family

ID=13410134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51069691A Expired JPS584376B2 (en) 1976-06-16 1976-06-16 Magnetic tape control device

Country Status (1)

Country Link
JP (1) JPS584376B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55154648A (en) * 1979-05-22 1980-12-02 Nec Corp Disc cash control system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS518292A (en) * 1974-07-13 1976-01-23 Oriental Yeast Co Ltd Adenoshin jifuosufueetono seiseiho
JPS5111334A (en) * 1974-07-17 1976-01-29 Sanyo Electric Co DENSHIKEISANKINIOKERU TENSOMOODONO SHITEIHOSHIKI

Also Published As

Publication number Publication date
JPS5310939A (en) 1978-01-31

Similar Documents

Publication Publication Date Title
US8706917B1 (en) General purpose input/output controller
US5416909A (en) Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor
US4057846A (en) Bus steering structure for low cost pipelined processor system
EP0112913A1 (en) I/o bus clock
US5025414A (en) Serial bus interface capable of transferring data in different formats
JPS61267136A (en) Interruption system for information processing system
JPS584376B2 (en) Magnetic tape control device
US6823413B2 (en) Interrupt signal processing apparatus
JPS60142768A (en) Data transfer device
KR850004669A (en) Selection and locking circuits in arithmetic function circuits
JPH01269150A (en) Buffering device
JPH05173876A (en) Extended memory board
SU780202A1 (en) Scaling device
SU955071A1 (en) Priority control device
RU1798799C (en) System with multiple computers
KR100263198B1 (en) Subhighway cable hernia and clock fail detection circuit in switching system
RU2020744C1 (en) Universal modulo-m parallel counter-decoder of bits in n-bit binary code
JPS58159126A (en) Data processing system
JPH04167043A (en) portable electronics
JPS5933524A (en) Overload control system
SU1262514A1 (en) Interface for linking control computer complex with peripheral equipment
JPS62192846A (en) Bus switching control system
JP2552027B2 (en) I/O control unit number setting method
SU691855A1 (en) Inquiry servicing device
JPH11306073A (en) Information processing device